JP2880847B2 - 変復調装置 - Google Patents

変復調装置

Info

Publication number
JP2880847B2
JP2880847B2 JP5458192A JP5458192A JP2880847B2 JP 2880847 B2 JP2880847 B2 JP 2880847B2 JP 5458192 A JP5458192 A JP 5458192A JP 5458192 A JP5458192 A JP 5458192A JP 2880847 B2 JP2880847 B2 JP 2880847B2
Authority
JP
Japan
Prior art keywords
signal
data
transmission
significant
outputting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5458192A
Other languages
English (en)
Other versions
JPH05260099A (ja
Inventor
義孝 坂元
昌彦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
Nippon Electric Co Ltd
NEC Shizuoca Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd, NEC Shizuoca Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5458192A priority Critical patent/JP2880847B2/ja
Publication of JPH05260099A publication Critical patent/JPH05260099A/ja
Application granted granted Critical
Publication of JP2880847B2 publication Critical patent/JP2880847B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は変復調装置に関し、特に
送信部からの送信データ信号の送出後の本来不要な残留
キャリアを受信する対向の変復調装置の受信部内で復号
化エクストラビットを除去する変復調装置に関する。
【0002】
【従来の技術】図4を参照すると、従来のデータ伝送シ
ステムは、データ伝送路を介して互いに接続される送信
部3および受信部4をそれぞれ備える第1の変復調装置
Mおよび第2の変復調装置Nから構成される。
【0003】第1の変復調装置Mの送信部3における論
理和回路31は、送信部入力端子Aを介して入力される
外部のデータ端末装置からの送信要求信号(RS)aを
極性反転回路30で極性反転させた送信要求信号tと送
信部入力端子Bを介して入力される外部の同じデータ端
末装置からの送信データ信号(SD)bとの論理和を採
り、送信要求信号aがオン状態(以後、オンと記す)か
らオフ状態(以後、オフと記す)へ変化するタイミング
で送信データ信号bを有意信号レベル″1″に保持し、
送信データ信号cとして出力する。遅延回路32は、送
信部入力端子Aを介して入力される送信要求信号aを所
定の時間T4遅延させ、送信要求信号δとして出力す
る。論理積回路33は、論理和回路31からの送信デー
タ信号cと遅延回路32からの送信要求信号δとの論理
積を採り、送信要求信号δのオンからオフへの変化タイ
ミングで送信データ信号cを有意信号レベル″0″に保
持し、送信データ信号(SD)βとして出力する。ま
た、送信回路34は、論理積回路33からの送信データ
信号βをアナログ信号に変換し、遅延回路32からの送
信要求信号δに制御されて送信キャリア信号εをデータ
伝送路へ送出する。一方、受信部4における受信回路4
1は、対向の第2の変復調装置Nから送出される送信キ
ャリア信号εを受信キャリア信号μとして受信し、復号
化出力信号θに復号化して受信部出力端子Hを介して外
部のデータ端末装置へ送出するとともに、受信キャリア
信号μの入力・非入力状態を検出し、キャリア検出信号
(CD)πを受信部出力端子Gを介して外部の同じデー
タ端末装置へ送出する。図示を省略しているが、第2の
変復調装置Nは上述した第1の変復調装置Mと同一構成
である。
【0004】上述した構成において、変復調装置Mと変
復調装置Nとの間でデータ伝送する場合について図5お
よび図6を図4と併せて参照して説明する。外部のデー
タ端末装置からの送信データ信号bは、同じデータ端末
装置からの送信要求信号aがオンからオフに変化すると
送出を終了される。送信部入力端子Bからの送信データ
信号bと送信部入力端子Aからの送信要求信号aを極性
反転回路30で極性反転させた送信要求信号tとは、論
理和回路31において論理和を採られ、その出力の送信
データ信号cは論理積回路33において遅延回路32の
出力の送信要求信号δと論理積を採られ、送信要求信号
δがオンからオフへ変化するまでの時間T4の間有意信
号レベル″1″に保持され、送信要求信号δがオンから
オフへ変化するタイミングで有意信号レベル″1″状態
からオフにされて送信データ信号βとして送信回路34
へ出力される。この送信データ信号βは送信回路34に
おいてアナログ信号に変換され、送信部出力端子Cおよ
びDを介してデータ伝送路へ送信キャリア信号εとして
送出される。送信キャリア信号εは、送信要求信号δが
オンからオフへ変化するまでは、データ端末装置からの
送信データu対応のデータキャリアxであり、送信要求
信号δがオンからオフへ変化して送信要求信号δがオン
からオフへ変化するまでの時間T4の間は、連続する有
意信号レベル″1″対応の付加キャリアφである。すな
わち、送信データu対応のデータキャリアxに続いて有
意信号レベル″1″対応の付加キャリアφが強制的に付
加されて送出される。送信回路34から出力される送信
キャリア信号εは、本来なら送信要求信号δがオンから
オフへ変化すると同時に停止するのが望ましいが、送信
要求信号δがオンからオフへ変化しても送信回路34内
部での信号処理に若干の時間T1を要するため、実際に
は送信要求信号δがオフにされても送信キャリア信号ε
はすぐには停止せずに時間T1の後に停止する。この時
間T1の間出力されるキャリアzは残留キャリアであ
り、送信データuおよび有意信号レベル″1″にそれぞ
れ対応するデータキャリアxおよび付加キャリアφと異
なり、いかなる信号対応に出力されたキャリアかは保障
されない本来不要なキャリアである。したがって、この
残留キャリアzを含む送信キャリア信号εを受信キャリ
ア信号μとして受信する対向の第2の変復調装置Nの受
信部2においては、残留キャリアzを受信データとみな
して復号化し、外部のデータ端末装置へ送出するので、
データ端末装置におけるデータの誤受信などの原因とな
り望ましくない。
【0005】一方、第2の変復調装置Nの送信部3から
の送信キャリア信号εはデータ伝送路を介して受信キャ
リア信号μとして受信部2の受信部入力端子EおよびF
から受信回路41に入力される。受信回路41は受信キ
ャリア信号μを復号化して受信データ信号θを出力し、
受信部出力端子Hを介して外部のデータ端末装置へ送出
するとともに、受信キャリア信号μの入力・非入力状態
を検出してキャリア検出信号πを受信出力端子Gを介し
て外部の同じデータ端末装置へ送出する。
【0006】上述において、送信要求信号aがオンから
オフへ変化すると同時に送信データuの最後のデータビ
ットに続いて有意信号レベル″1″の連続した信号を所
定の時間T4強制的に付加して送信するのは、もし送信
データ信号bがそのまま送信回路34に入力されると、
送信回路34から出力される送信キャリア信号εはデー
タキャリアxのすぐ後に残留キャリアzを続いて出力す
ることになる。これにより、第2の変復調装置Nの受信
回路41で復号化された受信データ信号θの受信データ
uのすぐ後にエクストラビットvが続くことになり、こ
れを入力される外部のデータ端末装置ではエクストラビ
ットvをデータビットとみなして処理してしまうので、
データ誤りあるいは誤受信などの障害が引き起こされ
る。これを避けるために、送信データ信号bの送信デー
タuにすぐ続いて有意信号レベル″1″の連続した信号
を所定の時間T4付加して送信する。すなわち、復号化
された受信データ信号θを入力された外部のデータ端末
装置は、エクストラビットvより以前に有意信号レベ
ル″1″の連続する信号を受信するので、データ端末装
置は変復調装置側からの受信データuの送出が終了した
ことを認識し、キャリア検出信号πを入力される以前
に、有意信号レベル″1″の連続する信号を入力されて
から所定のビット(例えば295ビット)分の時間T5
を経過した時点で受信データ信号θの入力を停止する。
データ端末装置はこのようにしてエクストラビットvの
受信を阻止し、エクストラビットvによるデータ誤りあ
るいは誤受信などの障害が引き起こされるのを防止して
いる。ここでの時間T5は、データ端末装置が有意信号
レベル″1″の連続する信号を入力されてのち変復調装
置側からの受信データuの送出が終了したことを認識
し、かつ内部で信号処理を行って受信データ信号θの受
信を停止するまでに要する時間であり、データ端末装置
の信号処理時間によって決まる。したがって、送信側の
第1の変復調装置Mで付加される有意信号レベル″1″
の連続付加時間T4は、データ端末装置の信号処理時間
を含めてあらかじめ考慮した上で、各各のデータ端末装
置に必要な時間(ここではT5)を確保している。
【0007】
【発明が解決しようとする課題】この従来のデータ伝送
システムでは、変復調装置の送信部3から送出される残
留キャリアzおよびデータ伝送路などで重畳するノイズ
などを受信部4で除去せずに有意信号レベル″1″の連
続する信号を付加したままデータ端末装置へ送出してい
たので、データ端末装置に対してはこれら残留キャリア
zおよびノイズなどの影響によるデータの誤受信あるい
は受信障害を予防するための余分な負担を荷していた。
その結果、データ端末装置間でのポーリング通信時のス
ループットが低下する問題があった。
【0008】
【課題を解決するための手段】本発明による変復調装置
は、外部のデータ端末装置からの第1のデータ制御信号
がオン状態からオフ状態に変化後の前記データ端末装置
からの有意信号レベル″1″および有意信号レベル″
0″の2値の論理を採るディジタル信号の第1のデータ
信号を前記変化のタイミングで有意信号レベル″1″に
保持して第2のデータ信号を出力する第1の手段と、前
記第2のデータ信号内の有意信号レベル″1″の連続を
有意信号レベル″1″および有意信号レベル″0″の所
定の組合せの第1の所定時間長の特定符号パターン信号
に変換して第3のデータ信号を出力するとともに前記第
1のデータ制御信号を前記第1の所定時間遅延させて第
2のデータ制御信号を出力する第2の手段と、前記第3
のデータ信号をアナログ信号に変換して前記第2のデー
タ制御信号に制御されて第4のデータ信号を出力してデ
ータ伝送路へ送出する第3の手段とを有する送信部と;
対向の変復調装置からの前記第4のデータ信号をデータ
伝送路を介して第5のデータ信号として入力され前記2
値の論理を採るディジタル信号に復号化して第6のデー
タ信号を出力するとともに前記第5のデータ信号の入力
および非入力状態を検出して第1の検出信号を出力する
第4の手段と、復号化された前記第6のデータ信号内の
前記特定符号パターン信号を前記有意信号レベル″1″
に再変換して第7のデータ信号を出力するとともに前記
再変換を第2の所定時間行った時点で第1の制御信号を
出力する第5の手段と、前記第1の検出信号を前記第1
の制御信号により制御して第2の検出信号を前記データ
端末装置へ送出する第6の手段と、前記第7のデータ信
号を前記第2の検出信号により制御して第8のデータ信
号を前記データ端末装置へ送出する第7の手段とを有す
る受信部とを備える。
【0009】また、本発明による変復調装置は、外部の
データ端末装置からの第1のデータ制御信号がオン状態
からオフ状態に変化するタイミングで有意信号レベル″
1″および有意信号レベル″0″の所定の組合せの第1
の所定時間長の特定符号パターン信号を出力するととも
に前記第1のデータ制御信号を前記第1の所定時間遅延
させて第2のデータ制御信号を出力する第1の手段と、
前記データ端末装置からの有意信号レベル″1″および
有意信号レベル″0″の2値の論理を採るディジタル信
号の第1のデータ信号を前記第1のデータ制御信号のタ
イミングで前記特定符号パターン信号に切替えて第2の
データ信号を出力する第2の手段と、前記第2のデータ
信号をアナログ信号に変換し前記第2のデータ制御信号
に制御されて第3のデータ信号をデータ伝送路へ送出す
る第3の手段とを有する送信部と;対向の変復調装置か
らの前記第3のデータ信号をデータ伝送路を介して第4
のデータ信号として入力され前記2値の論理を採るディ
ジタル信号に復号化して第5のデータ信号を出力すると
ともに前記第4のデータ信号の入力および非入力状態を
検出して第1の検出信号を出力する第4の手段と、復号
化された前記第5のデータ信号内の前記特定符号パター
ン信号を前記有意信号レベル″1″に再変換して第6の
データ信号を出力するとともに前記再変換を第2の所定
時間行った時点で第1の制御信号を出力する第5の手段
と、前記第1の検出信号を前記第1の制御信号により制
御して第2の検出信号を前記データ端末装置へ送出する
第6の手段と、前記第6のデータ信号を前記第2の検出
信号により制御して第7のデータ信号を前記データ端末
装置へ送出する第7の手段とを有する受信部とを備え
る。
【0010】
【実施例】次に、本発明について図面を参照して説明す
る。本発明の一実施例を示す図1を参照すると、データ
伝送システムは、データ伝送路を介して互いに接続され
る送信部1および受信部2をそれぞれ備える第1の変復
調装置Rおよび第2の変復調装置Sから構成される。
【0011】第1の変復調装置Rの送信部1における論
理和回路11は、送信部入力端子Aを介して入力される
外部のデータ端末装置からの送信要求信号(RS)aを
極性反転回路10で極性を反転させた送信要求信号tと
送信部入力端子Bを介して入力される外部の同じデータ
端末装置からの送信データ信号(SD)bとの論理和を
採り、送信要求信号aがオンからオフへの変化タイミン
グで送信データ信号bを有意信号レベル″1″に保持
し、送信データ信号cとして出力する。送信符号変換回
路12は、論理和回路11からの送信データ信号cの送
信データuの最後のデータビット(すなわち、送信要求
信号cがオフからオンへ変化する直前のデータビット)
に続いて有意信号レベル″1″の連続する信号が4ビッ
ト継続したときに、次の有意信号レベル″1″を有意信
号レベル″0″に反転させて4ビット有意信号レベル″
1″と1ビット有意信号レベル″0″との組合せの特定
符号パターン信号wに変換する符号変換を8回繰返して
符号変換出力信号dを出力した後オフにし、また、デー
タ端末装置からの送信要求信号aを8回符号変換するま
で時間T2遅延させて送信要求信号(RS)fとして出
力する。切替回路13は、送信要求信号aのオンからオ
フへの変化タイミングでデータ端末装置からの送信デー
タ信号bを送信符号変換回路12の出力する符号変換出
力信号dへ切替え、送信データ信号(SD)eとして出
力する。送信回路14は、切替回路13からの送信デー
タ信号eをアナログ信号に変換し、送信符号変換回路1
2からの送信要求信号fに制御されて送信キャリア信号
gをデータ伝送路へ送出する。受信回路21は、対向の
第2の変復調装置Sから送出される送信キャリア信号g
を受信キャリア信号hとして受信し、復号化出力信号j
に復号化するとともに、受信キャリア信号hの入力・非
入力状態を検出し、受信キャリア検出信号iを出力す
る。受信符号変換回路22は、復号化された復号化出力
信号j内の特定符号パターンwの8回繰返しの信号を有
意信号レベル″1″の連続した信号に再変換して符号変
換出力信号pを出力するとともに、特定符号パターンw
を4回検出した所定の時間T3の後にクリア信号kを出
力する。キャリア検出信号出力回路23は、受信回路2
1からの受信キャリア検出信号iをクリア信号kにより
制御し、その出力をキャリア検出信号(CD)mとして
出力端子Gを介して外部のデータ端末装置へ送出する。
論理和回路24は、受信回路21からの復号化出力信号
jと受信符号変換回路22からの符号変換出力信号pと
の論理和を採り、受信データ信号nを出力する。論理積
回路25は、キャリア検出信号出力回路23からのキャ
リア検出信号mと論理和回路24からの受信データ信号
nとの論理積を採り、その出力を受信データ信号(R
D)qとして出力端子Hを介して外部の同じデータ端末
装置へ送出する。図示を省略しているが、第2の変復調
装置Sは上述した第1の変復調装置Rと同一構成であ
る。
【0012】上述した構成において、変復調装置Rと変
復調装置Sとの間でデータ伝送する場合について図2お
よび図3を図1と併せて参照して説明する。外部のデー
タ端末装置からの送信データ信号bは、同じデータ端末
装置からの送信要求信号aがオンからオフへ変化すると
送出を終了される。送信部入力端子Bからの送信データ
信号bと送信部入力端子Aからの送信要求信号aを極性
反転回路10で極性反転させた送信要求信号tとは、論
理和回路11において論理和を採られ、その出力の送信
データ信号cは有意信号レベル″1″に保持される。送
信符号変換回路12は、入力される送信データ信号c内
に送信要求信号aのオンからオフへの変化点を起点とし
て有意信号レベル″1″が4ビット連続して続いた場合
に次のビットの有意信号レベル″1″のレベルを反転さ
せ、有意信号レベル″1″へ変換を行って4ビット有意
信号レベル″1″と1ビット有意信号レベル″0″との
組合せの符号パターンwに符号変換して符号変換出力信
号dを出力し、この符号パターンwへの符号変換を8回
繰返して時間T2経過した時点(すなわち、送信要求信
号aのオンからオフへの変化点から40ビット経過した
時点)で出力をオフにする。また、送信符号変換回路1
2は、データ端末装置からの送信要求信号aに時間T2
の遅延を与えて送信要求信号fとし、送信回路14へ出
力する。また、切替回路13は、データ端末装置からの
送信データ信号bを送信要求信号aのオンからオフへの
変化タイミングで送信符号変換回路12の出力の符号化
変換出力信号dへ切替え、送信データ信号(SD)eと
して送信回路14へ出力する。送信回路14は、送信デ
ータ信号eをアナログ信号に変換し、送信符号変換回路
12からの送信要求信号fに制御されて送信キャリア信
号gを出力する。送信回路14から送信部出力端子Cお
よびDを介してデータ伝送路へ送出される送信キャリア
信号gは、送信要求信号fがオンからオフへ変化をする
までは、データ端末装置からの送信データu対応のデー
タキャリアxであり、送信要求信号fがオンからオフへ
変化して送信要求信号fがオンからオフへ変化するまで
の時間T2の間は、送信符号変換回路12からの特定符
号パターンw対応の付加キャリアyである。すなわち、
送信データu対応のデータキャリアxに続いて特定符号
パターンw対応の付加キャリアyが強制的に付加されて
送出される。送信回路14から出力される送信キャリア
信号gは、本来なら送信要求信号fがオンからオフへ変
化すると同時に停止するのが望ましいが、送信要求信号
fがオンからオフへ変化しても送信回路14内部での信
号処理に若干の時間T1を要するため、実際には送信要
求信号fがオフにされても送信キャリアgはすぐには停
止せず、時間T1の後に停止する。この時間T1の間出
力されるキャリアzは残留キャリアであり、送信データ
uおよび特定符号パターンwにそれぞれ対応するデータ
キャリアxおよび付加キャリアyと異なり、いかなる信
号対応に出力されたキャリアかは保障されない。したが
って、この残留キャリアzを含む送信キャリア信号gを
受信キャリア信号hとして入力される対向の第2の変復
調装置Sの受信部2においては、残留キャリアzを受信
データとみなして復号化するので、これを外部のデータ
端末装置へ送出すると、データ端末装置におけるデータ
の誤受信などの原因となり望ましくない。なお、ここで
特定符号パターンwとして4ビット有意信号レベル″
1″と1ビット有意信号レベル″0″との組合せのが使
用されるのは、データ信号としてSDLCフォーマット
あるいはHDLCフォーマットのデータが送信される際
にこれらとの混信を避けるためである。
【0013】一方、第2の変復調装置Sの送信部1から
の送信キャリア信号gは、データ伝送路を介して受信キ
ャリア信号hとして受信部2の受信部入力端子Eおよび
Fから受信回路21に入力される。受信回路21は、ア
ナログ信号の受信キャリア信号hをディジタル信号の復
号化出力信号jに復号化するとともに、受信キャリア信
号hの入力・非入力状態を検出して受信キャリア検出信
号iを出力する。受信符号変換回路22は、受信回路2
1からの復号化出力信号j内に有意信号レベル″1″の
データが4ビット連続した場合に、次のビットの有意信
号レベルを反転させる符号変換を行う。すなわち、ここ
では4ビット有意信号レベル″1″と1ビット有意信号
レベル″0″との組合せの特定符号パターンwの有意信
号レベル″0″を反転して有意信号レベル″1″に変換
する。つまり、4ビット有意信号レベル″1″と1ビッ
ト有意信号レベル″0″との組合せの特定符号パターン
wを有意信号レベル″1″の連続する信号に変換して符
号変換出力信号pを出力する。また、受信符号変換回路
22は、この符号変換を4回連続して行った時点(すな
わち、ここでは復号化出力信号jの受信データuの最後
のデータビットから20ビット経過、つまり、時間T2
経過した時点)で、それまでオンにされていたクリア信
号kをオフにする。つまり、受信部2はクリア信号kが
オンからオフへ変化して初めて受信データuの入力が停
止されたことを認識する。キャリア検出出力回路23
は、それまでオン状態で出力されていた受信回路21か
らの受信キャリア検出信号iを、受信符号変換回路22
からのクリア信号kのオンからオフへのタイミングでオ
フに制御してキャリア検出信号(CD)mとして出力
し、受信部出力端子Gを介して外部のデータ端末装置へ
送出する。つまり、このキャリア検出信号mにより変復
調装置からのデータの送出を終了したことをデータ端末
装置へ知らせる。論理和回路24は、受信回路21から
の復号化出力信号jと受信符号変換回路22からの符号
変換出力信号pとの論理和を採り、受信データ信号nと
して出力する。論理積回路25は、論理和回路24から
の受信データ信号nとキャリア検出出力回路23からの
キャリア検出信号mとの論理積を採り、キャリア検出信
号mがオンからオフへの変化タイミングで受信データ信
号nをオフにして受信データ信号(RD)qとして出力
し、受信部出力端子Hを介して外部の同じデータ端末装
置へ送出する。したがって、キャリア検出信号mがオン
からオフへ変化した後に受信回路21で残留キャリアz
(あるいはデータ伝送路などで重畳されたノイズなど)
が復号化されても、その復号化されたエクストラビット
vは論理積回路25からは出力されないので、データ端
末装置へエクストラビットvが送出されるのを防ぐこと
ができる。残留キャリアzはデータ通信を行う上であら
かじめ定められた信号に対応したキャリアではなく、も
ともと不要な信号であるため、もしこの復号化されたエ
クストラビットvがデータ端末装置へ送出されると、こ
れを入力されたデータ端末装置ではデータ誤りなどの障
害が引き起されたりするので望ましくない。したがっ
て、上述のようにこの変復調装置の受信部2で除去す
る。また、上述において、クリア信号kのオンからオフ
へのタイミングを受信符号変換回路22が特定符号パタ
ーンwを4回連続して符号変換した時点としたが、それ
以外のタイミングでもさしつかえない。つまり、受信符
号変換回路22が特定符号パターンwの繰返し信号を他
のデータ信号のデータパターンと間違えないで検出でき
れば、符号変換の少い時点でクリア信号をオフにした方
がデータ通信時のスループットを向上できるので望まし
く、最大でも受信回路21で残留キャリアzが復号化さ
れる直前での時間T2を経過した時点である。
【0014】上述のようにこの実施例による変復調装置
は、送信部1で発生する残留キャリアzが対向の変復調
装置の受信部2で復号化されても、受信部2内部で除去
し、エクストラビットvがデータ端末装置へ送出される
ことを回避して受信データ信号qを送出するので、ま
た、クリア信号kに基づくキャリア検出信号mを受信デ
ータuの最終データビットから20ビット経過した時点
の比較的短い時間T3で出力するので、これらを入力さ
れる外部のデータ端末装置は時間T3以後の余分な連続
する有意信号レベル″1″および不要なエクストラビッ
トvなどにかかわる必要がなく直ちに次のデータ通信を
開始できる。この結果、ポーリングによるデータ通信を
行う上でのスループットを向上することができる。
【0015】なお、この実施例は、使用する特定パター
ンwが例えばSDLCフォーマットあるいはHDLCフ
ォーマットなどのデータ符号と混信しないことが保証さ
れている特定回線(例えば、NTTの符号品目回線)に
限定して適用される。
【0016】
【発明の効果】以上説明したように本発明によれば、外
部のデータ端末装置に対して残留キャリアおよびノイズ
などの復号化されたエクストラビットによるデータの誤
受信あるいは受信障害を予防するための余分な負担を荷
せないで済む。これにより、データ端末装置間でのポー
リングによるデータ通信時のスループットを向上でき
る。
【図面の簡単な説明】
【図1】本発明の一実施例の変復調装置を示すブロック
図である。
【図2】同実施例の変復調装置の送信部の動作を説明す
るためのタイミングチャートである。
【図3】同実施例の変復調装置の受信部の動作を説明す
るためのタイミングチャートである。
【図4】従来の変復調装置を示すブロック図である。
【図5】従来の変復調装置の送信部の動作を説明するた
めのタイミングチャートである。
【図6】従来の変復調装置の受信部の動作を説明するた
めのタイミングチャートである。
【符号の説明】
1 送信部 2 受信部 10 極性反転回路 11 論理和回路 12 送信符号変換回路 13 切替回路 14 送信回路 21 受信回路 22 受信符号変換回路 23 キャリア検出信号出力回路 24 論理和回路 25 論理積回路 A,B 送信部入力端子 C,D 送信部出力端子 E,F 受信部入力端子 G,H 受信部出力端子 a 送信要求信号(RS) b 送信データ信号(SD) c 送信データ信号 d 符号変換出力信号 e 送信データ信号(SD) f 送信要求信号(RS) g 送信キャリア信号 h 受信キャリア信号 i 受信キャリア検出信号 j 復号化出力信号 k クリア信号 m キャリア検出信号(CD) n 受信データ信号 p 受信符号変換出力信号 q 受信データ信号(RD) t 送信要求信号

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 外部のデータ端末装置からの第1のデー
    タ制御信号がオン状態からオフ状態に変化後の前記デー
    タ端末装置からの有意信号レベル″1″および有意信号
    レベル″0″の2値の論理を採るディジタル信号の第1
    のデータ信号を前記変化のタイミングで有意信号レベ
    ル″1″に保持して第2のデータ信号を出力する第1の
    手段と、 前記第2のデータ信号内の有意信号レベル″1″の連続
    を有意信号レベル″1″および有意信号レベル″0″の
    所定の組合せの第1の所定時間長の特定符号パターン信
    号に変換して第3のデータ信号を出力するとともに前記
    第1のデータ制御信号を前記第1の所定時間遅延させて
    第2のデータ制御信号を出力する第2の手段と、 前記第3のデータ信号をアナログ信号に変換して前記第
    2のデータ制御信号に制御されて第4のデータ信号をデ
    ータ伝送路へ送出する第3の手段と、 を有する送信部と;対向の変復調装置からの前記第4の
    データ信号をデータ伝送路を介して第5のデータ信号と
    して入力され前記2値の論理を採るディジタル信号に復
    号化して第6のデータ信号を出力するとともに前記第5
    のデータ信号の入力および非入力状態を検出して第1の
    検出信号を出力する第4の手段と、 復号化された前記第6のデータ信号内の前記特定符号パ
    ターン信号を前記有意信号レベル″1″に再変換して第
    7のデータ信号を出力するとともに前記再変換を第2の
    所定時間行った時点で第1の制御信号を出力する第5の
    手段と、 前記第1の検出信号を前記第1の制御信号により制御し
    て第2の検出信号を前記データ端末装置へ送出する第6
    の手段と、 前記第7のデータ信号を前記第2の検出信号により制御
    して第8のデータ信号を前記データ端末装置へ送出する
    第7の手段と、 を有する受信部と;を備えることを特徴とする変復調装
    置。
  2. 【請求項2】 外部のデータ端末装置からの第1のデー
    タ制御信号がオン状態からオフ状態に変化するタイミン
    グで有意信号レベル″1″および有意信号レベル″0″
    の所定の組合せの第1の所定時間長の特定符号パターン
    信号を出力するとともに前記第1のデータ制御信号を前
    記第1の所定時間遅延させて第2のデータ制御信号を出
    力する第1の手段と、 前記データ端末装置からの有意信号レベル″1″および
    有意信号レベル″0″の2値の論理を採るディジタル信
    号の第1のデータ信号を前記第1のデータ制御信号のタ
    イミングで前記特定符号パターン信号に切替えて第2の
    データ信号を出力する第2の手段と、 前記第2のデータ信号をアナログ信号に変換し前記第2
    のデータ制御信号に制御されて第3のデータ信号をデー
    タ伝送路へ送出する第3の手段と、 を有する送信部と;対向の変復調装置からの前記第3の
    データ信号をデータ伝送路を介して第4のデータ信号と
    して入力され前記2値の論理を採るディジタル信号に復
    号化して第5のデータ信号を出力するとともに前記第4
    のデータ信号の入力および非入力状態を検出して第1の
    検出信号を出力する第4の手段と、 復号化された前記第5のデータ信号内の前記特定符号パ
    ターン信号を前記有意信号レベル″1″に再変換して第
    6のデータ信号を出力するとともに前記再変換を第2の
    所定時間行った時点で第1の制御信号を出力する第5の
    手段と、 前記第1の検出信号を前記第1の制御信号により制御し
    て第2の検出信号を前記データ端末装置へ送出する第6
    の手段と、 前記第6のデータ信号を前記第2の検出信号により制御
    して第7のデータ信号を前記データ端末装置へ送出する
    第7の手段と、 を有する受信部と;を備えることを特徴とする変復調装
    置。
JP5458192A 1992-03-13 1992-03-13 変復調装置 Expired - Lifetime JP2880847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5458192A JP2880847B2 (ja) 1992-03-13 1992-03-13 変復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5458192A JP2880847B2 (ja) 1992-03-13 1992-03-13 変復調装置

Publications (2)

Publication Number Publication Date
JPH05260099A JPH05260099A (ja) 1993-10-08
JP2880847B2 true JP2880847B2 (ja) 1999-04-12

Family

ID=12974669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5458192A Expired - Lifetime JP2880847B2 (ja) 1992-03-13 1992-03-13 変復調装置

Country Status (1)

Country Link
JP (1) JP2880847B2 (ja)

Also Published As

Publication number Publication date
JPH05260099A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
US7010612B1 (en) Universal serializer/deserializer
US4259663A (en) Contention interference detection by comparison of transmitted and received signal information
JPH0459819B2 (ja)
US4271523A (en) Contention interference detection in data communication receiver
JP2880847B2 (ja) 変復調装置
JP2648752B2 (ja) データ情報の正確なデコードを保証する装置
JPS62200847A (ja) シリアル伝送方式
US8166219B2 (en) Method and apparatus for encoding/decoding bus signal
US4809301A (en) Detection apparatus for bi-phase signals
US6826225B1 (en) Integrated modem and line-isolation circuitry with selective raw data or modem data communication and associated method
CN114362770B (zh) 数据发送器件、数据接收器件、电子装置以及方法
JP3166952B2 (ja) 符号化・復号化装置
JP2751271B2 (ja) ディジタル送受信装置
US5870437A (en) Apparatus and method for detecting end of serial bit stream
JP3058997B2 (ja) ユニポーラ/バイポーラ変換装置
JP2905310B2 (ja) Dtmf信号受信装置
JPH10163878A (ja) 信号転送方法および信号転送システム
JP2555582B2 (ja) Cmi符号誤り検出回路
JPH09331358A (ja) データ通信システム
JPS63212244A (ja) シリアルデ−タ転送方式
JPH1028146A (ja) 符号誤り訂正装置
KR20000040531A (ko) 아이 트리플 이 1394 직렬 버스 인터페이스를 위한 고속 피지컬칩 시스템 및 그의 데이타 송/수신 방법
JPH02174328A (ja) 回線制御処理装置
JPH04167635A (ja) 適応予測形adpcm符復号化装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990105