KR100606038B1 - 데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 - Google Patents
데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 Download PDFInfo
- Publication number
- KR100606038B1 KR100606038B1 KR1020040066702A KR20040066702A KR100606038B1 KR 100606038 B1 KR100606038 B1 KR 100606038B1 KR 1020040066702 A KR1020040066702 A KR 1020040066702A KR 20040066702 A KR20040066702 A KR 20040066702A KR 100606038 B1 KR100606038 B1 KR 100606038B1
- Authority
- KR
- South Korea
- Prior art keywords
- signals
- signal
- input
- memories
- shot
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
Abstract
본 발명에 따라 복수의 입력 포트들을 통해 입력된 데이터 및 인에이블 신호들을 다중화하여 하나의 출력 포트로 출력하기 위한 필드 프로그래머블 게이트 어레이는, 상기 입력 포트들과 연결되며, 각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과; 상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함한다.
광가입자 시스템, 광선로 종단, 유한 상태 기계, 필드 프로그래머블 게이트 어레이
Description
도 1은 본 발명의 바람직한 실시예에 따른 TPS를 통합하는 수동형 광가입자 망을 나타내는 도면,
도 2는 도 1에 도시된 OLT측 TPS FPGA를 나타내는 도면,
도 3은 도 2에 도시된 TPS FPGA에 입력되는 통신, 방송 및 음성 데이터 신호들을 나타낸 도면,
도 4는 도 3에 도시된 통신, 방송 및 음성 데이터 신호들의 인에이블 신호들을 나타낸 도면,
도 5는 도 4에 도시된 통신, 방송 및 음성 인에이블 신호들에 대한 원샷 신호들을 나타낸 도면,
도 6은 도 1에 도시된 ONT측 TPS FPGA를 나타내는 도면.
본 발명은 광 네트웍(optical network)에 관한 것으로서, 특히 방송, 통신 및 음성 서비스들을 통합하는(이하, TPS(triple play serice)라고 칭함) 광 네트웍에 관한 것이다.
정보 통신은 기술이 발전됨에 따라 방송, 통신 및 음성 서비스들이 통합된 형태로 발전해 가고 있다. 특히, 방송의 디지털화는 이러한 현상을 더욱 급격히 초래하고 있다.
종래의 TPS를 통합하는 수동형 광가입자 망(passive optical network: PON)은 음성 서비스를 제공하기 위해 이더넷 채널(ethernet channel)을 통한 VoIP(voice over IP)를 이용하고 있으나, 이러한 경우에 음성 데이터 신호의 QoS(quality of service)를 보장할 수 없다는 한계를 가지며, 또한 통신 데이터 신호의 처리량(throughput)을 100% 보장할 수 없다는 단점이 있다.
따라서, 음성 데이터 신호의 QoS(quality of service)를 보장할 수 있고, 통신 데이터 신호의 처리량을 100% 보장할 수 있도록 종래보다 향상된 TPS를 통합하는 광 네트웍이 요구된다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 일 목적은 음성 데이터 신호의 QoS를 보장할 수 있고, 통신 데이터 신호의 처리량을 100% 보장할 수 있도록 종래보다 향상된 TPS를 통합하는 광 네트웍을 제공함에 있다.
또한, 본 발명의 다른 목적은 통신 데이터 신호로 인한 방송 및 음성 데이터 신호들의 처리 지연을 방지할 수 있는 신호 다중화 방법 및 이를 적용한 필드 프로그래머블 게이트 어레이를 제공함에 있다.
본 발명에 따라 복수의 입력 포트들을 통해 입력된 데이터 및 인에이블 신호들을 다중화하여 하나의 출력 포트로 출력하기 위한 필드 프로그래머블 게이트 어레이는, 상기 입력 포트들과 연결되며, 각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과; 상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함한다.
이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능이나 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 1은 본 발명의 바람직한 실시예에 따른 TPS를 통합하는 수동형 광가입자 망을 나타내는 도면이다. 상기 수동형 광가입자 망(100)은 광섬유(260)를 통해 서로 연결된 광선로 종단(optical line terminal: OLT, 110)과 광네트웍 종단(optical network terminal: ONT, 265)을 포함한다.
상기 OLT(110)는 물리계층(PHY, 120), 이더넷 물리계층(E-PHY, 130), TPS 필 드 프로그래머블 게이트 어레이(TPS field programmable gate array: TPS FPGA, 140), 백 플레인 물리계층(back plane PHY, 240), 광모듈(optical module, 250)을 포함한다. 상기 OLT(110)는 상기 수동형 광가입자망(100)의 외부로부터 입력된 복수의 방송 데이터 신호들, 통신 데이터 신호 및 음성 데이터 신호를 상기 TPS FPGA(140)를 이용하여 다중화하고, 다중화한 신호를 백 플레인 물리계층(240)을 이용하여 시리얼 데이터 신호인 ASI(asynchronous serial interface) 신호로 변환하며, 변환된 ASI 신호를 상기 광모듈(250)을 이용하여 광신호로 변환한 후 상기 광섬유(260)를 통해 상기 ONT(265)로 전송한다.
상기 음성 데이터 신호는 상기 TPS FPGA(140)에 직접 입력되고, 상기 방송 데이터 신호들은 상기 물리계층(120)을 통해 상기 TPS FPGA(140)에 입력되며, 상기 통신 데이터 신호는 상기 이더넷 물리계층(130)을 통해 상기 TPS FPGA(140)에 입력된다. 상기 방송 데이터 신호는 MPEG-2 TS 데이터 신호를 포함하고, 상기 통신 데이터 신호는 이더넷 데이터 신호를 포함한다.
도 2는 상기 OLT측 TPS FPGA(140)를 나타내는 도면이다. 상기 TPS FPGA(140)는 복수의 방송 메모리들(150-1~150-n)과, 통신 메모리(170)와, 음성 메모리(180)와, 매체 독립 인터페이스(media independant interface: MII, 160)와, 유한 상태 기계(finite state machine: FSM, 190)와, 갭 생성기(gap generator, 200)를 포함한다. 상기 TPS FPGA(140)는 복수의 입력 포트들과 하나의 출력 포트를 가지며, 상기 입력 포트들에 입력된 신호들을 다중화하여 상기 출력 포트로 출력한다.
상기 복수의 방송 데이터 신호들(TS-D1~TS-Dn)은 각각 방송 인에이블 신호 (TS-EN1~TSENn)와 함께 해당 방송 메모리에 입력된다. 즉, 제n 방송 데이터 신호와 제n 방송 인에이블 신호는 제n 방송 메모리(150-n)에 입력된다. 상기 복수의 방송 메모리들(150-1~150-n)은 각각 입력된 방송 데이터 신호에 1 바이트의 포트 아이디(port ID)를 추가하여 저장한다. 상기 TPS FPGA(140)는 상기 n 채널의 방송 데이터 신호들을 위한 n 개의 입력 포트들, 상기 통신 데이터 신호(Tx-D)를 위한 하나의 입력 포트 및 상기 음성 데이터 신호(VO-D)를 위한 하나의 입력 포트를 가지며, 상기 각 입력 포트에는 고유한 포트 아이디가 할당되어 있다. 상기 포트 아이디는 데이터 신호의 종류를 표시하는데 사용되며, 상기 ONT(240)는 상기 포트 아이디를 이용하여 입력 데이터 신호들을 서비스별로 분류한다. 상기 복수의 방송 메모리들(150-1~150-n)은 각각 MPEG-2 FIFO(first in first out)를 포함한다.
상기 음성 데이터 신호는 음성 인에이블 신호(VO-EN)와 함께 상기 음성 메모리(180)에 입력된다. 상기 음성 메모리(180)는 입력된 음성 데이터 신호에 1 바이트의 포트 아이디를 추가하여 저장한다. 상기 음성 메모리(180)는 음성 FIFO를 포함한다.
상기 통신 데이터 신호는 통신 인에이블 신호(Tx-EN)와 함께 상기 MII(160)에 입력되며, 상기 MII(160)는 MII 신호인 상기 통신 신호를 패러럴 신호로 변환하여 상기 통신 메모리(170)로 출력한다.
상기 통신 메모리(170)는 입력된 통신 데이터 신호에 1 바이트의 포트 ID를 추가하여 유효 신호와 함께 저장한다. 상기 통신 메모리(170)는 통신 FIFO를 포함한다.
도 3은 상기 TPS FPGA에 입력되는 통신, 방송 및 음성 데이터 신호들을 나타낸 도면이다. 도 3의 (a)는 통신 데이터 신호를 나타내고, 도 3의 (b)는 방송 데이터 신호를 나타내며, 도 3의 (c)는 음성 데이터 신호를 나타낸다. 도시된 바와 같이, 짧은 길이의 통신 데이터 신호들이 연속적으로 반복 입력되고 있으며, 이러한 경우에 방송 및 음성 데이터 신호들의 처리 지연이 유발된다.
도 4는 도 3에 도시된 통신, 방송 및 음성 데이터 신호들의 인에이블 신호들을 나타낸 도면이다. 도 4의 (d)는 통신 인에이블 신호를 나타내고, 도 4의 (e)는 방송 인에이블 신호를 나타내며, 도 4의 (f)는 음성 인에이블 신호를 나타내고, 도 4의 (g)는 상기 인에이블 신호들의 처리 순서를 나타낸다. 이해의 편이를 위해, 위에서부터 차례로 1~5의 번호들을 붙였으며, 1은 통신 인에이블 신호, 2, 3 및 4는 세 개의 방송 인에이블 신호들, 그리고 5는 음성 인에이블 신호를 나타낸다. 입력 순서가 1→2→5→3→4이므로, 전형적인 데이터 신호 처리 순서는 이와 마찬가지로 1→2→5→3→4로 이루어진다.
방송 및 음성 데이터 신호들은 통신 데이터 신호보다 우선적으로 처리되어야 할 필요가 있으나, 도 4에서처럼 짧은 길이의 통신 데이터 신호들이 연속적으로 반복 입력되는 경우에 전형적인 처리 순서에 따르면 통신 데이터 신호들이 모두 처리될 때까지 방송 및 음성 데이터 신호들의 처리가 지연된다.
본 실시예에서는, 원샷(one shot) 신호를 이용하여 방송 및 음성 데이터 신호들의 처리 지연을 방지한다.
다시 도 2를 참고하면, 상기 복수의 방송 메모리들(150-1~150-n)은 각각 입 력된 방송 인에이블 신호의 종료 시점, 즉 입력된 방송 인에이블 신호가 '1' 레벨에서 '0' 레벨로 떨어지는 시점에서 방송 원샷 신호(TS-OS1~TS-OSn)를 상기 FSM(190)으로 출력한다. 다시 말해서, 제n 방송 메모리(150-n)는 입력된 방송 인에이블 신호가 '1' 레벨에서 '0' 레벨로 떨어지는 시점에서 제n 방송 원샷 신호(TS-OSn)를 상기 FSM(190)으로 출력한다. 상기 제n 방송 원샷 신호는 상기 제n 방송 메모리(150-n)에 저장된 제n 방송 데이터 신호를 독취해도 좋다는 신호로서 1 클럭 시간동안 발생된다.
상기 음성 메모리(180)는 입력된 음성 인에이블 신호의 종료 시점, 즉 입력된 음성 인에이블 신호가 '1' 레벨에서 '0' 레벨로 떨어지는 시점에서 음성 원샷 신호(VO-OS)를 상기 FSM(190)으로 출력한다. 상기 음성 원샷 신호는 상기 음성 메모리(180)에 저장된 음성 데이터 신호를 독취해도 좋다는 신호로서 1 클럭 시간동안 발생된다.
상기 통신 메모리(170)는 입력된 통신 인에이블 신호의 종료 시점, 즉 입력된 통신 인에이블 신호가 '1' 레벨에서 '0' 레벨로 떨어지는 시점에서 통신 원샷 신호(Tx-OS)를 상기 FSM(190)으로 출력한다. 상기 통신 원샷 신호는 상기 통신 메모리(170)에 저장된 통신 데이터 신호를 독취해도 좋다는 신호로서 1 클럭 시간동안 발생된다.
도 5는 도 4에 도시된 통신, 방송 및 음성 인에이블 신호들에 대한 원샷 신호들을 나타낸 도면이다. 도 5의 (h)는 통신 원샷 신호를 나타내고, 도 5의 (i)는 방송 원샷 신호를 나타내며, 도 5의 (j)는 음성 원샷 신호를 나타내고, 도 5의 (k) 는 상기 원샷 신호들의 처리 순서를 나타낸다. 도시된 바와 같이, 상기 통신, 방송 및 음성 인에이블 신호들의 입력 순서는 1→2→5→3→4이지만, 상기 원샷 신호들의 출력 순서는 5→2→3→4→1이므로, 통신, 방송 및 음성 데이터 신호들의 처리 순서는 5→2→3→4→1로 이루어진다.
만약, 둘 이상의 원샷 신호들이 동일 시점에 발생한 경우에는 기설정된 우선 순위에 따라 처리된다. 바람직하게는, 음성, 방송 및 통신 인에이블 신호들의 순으로 우선 순위를 설정한다. 예를 들어, 음성 원샷 신호와 통신 원샷 신호가 동일 시점에서 발생된 경우에 방송 데이터 신호를 먼저 처리한다.
상기 FSM(190)은 입력되는 원샷 신호들의 순서(또는, 기설정된 우선 순위)에 따라서, 해당 독취 인에이블 신호를 해당 메모리로 출력한다.
도 5를 예로 들어, 상기 제n 방송 메모리(150-n), 통신 메모리(170) 및 음성 메모리(180)가 도시된 바와 같은 원샷 신호들을 출력한다면, 상기 FSM(190)은 차례대로 상기 음성 메모리(180)로 음성 독취 인에이블 신호(VO-REN)를 출력하고, 상기 제n 방송 메모리(150-n)로 제n 방송 독취 인에이블 신호(TS-RENn)를 세 번 출력한 후, 상기 통신 메모리(170)로 통신 독취 인에이블 신호(Tx-REN)를 출력한다.
상기 복수의 방송 메모리들(150-1~150-n)은 각각 방송 독취 인에이블 신호를 수신하면, 저장된 방송 데이터 신호 및 방송 인에이블 신호를 상기 갭 생성기(200)로 출력한다.
상기 음성 메모리(180)는 음성 독취 인에이블 신호를 수신하면, 저장된 음성 데이터 신호 및 음성 인에이블 신호를 상기 갭 생성기(200)로 출력한다.
상기 통신 메모리(170)는 통신 독취 인에이블 신호를 수신하면, 저장된 통신 데이터 신호 및 통신 인에이블 신호를 상기 갭 생성기(200)로 출력한다.
상기 갭 생성기(200)는 입력된 방송, 음성 또는 통신 데이터 신호들 각각이 그 앞뒤에 1 바이트의 아이들(idle)을 가질 수 있도록 한다. 즉, 상기 갭 생성기(200)는 이후의 콤마 캐릭터(comma character)(K28.5라고 칭함)의 삽입을 위해, 1 바이트의 아이들을 갖고 있는 상기 각 데이터 신호에게 1 바이트의 아이들을 추가로 제공한다.
다시 도 1을 참고하면, OLT(110)측 TPS FPGA(140)로부터 출력된 데이터 신호 및 인에이블 신호는 상기 백 플레인 물리계층(210)에 입력된다. 상기 백 플레인 물리계층(210)은 입력된 데이터 신호를 시리얼 신호인 ASI 신호로 변환하여 상기 광모듈(220)로 출력한다. 즉, 상기 백 플레인 물리계층(210)은 입력된 데이터 신호를 8B/10B 인코딩하고, 상기 데이터 신호의 앞뒤에 K28.5를 삽입한다.
상기 광모듈(220)은 입력된 ASI 신호를 광신호로 변환하여 상기 광섬유(230)를 통해 상기 ONT(240)로 전송한다.
상기 ONT(240)는 물리계층(360), 이더넷 물리계층(370), TPS FPGA(270), 백 플레인 물리계층(260), 광모듈(250)을 포함한다. 상기 ONT(240)는 상기 광섬유(230)를 통해 수신한 ASI 신호를 상기 광모듈(250)을 이용하여 전기 신호로 변환하고, 변환된 전기 신호를 상기 백 플레인 물리계층(260)을 이용하여 패러럴 신호로 변환하며, 변환된 패러럴 신호를 상기 TPS FPGA(270)를 이용하여 복수의 방송 데이터 신호들, 통신 데이터 신호 및 음성 데이터 신호로 역다중화한다. 이 때, 상기 백 플레인 물리계층(260)은 입력된 데이터 신호를 8B/10B 디코딩한다.
도 6은 상기 ONT(240)측 TPS FPGA(270)를 나타내는 도면이다. 상기 TPS FPGA(270)는 복수의 방송 메모리들(300-1~300-n)과, 통신 메모리(320)와, 음성 메모리(350)와, MII(330)와, 복수의 FSM들(290-1~290-n,310,340)과, 아이디 체커(ID checker, 280)를 포함한다.
상기 아이디 체커(280)는 입력된 패러럴 신호의 포트 아이디를 식별한 후 이를 해당 메모리로 출력한다. 즉, 상기 아이디 체커(280)는 입력된 신호가 제1 방송 신호인 경우에 이를 상기 제1 방송 메모리(300-1)로 출력하며, 입력된 신호가 음성 신호인 경우에 이를 상기 음성 메모리(350)로 출력하고, 입력된 신호가 통신 신호인 경우에 이를 상기 통신 메모리(320)로 출력한다.
상기 방송 메모리들(300-1~300-n)은 각각 저장된 방송 데이터 신호 및 방송 인에이블 신호를 상기 물리계층(360)으로 출력하고, 상기 물리계층(360)을 거친 방송 데이터 신호 및 방송 인에이블 신호는 가입자에게로 출력된다. 상기 각 방송 메모리는 방송 FIFO를 포함한다.
상기 음성 메모리(350)는 저장된 음성 데이터 신호 및 음성 인에이블 신호를 가입자에게로 출력한다. 상기 음성 메모리(350)는 음성 FIFO를 포함한다.
상기 통신 메모리(320)는 유효 신호가 제거된 채로 저장된 통신 데이터 신호 및 통신 인에이블 신호를 상기 MII(330)로 출력하고, 상기 MII(330)는 입력된 신호들을 MII 신호로 변환하여 상기 이더넷 물리계층(370)으로 출력하며, 상기 이더넷 물리계층(370)을 거친 통신 데이터 신호 및 통신 인에이블 신호는 가입자에게로 출 력된다. 상기 통신 메모리(320)는 통신 FIFO를 포함한다.
이상, 상기 OLT(110)로부터 상기 ONT(240)로의 하향 신호 처리 과정을 살펴보았고, 상기 ONT(240)로부터 상기 OLT(110)로의 상향 신호 처리 과정은 방송 신호를 전송할 필요가 없다는 것을 제외하고는 상기 하향 신호 처리 과정과 유사하므로, 이하 간략히 기술하기로 한다.
상기 ONT(240)는 가입자로부터 입력된 통신 신호 및 음성 신호를 상기 TPS FPGA(270)를 이용하여 다중화하고, 다중화한 신호를 상기 백 플레인 물리계층(260)을 이용하여 시리얼 신호인 ASI 신호로 변환하며, 변환된 ASI 신호를 상기 광모듈(250)을 이용하여 광신호로 변환한 후 상기 광섬유(230)를 통해 상기 OLT(110)로 전송한다.
상기 음성 신호는 상기 TPS FPGA(270)에 직접 입력되고, 상기 통신 신호는 상기 이더넷 물리계층(370)을 통해 상기 TPS FPGA(270)에 입력된다.
음성 데이터 신호는 음성 인에이블 신호와 함께 상기 음성 메모리(350)에 입력된다. 상기 음성 메모리(350)는 입력된 음성 데이터 신호에 1 바이트의 포트 아이디를 추가하여 저장한다.
통신 데이터 신호는 통신 인에이블 신호와 함께 상기 MII(330)에 입력되며, 상기 MII(330)는 MII 신호인 상기 통신 신호를 패러럴 신호로 변환하여 상기 통신 메모리(320)로 출력한다.
상기 통신 메모리(320)는 입력된 통신 데이터 신호에 1 바이트의 포트 ID를 추가하여 유효 신호와 함께 저장한다.
상기 음성 및 통신 메모리들(350,320)은 서로 연동하는 음성 및 통신 FSM들(340,310)에 음성 및 통신 원샷 신호들을 출력하며, 상기 음성 및 통신 FSM들(340,310)은 입력되는 원샷 신호들의 순서(또는, 기설정된 우선 순위)에 따라서, 해당 독취 인에이블 신호를 해당 메모리로 출력한다.
상기 음성 메모리(350)는 음성 독취 인에이블 신호를 수신하면, 저장된 음성 데이터 신호 및 음성 인에이블 신호를 상기 아이디 체커(280)로 출력한다.
상기 통신 메모리(320)는 통신 독취 인에이블 신호를 수신하면, 저장된 통신 데이터 신호 및 통신 인에이블 신호를 상기 아이디 체커(280)로 출력한다.
상기 아이디 체커(280)는 입력된 음성 또는 통신 데이터 신호 각각이 그 앞뒤에 1 바이트의 아이들(idle)을 가질 수 있도록 한다.
ONT(240)측 TPS FPGA(270)로부터 출력된 데이터 신호 및 인에이블 신호는 상기 백 플레인 물리계층(260)에 입력된다. 상기 백 플레인 물리계층(260)은 입력된 데이터 신호를 시리얼 신호인 ASI 신호로 변환하여 상기 광모듈(250)로 출력한다. 즉, 상기 백 플레인 물리계층(260)은 입력된 데이터 신호를 8B/10B 인코딩하고, 상기 데이터 신호의 앞뒤에 K28.5를 삽입한다.
상기 광모듈(250)은 입력된 ASI 신호를 광신호로 변환하여 상기 광섬유(230)를 통해 상기 OLT(110)로 전송한다.
상기 OLT(110)는 상기 ONT(240)의 하향 신호 처리 방법과 동일한 방법으로 상기 광섬유(230)를 통해 입력된 ASI 신호를 처리한다.
상술한 실시예에서, 본 발명에 따른 필드 프로그래머블 게이트 어레이가 수 동형 광가입자 망에 적용되는 경우를 예로 들고 있으나, 본 발명에 따른 필드 프로그래머블 게이트 어레이는 서로 광통신을 수행하는 적어도 두 노드들을 포함하는 임의의 광네트웍에 적용될 수 있다. 즉, 광섬유로 서로 연결된 적어도 두 노드들을 포함하는 광 네트웍에 있어서, 어느 한 노드는 외부로부터 입력된 복수의 신호들을 필드 프로그래머블 게이트 어레이를 이용하여 다중화하고, 다중화한 신호를 백 플레인 물리계층을 이용하여 시리얼 신호인 ASI 신호로 변환하며, 변환된 ASI 신호를 광모듈을 이용하여 광신호로 변환한 후 상기 광섬유를 통해 타 노드로 전송한다. 상기 필드 프로그래머블 게이트 어레이는, 각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과, 상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함한다. 상기 데이터 신호들은 방송, 음성 및 통신 신호들을 포함할 수 있다. 상기 필드 프로그래머블 게이트 어레이는 상기 메모리들로부터 입력된 신호들 각각이 그 앞뒤에 1 바이트의 아이들을 가질 수 있도록 하기 위한 갭 생성기를 더 포함할 수 있다. 상기 유한 상태 기계는 둘 이상의 원샷 신호들이 동일 시점에 입력된 경우에 기설정된 우선 순위에 따라 처리할 수 있다. 상기 각 메모리는 입력된 데이터 신호에 해당 입력 포트를 나타내는 포트 아이디를 추가하여 저장할 수 있다.
상술한 바와 같이, 본 발명에 따른 신호 다중화 방법 및 이를 적용한 필드 프로그래머블 게이트 어레이는 원샷 신호를 이용함으로써 통신 데이터 신호로 인한 방송 및 음성 데이터 신호들의 처리 지연을 방지할 수 있다는 이점이 있다.
또한, 원샷 신호를 이용하는 프로그래머블 게이트 어레이를 구비한 TPS를 통합하는 광 네트웍은 음성 데이터 신호의 QoS를 보장할 수 있고, 통신 데이터 신호의 처리량을 100% 보장할 수 있다는 이점이 있다.
Claims (12)
- 복수의 입력 포트들을 통해 입력된 데이터 및 인에이블 신호들을 다중화하여 하나의 출력 포트로 출력하기 위한 필드 프로그래머블 게이트 어레이에 있어서,상기 입력 포트들과 연결되며, 각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과;상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함함을 특징으로 하는 필드 프로그래머블 게이트 어레이.
- 제1항에 있어서,상기 데이터 신호들은 방송, 음성 및 통신 신호들을 포함함을 특징으로 하는 필드 프로그래머블 게이트 어레이.
- 제1항에 있어서,상기 메모리들로부터 입력된 신호들 각각이 그 앞뒤에 1 바이트의 아이들을 가질 수 있도록 하기 위한 갭 생성기를 더 포함함을 특징으로 하는 필드 프로그래 머블 게이트 어레이.
- 제1항에 있어서,상기 유한 상태 기계는 둘 이상의 원샷 신호들이 동일 시점에 입력된 경우에 기설정된 우선 순위에 따라 처리함을 특징으로 하는 필드 프로그래머블 게이트 어레이.
- 제1항에 있어서,상기 각 메모리는 입력된 데이터 신호에 해당 입력 포트를 나타내는 포트 아이디를 추가하여 저장함을 특징으로 하는 필드 프로그래머블 게이트 어레이.
- 삭제
- 광섬유로 서로 연결된 광선로 종단과 광네트웍 종단을 포함하는 수동형 광가입자 망에 있어서, 상기 광선로 종단은,외부로부터 입력된 복수의 신호들을 필드 프로그래머블 게이트 어레이를 이용하여 다중화하고, 다중화한 신호를 백 플레인 물리계층을 이용하여 시리얼 신호인 ASI 신호로 변환하며, 변환된 ASI 신호를 광모듈을 이용하여 광신호로 변환한 후 상기 광섬유를 통해 상기 ONT로 전송하며, 상기 필드 프로그래머블 게이트 어레이는,각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과;상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함함을 특징으로 하는 광선로 종단.
- 제7항에 있어서,상기 데이터 신호들은 방송, 음성 및 통신 데이터 신호들을 포함함을 특징으로 하는 광선로 종단.
- 제7항에 있어서,상기 메모리들로부터 입력된 신호들 각각이 그 앞뒤에 1 바이트의 아이들을 가질 수 있도록 하기 위한 갭 생성기를 더 포함함을 특징으로 하는 광선로 종단.
- 제7항에 있어서,상기 유한 상태 기계는 둘 이상의 원샷 신호들이 동일 시점에 입력된 경우에 기설정된 우선 순위에 따라 처리함을 특징으로 하는 광선로 종단.
- 광섬유로 서로 연결된 광선로 종단과 광네트웍 종단을 포함하는 수동형 광가입자 망에 있어서, 상기 광네트웍 종단은,가입자로부터 입력된 복수의 신호들을 필드 프로그래머블 게이트 어레이를 이용하여 다중화하고, 다중화한 신호를 백 플레인 물리계층을 이용하여 시리얼 신호인 ASI 신호로 변환하며, 변환된 ASI 신호를 광모듈을 이용하여 광신호로 변환한 후 상기 광섬유를 통해 상기 OLT로 전송하며, 상기 필드 프로그래머블 게이트 어레이는,각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과;상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함함을 특징으로 하는 광네트웍 종단.
- 광섬유로 서로 연결된 적어도 두 노드들을 포함하는 광 네트웍에 있어서, 어느 한 노드는,외부로부터 입력된 복수의 신호들을 필드 프로그래머블 게이트 어레이를 이용하여 다중화하고, 다중화한 신호를 백 플레인 물리계층을 이용하여 시리얼 신호인 ASI 신호로 변환하며, 변환된 ASI 신호를 광모듈을 이용하여 광신호로 변환한 후 상기 광섬유를 통해 타 노드로 전송하며, 상기 필드 프로그래머블 게이트 어레이는,각각 입력된 데이터 및 인에이블 신호들을 저장하며, 상기 인에이블 신호의 종료 시점에서 원샷 신호를 출력하기 위한 복수의 메모리들과;상기 메모리들로부터 입력된 원샷 신호들의 순서에 따라서 상기 메모리들에 저장된 데이터 신호들을 차례대로 독취하기 위한 유한 상태 기계를 포함함을 특징으로 하는 광 네트웍.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040066702A KR100606038B1 (ko) | 2004-08-24 | 2004-08-24 | 데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 |
US11/147,703 US7564877B2 (en) | 2004-08-24 | 2005-06-08 | Data multiplexing method, field programmable gate array, and optical network |
JP2005237063A JP4009299B2 (ja) | 2004-08-24 | 2005-08-18 | データ多重化方法、フィールドプログラマブルゲートアレイ、及び光ネットワーク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040066702A KR100606038B1 (ko) | 2004-08-24 | 2004-08-24 | 데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060018360A KR20060018360A (ko) | 2006-03-02 |
KR100606038B1 true KR100606038B1 (ko) | 2006-07-28 |
Family
ID=36113588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040066702A KR100606038B1 (ko) | 2004-08-24 | 2004-08-24 | 데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7564877B2 (ko) |
JP (1) | JP4009299B2 (ko) |
KR (1) | KR100606038B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016038684A1 (ja) * | 2014-09-09 | 2016-03-17 | 富士機械製造株式会社 | 多重通信装置 |
JP6338986B2 (ja) * | 2014-09-17 | 2018-06-06 | 株式会社日立製作所 | スイッチ装置 |
CN105763242B (zh) * | 2016-02-03 | 2018-12-21 | 浪潮(北京)电子信息产业有限公司 | 一种空间卫星通信分接器及通信系统 |
CN111818464B (zh) * | 2020-07-02 | 2021-08-03 | 上海橙群微电子有限公司 | 一种低功耗蓝牙设备的广播方法及终端 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152300A (ja) | 1998-11-06 | 2000-05-30 | Toshiba Corp | 無線通信基地局装置および無線信号光伝送用受信機および無線信号光伝送用送受信機 |
KR20020020559A (ko) * | 2000-09-09 | 2002-03-15 | 구자홍 | 동기식 광전송 시스템의 프레임 위상정렬 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9011700D0 (en) * | 1990-05-25 | 1990-07-18 | Inmos Ltd | Communication interface |
US5333301A (en) * | 1990-12-14 | 1994-07-26 | International Business Machines Corporation | Data transfer bus system and method serving multiple parallel asynchronous units |
US5867484A (en) * | 1997-01-31 | 1999-02-02 | Intellect Network Technologies | Switchable multi-drop video distribution system |
DE19815011A1 (de) * | 1998-04-03 | 1999-10-14 | Temic Semiconductor Gmbh | Verfahren zur Übertragung von digitalen Sendesignalen |
DE69842034D1 (de) * | 1998-10-05 | 2011-01-20 | Sony Deutschland Gmbh | Prioritätsschema für einen Zufallszugriffskanal |
US6535547B1 (en) * | 1999-06-02 | 2003-03-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Random access in a mobile telecommunications system |
US20020146023A1 (en) * | 2001-01-09 | 2002-10-10 | Regan Myers | Transport stream multiplexer utilizing smart FIFO-meters |
JP3586204B2 (ja) * | 2001-02-19 | 2004-11-10 | 日本電信電話株式会社 | 多重化中継伝送装置 |
DE10114159C2 (de) * | 2001-03-22 | 2003-09-11 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Datenübertragung |
US7386008B2 (en) * | 2001-07-19 | 2008-06-10 | Eci Telecom Ltd. | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network having multiple channels |
EP1730863A4 (en) * | 2004-03-31 | 2012-08-08 | Nortel Networks Ltd | ADAPTIVE PROGRAMMING OF VOICE TRAFFIC IN A MULTI-CARRIER COMMUNICATION ENVIRONMENT |
-
2004
- 2004-08-24 KR KR1020040066702A patent/KR100606038B1/ko not_active IP Right Cessation
-
2005
- 2005-06-08 US US11/147,703 patent/US7564877B2/en not_active Expired - Fee Related
- 2005-08-18 JP JP2005237063A patent/JP4009299B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152300A (ja) | 1998-11-06 | 2000-05-30 | Toshiba Corp | 無線通信基地局装置および無線信号光伝送用受信機および無線信号光伝送用送受信機 |
KR20020020559A (ko) * | 2000-09-09 | 2002-03-15 | 구자홍 | 동기식 광전송 시스템의 프레임 위상정렬 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2006067581A (ja) | 2006-03-09 |
JP4009299B2 (ja) | 2007-11-14 |
KR20060018360A (ko) | 2006-03-02 |
US20060045081A1 (en) | 2006-03-02 |
US7564877B2 (en) | 2009-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU762107B2 (en) | Optical communications network | |
US5398129A (en) | Passive optical telecommunication system for narrow band and broadband integrated services digital networks | |
US7555015B2 (en) | System and method for synchronizing telecom-related clocks across an unsynchronized point-to-point network connection | |
US20020057861A1 (en) | Optical IP switching router architecture | |
WO2005002110A3 (en) | Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform | |
US7181140B2 (en) | Method and apparatus for implementing and networking a semiconductor-based optical burst switching module within optical networks | |
KR100487201B1 (ko) | 전기 버퍼를 이용한 대용량 광 라우터 | |
JP2009016925A (ja) | パリティビット挿入方法およびパリティ検査方法,局側装置ならびに加入者装置 | |
US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
JP3962406B2 (ja) | 異なる同期信号を多重化するための時分割多重化フレーム及びその送受信方法 | |
US7953323B2 (en) | Time multiplexed space switch | |
JP2007067948A (ja) | 光スイッチ装置、光アクセスネットワーク、光スイッチ方法およびプログラム | |
KR100606038B1 (ko) | 데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 | |
RU2289207C1 (ru) | Интерфейс для передачи дискретной информации по оптическому каналу | |
US20080267624A1 (en) | Optical access system and ranging method for optical access system | |
US6625228B1 (en) | Method of and a device for digital signal transmission | |
US5446571A (en) | Manchester code optical code recognition unit | |
EP1231811A2 (en) | Transparent optical-electronic-optical switch | |
US7295554B1 (en) | Word Multiplexing of encoded signals into a higher bit rate serial data stream | |
JPH11298430A (ja) | 加入者系光通信方法および加入者系光通信システム | |
FR2814902A1 (fr) | Commutateur pour reseau de transmission optique utilisant le multiplexage en longueur d'onde | |
KR100310830B1 (ko) | 광시분할다중화방식에기반한광패킷스위칭시스템 | |
GB2441410A (en) | Time multiplexed space switch which translates a single wavelength data pulse sequence into a sequence of multi-wavelength pulses | |
Jurcik et al. | GPON parser for database analysis | |
KR100565943B1 (ko) | 파장 대역 경로 기반의 광패킷 레이블 스위칭 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130627 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140627 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |