TW544878B - Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability - Google Patents

Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability Download PDF

Info

Publication number
TW544878B
TW544878B TW089116017A TW89116017A TW544878B TW 544878 B TW544878 B TW 544878B TW 089116017 A TW089116017 A TW 089116017A TW 89116017 A TW89116017 A TW 89116017A TW 544878 B TW544878 B TW 544878B
Authority
TW
Taiwan
Prior art keywords
column
package
grid array
solder balls
ball
Prior art date
Application number
TW089116017A
Other languages
English (en)
Inventor
Kevin Lyne
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW544878B publication Critical patent/TW544878B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Description

544878 五、發明說明(l) 領域 本舍明係關於積體雷 明係關於-種選擇:m 更明確地說,本發 a r R Γ η 、 自L栅陣列(球格栅陣列b a 1 1 g r i d ™ — 並提高裝置可靠性加封衣基底的路線可㈣ 小ξ Ξ: i ::小型化的雙重要求在近年來產生非常 ΐΐΓ::”機等消費性終端設備上特別重要。雖非正着 晶其爾之積體電路面積㈣ Γςρ 产外々 了 t衣(chlp scale packages CSPs)。 、卜古:=夕方面是針對成本降低與小型化要求的理相解 有=步;:供相對於四邊平坦封裝大幅的面積減“Ϊ 最佳狀況下::ί:ί〒增加系統層面的成本。在 二。譬如德州儀器公司(Texas Instr_ 二 種cf:,以與薄四邊平坦封裝類似的成本講得。午夕 t =儀器公司生產稱為MlcrostarBGATM之一 鉍亞為基礎之CSP(見圖n。 1的以啾麵 csp —樣使用焊點人八9 ^ 10就像大邛份其他 於其上的板之間的作正封/ 成於封物的;=二:::有這些封裝-樣,形 件下時易受金屬二;暴路於續化的週遭溫度條 第5頁 544878 五、發明說明(2) JEDEC與El AJ不斷規範更微細間距的BGA工業標準。現今 廣泛認知的最細微間距標準是〇 · 5 0毫米間距。但是〇 · 5 〇毫 米間距的CSPs之廣泛接受度與使用仍因為下列原因而非常 有限: 1)缺乏來自廣大範圍供應商之封裝來源。 2 )缺乏封裝可靠性資料且顧慮其可靠性無法符合消費市場 的要求。 3 )用以固定如此細微間距之封裝的印刷電路板(pCB)要求 非常嚴格。此種電路板的供應量有限且在許多狀況下其 車父南的PCB成本也令人卻步。 4 4) 缺乏用如此細微間距iBGAs在大多數表面粘著技術 (SMT)組合作業的製造上之經驗。 5) =!每端子成本而言’ °.5G毫米間距之gsps的零件成 本土本上就比譬如〇. 8〇毫米間距之CSPs為言。 很清楚的是’要採用符合系統成本降低盘: ‘之封裝的成功關鍵是封裝可靠性。者^ A匕又重目 為前述之球接合點疲乏現象而使符合;靠二f縮減時,因 難。焊球的大小(體積)與形狀都影響:規格越來越困 S 2的中連所结-一般是焊接接合點内橫截面最小的點系:中最脆 圖2中所不的通路(28)。 妁點,也就是如彳 所以,CSP基底設計的主要 最佳化。但是,隨著封裳上 疋使此焊接通路的直徑 更多個焊球,間距更細密),的美^ ^加(在更多列上有 從而經常導致封裝設計 i -、”文排密度也提高, J罪度顯者下降1 544878 五、發明說明(3) ’如圖3中所示現行最佳可靠性的設計是: 焊球(1 2 )間距 :5 0 0微米 接線(3 0 ) /空間 :2 8 / 4 2微米 通路(3 2 )直徑 :2 8 0微米 焊球焊盤(34)直徑 :3 8 0微米 NB焊盤大小為通路大小加丨0 〇微米。 這些基於可靠性設計的最佳規則僅容許相鄰焊球(1 2 )之 間有一條執線或接線(30)通過。這在csp封裝内很重要, 因為一條接線或執線(30)須從各焊球焊盤(34)延伸到基底 (1 4 )的外部邊緣(譬如有助於電解電鍍)。此種在鄰接焊球讀 之間,制一條接線或執線的限制會侷限在矩陣型球格柵陣 列内貫際上可實施的焊球總數,因為可實際上延伸出到基 底的外部表面之執線或接線數目是有限的。 土 n 顯示在一10x10封裝本體上具有144個焊球(間距為 υ· 3笔未)的傳統焊球觸地形狀(普通3列悍球圖樣)。為 $此種缴密的路線安排,設計者必須妥協。—般有三種選 1) Iΐ ί接執線之接線/空間設計規則。這會增加成本或 了此起過基底技術的能力範圍。* H Y f路直徑。這樣會減少焊接接點的疲乏壽命。’ 3靠焊盤與通路之最小重疊(請見圖4)。這樣對可 *NB.接線將衫響封裝的澄度敏感度。 此點將Λ 則可藉著減少鋼薄膜厚度而改善。 此』將不在此討論,因為此處所說 544878 五、發明說明(4) 昇任何金屬薄膜厚度之封裝的 排密度之需要時,最普遍的妥,彳。當面對提高路徑安 之最緊縮的接線/空間規則,然疋使用既有基底技術可用 顯示於圖5中的範例内,且為’圖後減之:焊球通路直徑。這 。 Τ之觸地形狀使用的設計 焊球(12)間距 接線(3 0 ) /空間 通路(32)直徑 丈干球焊盤(3 4 )直徑 5 0 0微米 微米 21 8微米 列焊球二線安排圖樣,其中 3 1 8微米 所以,在圖4(且包含圖5)的案例中, 為了讓鄰接焊球之間容許兩條又σ 、k擇了廷項 從2 8 0微米減少為218微米 達反了7 i過,通路直徑須 徑的最佳設計規則。本技術領;嶋通路直 變對可靠性有顯著影響。 小斤週知此種修改或改 發明概要 B—傳統球格栅陣列(ba11 gri“my GA)封哀或烊盤格柵陣列封裝 善裝置可靠性的模擬技術與依此技術模擬 3 該模擬技術有助於軌線的路線安排穿過由減 姐:ί點造成的間隙當作供安排軌線或接線從焊接接 j,在其上安裝半導體鍛模(20)之基底(14)的外部表面之 領外空間。本發明的—個優點是其提供—種可簡單使用的 544878
ϊ Ϊ技術(譬如在此案例中為Excel試算表)讓使用者可輕 易地預測1先以的數目 H者·^ 為可能。 卞本體大小上 圖示簡述 相乜為本發明之特性的獨 圍中。但疋本發明本身以及 藉著參考下文之詳述並連同 圖中: 特特點陳述於所附申請專利範 本發明之其他特點與優點將可 諸附圖而有透徹的了解,諸附 圖1 ^球格柵陣列(BGA)封裝的截面爆炸圖。 圖2疋女I在一印刷接線板(printed wiring b d PWB)上之球格柵陣列(BGA)封裝的橫截面圖。 。圖3顯示現行通路、焊球焊盤與軌線或接線之最佳設計 可得到的傳統球 三全列焊球之路 圖4顯不當現行最佳設計規則被妥協時 格柵陣列觸地形狀。 圖5顯不在圖4之球格柵陣列觸地形狀内 線安排圖樣。 圖6顯示根據本發明之一種具體實例採用選擇性 少之球格柵陣列觸地形狀。 ;’戍 圖7顯:圖5與圖6之球格栅陣列觸地形狀的模擬社果 圖8顯示圖6之觸地形狀的一部份之路線安排圖樣°。。 圖9顯示根據本發明另一種具體實例採用選擇性 少之球格柵陣列觸地形狀。 / 圖1 〇顯示圖9之球格柵陣列觸地形狀的模擬結果。
第9頁 544878 五、發明說明(6) 圖1 1顯示根據本發明還 — 球減少之球格栅陣列觸地形狀。/、體貫例採用選擇性焊 示f'J之球格柵陣列觸地形狀的模擬-果 圖13顯不根據本發明尚有另呈邮:疑、,,。果。 球減少之球格柵陣列觸地形狀。〃版貝例採用選擇性焊 圖14顯示圖13之球格柵陣列觸 圖15顯示根據本發明又還有另一種呈。 焊球減少之球格柵陣列觸地形狀。* 例採用選擇性 圖1 6顯示圖1 5之球袼柵陣列觸地 啯Π顯示傳統球格栅陣列盥爿,拉挺結果。 裝在各種鍛模尺寸下的最#t,杜減置之球格柵陣列封麵 發明詳诚 寸下的取❹性應力預測值。 觸地形狀設計可能克服上文所述的 用選擇性悍球減少原理就可能回歸可靠d ί:女協。使 複雜度現已大幅提高,。ί匕二狀設計的 沒有可用的軟體設計工具來處理此複雜性?。X明者所知) 如圖3中所示,一 28 0微米通路( 接焊球(12)之間。但如果將俨 )入僅奋許一條執線在鄰 ¥球知盤(34)與軌線或接線(3〇))減 〈j · 25微米規則的接線/空間28/42時 ^果=吏用 ,内放置多達8條軌線或接線⑽ 求/二間數子不同而改變)。藉 544878 五、發明說明(7) 著仔細選擇這些被減量的焊球,就可能在沒有更多採用最 佳設計規則(最佳通路直徑)的總焊球之情況下安排和採用 經妥協的設計規則(譬如小於2 8 0微米之通路直徑)的傳統 觸地形狀同樣數量的路線。此種設計觀念稱為"智慧接腳 (Smart - F〇〇tTM)丨丨。 圖6顯示採用選擇性焊球減量之觸地形狀(3 8)。更明確 地說,圖6中所示的經選擇性焊球減量之觸地形狀(38)是 丁1 151 GHZ uStarBGALv^i裝的觸地形狀,其在一 1〇χ1〇毫 米本體(4 0 )上包含1 5 1個焊球。圖7顯示一配合一種模擬技 術之Ε X c e 1試异表,該模擬技術讓封裝設計者可快速地判讀 斷一預先選定之數目個焊球對某本體大小是否可行。為了 使該模擬技術行得通,有某些參數需要預先選定(或插入 試算表的計算規則中),其他的參數則可由設計者自由輸 入2言如在圖7的案例中,預先選定〇 · 5 〇毫米間距,該間 距是採用η- 1列減量之最大可能矩陣。同時也預先選定一 50微米的通路帽規則,該數字是金屬與通路邊緣的重疊量 。本體尺寸參數是設計者接下來自由選擇的一個參數(在 圖7的案例中為1 0毫米)。矩陣參數也是自由選擇的(在圖7 的案例中為18)。焊球間距是預先選定的(在圖7的案例中痛 為\00微米)。其次,有17個垂直行的資訊要被填入—大部 份是預^先選定者,有少數的是自由選擇的。 行1是’’列η-”行。該行至少列出被選定之本體尺寸的可 能列(四邊)總數,從最外側(所以是最大)的,,列〇π開始一 直向上到最内側(所以是最小)的"列η,,。雖然列有丨丨列
544878 五、發明說明(8) ——- (j — 10) ’但在圖7之案例中最可用的是9。總列數是預先選 定的且隨著所選的本體尺寸與矩陣而改變。 ' 行2是,'每列的焊球地點數”行。行2列出各特定列可用的 焊球地點可能總數。雖然各列的數目在初始時被預先選定 ’本程式會當設計者自由改變本體與矩陣數字時自動改變 該等數目。在圖7的案例(1〇毫米本體尺寸與18的矩陣)中又 ,列〇列出68個可用的焊球地點。每個其他的列列出一 應減少的焊球地點數目直到列8,該列列出4個可用的焊球 ΐ D於基底設計規則被設計在該試算表内(這是經V 本支術領域者所周知的知識),所以這歧 主 改變而非由裝置設計者改變。 -數目…异表· 行3是一四邊列(f〇ur_sided r〇 '1。這些數目由設計者自由選標。Μ去邊減)之焊球數 總數的,擇每列要減可從0到焊球地點 订4是"列上剩餘的焊球數", 料焊球總數。雖然這些數目各個四相内剩 :於每邊減少。個焊球的”每列的烊球地疋為對應 表會在設計者自由改變行3中數,但該試算 。 的數子呀自動改變該等數目 =5疋每邊之被減少尺寸的通 _ 由使用者預先選定且對具有 。此仃内的諸數目 。此數目由設計規則,J ,寸通路的各列而言為〇 準通路尺寸,否則將不改變。除非设計者預先選定一非標 行6是”標準通路尺寸(微 、)仃。此行内的諸數目由設 苐12頁 544878 五、發明說明(9) 計者預先選定,且現今標準本體已選擇2 8 〇微米當作標準 尺寸。除非設計者預先選定另一標準尺寸,否則此數目將 不改變。 打7是’’減少的通路尺寸(微米),,行。此行内的諸數目由 設什者預先選定,且若減小的通路要與標準尺寸通路併用 貝J tr又汁者須預先選定減小的尺寸。若不選擇減少尺寸的 通路’則該等數目應保持與行6内的數目相同。 行8是”接線寬度(微米行。此行内的諸數目由設計者 預先選定’且若選擇丨8微米銅規則,則放置在行8之各列 内的數目為18。若改選25微米銅規則,則28是要被放置在籲 打8之各列内的數目。雖然本發明從譬如丨8微米與25微米 規則兩種規則的接線/空間中選擇說明,也可使用其他規 =是二空間寬度(微米于。此行内的諸數目由設計者 肉沾2疋、’且若選擇18微米銅規則,則放置在行9之各列 在行9之各列内的數目。雖狭本發明從辟/1;"丄要被放置 水1日θ丨 、、+〜月攸言如1 8微米盥2 5檄 未規則兩種規則的接線/空間中 u 1 一 文 規則。 间T k擇呪明,也可使用其他 行1 〇是”標準通路之間的執線數”行。 < 設計者預先選定,且在現行可接$ 仃内的诸數目由 ,0 /ib/ t %凡订』接叉的業界標準下,竑,视 18倣米接線/空間規則,則預先選定2並放#置 ::擇 内。而若選擇25微米接線/空間規則, 仃1 〇的各列 入行10的久Μ內& μ + 間規則則預先選定1並放置 1J上U的谷列内。如上文所淡j 且 所述鈸此數目會對其他接線/
立、發明說明 二間彳!1Λ在業界標準變化時改變。 由設計者預先選定,且在現行可:1::此行内的諸數目 若選擇1 8微米規則,則又之業界間隔標準 ^ ^ #25 „ , „ ^ :Π^;^ ^ ^ ΙΛ 硓有咼達8條執線。如上文 I 、丨母個減量的焊球可 空間規則或在業界標準變化日二’V此數目會野其他接線/ 行12是最大執線(焊球 ,行 放置在諸焊球(有減量或盔)數订。这計算某一列上 等於可放置在某-列内部;;咸置=的金屬執線總數。這 _是”是否未超過最^焊球最大數目。 諸焊球間可容許的軌線數 ·—仃。这檢查某一行上 列總和上呈現所有焊球足=谷納現在該某列内部諸 在造成一無法運作的解。若標示出:十上;:9的9:警告值 在行3内減量更多的焊球 …、 乍的解,則可 行14是"可能總焊 :時該某列上的焊球數。若行13之結果“;;:ί可運 Γ,)?零值’且接著在”總數”格子内顯示:無法S總:
行1 5疋内部的實際焊球數 I ,焊球總數。此數字與行12内所= = : = 球數比較、。若實際數字小於理論最大值,%此表示—= 作f,t"被、用以在行16中計算理論值和實際值間的差異。 行1 6是"差異”行。這計算該某列内部的實際焊球數與該 544878 _«丨丨丨 五、發明說明(11) 某列内部的焊球數最大可能理論值之間的差異。該 接近茶’路線安排就會越困難。 一旦所有"預先選定11的參數均輸入到試算表内,Μ 就可自由地在”本體"、"矩陣”及"每邊減少之焊球數 ”中自由輸入並改變數字,以便預測設計者所選擇之球丁) 柵圖樣的可行性。若焊球總數為正值,則設計者 ° 圖樣為可能。但若焊球總數為"0",則在使用預先、擇勺 設計參數下設計者所選擇的圖樣為不可能。 ' 現在回頭參考圖7,TI 151 GHZ uStarBGATyf 開始於選擇! 0 x丨0毫米本體(綜合根據鍛模尺寸與客尺擬 限制要求)。其次選擇丨8的球格柵矩陣(丨8χ 女 使用最,設計規則1不可能利用具J = '、王^ 1 8X 1 8 ^干球格柵陣列(或者任何其他大型寸 ;:A广因的為Γ個可存在之鍛模焊盤的執線或接線均須、延、 斷要減二 線。關鍵技巧在於聰明地判 與圖8之呈便達成所要的觸地形狀。所以在圖6 米的接線寬Λ 280微米的標準尺寸通路下,28微 路間有減旦:今§午在標準通路之間有一條執線,且在兩通丨 8條執線。里通路間隔的情況下容許在兩通路之間有高達 的Ϊ(用列If曰標/,格拇(具有四個完全相同的邊)上最外側 邊的每個、ΓΛ可能有68個焊球地點,最外側的列之四個 、上減少6個焊球,結果使列〇總共剩下4 4個焊球 544878 五、發明說明(12) 〜--- 。格柵上往内的次一列(列丨)最多可能有6〇個焊球地點, 该列之四個邊的每個邊上減少1 4個焊球,結果使列^總共 剩下4個焊球。格柵上往内的次一列(列2 )最多可能有5 2個 焊球地點,該列之四邊的每一邊上減少〇個焊球,結果使 列2上總共剩下5 2個焊球。格栅上往内的次一列(列3 )最多 可能有44個焊球地點,該列之四邊的每一邊上減少〇個焊$ 球,結果使列3上總共剩下4 4個焊球。格柵上往内的次一 列(列4 )最多可能有3 6個焊球地點,該列之四邊的每一邊 上減少7個焊球’結果使列4上總共剩下8個焊球。沒有選 擇其他的焊球列。將所有的焊球數加總造成具有丨52個焊鲁 球(當列0左下角之焊球被減少時降為丨51個焊球)之觸地形 狀的封裝,如圖7中所示此觸地形狀選擇的結果。在此範 例中,實際被選擇的1 5 1個焊球不是1 Οχι 〇毫米封裝使用本 發明之選擇性減量可得到的最大值或最小值。但是丨51個 焊球比較10x10毫米封裝使用需要最佳的28〇微米通路尺寸 之傳統觸地形狀設計技術所能獲得的焊球數多得多。圖8 顯示圖6之觸地形狀沿著截線丨―!的一部份之路線安排圖樣 。該試算表顯示實際上如果需要的話用28〇微米通路可有 高達248個焊球被安排路線(藉著在列〇 — 5上分別減少6,$美 ,4,2,1與1個焊球)。 _ 圖9顯示採用選擇性焊球減量之另一種觸地形狀(4 1)。 更明確地說,圖9所示的經選擇性焊球減量之觸地形狀
(41)是在10x10毫米本體(4〇)上包含24〇個焊球的丁丨24〇 GHZ uStarGBP 封褒之觸地形狀。TI 24〇 GHZ uStarBGATM
第16頁 544878 五、發明說明(13) 封裝的模擬開始於選擇—]η,Λ 寸與客戶的尺寸限制要幻χ1』毫米本體(综合根據鍛模尺 U7X17)。在圖9的具匕歹;由其次選擇一 17的球格栅矩陣 路下,麵米的接線在21〇微米的標準尺寸通 標準通路之間有二條小於現行最佳設計規則)容許在 隔的情況下容許在兩通路之^在兩通路間有減量之通路間 #田之間有高達12條執線。 使用上义‘準,格柵(具有四個完全相同 的列(列0 )最多可能有6 4相 k )上取外側 们火干球地點’最外側的列之四個 邊的母個邊上減少3個煜诂 a m N心四個 。格柵上往内的次一列Γ別]、η々 >「 』「以w 干球 該列之四個邊的每個邊上二二夕:能有56個焊球地點,《 邊上減:> 2個焊球’結果使列1她j£悉丨 下48個焊球。格柵上往 之幻1〜共剩 ^ _ 丄任内的久一列(列2)最多可能有48個 、干;-,该列之四邊的每一邊上減少2個焊球,結果使 列2上總共剩下40個焊球。格柵上往内的次一列(列3 )最多 可肊有4 0個;(:干球地點,該列之四邊的每一邊上減少】個焊 球,結果使列3上總共剩下36個焊球。格柵上往内的次一 列(列4 )最多可能有3 2個焊球地點,該列之四邊的每一邊 上減少0個焊球,結果使列4上總共剩下32個焊球。格柵上 往内=人列(列5 )最多可能有2 4個焊球地點,該列之四· 邊的母邊上減少〇個焊球,結果使列5上總共剩下2 4個焊 球 > 格拇上往内的次一列(列6 )最多可能有1 6個焊球地點 ’該列之四邊的每一邊上減少4個焊球,結果使列6上總共 =下0個焊球。格栅上往内的次一列(列7)最多可能有8個 丈干求也J ’違列之四邊的每一邊上減少〇個焊球,結果使
544878
五、發明說明(14) 列7上總共剩下8:淳球。沒有選擇其他的焊球列。將所有 的焊球數加總造成具有240個烊球之觸地形狀的封裝,如 圖1〇中所示此觸地形狀選擇的結果。如上述i5i個焊球之 觸地形狀的範例一樣,實際被選擇的240個焊球不是10χ1〇 =封,使用本發明之選擇性減量可得到的最大值或最小 疋如上文所述般,2 4 〇個焊球比較1 〇 χ 1 〇毫米封裝 用需要最佳的28 0微米通路尺寸之傳統觸地形狀設計技 所能獲得的焊球數多得多。 圖11顯不採用選擇性焊球減量之另一種觸地形狀(43)。 更明f地說’圖11所示的經選擇性焊球減量之觸地形狀_
(43)疋在12x12宅米本體(45)上包含288個焊球的τΐ 288 GZG+uStarBGATM 封裝之觸地形狀。TI 288 gzg uStarBGATM 封裝=模擬開始於選擇一12χ12毫米本體(綜合根據鍛模尺 寸與客戶的尺寸限制要求)。其次選擇一21的球格柵矩陣 (21x21)。在圖丨丨的具體實例中,在28〇微米的標準尺寸通 路下’ 1 8微米的接線寬度(小於現行最佳設計規則)容許在 才7^準通路之間有二條執線,且在兩通路間有減量之通路間 隔的丨月況下谷許在兩通路之間有南達1 2條執線。 使用上述標準,格柵(具有四個完全相同的邊)上最外側鲁 的列(列0 )隶多可能有8 〇個焊球地點,最外側的列之四個 邊的每個邊上減少8個焊球,結果使列〇總共剩下48個焊球 。格柵上往内的次一列(列丨)最多可能有72個焊球地點, 该列之四個邊的每個邊上減少1個焊球,結果使列1總共剩 下6 8個焊球。格柵上往内的次,列(列2 )最多可能有6 4個
第18頁 544878
丈干球地點,該列之四邊的每一邊上減少〇個焊球,結果使 列2上總共剩下6 4個焊球。格柵上往内的次一列(列3 )最多 可忐有5 6個焊球地點,該列之四邊的每一邊上減少〇個焊 球,結果使列3上總共剩下56個焊球。格柵上往内的次一 列(列4)最多可能有48個焊球地點,該列之四邊的每一邊 上減少1 2個焊球,結果使列4上總共剩下〇個焊球。格柵上 往内的次一列(列5)最多可能有40個焊球地點,該列之四 邊的每一邊上減少10個焊球,結果使列5上總共剩下〇個焊 球。格栅上往内的次一列(列6)最多可能有32個焊球地點 ,該列之四邊的每一邊上減少i個焊球,結果使列6上總共馨 剩下2 8個焊球。格柵上往内的次一列(列7 )最多可能有以 個焊球地點,該列之四邊的每一邊上減少〇個焊球,姓果 使列7上總共剩下24個焊球。格柵上往内的次一列(列田 多可能有1 6個焊球地點,該列之四邊的每一邊上減少4個@ 焊球,結果使列8上總共剩下〇個焊球。格栅上往内的次一 列(列9 )最多可能有8個焊球地點,該列之四邊的每一 減少2個焊球,結果使列9上總共剩下〇個焊球。沒有選 其他的焊球列。將所有的焊球數加總造成具有2 8 8個俨 之觸地形狀的封裝,如圖12中所示此觸地形狀選擇 。實際被選擇的288個焊球不是12χ12毫米封裝使用:日· 之選擇性減量可得到的最大值或最小值。如上文所述1明 288個焊球比較1 2x1 2毫米封裝使用需要最佳的28〇微米'%, 路尺寸之傳統觸地形狀設計技術所能獲得的焊球數多
第19頁 544878 五、發明說明(16) 圖13顯示採用選擇性焊球減量之另一種觸地形狀(47)。 更明j地說,圖1 3所示的經選擇性焊球減量之觸地形狀
(47)是在12x12毫米本體(45)上包含24〇個焊球的丁丨24〇 GZG uStarBGATM 封裝之觸地形狀。TI 24〇 GZG uStarBGATM 封裝=模擬開始於選擇一12χ12毫米本體(綜合根據鍛模尺 寸與客戶的尺寸限制要求)。其次選擇一21的球格栅矩陣 (2 1 X 2 1 )。在圖1 3的具體實例中,在2 8 〇微米的標準尺寸通 路下’ 1 8微米的接線寬度(小於現行最佳設計規則)容許在 標準通路之間有二條執線,且在兩通路間有減量之通路間 隔的情況下容許在兩通路之間有高達丨2條軌線。 着 使用上述標準’格栅(具有四個完全相同的邊)上最外側 的列t列0)最多可能有80個悍球地點,最外側的列之四個 邊的每個邊上減少8個焊球,結果使列〇總共剩下48個焊球 。格栅上往内的次一列(列丨)最多可能有72個悍球地點, 該列之四個邊的每個邊上減少丨個焊球,結果使列丨總共剩 y 68個悍球。格柵上往内的次一列(列2)最多可能有64個 焊球地點,該列之四邊的每一邊上減少2個焊球,結果使 列2上總共剩下5 6個焊球。格柵上往内的次一列(列3 )最多 可能有5 6個焊球地點,該列之四邊的每一邊上減少4個烊 求 、,Ό果使列3上總共剩下4 0個焊球。格拇上往内的次一 列(列4)最多可能有48個焊球地點,該列之四邊的每_邊 上減少1 2個焊球,結果使列4上總共剩下〇個焊球。格柵上 往内的次一列(列5)最多可能有40個焊球地點,該列之四 邊的每一邊上減少1〇個焊球,結果使列5上總共剩下〇個焊
544878 、發明說明(17) 球。格柵上往内的次一列(列6)最多可能有32個焊球地點 ,該列之四邊的每-邊上減少丨個焊球,結果使列6上總共 剩下28個焊球。格柵上往内的次—列(列7)最多可能有24 個焊球地點m四邊的每—邊上減少6個焊球,結果 使列7上總共剩下〇個焊球。格柵上往内的次一列(_最 多可能有16個焊球地點,該列之四邊的每一邊上減少“固 焊球,結^使列8上總共剩下〇個焊球。格柵上㈣的次― 列(列9)取多可能有8個焊球地點’該列之四邊的每一邊上 ί 球’結果使列9上總共剩下0個焊球。沒有選擇 ==歹:。將所有的焊球數加總造 Μ !=Γ?,如圖14中所示此觸地形狀選擇的結果 之個焊球不是12x12毫米封裝使用本發明 240個μΛΤΓ到的最大值或最小值。如上文所述般, 路尺乂父12毫米封裝使用需要最佳的280微米通 。、’統觸地形狀設計技術所能獲得的焊球數多得多 圖1 5顯示採用選擇性惊电、读旦 更明確地說,圖= 另一種觸地形狀(49: ,彳9 , π所不的絰遠擇性焊球減量之觸地形形 疋在12x12^:米本體(45)上包含25Η β^ττ GZG uStarGBP封努之錨从氺扯個知球的ΤΙ 25( # f π ^ 觸地形狀。TI 2 5 6 GZG nSta:rUy 寸於選擇一 12X12毫米本體(綜合根據锻指 路下,is微来的垃/^體貫例中,在280微米的標準尺寸 Λ /、、接線見度(小於現行最佳設計規則)容苛
544878 五、發明說明(18) ^------ 標準通路之間有二條執線,且在兩通路間有減量之通路 隔的情況下容許在兩通路之間有高達丨2條執線。 曰 使用上述標準,格柵(具有四個完全相同的邊)上最 的列(列0)最多可能有80個焊球地點,最外側的列之四 邊的每個邊上減少8個焊球,結果使列〇總共剩下48個焊 。格柵上往内的次一列(列丨)最多可能有72個焊球地點,/ 該列之四個邊的每個邊上減少i個焊球,結果使列丄總共 下68個焊球。格柵上往内的次一列(列2)最多可能有“個 焊球地點,該列之四邊的每一邊上減少〇個焊球,結果使 列2上總共剩下64個焊球。格栅上往内的次一列(列3)最多_ 可能有5 6個焊球地點,該列之四邊的每一邊上減少2個焊 球,結果使列3上總共剩下4 8個焊球。格栅上往内的次一 列(列4)最多可能有48個焊球地點,該列之四邊的每一邊 上減少1 2個焊球,結果使列4上總共剩下〇個焊球。格柵上 往内的次一列(列5 )最多可能有4 〇個焊球地點,該列之四 邊的每一邊上減少10個焊球,結果使列5上總共剩下〇個焊 球。格柵上往内的次一列(列6 )最多可能有3 2個焊球地點 ,该列之四邊的母一邊上減少1個焊球,結果使列6上總共 剩下2 8個焊球。格栅上往内的次一列(列?)最多可能有2 4 個焊球地點’該列之四邊的每一邊上減少6個焊球,結果 使列7上總共剩下0個焊球。格栅上往内的次一列(列8 )最 多可能有1 6個焊球地點,該列之四邊的每一邊上減少4個 焊球’結果使列8上總共剩下〇個焊球。格柵上往内的次一 列(列9 )隶多可能有8個焊球地點,該列之四邊的每一邊上
第22頁 544878 五、發明說明(19) 減少2個焊球’結果使列9上總共剩下〇個焊球。沒有選擇 其他的焊球列。將所有的焊球數加總造成具有2 5 6個焊球 之觸地形狀的封裝,如圖1 6中所示此觸地形狀選擇的結果 。實際被選擇的2 5 6個焊球不是1 2 X 1 2毫米封裝使用本發明 之選擇性減量可得到的最大值或最小值。如上文所述般, 2 5 6個焊球比較12x12毫米封裝使用需要最佳的28〇微米通 路尺寸之傳統觸地形狀設計技術所能獲得的焊球數多得多 〇 表1顯示對傳統與π智慧觸地形狀"做基板層面可靠性 (board level rel iabi 1 i ty BLR)測試的結果。由於可靠 _ 性與鍛模尺寸間有重大關聯’所以兩種狀況中的锻模均被 維持恆定(6· 0x6· 0毫米)。為了專注於封裝可靠度,僅報 告接合點封裝側的故障: 傳統與π智慧接腳”(Smart-Fo〇tTM)封裝之基板層面可靠性 通路直徑(毫米) 樣本大小 @一次故障之循環數 傳統觸地 形狀 0.212 28 550 智慧接腳 觸地形狀 0.280 31 1450 表1 以下為此測試所用之其他設計與測試參數:
第23頁 544878 五、發明說明(20) 溫度範圍 斜昇時間 持續時間 基板焊盤型式 基板材料 基板厚度 焊盤設計 焊盤直徑 -----
攝氏-4 0/ 1 2 5度C 2〜5分鐘 1 1 - 1 3分鐘 電鍍錄/金的銅 FR4 〇 · 8 0毫米 無焊接遮罩界定 ^ 〇 · 2 0毫米* *最佺直徑為〇 · 2 5 - 〇 · 3 0毫米。為此測試取得之板不符人 原始規格。 σ % 杈擬本發明所提解決方案的能力在快速引進新封裝到市 場方面是非常珍貴的。TI 151 CSP ,Smart —F〇〇t,TM ^襄# i任=,ί ϊ入之前使用二維有限元素分析工具模擬: μ吴51事Θ確認了本發明所提之可靠性的優點。該 151個;!:干球的csp,smart-Foot’ΤΜ封裝不但被證明如該模型 所預測一樣的可靠,而且所有的可靠性測試都是一
:j。圖1 7顯示兩種封裝在各種不同鍛模尺寸下的最差彈 十應力預測值,且清楚地顯示,Smart_F 顯然較低。 对衣的應力 兮手,用的DSPs經常使用具有144個接點的封裝。· μ TQFP封裝已經是這些應用的大量使用。 ft , Jqfp^ 一備〇· 80耄米焊球間距的12xl2毫来本體之144 csp
第24頁 544878 五、發明說明(21) 已經開發出來,且自1 9 9 7年迄今已經是大量使用的CSP。 由於需要進一步的封裝縮減,所以需要開發具備1 〇 X1 〇毫 米本體尺寸的0. 5 0毫米間距版本。現今已經有傳統與 ’ S m a r t - F ο 〇 t ’TM兩種觸地形狀之具備〇 · 5 0毫米間距的1 Ο X 1 0毫米本體封裝可用。 由於對更小本體封裝的需要勢必持續,所以在此創新的 路上會有更多封裝設計跟隨。1 2X1 2毫米與1 3x 1 3毫米之本 體’ Smart-Foot’TM封裝已經在設計中以應用在更高總焊球 數的領域中。 如果從稍微”傳統π封裝設計方法的角度來看,可以預期® 會有許多批評: 1) ’ Smart-Foot’以封裝看來不傳統,且不符合其他廠商提 供之觸地形狀。幸運的是,由於無線應用的大量使用, 稍微π傳統π的觸地形狀可輕易地為了可靠性的好處而調 整。 2) 此種不平常的觸地形狀之基板路線安排能力可能是一個 問題。實際上,此種方法不會對系統成本增加任何負擔 ,因為S m a r t - F ο 〇 t ΤΜ觸地形狀的路線安排可能因擴散 組怨而在貫際上更簡單。在諸如2 4 〇與3 〇 4個焊球等較大鲁 封裝的案例中,需要特別小心以確保基板的路線安排品 質不致下降,但這可輕易達成。 3) 封裝成本會較咼。除了較長的設計循環之外,,Sm打卜 封裝的成本與傳統觸地形狀之封裝成本完全相同 ’組合處理程序也完全相同。兩種封褒所用的封裝材料 544878 五、發明說明(22) 一樣。此外,在一些使用’ S m a r t - F〇〇t ’TM的範例中免於 使用較高成本之基底材料(譬如需要兩層金屬而非傳統 的一層金屬)。 4)除了上述的路線安排議題之外,可能會有其他額外系統 成本。可靠度不足的CSPs —般需要基板組合者增加機能 特點以彌補封裝的缺點。這一般涉及一 ”底層填料1'處理 程序,也就是使用黏膠於零件和基板之間的方法。此黏 膠纾解來自焊球的應力並將應力分佈到封裝下面的整個 表面區域。這是一種有效的技術,但是會增加可觀的成 本。所以使用諸如’ S m a r t - F ο 〇 t ’TM等較高可靠性的解決® 方案可節省系統階層的成本。 總之,使用’ S m a r t - F ο 〇 t ’ TM封裝來給予封裝設計一種創 新的方法可提供下列益處。 1 )較傳統設計有2 - 3倍的基板階層可靠性改善。 2) 藉著避免諸如底層填料等額外處理程序而有節省成本的 潛力。 3) 不對封裝、客戶的基板、或客戶的處理程序產生額外的 成本。
第26頁

Claims (1)

  1. 544878 I ·: * '> _案號89116017 >年厂月日年,修正 _ 六、申請專利範圍 1—... 、〜Υ」 ' --—- 1 . 一種評估格栅陣列封裝之基板的路徑選擇性的方法, 其提供軌線安排資料,以用於選擇性減少來自該格柵陣列 的傳統涵蓋表面(f ο 〇 t p r i n t)之電氣接點及相對的焊墊通 孔及執線或線路。 2 .如申請專利範圍第1項之方法,其中該方法採用一試 算表以預測具有經選擇性地減少接點與其相關接點焊盤、 通孔及執跡或線路之格栅陣列的被選擇之涵蓋表面(f 〇〇t p r i n t )的實際性。 3 .如申請專利範圍第1項之方法,其中該方法採用一種 自動程序以預測具有經選擇性地減少接點與其相關接點焊 盤、通孔及軌跡或線路之格栅陣列的被選擇之涵蓋表面的 實際性。 4.如申請專利範圍第1至3項之任一項之方法,其中該方 法的使用者可選擇性地改變一格栅陣列封裝内該基板之預 期本體尺寸。 5 .如申請專利範圍第1至3項之任一項之方法,其中該方 法的使用者可選擇性地改變一球格栅陣列封裝内諸接點地 點的預期矩陣。 6 .如申請專利範圍第1至3項之任一項之方法,其中該方 法的使用者可選擇性地改變將從一列的各邊減少的焊球數 目以便影響一被選擇之格栅陣列封裝上接點地點的總數。 7.如申請專利範圍第1至3項之任一項之方法,其中該基 材是位在球格柵陣列封裝中。 8 .如申請專利範圍第1至3項中任一項之方法,其中該方
    0 \65\65727-920522.ptc 第28頁 544878 _案號 89116017 >年/月 » 9_修正___ 六、申請專利範圍 法的使用者可選擇性地改變將從一列的各邊減少的電氣接 點數目以便影響一被選擇之格柵陣列封裝上接點地點的總 數。 9 .如申請專利範圍第8項之方法,其中該格柵陣列封裝 是焊點格柵陣列封裝。 1 0.如申請專利範圍第1項之方法,其中該軌線安排資料 用來設計一球柵陣列(B G A)封裝,其中增加直徑的通孔提 供在該封裝的涵蓋表面,以減少球接合疲勞,且多重執跡 或線路透過由於選擇性減量焊接球和其個別焊接球墊、通 孔和來自該涵蓋表面之執跡或線路造成的空出空間而繞 送。 1 1.如申請專利範圍第1項之方法,其中該軌線安排資料 用來設計一球柵陣列(B G A)封裝,其中多重軌跡或線路透 過由於選擇性減量焊接球和其個別焊接球墊、通孔和來自 該封裝之一基材的軌跡或線路造成的空出空間而繞送,該 選擇性減量和執跡或線路繞送利於使用較實際上不用該選 擇性減量和執跡或線路繞送者為大的直徑通孔。 1 2.如申請專利範圍第1項之方法,其中該執線安排資料 用來設計一球栅陳列封裝,該選擇性減量和執跡或線路繞 送利於使用較由最佳線路/空間設計規則而不用該選擇性 減量和執跡或線路繞送所允許者為大的直徑通孔。 1 3.如申請專利範圍第1項之方法,其中該軌線安排資料 用來設計一具有減少的球接合疲勞之球栅陣列(BG A )封 裝;其中多重執跡或線路透過由於選擇性減量焊接球和其
    〇-\65\65727-920522.ptc 第29頁 544878 _案號 89116017 户年疒月二v日_ί±±_ 六、申請專利範圍 個別焊接球墊、通孔和來自該封裝之一基材的軌跡或線路 造成的空出空間而繞送,該選擇性減量和軌跡或線路繞送 利於使用較實際上不用該選擇性減量和軌跡或線路繞送者 為大的直徑通孔。 1 4.如申請專利範圍第1項之方法,其中該軌線安排資料 用來藉由減少球接合疲勞而設計一球柵陣列(B G A)封裝;
    其中多重軌跡或線路透過由於選擇性減量焊接球和其個別 焊接球墊、通孔和來自該封裝之一基材的軌跡或線路造成 的空出空間而繞送,該選擇性減量和軌跡或線路繞送利於 使用較由最佳線路/空間設計規則而不用該選擇性減量和 執跡或線路繞送所允許者為大的直徑通孔。 1 5. —種電腦可讀取儲存媒體,其編碼有一程式,可使 一電腦執行一評估格柵陣列封裝之基板的路徑選擇性的方 法,其提供執線安排資料,以用於選擇性減少來自該格栅 陣列的傳統涵蓋表面(f ο 〇 t p r i n t)之電氣接點及相對的焊 墊通孔及執線或線路。
    O:\65\65727-920522.ptc 第30頁
TW089116017A 1999-09-22 2000-08-09 Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability TW544878B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/400,811 US6689634B1 (en) 1999-09-22 1999-09-22 Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability

Publications (1)

Publication Number Publication Date
TW544878B true TW544878B (en) 2003-08-01

Family

ID=23585125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116017A TW544878B (en) 1999-09-22 2000-08-09 Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability

Country Status (4)

Country Link
US (1) US6689634B1 (zh)
EP (1) EP1087440A3 (zh)
JP (1) JP2001160602A (zh)
TW (1) TW544878B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069646B2 (en) 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
US7069650B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Method for reducing the number of layers in a multilayer signal routing device
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7256354B2 (en) 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
EP1460690A1 (en) * 2003-02-25 2004-09-22 Broadcom Corporation Optimization of routing layers and board space requirements in a BGA package (fka BGA package)
US7816247B2 (en) 2003-02-25 2010-10-19 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations
US6916995B2 (en) 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
US7107561B2 (en) * 2004-08-09 2006-09-12 Lsi Logic Corporation Method of sizing via arrays and interconnects to reduce routing congestion in flip chip integrated circuits
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US20080246139A1 (en) * 2007-04-03 2008-10-09 Don Craven Polar hybrid grid array package
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
TWM339185U (en) * 2008-01-15 2008-08-21 Wintek Corp Bend prevention structure for connection terminal of FPC
KR102079795B1 (ko) 2013-07-19 2020-02-21 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상형성장치 및 칩
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10096582B2 (en) * 2016-07-08 2018-10-09 Cisco Technology, Inc. Enhanced power distribution to application specific integrated circuits (ASICS)
DE102017215027A1 (de) * 2017-08-28 2019-02-28 Robert Bosch Gmbh Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte
EP3621104A1 (en) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
CN112004323B (zh) * 2020-08-20 2021-08-03 之江实验室 一种bga封装的mcu与sdram等长布线设计方法
CN113571480A (zh) * 2021-08-19 2021-10-29 北京爱芯科技有限公司 一种基板及其封装结构
CN117390936B (zh) * 2023-12-12 2024-03-15 武创芯研科技(武汉)有限公司 一种芯片封装可靠性模型求解翘曲度的方法及系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
DE69325770T2 (de) * 1992-06-02 1999-11-18 Hewlett Packard Co Verfahren zum rechnergestützten entwurf für mehrschichtverbindungen-technologien
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
JPH10173087A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体集積回路装置
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
US5991161A (en) * 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
JPH11251353A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体装置およびその製造方法
US6297565B1 (en) * 1998-03-31 2001-10-02 Altera Corporation Compatible IC packages and methods for ensuring migration path
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
US6071801A (en) * 1999-02-19 2000-06-06 Texas Instruments Incorporated Method and apparatus for the attachment of particles to a substrate
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified

Also Published As

Publication number Publication date
JP2001160602A (ja) 2001-06-12
EP1087440A2 (en) 2001-03-28
EP1087440A3 (en) 2004-11-10
US6689634B1 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
TW544878B (en) Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
TW503549B (en) Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
TWI273679B (en) Optimized lid mounting for electronic device carriers
CN1568546B (zh) 半导体器件及其制造方法
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
JP5659244B2 (ja) 集積回路における相互接続レイアウトのための方法および装置
US11145565B2 (en) Method of fabricating a chip package module with improve heat dissipation effect
TW200725824A (en) A package structure with a plurality of chips stacked each other
TW200908269A (en) Semiconductor chip package and method for designing the same
JP2007150154A5 (zh)
WO2016185837A1 (ja) 熱抵抗解析モデル、および半導体集積回路
CN103515345A (zh) 基板结构与封装结构
Johnson et al. Thermal sub-modeling of the wirebonded plastic ball grid array package
US5694344A (en) Method for electrically modeling a semiconductor package
CN110197823A (zh) 面板级芯片装置及其封装方法
CN201733513U (zh) 一种印制板散热装置
US20100263914A1 (en) Floating Metal Elements in a Package Substrate
CN201594536U (zh) 芯片堆栈电路结构
KR101779648B1 (ko) 메모리 mux1 레이아웃 내에 다중층 핀들을 갖는 디바이스
Ramakrishna et al. Prediction of thermal performance of flip chip-plastic ball grid array (FC-PBGA) packages: effect of substrate physical design
CN101414595B (zh) 封装基板及其制法
US10743419B1 (en) Circuit board interconnect decals
Bowers et al. Thermal characterization of package-on-package (POP)
Nakayama et al. Heat Conduction in Printed Circuit Boards: Part I—Overview and the Case of a JEDEC Test Board

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees