JP2001160602A - 電気的接点のポピュレーションを選択的に減らすモデル作成方法 - Google Patents

電気的接点のポピュレーションを選択的に減らすモデル作成方法

Info

Publication number
JP2001160602A
JP2001160602A JP2000287159A JP2000287159A JP2001160602A JP 2001160602 A JP2001160602 A JP 2001160602A JP 2000287159 A JP2000287159 A JP 2000287159A JP 2000287159 A JP2000287159 A JP 2000287159A JP 2001160602 A JP2001160602 A JP 2001160602A
Authority
JP
Japan
Prior art keywords
row
balls
ball
package
population
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000287159A
Other languages
English (en)
Inventor
Kevin Lyne
ライン ケビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2001160602A publication Critical patent/JP2001160602A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 パッケージにおけるデバイスの信頼性を高め
る。 【解決手段】 デバイスの信頼性を改善する為に、ボー
ル・グリッド・アレイ（ＢＧＡ）パッケージ又はランド
・グリッド・アレイ（ＬＧＡ）パッケージの従来のフッ
トプリントから選択的にはんだボール（１２）（並びに
その夫々のはんだボール・パッド（３４）、バイア（３
２）、及びトレース又は線（３０））のポピュレーショ
ンを減らしモデル作成方法。このモデル作成方法は、ポ
ピュレーション減らしをしたはんだボール又はランドに
よって追加スペースとして生じた隙間を通るトレースの
配路を、はんだボール又はランド・パッドから、その上
に半導体ダイ（２０）が取付けられる基板（１４）外面
までトレース又は線を配路する為に見込む。この発明の
利点は、それが、縮小し続けるパッケージのはんだボー
ル又はランドの数を増やしながら、最適のバイア直径を
保持することが出来るようにし、こうしてデバイスの信
頼性を高めることである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は集積回路デバイス
の分野に関する。更に具体的に言えば、この発明はパッ
ケージ基板の配路能力（routability）を高めると共に
デバイスの信頼性を高める為に、グリッド・アレイ（Ｂ
ＧＡ又はランド・グリッド・アレイ（ＬＧＡ））のフッ
トプリントから電気接点のポピュレーションを選択的に
減らすモデル作成方法に関する。
【０００２】
【従来の技術及び課題】最近数年間、全体的なコストの
削減及び小形化を併行的に押し進めることにより、非常
に小さいＩＣパッケージという解決策が次第に強調され
るようになった。これは、カムコーダ及び移動電話機の
ような消費者向け最終装置に特に明らかである。正式の
定義があるにも係わらず、その面積がパッケージがカプ
セル封じしているＩＣ面積と同様であるようなパッケー
ジは、大ざっぱにチップ規模パッケージ（ＣＳＰ）と呼
ばれている。ＣＳＰは、色々な方法があるが、コストの
削減及び小形化の条件に対する理想的な解決策である。
これは、クワッド・フラット・パッケージに比べると大
幅に面積が縮小し、しかも余分のシステム・レベルのコ
ストをかけずに、そうすることが出来る能力が高まって
いる。最善の場合、ＣＳＰは端子当たりのコストを基準
とすると、今日クワッド・フラット・パッケージと競争
し得る。例えば、テキサス・インスツルメンツ社の種々
のＣＳＰは、薄いクワッド・フラット・パッケージと互
角のコストで利用することが出来る。テキサス・インス
ツルメンツは、ＭｉｃｒｏＳｔａｒ ＢＧＡ（図１参
照、商標）の名前で知られるポリイミド・ベース系列の
ＣＳＰを生産している。このＣＳＰ１０は、他の大抵の
ものと同じく、パッケージ基板１４と、パッケージをは
んだ付けするボードとの間の相互接続部として、はんだ
合金ボール１２を用いている。このようなパッケージは
全てそうであるが、パッケージとボードの間に形成され
るはんだボールは、循環的な周囲温度条件に曝される
と、疲労を生じる。
【０００３】ＪＥＤＥＣ及びＥＩＡＪは細かいピッチの
ＢＧＡ業界基準の文書作りを強めている。現在広く認め
られている最も細かいピッチ基準は、０．５０ｍｍピッ
チである。しかし、下記の理由で、０．５０ｍｍピッチ
のＣＳＰが広く受け容れられること及び使用されること
は、未だごく限られている。 １）広範囲の供給業者からパッケージを入手することが
出来ない。 ２）パッケージの信頼性データがなく、信頼性が消費者
市場の条件さえ満たさないという心配がある。 ３）このような細かいピッチのパッケージを取付ける為
の印刷配線板（ＰＣＢ）条件がごく厳しい。このような
ボードの利用可能度は限られており、多くの場合、ＰＣ
Ｂコストが一層高くなることは禁止的である。 ４）このような細かいピッチのＢＧＡを用いて製造する
ことに、大抵のＳＭＴ組立て作業の側に経験が不足して
いる。 ５）０．５０ｍｍピッチのＣＳＰ部品のコストが、端子
当たりのコストを基準とすると、例えば、０．８０ｍｍ
ピッチのＣＳＰよりも本質的に高いという確信。勿論、
システム・コストの削減及び小形化という双子の目標を
満たさなければならないパッケージを首尾よく採用する
鍵は、パッケージの信頼性である。ボール・ピッチが小
さくなるにつれて、明細書の冒頭で述べたボール・ジョ
イントの疲労の現象がある為に、信頼性の仕様を満たす
ことがどんどん困難になる。はんだボールの寸法（容
積）及び形の両方が信頼性に影響する。このシステムの
最も弱いリンクは、はんだ継手内の断面積が最も小さい
点であるのが普通であり、これが図２に見られるような
バイア（２８）である。
【０００４】従って、ＣＳＰ基板の設計に於ける最大の
問題は、このはんだバイアの直径を最適にすることであ
る。しかし、パッケージのボールの密度が増加するにつ
れて（一層細かいピッチで、より多くの行により多くの
ボールがあるようになると）、基板の配路密度も増加
し、パッケージの設計は本質的に信頼性が一層低いもの
につながる場合が多い。これを実証すると、信頼性に対
する現在の最適設計は、図３に示すが、次の通りであ
る。 ボール（１２）ピッチ ：５００μｍ 線（３０）／スペース ：２８／４２μｍ バイア（３２）の直径 ：２８０μｍ はんだボール・パッド（３４）の直径 ：３８０μｍ ＮＢ。パッド寸法はバイア寸法＋１００μｍである 信頼性に対する設計に基づくこういう最適規則による
と、隣接したボール（１２）の間に１つのトレース又は
線（３０）しか通せない。ＣＳＰパッケージでは、線又
はトレース（３０）が各々のはんだボール・パッド（３
４）から基板（１４）の外側の縁まで伸びなければなら
ない（例えば電解めっきを容易にする為）ので、これは
重要なことである。隣接したボールの間の線又はトレー
スを１本にするというこのような制約により、マトリク
ス形のボール・グリッド・アレイで実際に構成し得るボ
ールの総数が限定される。これは、どれだけの数のトレ
ース又は線が実際に基板の外面まで伸び出すことが出来
るかの限定があるからである。
【０００５】図４は１０×１０ｍｍのパッケージ本体の
上にある１４４個のボール（０．５ｍｍピッチ）を持つ
普通のボール・フットプリント（３行のボールの規則的
なパターン）を示す。この稠密な配路を達成する為に
は、設計技術者は妥協しなければならない。典型的には
３つの選択がある。 １）接続用トレースに対する線／スペースの設計規則を
強める。これによってコスト増になったり、或いは基板
技術*の能力を超えることがある。 ２）バイアの直径を縮小する。これははんだ継手の疲労
寿命を短くする。 ３）ボール・パッドとバイアとの最小の重なりを小さく
する（図４参照）。これは、パッケージの耐湿性に影響
するので、信頼性にマイナスの影響がある。 ＊ＮＢ。線／スペース設計規則は、銅被膜の厚さを薄く
することによって改善することが出来る。ここで説明す
る原理は、任意の所定の金属被膜の厚さに対するパッケ
ージの信頼性を高める為に用いることが出来るので、こ
れはここでは論じない。配路密度を高めなければならな
い場合に当面したときの最も普通の妥協は、所定の基板
の技術に対して利用し得る線／スペース規則を使い、次
にボール・バイアの直径を縮小することである。これが
図５の例に示されており、図４のフットプリントに使わ
れる設計である。図５は３つの完全な行のボールに対す
る配路パターンを示す。ここで ボール（１２）ピッチ ：５００μｍ 線（３０）／スペース ：２８／４２μｍ バイア（３２）の直径 ：２１８μｍ はんだボール・パッド（３４）の直径 ：３１８μｍ 従って、図４の場合（並びに同様に図５の場合も）、設
計技術者は２）の選択を選ぶ。隣接したボールの間に２
本のトレースを配路することが出来るようにする為、バ
イアの直径を２８０μｍから２１８μｍに縮めなければ
ならないが、これは２８０μｍのバイア直径を要求する
最適設計規則の違反である。周知のように、このような
変形又は変更には信頼性に影響の大きい意味合いがあ
る。
【０００６】
【課題を解決する為の手段及び作用】デバイスの信頼性
を改善する為にグリッド・アレイ・パッケージ（ボール
・グリッド・アレイ（ＢＧＡ）又はランド・グリッド・
アレイ（ＬＧＡ））の普通のフットプリントから選択的
にはんだ接点（並びにその夫々の接点パッド、バイア及
びトレース又は線）のポピュレーションを減らすモデル
作成方法と、このようなモデルによるＢＧＡ又はＬＧＡ
を説明する。このモデル作成方法は、ポピュレーション
を減らしたはんだ接点によって追加スペースとして生じ
た隙間を通るトレースの配路を、はんだ接点パッドか
ら、その上に半導体ダイ（２０）を取付ける基板（１
４）の外面までトレース又は線を配路する為に見込む。
この発明の利点は、それが（例えば今の場合はエクセル
・スプレッドシートで）使い易いモデル作成方法とな
り、特定の本体寸法のデバイスで予め選ばれた数のボー
ルが可能であるかどうかを容易にユーザが予測すること
が出来るようにすることである。この発明に特有と考え
られる新規な特徴は、特許請求の範囲に説明してある
が、この発明自体並びにその他の特徴及び利点は、以下
添付図面について詳しく説明するところを参照すれば、
最もよく理解されよう。
【０００７】
【実施例】フットプリントの設計を根本的に見直すと、
上に述べた多くの制約及び妥協を克服することが可能で
ある。選択的なボールのポピュレーション減らしの原理
を使うと、信頼性に対する最適設計規則に戻って、従来
のフットプリント設計のボール密度に合わせることが可
能になる。しかし、フットプリント設計の複雑さは今日
では著しく増大しており、これを取上げる為に利用し得
るソフトウエア設計の手段が今日存在しない（発明者の
知る限り）ので、特にそうである。図３に示すように、
２８０μｍのバイア（３２）は、隣接するボール（１
２）の間に１本のトレースしか許さない。しかし、（そ
れに関連するバイア（３２）、はんだボール・パッド
（３４）及びトレース又は線（３０）を含めて）ボール
のポピュレーションを減らせば、この結果隣接する２つ
のボールの間に生じる隙間に、２５μｍ規則の線／スペ
ース２８／４２を使うときは８本までのトレース又は線
（３０）（又は１８μｍ規則の線／スペース２０／３０
を使うときは１３本までのトレース又は線（３０）。こ
ういう数はこの他の規則−線／スペース数を選ぶときに
変わる）を配置することが出来る。このようにポピュレ
ーションを減らすボールを注意深く選ぶことにより、妥
協の設計規則（例えば、２８０μｍ未満のバイア直径）
を用いた従来のフットプリントに比較して、全体のボー
ルはそれより多くならないとしても、それと同じ数を最
適設計規則（最適のバイア直径）で配路することが可能
である。この設計の考えをＳｍａｒｔ−Ｆｏｏｔ（商
標）と呼ぶ。図６は選択的なボールのポピュレーション
減らしを用いたフットプリント（３８）を示す。具体的
に言うと、図６に示す選択的なボール・ポピュレーショ
ン減らしをしたフットプリント（３８）が１０×１０ｍ
ｍの本体（４０）の上に１５１個のボールを有するＴＩ
１５１ ＧＨＺ μＳｔａｒ ＢＧＡ（商標）に対す
るフットプリントである。図７は、パッケージ設計技術
者が、特定の本体寸法に対して予め選ばれた数のボール
が実現可能であるかどうかを素早く決定することが出来
るようにするモデル作成方法を取入れたエクセル・スプ
レッドシートを示す。モデル作成方法が働く為には、予
め選ばなければならない（又はスプレッドシートの計算
規則に挿入しなければならない）あるパラメータと、設
計技術者が「途中で」入力することが出来る他のパラメ
ータとがある。例えば、図７の場合、ｎ−１行にポピュ
レーション減らしして可能な最大のマトリクスである
０．５０ｍｍピッチが予め選ばれる。バイアの縁からの
金属の重なりである５０μｍのバイアキャップ規則も予
め選ばれる。本体寸法パラメータは、「途中で」設計技
術者が次に選ぶものである（図７の場合は１０ｍｍ）。
マトリクス・パラメータも「途中で」選ばれる（図７の
場合は１８）。ボール・ピッチは予め選ばれる（図７の
場合は５００μｍ）。次に、埋めなければならない縦の
１７列の情報があるが、その大部分は予め選ばれるもの
であるが、幾つかは「途中で」選ばれる。
【０００８】列１は「行ｎ−」列である。これは、選ば
れた本体寸法に対して考えられる行の少なくとも総数
（４辺）のリストであり、一番外側の（従って一番大き
な）行としての「行０」から始まり、一番内側（従って
最も小さい）としての「行ｎ」まである。１１行がリス
トに載っているが（０−１０）、図７の場合は、９が利
用し得る最大である。行の総数が予め選ばれ、これは本
体寸法及び選ばれたマトリクスに応じて変化する。列２
は「ボール箇所／行」列である。列２は、各々の特定の
行に対して利用し得るボール箇所の考えられる総数をリ
ストしている。各行に対する数が最初に予め選ばれる
が、設計技術者によって「途中で」本体及びマトリクス
の数が変更されるとき、プログラムが自動的に数を変え
る。図７の場合（１０ｍｍの本体寸法及び１８のマトリ
クス）、行０は利用し得る６８個のボール箇所をリスト
する。この他の各々の行は、対応的に減少した数のボー
ル箇所をリストし、最後に行８は利用し得る４つのボー
ル箇所をリストする。スプレッドシートが基板の設計規
則を念頭に置いて設計されているから（その知識は当業
者が利用し得る）、こういう数はスプレッドシートによ
って変更されるのであって、デバイスの設計技術者によ
って変更されるのではない。列３は４辺を持つ行の「１
辺当たりのポピュレーション減らしをするボール」であ
る。これは設計技術者によって「途中で」選択される。
設計技術者は、各々の行でポピュレーション減らしの為
に、ボール箇所の総数の内、０から完全な１／４までを
選ぶことが出来る。列４は「行に残るボール」列であ
り、これは夫々の４辺を持つ行に残るボールの総数をリ
ストする。この数は、最初は、１辺当たりのポピュレー
ション減らしされるボールが０であると仮定して、夫々
の「ボール箇所／行」と同じに予め選ばれるが、スプレ
ッドシートが、設計技術者が「途中で」列３の数を変更
するのにつれて、この数を自動的に変更する。列５は
「縮小寸法のバイアの数／辺」である。この列の数は、
設計技術者によって予め選ばれ、標準寸法のバイアを持
つ各々の行では、０であるべきである。この数は設計規
則によって予め定まり、設計技術者が標準以外のバイア
寸法を予め選ばない限り、変わらない。列６は、「標準
バイア寸法（μｍ）」列である。この列の数字は、設計
技術者によって予め選ばれ、現在、標準本体は標準寸法
として２８０μｍを選んでいる。設計技術者が別の標準
寸法を予め選ばない限り、これは変わらない。
【０００９】列７は「縮小バイア寸法（μｍ）」列であ
る。この列の数字は、設計技術者によって予め選ばれ、
標準寸法バイアと共に縮小バイアを使う場合、設計技術
者は縮小寸法を予め選ばなければならない。縮小寸法バ
イアを選ばない場合、この数字は列６と同じままにすべ
きである。列８は「線幅（μｍ）」列である。この列の
数字は、設計技術者によって予め選ばれ、１８μｍ銅規
則が選ばれる場合、列８の各行に入る数字は１８であ
る。変更によって、２５μｍ銅規則が選ばれる場合、２
８が列８の各行に入る数である。この発明は、線／スペ
ースに対して１８μｍ及び２５μｍ規則の２つの規則か
ら選ぶことを考えているが、この他の規則も使うことが
出来る。列９は「スペース幅（μｍ）」列である。この
列の数字は、設計技術者によって予め選ばれ、１８μｍ
銅規則が選ばれる場合、列９の各行に入る数字は２８で
ある。他方、２５μｍ銅規則が選ばれる場合、列９の各
行に入る数は４２である。この発明は、線／スペースに
対し例えば１８μｍ及び２５μｍ規則という２つの規則
から選ぶことを考えているが、この他の規則も使うこと
が使うことが出来る。列１０は「標準バイアの間のトレ
ース」列である。この列の数字は、設計技術者によって
予め選ばれ、現在受け容れられている業界基準では、１
８μｍ線／スペース規則が選ばれる場合、２が予め選ば
れ、列１０の各行に入れられる。他方、２５μｍ線／ス
ペース規則が選ばれる場合、１が予め選ばれ、列１０の
各行に入れられる。上に述べたように、この数字は、こ
の他の線／スペースに対し、又は業界基準が変わるとき
に、変わることがある。列１２は「ポピュレーション減
らししたボール当たりのトレース」列である。この列の
数字は、設計技術者によって予め選ばれ、現在受け容れ
られている業界の間隔基準では、１８μｍ規則が選ばれ
る場合、ポピュレーション減らししたボール当たり１２
本までのトレースが可能である。２５μｍ線／スペース
規則が選ばれる場合、ポピュレーション減らししたボー
ル当たり８本までのトレースが可能である。上に述べた
のと同様に、この数字は、この他の線／スペースに対
し、又は業界基準が変わるときに、変わることがある。
列１３は「最大トレース（ボール内側）」列である。こ
れは、所定の行で（ポピュレーション減らしをしてもし
なくても）ボールの間に配置することが出来る金属トレ
ースの総数を計算する。これは、所定の行の内側の全部
の行の和に配置することが出来るボールの最大数に等し
い。
【００１０】列１４は「最大トレースＯＫ？」列であ
る。これは、所定の列のボールの間に許容し得るトレー
スの数が、所定の行の内側の行の和に存在すると現在特
定されている全部のボールを収容するのに十分であるか
どうかを検査する。そうでなければ、−９９９９９の警
告値が計算され、働かない解になる。この働かない解の
フラッグが出た場合、働き得る解が見つかるまで、列３
でより多くのボールのポピュレーション減らしを行うこ
とが出来る。列１５は「可能な全部のボール」列であ
る。これは、列１４の結果が働き得るものであれば、所
定の行にあるボールの数を示す。そうでなければ、それ
は０の値を示し、この後、「合計」セルに働かない合計
（０）を表示する。列１６は「内側の実際のボール」列
である。これは所定の行の内側に現在存在するボールの
総数を示す。これに対して、列１３に示されるのは、理
論的に可能な最大ボールである。実際が理論的な最大値
より小さい場合、これは働き得る解であることを示し、
それを使って列１７の理論と実際の間の差を計算する。
列１７は「デルタ」列である。これは、所定の行の内側
の実際のボールと、所定の行の内側で可能なボールの理
論的な最大数との間の差を計算する。０に近ければ近い
程、配路が一層困難になると考えられる。
【００１１】一旦全ての「予め選ばれた」パラメータが
スプレッドシートに入力されたら、設計技術者は、設計
技術者が選んだボール・グリッド・パターンの実現可能
性を予測する為に、「本体」、「マトリクス」及び「１
辺当たりのポピュレーション減らしをするボール（列
３）」に「途中で」数を入力し、数を変更することが自
由に出来る。ボールの総数に対して正の数が出てくれ
ば、設計技術者によって選ばれたパターンは可能であ
る。しかし、ボールの総数に“０”が出てくれば、設計
技術者によって選ばれたパターンは、予め選ばれた設計
パラメータを使っては不可能である。図７に戻って、Ｔ
Ｉ １５１ ＧＨＺμＳｔａｒ ＢＧＡ（商標）パッケ
ージに対するモデル作成は、（ダイの寸法と顧客の寸法
制限要請の組合せに基づいて）１０×１０ｍｍの本体の
選択から始められた。次に、１８（１８×１８）のボー
ル・グリッド・マトリクスが選ばれた。各々の有効なダ
イ・パッドに対するトレース又は線が基板の外面まで伸
びなければならないが、全ての０．２８ｍｍ直径のバイ
アの間には全てのトレースを収容する場所がないから、
最適設計規則を使って、３２４個のボールを持つ完全な
１８×１８ボール・グリッド・アレイ（又はその点では
実質的な寸法を持つ他のどのグリッド）を利用すること
は出来ないことが、これまでの説明から思い出されよ
う。こつは、所望のフットプリントに達する為に、どの
ボールのポピュレーション減らしをするかを知能的に決
めることである。従って、図６及び８の実施例では、２
８０μｍの標準寸法バイアと２８μｍの線幅を使い、こ
れによって標準バイアの間に１本のトレース、そしてポ
ピュレーション減らししたバイアがその間にある２つの
バイアの間に８本までのトレースが取れる。
【００１２】上に述べた判断基準を使うと、（同一の４
辺を持つ）グリッド上での一番外側の行（行０）は、最
大の可能性として６８個のボール箇所を持ち、一番外側
の行の４辺の各々で６つのボールをポピュレーション減
らしし、その結果、行０には総数４４個のボールが残
る。グリッドの次の行（行１）は最大の可能性として６
０個のボール箇所を持ち、この行の４辺の各々で１４個
のボールをポピュレーション減らしし、その結果総数４
個のボールが行１に残る。グリッドの次の行（行２）は
最大の可能性として５２個のボール箇所を持ち、この行
の４辺の各々でポピュレーション減らしするボールは０
であり、この結果、総数５２個のボールが行２に残る。
グリッドの次の行（行３）が最大の可能性として４４個
のボール箇所を持ち、この行の４辺の各々でポピュレー
ション減らしするボールは０であり、この結果、総数４
４のボールが行３に残る。グリッドの次の行（行４）は
最大３６個のボール箇所を持ち、この行の４辺の各々で
７個のボールがポピュレーション減らしされ、その結果
総数８個のボールが行４に残る。ボールの追加の行は選
ばなかった。全てのボールを加算すると、このフットプ
リントの選択結果を示す図７に見られるように、パッケ
ージは１５２個のボール（行０の左下隅のボールをポピ
ュレーション減らしするとき、１５１個のボールに減
る）を持つフットプリントを持つ。この例では、実際に
選ばれた１５１個のボールは、この発明の選択的なポピ
ュレーション減らしを使って１０×１０ｍｍパッケージ
で求めることが出来る最大又は最小ではない。それで
も、１５１個のボールは、最適２８０μｍのバイア寸法
を必要とする従来のフットプリント設計方式を使って１
０×１０ｍｍパッケージで求めることが出来るボールの
数よりも実質的に多い。図８は、切断線１−１で切った
図６のフットプリントの一例の配路パターンを示す。ス
プレッドシートは実際には、必要な場合、（行０−５
で、夫々６個、５個、４個、２個及び１個のボールをポ
ピュレーション減らしすることにより）２８０μｍのバ
イアで、２４８個までのボールの配路をすることが出来
ることを示している。
【００１３】図９は、選択的なボールのポピュレーショ
ン減らしを用いた別のフットプリント（４１）を示す。
更に具体的に言うと、図９に示す選択的なボールのポピ
ュレーション減らしのフットプリント（４１）は、１０
×１０ｍｍの本体（４０）上に２４０個のボールを有す
るＴＩ ２４０ ＧＨＺ μＳｔａｒ ＢＧＡ（商標）
パッケージに対するフットプリントである。ＴＩ ２４
０ ＧＨＺ μＳｔａｒ ＢＧＡ（商標）パッケージの
モデル作成は、（ダイの寸法及び顧客の寸法制限の要請
の組合せに基づいて）１０×１０ｍｍの本体を選ぶこと
から始まった。次に、１７（１７×１７）のボール・グ
リッド・マトリクスを選んだ。図９の実施例では、２８
０μｍの標準寸法バイア及び（現在の最適設計規則より
小さい）１８μｍの線幅を用いており、これによって標
準バイアの間に２本のトレース、及びポピュレーション
減らししたバイアがその間にある２つのバイアの間に１
２本までのトレースがとれる。
【００１４】上に示した判断基準を使うと、（同一の４
辺を持つ）グリッド上の一番外側の行（行０）は最大の
可能性として６４個のボール箇所を持ち、一番外側の行
の４辺の各々で３つのボールがポピュレーション減らし
され、その結果総数５２個のボールが行０に対して残
る。グリッドの次の行（行１）は最大の可能性として５
６個のボール箇所を持ち、行の４辺の各々で２つのボー
ルがポピュレーション減らしされ、その結果総数４８個
のボールが行１に対して残る。グリッドの次の行（行
２）が最大の可能性として４８個のボール箇所を持ち、
行の４辺の各々で２つのボールをポピュレーション減ら
しして、その結果総数４０個のボールが行２に残る。グ
リッドの次の行（行３）は最大の可能性として４０個の
ボール箇所を持ち、行の４辺の各々で１つのボールをポ
ピュレーション減らしし、その結果総数３６個のボール
が行３で残る。グリッドの次の行（行４）は最大３２個
のボール箇所を持ち、行の４辺の各々でポピュレーショ
ン減らしするボールは０であり、その結果総数３２個の
ボールが行４に残る。グリッドの次の行（行５）は最大
の可能性として２４個のボール箇所を持ち、行の４辺の
各々でポピュレーション減らしするボールは０であり、
その結果総数２４個のボールが行５に残る。グリッドの
次の行（行６）は最大の可能性として１６個のボール箇
所を持ち、行の４辺の各々で４つのボールがポピュレー
ション減らしされ、その結果行６に残るボールの総数は
０である。グリッドの次の行（行７）は最大８個のボー
ル箇所を持ち、行の４辺の各々でポピュレーション減ら
しされるボールは０であり、その結果総数８個のボール
が行７に残る。この他のボールの行は選ばれなかった。
全部のボールを加算すると、このフットプリントに対す
る選択の結果を示す図１０に見られるように、パッケー
ジは２４０個のボールを持つフットプリントを有する。
上に述べた１５１個のボールのフットプリントの例のよ
うに、実際に選ばれた２４０個のボールは、この発明の
選択的なポピュレーション減らしを使って１０×１０ｍ
ｍパッケージに対して求めることが出来る最大又は最小
ではない。前と同じく、２４０個のボールは、最適の２
８０μｍのバイア寸法を必要とする従来のフットプリン
ト設計方法を用いて、１０×１０ｍｍパッケージで求め
ることが出来るよりも、実質的に多い。
【００１５】図１１は、選択的なボールのポピュレーシ
ョン減らしを用いた更に別のフットプリント（４３）を
示す。更に具体的に言うと、図１１に示す選択的なボー
ルのポピュレーション減らしをしたフットプリント（４
３）は、１２×１２ｍｍの本体（４５）の上に２８８個
のボールを有するＴＩ ２８８ ＧＺＧ μＳｔａｒＢ
ＧＡ（商標）パッケージに対するフットプリントであ
る。このＴＩ ２８８ＧＺＧ μＳｔａｒ ＢＧＡ（商
標）パッケージのモデル作成は、（ダイの寸法及び顧客
の寸法制限の要請の組合せに基づいて）１２×１２ｍｍ
の本体を選ぶことから始まった。次に、２１（２１×２
１）のボール・グリッド・マトリクスを選んだ。図１１
の実施例では、２８０μｍの標準寸法バイア及び（現在
の最適設計規則より小さい）１８μｍの線幅を用いてお
り、これによって、標準バイアの間に２本のトレース、
そしてポピュレーション減らししたバイアがその間にあ
る２つのバイアの間に１２本までのトレースがとれる。
上に示した判断基準を使うと、（同一の４辺を持つ）グ
リッド上の一番外側の行（行０）は最大の可能性として
８０個のボール箇所を持ち、一番外側の行の４辺の各々
で８つのボールがポピュレーション減らしされ、その結
果総数４８個のボールが行０に対して残る。グリッドの
次の行（行１）は最大の可能性として７２個のボール箇
所を持ち、行の４辺の各々で１つのボールがポピュレー
ション減らしされ、その結果総数６８個のボールが行１
に対して残る。グリッドの次の行（行２）が最大の可能
性として６４個のボール箇所を持ち、行の４辺の各々で
ポピュレーション減らしするボールは０であり、その結
果総数６４個のボールが行２に残る。グリッドの次の行
（行３）は最大の可能性として５６個のボール箇所を持
ち、行の４辺の各々でポピュレーション減らしされるボ
ールは０であり、その結果総数５６個のボールが行３で
残る。グリッドの次の行（行４）は最大の可能性として
４８個のボール箇所を持ち、行の４辺の各々で１２個の
ボールがポピュレーション減らしされ、その結果行４で
残るボールの総数は０である。グリッドの次の行（行
５）は最大の可能性として４０個のボール箇所を持ち、
行の４辺の各々で１０個のボールがポピュレーション減
らしされ、その結果行５で残るボールの総数は０であ
る。グリッドの次の行（行６）は最大の可能性として３
２個のボール箇所を持ち、行の４辺の各々で１つのボー
ルがポピュレーション減らしされ、その結果総数２８個
のボールが行６に残る。グリッドの次の行（行７）は最
大の可能性として２４個のボール箇所を持ち、行の４辺
の各々でポピュレーション減らしされるボールは０であ
り、その結果総数２４個のボールが行７に残る。グリッ
ドの次の行（行８）は最大の可能性として１６個のボー
ル箇所を持ち、行の４辺の各々で４つのボールがポピュ
レーション減らしされ、その結果行８で残るボールの総
数は０である。グリッドの次の行（行９）は最大８個の
ボール箇所を持ち、行の４辺の各々で２つのボールがポ
ピュレーション減らしされ、その結果、行９に残るボー
ルの総数は０である。この他のボールの行は選ばれなか
った。全部のボールを加算すると、このフットプリント
に対する選択の結果を示す図１２に見られるように、パ
ッケージは２８８個のボールを持つフットプリントを有
する。実際に選ばれた２８８個のボールは、この発明の
選択的なポピュレーション減らしを使って１２×１２ｍ
ｍパッケージに対して求めることが出来る最大又は最小
ではない。上に述べたのと同じく、２８８個のボール
は、最適の２８０μｍのバイア寸法を必要とする従来の
フットプリント設計方法を用いて、１２×１２ｍｍパッ
ケージで求めることが出来るよりも、実質的に多い。
【００１６】図１３は、選択的なボールのポピュレーシ
ョン減らしを用いた更に別のフットプリント（４７）を
示す。更に具体的に言うと、図１１に示す選択的なボー
ルのポピュレーション減らしをしたフットプリント（４
７）は、１２×１２ｍｍの本体（４５）の上に２４０個
のボールを有するＴＩ ２４０ ＧＺＧ μＳｔａｒＢ
ＧＡ（商標）パッケージに対するフットプリントであ
る。このＴＩ ２４０ＧＺＧ μＳｔａｒ ＢＧＡ（商
標）パッケージのモデル作成は、（ダイの寸法及び顧客
の寸法制限の要請の組合せに基づいて）１２×１２ｍｍ
の本体を選ぶことから始まった。次に、２１（２１×２
１）のボール・グリッド・マトリクスを選んだ。図１３
の実施例では、２８０μｍの標準寸法バイア及び（現在
の最適設計規則より小さい）１８μｍの線幅を用いてお
り、これによって、標準バイアの間に２本のトレース、
そしてポピュレーション減らししたバイアがその間にあ
る２つのバイアの間に１２本までのトレースがとれる。
【００１７】上に示した判断基準を使うと、（同一の４
辺を持つ）グリッド上の一番外側の行（行０）は最大の
可能性として８０個のボール箇所を持ち、一番外側の行
の４辺の各々で８個のボールがポピュレーション減らし
され、その結果総数４８個のボールが行０に対して残
る。グリッドの次の行（行１）は最大の可能性として７
２個のボール箇所を持ち、行の４辺の各々で１つのボー
ルがポピュレーション減らしされ、その結果総数６８個
のボールが行１に対して残る。グリッドの次の行（行
２）が最大の可能性として６４個のボール箇所を持ち、
行の４辺の各々で２つのボールをポピュレーション減ら
しし、その結果総数５６個のボールが行２に残る。グリ
ッドの次の行（行３）は最大の可能性として５６個のボ
ール箇所を持ち、行の４辺の各々で４つのボールをポピ
ュレーション減らしし、その結果総数４０個のボールが
行３で残る。グリッドの次の行（行４）は最大の可能性
として４８個のボール箇所を持ち、行の４辺の各々で１
２個のボールがポピュレーション減らしされ、その結果
行４で残るボールの総数は０である。グリッドの次の行
（行５）は最大の可能性として４０個のボール箇所を持
ち、行の４辺の各々で１０個のボールがポピュレーショ
ン減らしされ、その結果行５で残るボールの総数は０で
ある。グリッドの次の行（行６）は最大の可能性として
３２個のボール箇所を持ち、行の４辺の各々で１つのボ
ールがポピュレーション減らしされ、その結果総数２８
個のボールが行６に残る。グリッドの次の行（行７）は
最大の可能性として２４個のボール箇所を持ち、行の４
辺の各々で６つのボールをポピュレーション減らしし、
その結果行７に残るボールの総数は０である。グリッド
の次の行（行８）は最大の可能性として１６個のボール
箇所を持ち、行の４辺の各々で４つのボールがポピュレ
ーション減らしされ、その結果行８で残るボールの総数
は０である。グリッドの次の行（行９）は最大の可能性
として８個のボール箇所を持ち、行の４辺の各々で２つ
のボールがポピュレーション減らしされ、その結果、行
９に残るボールの総数は０である。この他のボールの行
は選ばれなかった。全部のボールを加算すると、このフ
ットプリントに対する選択の結果を示す図１４に見られ
るように、パッケージは２４０個のボールを持つフット
プリントを有する。実際に選ばれた２４０個のボール
は、この発明の選択的なポピュレーション減らしを使っ
て１２×１２ｍｍパッケージに対して求めることが出来
る最大又は最小ではない。上に述べたのと同じく、２４
０個のボールは、最適の２８０μｍのバイア寸法を必要
とする従来のフットプリント設計方法を用いて、１２×
１２ｍｍパッケージで求めることが出来るよりも、実質
的に多い。
【００１８】図１５は、選択的なボールのポピュレーシ
ョン減らしを用いた更に別のフットプリント（４９）を
示す。更に具体的に言うと、図１５に示す選択的なボー
ルのポピュレーション減らしをしたフットプリント（４
９）は、１２×１２ｍｍの本体（４５）の上に２５６個
のボールを有するＴＩ ２５６ ＧＺＧ μＳｔａｒＢ
ＧＡ（商標）パッケージに対するフットプリントであ
る。このＴＩ ２５６ＧＺＧ μＳｔａｒ ＢＧＡ（商
標）パッケージのモデル作成は、（ダイの寸法及び顧客
の寸法制限の要請の組合せに基づいて）１２×１２ｍｍ
の本体を選ぶことから始まった。次に、２１（２１×２
１）のボール・グリッド・マトリクスを選んだ。図１５
の実施例では、２８０μｍの標準寸法バイア及び（現在
の最適設計規則より小さい）１８μｍの線幅を用いてお
り、これによって、標準バイアの間に２本のトレース、
そしてポピュレーション減らししたバイアがその間にあ
る２つのバイアの間に１２本までのトレースがとれる。
上に示した判断基準を使うと、（同一の４辺を持つ）グ
リッド上の一番外側の行（行０）は最大の可能性として
８０個のボール箇所を持ち、一番外側の行の４辺の各々
で８個のボールがポピュレーション減らしされ、その結
果、総数４８個のボールが行０に対して残る。グリッド
の次の行（行１）は最大の可能性として７２個のボール
箇所を持ち、行の４辺の各々で１つのボールがポピュレ
ーション減らしされ、その結果、総数６８個のボールが
行１に対して残る。グリッドの次の行（行２）は最大の
可能性として６４個のボール箇所を持ち、行の４辺の各
々でポピュレーション減らしされるボールは０であり、
その結果、総数６４個のボールが行２に残る。グリッド
の次の行（行３）は最大の可能性として５６個のボール
箇所を持ち、行の４辺の各々で２つのボールをポピュレ
ーション減らしし、その結果、総数４８個のボールが行
３で残る。グリッドの次の行（行４）は最大の可能性と
して４８個のボール箇所を持ち、行の４辺の各々で１２
個のボールがポピュレーション減らしされ、その結果、
行４で残るボールの総数は０である。グリッドの次の行
（行５）は最大の可能性として４０個のボール箇所を持
ち、行の４辺の各々で１０個のボールがポピュレーショ
ン減らしされ、その結果行５に残るボールの総数は０で
ある。グリッドの次の行（行６）は最大の可能性として
３２個のボール箇所を持ち、行の４辺の各々で１つのボ
ールがポピュレーション減らしされ、その結果、総数２
８個のボールが行６に残る。グリッドの次の行（行７）
は最大の可能性として２４個のボール箇所を持ち、行の
４辺の各々で６つのボールをポピュレーション減らし
し、その結果、行７に残るボールの総数は０である。グ
リッドの次の行（行８）は最大の可能性として１６個の
ボール箇所を持ち、行の４辺の各々で４つのボールがポ
ピュレーション減らしされ、その結果、行８に残るボー
ルの総数は０である。グリッドの次の行（行９）は最大
の可能性として８個のボール箇所を持ち、行の４辺の各
々で２つのボールがポピュレーション減らしされ、その
結果、行９に残るボールの総数は０である。この他のボ
ールの行は選ばれなかった。全部のボールを加算する
と、このフットプリントに対する選択の結果を示す図１
６に見られるように、パッケージは２５６個のボールを
持つフットプリントを有する。実際に選ばれた２５６個
のボールは、この発明の選択的なポピュレーション減ら
しを使って、１２×１２ｍｍパッケージに対して求める
ことが出来る最大又は最小ではない。上に述べたのと同
じく、２５６個のボールは、最適の２８０μｍのバイア
寸法を必要とする従来のフットプリント設計方法を用い
て、１２×１２ｍｍパッケージで求めることが出来るよ
りも、実質的に多い。
【００１９】表１は、従来のフットプリント及び「スマ
ート・フットプリント」の両方に対して為されたボード
・レベルの信頼性（ＢＬＲ）試験の結果を示す。信頼性
に対するダイ寸法の依存性が強い為、両方の場合のダイ
は一定に保った（６．０×６．０ｍｍ）。パッケージの
信頼性に焦点を合わせる為、継手のパッケージ側の故障
だけを報告する。従来のパッケージ及び「Ｓｍａｒｔ−
Ｆｏｏｔ」（商標）パッケージのボード・レベルの信頼
性 この試験に用いられたこの他の設計及び試験の特徴は次
の通りである。 温度範囲 ：−４０／１２５℃ 傾斜時間 ：２−５分 停留時間 ：１１−１３分 ボード・ランドの形式 ：銅、Ｎｉ／Ａｕめっき ボード材料 ：ＦＲ４ ボードの厚さ ：０．８０ｍｍ ランドの設計 ：はんだマスク定めず ランドの直径 ：０．２０ｍｍ* ＊最適直径は０．２５−０．３０ｍｍである。この試験の為に調達したボードは 、元の仕様に合わなかった。
【００２０】ここで提案した解決策のモデルを作ること
が出来ることは、新しいパッケージを素早く市場に持ち
込む点で測りしれない価値がある。ＴＩ １５１ ＣＳ
Ｐ「Ｓｍａｒｔ−Ｆｏｏｔ」（商標）パッケージは、ど
んな新しいツールも使わずに、２次元有限要素解析ツー
ルを用いてモデルを作成した。このモデルは、この提案
による信頼性の利点を前もって確認した。１５１ボール
ＣＳＰ「Ｓｍａｒｔ−Ｆｏｏｔ」（商標）パッケージ
は、モデルの予測通りに、信頼性があることを証明した
ばかりでなく、全ての信頼性試験に始めて合格した。図
１７は、ダイ寸法の関数として、両方のパッケージに対
する最悪の場合の弾性歪み予測を示しており、「Ｓｍａ
ｒｔ−Ｆｏｏｔ」（商標）パッケージの場合、歪みがず
っと少ないことをはっきりと示している。無線送受話器
用の注文製ＤＳＰは、１４４個の接点を持つパッケージ
を使う場合が多い。１４４ ＴＱＦＰパッケージは、こ
ういう用途に対する需要の大きいパッケージであった。
明細書の前文に述べたように、従来のＱＦＰパッケージ
の寸法を同等のチップ規模パッケージまで縮小する必要
が明確にあった。この為、１４４ ＣＳＰが必要であっ
た。１２×１２ｍｍの本体を持ち、０．８０ｍｍのボー
ル・ピッチを有する１４４ ＣＳＰを開発したが、１９
９７年以降、需要が高いＣＳＰであった。パッケージの
一層の縮小が必要になった場合、１０×１０ｍｍの本体
寸法で０．５０ｍｍピッチ版を開発する必要性が出てく
る。今日、０．５０ｍｍピッチを持つ１０×１０ｍｍの
本体を持つパッケージは、従来のフットプリント及び
「Ｓｍａｒｔ−Ｆｏｏｔ」（商標）フットプリントの両
方で利用出来る。
【００２１】本体が一層小さいパッケージに対する要求
が続くとき、この発明が辿った経路に続く一層のパッケ
ージの設計が視野に入っている。既に、１２×１２ｍｍ
及び１３×１３ｍｍの本体を持つ「Ｓｍａｒｔ−Ｆｏｏ
ｔ」（商標）パッケージが、全体のボール数が更に大き
い用途向けに設計中である。パッケージ設計に対する幾
らかの「注文製」方式で、色々な批判に先手を打つこと
ができる。 １）「Ｓｍａｒｔ−Ｆｏｏｔ」（商標）パッケージは外
観が普通と異なり、他の売主が提供するフットプリント
と合致しないという批判。幸いなことに、無線の用途が
大量である為、幾らかの「注文製」のフットプリント
は、信頼性の利点の点で容易に正当化される。 ２）このような普通とは違うボードの配路能力が問題に
なるかもしれないという批判。実際には、「Ｓｍａｒｔ
−Ｆｏｏｔ」（商標）フットプリントの配路は、拡がっ
た形式の為に、実際には一層容易であり得るから、この
方式ではシステム・コストに余分の負担がかかることが
ない。２４０及び３０４個のボールのような一層大きな
パッケージの場合、ボードの配路能力が劣化しないよう
に保証する為に余計な注意が必要であるが、こういうこ
とを達成するのは容易である。 ３）パッケージ・コストが一層高くなるであろうという
批判。設計サイクルが一層長くなることを別とすると、
「Ｓｍａｒｔ−Ｆｏｏｔ」（商標）パッケージのコスト
は、従来のフットプリントを持つパッケージと同じであ
る。組立て過程は同一である。使われるパッケージ材料
は両方の場合、同じである。更に、「Ｓｍａｒｔ−Ｆｏ
ｏｔ」（商標）が（普通の１つの金属層の代わりに、例
えば２つの金属層を必要とする）一層コストの高い基板
材料を使わずに済む例がある。 ４）上に述べた配路能力の他に、この他の余分のシステ
ム・コストがかかるかもしれないという批判。信頼性が
不適切なＣＳＰは、パッケージの不適切さを埋め合わせ
る為の特徴を追加することをボード組立て装置に必要と
するのが普通である。通常、これは、部品とボードの間
に接着剤を使う方法である「下埋め」過程を用いる。こ
の接着剤がはんだボールから応力を軽減し、それをパッ
ケージの下方にある表面積全体に亙って分配する。これ
は有効な方法であるが、かなりのコスト増になる。「Ｓ
ｍａｒｔ−Ｆｏｏｔ」（商標）のような信頼性が一層高
い解決策を使うことにより、システム・レベルのコスト
を節約することが出来る。
【００２２】結論として、「Ｓｍａｒｔ−Ｆｏｏｔ」
（商標）パッケージを用いたパッケージ設計への革新的
な方式を取ることにより、幾つかの利点を提供すること
が出来る。 １）ボード・レベルの信頼性が従来の設計の２−３倍に
改善される。 ２）下埋めのような余分の過程を避けることにより、コ
スト節約の可能性がある。 ３）パッケージ、顧客のボード又は顧客の方法に余分の
コストを生じない。
【００２３】以上の説明に関し、更に以下の項目を開示
する。 （１） デバイスの信頼性を改善する為に、グリッド・
アレイ・パッケージの普通のフットプリントから、はん
だボール及び夫々のはんだボール・パッド、バイア、及
びトレース又は線のポピュレーションを選択的に減らす
モデル作成方法。 （２） 第１項に記載のモデル作成方法に於て、前記方
法が、選択的にポピュレーションを減らした接点及び夫
々の接点パッド、バイア及びトレース又は線を持つグリ
ッド・アレイに対する選ばれたフットプリントの実現性
を予測する為にスプレッドシートを利用するモデル作成
方法。 （３） 第１項に記載のモデル作成方法に於て、前記方
法が、選択的にポピュレーションを減らした接点及び夫
々の接点パッド、バイア及びトレース又は線を持つグリ
ッド・アレイの選ばれたフットプリントの実現性を予測
する為に自動化過程を利用するモデル作成方法。 （４） 第１項乃至第３項に記載のモデル作成方法に於
て、前記方法のユーザが、前記グリッド・アレイ・パッ
ケージの基板の見込み本体寸法を選択的に変えることが
出来るモデル作成方法。 （５） 第１項乃至第４項に記載のモデル作成方法に於
て、前記方法のユーザが、前記ボール・グリッド・アレ
イ・パッケージの接点箇所の見込みマトリクスを選択的
に変えることが出来るモデル作成方法。 （６） 第１項乃至第５項に記載のモデル作成方法に於
て、前記方法のユーザが、選ばれたグリッド・アレイ・
パッケージの接点箇所の総数に影響を与える為に、行の
各々の側からポピュレーションを減らすことを見込むボ
ールの数を選択的に変えることが出来るモデル作成方
法。 （７） 第１項乃至第６項に記載のモデル作成方法に於
て、前記グリッド・アレイ・パッケージがボール・グリ
ッド・パッケージであるモデル作成方法。 （８） 第１項乃至第７項に記載のモデル作成方法を用
いて製造された製品。
【００２４】（９） デバイスの信頼性を改善する為
に、グリッド・アレイ・パッケージの普通のフットプリ
ントから電気接点及びその夫々のバイアのポピュレーシ
ョンを選択的に減らすモデル作成方法。
【００２５】（１０） 第９項に記載のモデル作成方法
に於て、前記方法が、接点及び夫々の接点パッド、バイ
ア及びトレース又は線のポピュレーションを選択的に減
らしたグリッド・アレイに対する選ばれたフットプリン
トの実現性を予測する為にスプレッドシートを用いるモ
デル作成方法。 （１１） 第９項に記載のモデル作成方法に於て、接点
及び夫々の接点パッド、バイア及びトレース又は線のポ
ピュレーションを選択的に減らしたグリッド・アレイに
対する選ばれたフットプリントの実現性を予測する為に
自動化過程を利用するモデル作成方法。 （１２） 第９項乃至第１１項に記載のモデル作成方法
に於て、前記方法のユーザが、前記グリッド・アレイ・
パッケージの基板の見込み本体寸法を選択的に変えるこ
とが出来るモデル作成方法。 （１３） 第９項乃至第１２項に記載のモデル作成方法
に於て、前記方法のユーザが、前記ボール・グリッド・
アレイ・パッケージの接点箇所の見込みマトリクスを選
択的に変えることが出来るモデル作成方法。 （１４） 第９項乃至第１３項に記載のモデル作成方法
に於て、前記方法のユーザが、選ばれたグリッド・アレ
イ・パッケージの接点箇所の総数に影響を与える為に、
行の各々の側からポピュレーションを減らすことを見込
む電気接点の数を選択的に変えることが出来るモデル作
成方法。 （１５） 第９項乃至第１４項に記載のモデル作成方法
に於て、前記グリッド・アレイ・パッケージがボール・
グリッド・アレイ・パッケージであるモデル作成方法。 （１６） 第１５項に記載のモデル作成方法に於て、前
記グリッド・アレイ・パッケージがランド・グリッド・
アレイ・パッケージであるモデル作成方法。 （１７） 第１５項に記載のモデル作成方法を用いて製
造された製品。
【００２６】（１８） デバイスの信頼性を改善する為
に、ボール・グリッド・アレイ（ＢＧＡ）パッケージ又
はランド・グリッド・アレイ（ＬＧＡ）パッケージの従
来のフットプリントから選択的にはんだボール（１２）
（並びにその夫々のはんだボール・パッド（３４）、バ
イア（３２）、及びトレース又は線（３０））のポピュ
レーションを減らしモデル作成方法。このモデル作成方
法は、ポピュレーション減らしをしたはんだボール又は
ランドによって追加スペースとして生じた隙間を通るト
レースの配路を、はんだボール又はランド・パッドか
ら、その上に半導体ダイ（２０）が取付けられる基板
（１４）外面までトレース又は線を配路する為に見込
む。この発明の利点は、それが、縮小し続けるパッケー
ジのはんだボール又はランドの数を増やしながら、最適
のバイア直径を保持することが出来るようにし、こうし
てデバイスの信頼性を高めることである。
【図面の簡単な説明】
【図１】ボール・グリッド・アレイ（ＢＧＡ）パッケー
ジの分解断面図。
【図２】印刷配線板（ＰＷＢ）の上に取付けられたボー
ル・グリッド・アレイ（ＢＧＡ）パッケージの断面図。
【図３】バイア、はんだボール・パッド及びトレース又
は線に対する現在の最適設計を示す。
【図４】現在の最適設計規則を犠牲にして達成すること
が出来る従来のボール・グリッド・アレイ・フットプリ
ントを示す。
【図５】図４のボール・グリッド・アレイ・フットプリ
ントに於けるボールの完全な３行に対する配路パターン
を示す。
【図６】この発明の１実施例による、選択的なボールの
ポピュレーション減らしを用いたボール・グリッド・ア
レイ・フットプリントを示す。
【図７】図５及び６のボール・グリッド・アレイ・フッ
トプリントに対するモデル作成結果を示す。
【図８】図６のフットプリントの一部分の配路パターン
を示す。
【図９】この発明の別の実施例による、選択的なボール
のポピュレーション減らしを用いたボール・グリッド・
アレイ・フットプリントを示す。
【図１０】図９のボール・グリッド・アレイ・フットプ
リントに対するモデル作成結果を示す。
【図１１】この発明の更に別の実施例による、選択的な
ボールのポピュレーション減らしを用いたボール・グリ
ッド・アレイ・フットプリントを示す。
【図１２】図１１のボール・グリッド・アレイ・フット
プリントに対するモデル作成結果を示す。
【図１３】この発明の更に別の実施例による、選択的な
ボールのポピュレーション減らしを用いたボール・グリ
ッド・アレイ・フットプリントを示す。
【図１４】図１３のボール・グリッド・アレイ・フット
プリントに対するモデル作成結果を示す。
【図１５】この発明の更に別の実施例による、選択的な
ボールのポピュレーション減らしを用いたボール・グリ
ッド・アレイ・フットプリントを示す。
【図１６】図１５のボール・グリッド・アレイ・フット
プリントに対するモデル作成結果を示す。
【図１７】ダイの寸法の関数として、従来のボール・グ
リッド・アレイ並びに選択的にポピュレーション減らし
したボール・グリッド・アレイ・パッケージに対する最
悪の場合の弾性歪みの予測を示す。
【符号の説明】
３０ トレース又は線 ３２ バイア ３４ はんだボール・パッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 デバイスの信頼性を改善する為に、グリ
    ッド・アレイ・パッケージの普通のフットプリントか
    ら、はんだボール及び夫々のはんだボール・パッド、バ
    イア、及びトレース又は線のポピュレーションを選択的
    に減らすモデル作成方法。
JP2000287159A 1999-09-22 2000-09-21 電気的接点のポピュレーションを選択的に減らすモデル作成方法 Abandoned JP2001160602A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/400,811 US6689634B1 (en) 1999-09-22 1999-09-22 Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
US400811 1999-09-22

Publications (1)

Publication Number Publication Date
JP2001160602A true JP2001160602A (ja) 2001-06-12

Family

ID=23585125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000287159A Abandoned JP2001160602A (ja) 1999-09-22 2000-09-21 電気的接点のポピュレーションを選択的に減らすモデル作成方法

Country Status (4)

Country Link
US (1) US6689634B1 (ja)
EP (1) EP1087440A3 (ja)
JP (1) JP2001160602A (ja)
TW (1) TW544878B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665058B2 (en) 2013-07-19 2017-05-30 S-Printing Solution Co., Ltd. Image forming apparatus and chip

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256354B2 (en) 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US7069650B2 (en) 2000-06-19 2006-07-04 Nortel Networks Limited Method for reducing the number of layers in a multilayer signal routing device
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7069646B2 (en) 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7816247B2 (en) * 2003-02-25 2010-10-19 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations
EP1460690A1 (en) * 2003-02-25 2004-09-22 Broadcom Corporation Optimization of routing layers and board space requirements in a BGA package (fka BGA package)
US6916995B2 (en) 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
US7107561B2 (en) * 2004-08-09 2006-09-12 Lsi Logic Corporation Method of sizing via arrays and interconnects to reduce routing congestion in flip chip integrated circuits
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US20080246139A1 (en) * 2007-04-03 2008-10-09 Don Craven Polar hybrid grid array package
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
TWM339185U (en) * 2008-01-15 2008-08-21 Wintek Corp Bend prevention structure for connection terminal of FPC
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10096582B2 (en) * 2016-07-08 2018-10-09 Cisco Technology, Inc. Enhanced power distribution to application specific integrated circuits (ASICS)
DE102017215027A1 (de) * 2017-08-28 2019-02-28 Robert Bosch Gmbh Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte
EP3621104A1 (en) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
CN112004323B (zh) * 2020-08-20 2021-08-03 之江实验室 一种bga封装的mcu与sdram等长布线设计方法
CN113571480B (zh) * 2021-08-19 2024-05-31 北京爱芯科技有限公司 一种基板及其封装结构
CN117390936B (zh) * 2023-12-12 2024-03-15 武创芯研科技(武汉)有限公司 一种芯片封装可靠性模型求解翘曲度的方法及系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
EP0597087B1 (en) * 1992-06-02 1999-07-28 Hewlett-Packard Company Computer-aided design method for multilevel interconnect technologies
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
JPH10173087A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体集積回路装置
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
US5991161A (en) * 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
JPH11251353A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体装置およびその製造方法
US6297565B1 (en) * 1998-03-31 2001-10-02 Altera Corporation Compatible IC packages and methods for ensuring migration path
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
US6071801A (en) * 1999-02-19 2000-06-06 Texas Instruments Incorporated Method and apparatus for the attachment of particles to a substrate
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665058B2 (en) 2013-07-19 2017-05-30 S-Printing Solution Co., Ltd. Image forming apparatus and chip

Also Published As

Publication number Publication date
EP1087440A3 (en) 2004-11-10
TW544878B (en) 2003-08-01
EP1087440A2 (en) 2001-03-28
US6689634B1 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
JP2001160602A (ja) 電気的接点のポピュレーションを選択的に減らすモデル作成方法
JP2001127203A (ja) ボール・グリッド・アレイパッケージのフットプリントから、はんだボールのポピュレーションを選択的に減らすことにより、デバイスの信頼性を高める方法
US7173342B2 (en) Method and apparatus for reducing electrical interconnection fatigue
JP4764731B2 (ja) 多層構造のプリント配線基板
US20080277144A1 (en) Method for indicating quality of a circuit board
US20110155442A1 (en) Multilayer wiring board
US20050099785A1 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
US20090133902A1 (en) Printed circuit board
US6399417B1 (en) Method of fabricating plated circuit lines over ball grid array substrate
US7402757B1 (en) Method, system, and apparatus for reducing transition capacitance
US7456364B2 (en) Using a thru-hole via to improve circuit density in a PCB
US7065869B2 (en) Method for plating of printed circuit board strip
US8787033B2 (en) Electronic component and electronic device
JP2013065811A (ja) プリント回路基板及びその製造方法
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
US20060038264A1 (en) Printed circuit board
TW200802763A (en) Method for fabricating alloy conductive bump of electrical connecting pad of circuit board
US7383630B2 (en) Method for making a circuit plate
JPH09246684A (ja) Ｂｇａ実装構造
US20110228487A1 (en) Integrated Circuit Card
US20100027223A1 (en) Semiconductor integrated circuit having heat release pattern
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps
JP2006216789A (ja) ランドの設計方法及びプリント配線板
US6929485B1 (en) Lead frame with interdigitated pins
JP2009130262A (ja) スルーホールのはんだ付け構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081210