TW538533B - Integrated circuit device including a deep well region and associated methods - Google Patents
Integrated circuit device including a deep well region and associated methods Download PDFInfo
- Publication number
- TW538533B TW538533B TW090122760A TW90122760A TW538533B TW 538533 B TW538533 B TW 538533B TW 090122760 A TW090122760 A TW 090122760A TW 90122760 A TW90122760 A TW 90122760A TW 538533 B TW538533 B TW 538533B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- patent application
- scope
- trench
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims description 27
- 239000002019 doping agent Substances 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 230000009194 climbing Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000002996 emotional effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
538533 A7
裝
訂
538533 A7 B7 五、發明説明（2 ) 6’084, 264號Darwish等人所著，標題為“具有改善擊穿特性 及開通電阻特性的溝渠MOSFET (Trench MOSFET Having Improved Breakdown and On-Resistance Characteristics)-^ 該專利提出了 一種在N+基底上覆有P_型磊晶層的溝渠 MOSFET。在溝渠的底部會將冰型汲極注入磊晶層内，並從 溝渠的底部擴散到基底。這樣，在汲極及從溝渠到基底延 伸的蠢晶層之間會建立一個接面。然而，在這種結構中用 來形成汲極的摻雜劑必須穿過溝渠底部延伸到基底是不利 的。也就是，由於在注入過程中固有的載子擴散會使得要 提供合適的注入能量及形成這種汲極所需的摻雜劑劑量很 困難。載子擴散會造成溝渠的側壁擴散出錯誤極性的摻雜 劑，從而形成不均勻的低裝置臨界值並產生短路通道效應 (short channel effects) ° 發明概要 鑒於上述發明背景，本發明的目的在於提供一種較不受 熱載子老化影響的積體電路裝置。 本發明的這種積體電路裝置包括具有第一導電型的半導 體層；多個從該半導體層向磊晶伸的間隔半導體柱，柱與 柱之間稱為溝渠；每個溝渠内的閘結構；及至少一個具有 第二導電型的深井區在一對相鄰的半導體柱之間的半導體 層中延伸，並位於至少一個惰性的閘結構的溝渠的底部之 下。每個半導體柱是與第一導電型相反的第二導電型°。放 置至少一個該深井區可以讓至少一個溝渠不包括下面的深 井區以定義至少一活性閘結構。深井區使活性閘結構底:
裝 訂
-5- 538533 A7
的同電場急劇減小並由此減小了熱載子注人閘極氧化物 層。 裝置包括多個深井區以形成活性閘與惰性的閘处構的交 替。每個半導體柱的上部是第一導電型的，且至少有一個 惰性的閘結構與每個半導體柱的上部相連。至少_個惰性 的閘結構及一個活性閘結構連接在一起。 每個閘結構的閘極氧化層與溝渠及導電層相鄰，如多晶 矽層與氧化層相鄰。此外，半導體基底與半 的半導體層相鄰。"體基底包括石夕，並且比半；= 雜浪度更南。帛導體基底若是第一導電$，則稱為金屬氧 :物半導體場效電晶體，若是第二導電型，則稱為絕緣閘 又極電日日體（insulated gate bipolar transistor)。第一導電型 為N-型半導體，第二導電型為p_型半導體。 ” 根據本發明的一種積體電路裝置的製造方法包括形成多 個間隔的半導體柱與第一導電型的半導體層相鄰，從該半 導體層向外延伸並且定義其間的溝渠，在每個溝渠内形成 一個別的閘結構，及形成至少一個具有第二導電型的深井 區在一對相鄰的半導體柱之間的半導體層中延伸，並位於 至少一個惰性的閘結構的溝渠的底部之下。放置至少一個 泫深井區可以讓至少一個溝渠不包括下面的深井區以定義 至少一活性閘結構。同樣地，每個半導體柱是與第_導電 型相反的第二導電型。 圖式簡單説明 圖1所示的係本發明含有深井區的MOSFET裝置的剖視 -6 - 538533
^ 0.002到0.01歐姆·公分及，半導體層22的摻雜濃度約為 =立方公分5x1014到8χΐ010，電阻率約為0.1到10歐姆·公 Τ。半導體基底21及半導體層22都是矽組成的，半導體層 是磊晶生長成的。 9
裝 每個半導體柱23的主體部分25 (Ν-通道裝置是ρ_型的）摻 雜在半導體層22襄，上部包括源極26及主體接觸部分”: 主體25摻雜濃度約為每立方公分1χ 1〇!6到ΐχ i〇ls。通道裝 置的源極26是Ν-型的並且其摻雜度大於半導體層22。例^ 源極的摻雜濃度約為每立方公分1><1〇18到1><1〇2()。冰通道裝 置的主體接觸部分27是Ρ—型的並且其摻雜度大於主體乃， 即摻雜濃度約為每立方公分1 X i 〇 1 8到i x i 〇2〇。 訂
、巨在溝渠24中形成的相應的M〇s閘結構57，其包括一與溝 渠相鄰的閘極氧化物層28及閘極氧化物層相鄰的導電層 乃。導電層29可以是多晶石夕，對於N_通道裝置“將是 的，摻雜濃度約為每立方公分1χ 1〇18到lx 1〇2G。在閘結構、 源極26極主體接觸部分27之上形成源極金屬層5〇。甲、、 裝置20尚包括深井區35，對冰通道裝置它是ρ_型的。每 個深井區35在半導體層22裏延伸，位於相鄰的一對半導體 柱23之間並且在稱為惰性的閘結構57b的相應的溝渠μ底部 =下面。深井區35也被隔離以便至少一個溝渠不包括下面 ^為活性閘結構57a的深井區。深井區35的摻雜濃度最好和 -述1,體部分25的相等（即，約為每立方公分ΐχΐ〇ΐ6到 1 χ 10 )。此外，主體接觸部分27與惰性的閘結構相鄰， 源極26與活性閘結構57a相鄰。
538533 A7 ____ B7 五、發明説明（6 ) 惰性的閘結構57b既可以通過接頭56與源極26相連，如圖 1所不；也可通過接頭56’，與活性閘結構57ai ,相連，如圖 8的替代實例所示，下面將有更詳盡的討論。另一方面，根 據本發明的裝置20的改善的擊穿特性（下面討論）在封鎖 (blocking)階段導電層29a和源極26等電勢（potential)期間不 會失去。雖然如此，在一些應用中，期望把惰性的閘結構 5 7b和源極26相連，而輸入或閘極井電容不急劇增加時，那 些熟知此項技藝之人士將欣賞之。 本發明的優點可通過示於圖2中的模擬先前技藝之M〇S-閘溝渠裝置40和圖3中模擬本發明之M〇s_閘裝置2〇的比較 得出。先前技藝之裝置40的閘結構包括一氧化物層48及導 電層49，導電層是在半導體層42及相鄰的主體部分45中的 每個溝渠内形成的。主體部分45有一在其上部形成的源極 46。從圖中可看出，在主體部分牦及半導體層“之間的接 面4 1並沒有延伸到溝渠之下。 當對裝置40施加擊穿電壓時，大電場叨在溝渠的底部形 成，閘極氧化物層48與半導體層42在此分界。電場47使熱 載子注入而擊穿氧化物層48，降低了性能並且最終造成氧 化物層的損毀。 根據本叙明，圖3中所示的深井區h減小了具有活性閘結 構57a的溝渠底部的大電場。也就是深井區^在深井區與半 導體層22之間形成了接面54。深井區35遮罩了閘極氧化物 層28a的底部並使層電勢降到接面54的兩邊。電場的削弱相 應的減小了閘極氧化物層28a的熱載子注入並由此減輕了熱 -9 - 本紙張尺度適财S S家標準規格(21G χ 297公愛)------ 538533 A7 B7 五、發明説明 上述步驟完全採用$知此項技藝之人士所瞭肖的傳統的 方法’這裏就不必多談了。料’活性及惰性的廳開結 構、源極26、主體接觸部分27及金屬層5〇、55也可以用傳 統的方法形成。如上所述，惰性的閘結構57b在形成過程中 既可與源極26連接也可與活性閘結構57a連接。 上述實例是以N-通道裝置來解釋的，熟知此項技藝之人 士應瞭解對於其他結才冓’如P_通道裝置同#也可以根據本 發明的方法來實現。此外本發明可以應用于不同於上述實 例的裝置’如絕緣閘雙極電晶體（IGBTs)或M〇s•控制電晶 體（MCTs)。圖8所示是—具有P+型基底21，的刷丁裝置 2(Τ。圖8中的其他成分和圖i中的類似，這 另外，每個層及區的的摻雜濃度也可參考本發明’，' 熟知此 項技藝之人士可以在不脫離本發明的精神及範圍内採用其 他的摻雜濃度 對於熟知此項技藝之人士從前面所述的教材及隨附的圖 式可以對產生許多修正及本發明其它的實例。因此可以 理解本發明並非受所提出的特定實例的限制其他修正及 實例皆屬於隨附的申請專利範圍内。
裝 訂
Claims (1)
- 538533 A8 B8 C81. 一種積體電路裝置，包括： 一第一導電型的半導體層； ~ m ^口餅，叹 至> 個具有第二導電型的深共P . 辦 电玉扪衣井£，在一對相鄰的半 體柱之間的主道M s~ 牡母個溝渠中各有 ^ M ^ ^ . Y % 土〜不才匪，在一對相鄰的 中 個 井 ¥肢柱之間的半導體層中延伸，並位於至少一個於立 界定至少-情性的閉結構的溝渠的底部少二 =區可被定位以讓至少一個溝渠不包括下面的深 區以疋義至少一活性閘結構。 2. 如2專利範圍第旧之裝置，其中該至少深井區包名 用’疋義替換活性閘結構及惰性閘結構的多個深井區。 3. 如：請專利範圍第1項之裝置，其中該至少深井區的朽 雜》辰度約為每立方公分lx 10丨6到lx 1〇丨8。 4· 士申叫專利範圍第i項之裝置，其中每個半導體柱包乾 一第一導電型的上部。 5·如申印專利範圍第4項之裝置，其中該至少一個惰性的 問結構會與每個半導體柱的上部相連。 6·如申請專利範圍第丨項之裝置，其中該至少一個惰性的 閘結構及該活性閘結構會連接在一起。 7·如申請專利範圍第丨項之裝置，其中每個閘結構包括與 溝渠相鄰的閘極氧化物層及與該-閘極氧化物層相鄰的導 電層。 ___ -12· 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公嫠)•如申請專利範圍第7項之 碎。 、置’其中該導電層包括多晶 9·== 範圍第1項之裝置，尚包括-半導體基底， 心二真:柱相反側上的半導體層相鄰。 •石夕申以_圍第9項之裂置，其中該半導體基底包括 11·如申請專利範圍第 - ^^ ^貝之裝置，其中該半導體基底比半 導肢層的摻雜濃度更高。 12·如申請專利範圍第9項 一 貝之衣置，其中該半導體基底係第 1攸而疋義一金屬氧化物半導體場效電晶體。 13·如^專利範圍第9項之裝置，其中該半導體基底係第 一 V電型，從而定義一絕緣閘雙極電晶體。 14.如申Β月專利祀圍第（項之裝置，其中該第一導電型係Ν_ 型’而第二導電型則係Ρ-型。 15· —種MOS-閘積體電路裝置，包括·· 一半導體基底； 一位於該半導體基底上之第一導電型的半導體層； 夕個間隔的半導體柱，從該半導體層向外延伸並定義 其間的溝渠，每個半導體柱係具有和第一導電型相反的 第二導電型； 在每個溝渠中各自的MOS-閘結構，包括一與該溝渠相 鄰的閘極氧化物層及一與該閘極氧化物層相鄰的導電 SL · — 層， 多個具有第二導電型的深井區，每個深井區在一對相 -13- 538533鄰的半導體柱之間的半導體層中延伸，並位於界定—個 情性的閘結構於其中的一相關溝渠的底部之下，該深井 區被間隔以於其間界定活性閘結構。 16·如申請專利範圍第15項之裝置，其中該深井區的摻雜濃 度約為每立方公分1 X 1 〇16到1 X 1 〇18。 17·如申請專利範圍第15項之裝置，其中該多個深井區間隔 以定義替換活性閘及惰性閘結構。 18·如申睛專利範圍第^項之裝置，其中每個半導體柱包括 一具有第一導電型的上部。 19·如申請專利範圍第18項之裝置，其中該至少一個惰性的 閘結構會與每個半導體柱的上部相連。 2〇·如申請專利範圍第15項之裝置，其中該惰性的閘及該活 性閘結構會連接在一起。 21. 如申請專利範圍第15項之裝置，其中該導電層包括多晶 0 22. 如申請專利範圍第15項之裝置，其中該半導體基底包括 〇 23·如申請專利範圍第15項之裝置，其中該半導體基底係第 導電型’由此定義一金屬氧化物半導體場效電晶體。 24·如申晴專利範圍第15項之裝置，其中該半導體基底係第 二導電型，由此定義一絕緣閘雙極電晶體。 25.如申凊專利範圍第15項之裝置，其中該半導體基底比半 導體層的摻雜濃度更高。 26·如申請專利範圍第15項之裝置，其中該第一導電型係1 -14- 53853327. 一種製造積體電路裝置的方法，包括： 形成多個與具有·第一導雷 的 半導體柱m主.君 層相鄰的間隔的 : 广…導體層向外延伸並定義其間的溝 朱，母個半導體柱具有 孬 型· 乐导電型相反的第二導電 形成每個溝渠中各自的閘結構；及 形成至少一個具有第二導電型的深井區，在一對相鄰 的半導體柱之間的半導體層中延伸，並位於界定至少一 個惰性的閘結構的於其中之至少一溝渠的底部之下，該 至少一個深井區可被定位以讓至少一個溝渠不包括下面 的深井區以定義至少一活性閘結構。 28. ^申請專利範圍第27項之方法，其中形成至少一個深井 區匕括在°亥至少一個溝渠的底部注入摻雜劑並且擴散 摻雜劑以形成至少一深井區。 29·如申請專利範圍第28項之方法，尚包括形成與該至少一 溝渠相鄰的罩層，在擴散之後於注入及移除該罩層之前 該溝渠會定義至少一個活性閘結構。 30·如申請專利範圍第28項之方法，其中注入包括注入硼摻 雜劑。 — 31·如申請專利範圍第28項之方法，其中注入包括注入的摻 雜劑的範圍約每平方公分1 x 1 〇12到5 X 1014。 32·如申請專利範圍第27項之方法/其中形成至少一個深井 區包括形成多個深井區以定義交替的活性閘及惰性的閘 -15- 本紙張尺度適用中國國家標準(CMS) A4規格(210X297公釐) 六、申請專利範圍 結構。 其中形成多個 半導體 33·如申請專利範圍第27項之方法 柱，包括： 在半導體層的表面摻雜 區 ； 第二導電型的摻雜劑 以定義井 在該井區蝕刻多個溝渠以形成多 34. 如申請專利範圍第27項之方法，其中形:。姓 目㈣的閘結構到每個半柱 35. =專利範圍第27項之方法，其中形成該閘結‘ 構妾卜個惰性的問結構連接到至少__個活性開結 ，其中形成該閘結構包括 氧化物層及形成一與每個 ’其中形成該導電層包括 36·如申請專利範圍第27項之方法 形成一與每個溝渠相鄰的閘極 閘極氧化物層相鄰的導電層。 37·如申請專利範圍第36項之方法 形成多晶碎導電層。 38·如申請專利範圍第27項之方法，尚包括形成與具有第一 V電型的半導體基底相鄰的半導體層，從而定義一金屬 氧化物半導體場效電晶體。 39·如申請專利範圍第27項之方法，尚包括形成與具有第二 V電型的半導體基底相鄰的半導體層，從而定義一絕緣 閘雙極電晶體。 '' 40·如申請專利範圍第38項之方法，-其中形成該半導體層包 括日日生長碎層。 5385334L如申請專利範圍第27項之方法，其中該第一導電型為& 型而第二導電型為p_型。 42· —種製造MOS-閘積體電路裝置之方法，包括： 形成與半導體基底相鄰的第一導電型半導體層； 形成多個間隔的半導體柱與半導體基底相對的半導體 層的一側相鄰，從該半導體層向外延伸並定義其間的溝 朱，每個半導體柱具有和第一導電型相反的第二導電 型； 幵y成每個溝渠中各自的M〇s•閘結構，包括與每個溝渠 相鄰的閘極氧化物層及與每個閘極氧化物層相鄰的導電 層；及 形成至少一個具有第二導電型的深井區，在一對相鄰 的半導體柱之間的半導體層中延伸，並位於界定至少一 個惰性的閘結構於其中之至少一溝渠的底部之下，該至 少一深井區可被定位以讓使至少一個溝渠不包括下面的 深井區以定義至少一活性閘結攀。 43. 如申請專利範圍第42項之方法，其中形成至少一個深井 區包括在至少一溝渠的底部注入摻雜劑並且擴散摻雜劑 以形成至少一個深井區。 44. 如申請專利範圍第43項之方法，尚包括形成與至少一溝 渠相鄰的罩層，在擴散之後於注入及移除該罩層之前該 溝渠會定義至少一個活性閘結構。 45. 如申請專利範圍第43項之方法，-其中注入包括注入硼摻 雜劑。 ^ -17- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐) 申請專利範圍 46.如申請專利範圍第43項之方法，#中 H #1 66 is in / 匕括注入的摻 、力為每平方公分1 χ 1 〇 1 2到5 χ 1 〇 u。 47·如申請專利範圍第42項之方法，其中形成至小 區包括积#夕y 成至夕一個深井 結^括^夕個深井區以定義交替的活性閘及惰性的閉 4m利範圍第42項之方法，其中形成多個半導體 在半導體層的表面摻雜第二導電型的摻雜劑以形 區， 在該井區蝕刻多個溝渠以形成多個半導體柱。 49.如申請專利範圍第42項之方法，其中形成該問結構包括 連接至少一個惰性的閘結構連接到每個半導體柱的上 部。 5〇·如申請專利範圍第42項之方法，其中形成該問結構包括 連接至 >、個惰性的閘結構到至少一個活性閘結構。 51. 如申請專利範圍第42項之方法，其中形成該導電層包括 形成多晶矽導電層。 52. 如申請專利範圍第42項之方法，其中該半導體基底包括 矽’及其中形成該半導體層包括在矽基底上磊晶生長矽 層。 53·如申凊專利範圍第42項之方法，其中該半導體基底係第 一導電型從而定義一金屬氧化物半導體場效電晶體。 54.如申凊專利範圍第42項之方法，其中該半導體基底係第 二導電型從而定義一絕緣閘雙極電晶體。 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 ABCD 538533 「、申請專利範圍 55.如申請專利範圍第42項之方法，其中該第一導電型為N-型而該第二導電型為P-型。 -19 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/664,024 US6534828B1 (en) | 2000-09-19 | 2000-09-19 | Integrated circuit device including a deep well region and associated methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW538533B true TW538533B (en) | 2003-06-21 |
Family
ID=24664196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090122760A TW538533B (en) | 2000-09-19 | 2001-09-13 | Integrated circuit device including a deep well region and associated methods |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6534828B1 (zh) |
| JP (1) | JP2002164542A (zh) |
| DE (1) | DE10145045A1 (zh) |
| FR (1) | FR2814282A1 (zh) |
| IT (1) | ITMI20011952A1 (zh) |
| NL (1) | NL1018956C2 (zh) |
| TW (1) | TW538533B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW543146B (en) * | 2001-03-09 | 2003-07-21 | Fairchild Semiconductor | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
| JP4024503B2 (ja) * | 2001-09-19 | 2007-12-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7161208B2 (en) * | 2002-05-14 | 2007-01-09 | International Rectifier Corporation | Trench mosfet with field relief feature |
| JP3971327B2 (ja) | 2003-03-11 | 2007-09-05 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| US7279743B2 (en) * | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
| TWI222685B (en) * | 2003-12-18 | 2004-10-21 | Episil Technologies Inc | Metal oxide semiconductor device and fabricating method thereof |
| GB0403934D0 (en) * | 2004-02-21 | 2004-03-24 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and the manufacture thereof |
| US7262111B1 (en) * | 2004-09-07 | 2007-08-28 | National Semiconductor Corporation | Method for providing a deep connection to a substrate or buried layer in a semiconductor device |
| GB0419867D0 (en) * | 2004-09-08 | 2004-10-13 | Koninkl Philips Electronics Nv | Semiconductor devices and methods of manufacture thereof |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| KR100552827B1 (ko) * | 2004-12-22 | 2006-02-21 | 동부아남반도체 주식회사 | 깊은 웰과 게이트 산화막을 동시에 형성하는 고전압반도체 소자의 제조 방법 |
| JP5047805B2 (ja) * | 2005-11-22 | 2012-10-10 | 新電元工業株式会社 | トレンチゲートパワー半導体装置 |
| EP2248159A4 (en) | 2008-02-14 | 2011-07-13 | Maxpower Semiconductor Inc | SEMICONDUCTOR COMPONENT STRUCTURES AND SAME PROCESSES |
| US8704295B1 (en) | 2008-02-14 | 2014-04-22 | Maxpower Semiconductor, Inc. | Schottky and MOSFET+Schottky structures, devices, and methods |
| JP6047297B2 (ja) * | 2012-04-09 | 2016-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3334290B2 (ja) * | 1993-11-12 | 2002-10-15 | 株式会社デンソー | 半導体装置 |
| JP3260944B2 (ja) * | 1993-12-15 | 2002-02-25 | 三菱電機株式会社 | 電圧駆動型サイリスタおよびその製造方法 |
| JP3307785B2 (ja) * | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| DE69631995T2 (de) | 1995-06-02 | 2005-02-10 | Siliconix Inc., Santa Clara | Bidirektional sperrender Graben-Leistungs-MOSFET |
| US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
| JP2988871B2 (ja) * | 1995-06-02 | 1999-12-13 | シリコニックス・インコーポレイテッド | トレンチゲートパワーｍｏｓｆｅｔ |
| GB2314206A (en) * | 1996-06-13 | 1997-12-17 | Plessey Semiconductors Ltd | Preventing voltage breakdown in semiconductor devices |
| JP3904648B2 (ja) * | 1997-01-31 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6096608A (en) * | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
| US6084264A (en) | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
-
2000
- 2000-09-19 US US09/664,024 patent/US6534828B1/en not_active Expired - Lifetime
-
2001
- 2001-09-13 DE DE10145045A patent/DE10145045A1/de not_active Withdrawn
- 2001-09-13 TW TW090122760A patent/TW538533B/zh not_active IP Right Cessation
- 2001-09-14 NL NL1018956A patent/NL1018956C2/nl not_active IP Right Cessation
- 2001-09-18 FR FR0112053A patent/FR2814282A1/fr not_active Withdrawn
- 2001-09-18 IT IT2001MI001952A patent/ITMI20011952A1/it unknown
- 2001-09-19 JP JP2001284497A patent/JP2002164542A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2814282A1 (fr) | 2002-03-22 |
| DE10145045A1 (de) | 2002-08-01 |
| ITMI20011952A0 (it) | 2001-09-18 |
| US6534828B1 (en) | 2003-03-18 |
| JP2002164542A (ja) | 2002-06-07 |
| ITMI20011952A1 (it) | 2003-03-18 |
| NL1018956C2 (nl) | 2004-11-30 |
| NL1018956A1 (nl) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW538533B (en) | Integrated circuit device including a deep well region and associated methods | |
| US6593619B1 (en) | High voltage power MOSFET having low on-resistance | |
| US5532179A (en) | Method of making a field effect trench transistor having lightly doped epitaxial region on the surface portion thereof | |
| KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
| US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
| KR100306342B1 (ko) | 고밀도트렌치dmos트랜지스터 | |
| TWI445172B (zh) | 底部漏極橫向雙擴散金屬氧化物半導體功率金屬氧化物半導體場效應管的結構及製備方法 | |
| US5674766A (en) | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer | |
| JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
| JP3581447B2 (ja) | 高耐圧半導体装置 | |
| KR20040030836A (ko) | 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기 | |
| JPS62272570A (ja) | 垂直ゲート半導体装置及びその製造方法 | |
| JP2008516451A (ja) | 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ | |
| JP2009515332A (ja) | 半導体デバイスの製造方法 | |
| TWI493718B (zh) | 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法 | |
| US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
| JP4234586B2 (ja) | 深い注入接合を有する出力ｍｏｓｆｅｔ | |
| JPH1126758A (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| JP5165995B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09503626A (ja) | 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造 | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
| JPH04162573A (ja) | 半導体装置 | |
| KR100272175B1 (ko) | 전력소자 및 그 제조방법 | |
| KR20220121391A (ko) | 슈퍼정션 반도체 소자 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |