FR2814282A1 - Dispositif a circuit integre comprenant une region de puits profond et des procedes connexes - Google Patents

Dispositif a circuit integre comprenant une region de puits profond et des procedes connexes Download PDF

Info

Publication number
FR2814282A1
FR2814282A1 FR0112053A FR0112053A FR2814282A1 FR 2814282 A1 FR2814282 A1 FR 2814282A1 FR 0112053 A FR0112053 A FR 0112053A FR 0112053 A FR0112053 A FR 0112053A FR 2814282 A1 FR2814282 A1 FR 2814282A1
Authority
FR
France
Prior art keywords
type
semiconductor
conductivity
define
deep well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0112053A
Other languages
English (en)
Inventor
Christopher Boguslaw Kocon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of FR2814282A1 publication Critical patent/FR2814282A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Un dispositif à circuit intégré comprend une couche semi-conductrice d'un premier type de conductivité, une pluralité de colonnes semi-conductrices espacées les unes par rapport aux autres, qui s'étendent vers l'extérieur à partir de ladite couche semi-conductrice et définissent des tranches entre elles, une structure de grille respective dans chaque tranche, et au moins une région de puits profond du second type de conductivité et positionnée de manière à s'étendre dans la couche semi-conductrice entre une paire adjacente de colonnes semi-conductrices correspondantes, et sous le fond d'au moins une tranche définissant par-là même au moins une structure de grille inactive. Ladite au moins une région de puits profond peut être positionnée de telle sorte qu'au moins une tranche ne comprenne pas de région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active. Chaque colonne semi-conductrice peut être d'un second type de conductivité opposé au premier type de conductivité.

Description

<Desc/Clms Page number 1>
La présente invention concerne le domaine des circuits intégrés et plus particulièrement les dispositifs électriques tels que des transistors MOS à grille.
Des dispositifs à semi-conducteurs sous la forme de circuits intégrés sont largement répandus dans la plupart des dispositifs électroniques. Par exemple, des ordinateurs, des téléphones cellulaires et d'autres dispositifs analogues comprennent de manière typique un ou plusieurs circuits intégrés (CI). De plus, de nombreux types de CI typiques sont basés sur la technologie à semiconducteurs en oxyde de métal (MOS), dans laquelle chaque transistor comprend des régions de source et des régions de drain dopées dans un substrat semi-conducteur, avec un région de puits ou de puits entre le drain et la source.
Une configuration particulière du transistor à effet de champ (FET) MOS qui est couramment utilisée pour des applications électriques intenses, est celle que l'on appelle MOSFET à tranche (s). Dans cette configuration, une couche semi-conductrice est formée sur un substrat et dopée pour former une région de puits sur une surface de la couche semi-conductrice opposée au substrat. Des tranches sont taillées dans la région de puits, habituellement vers le bas, vers la couche semi-conductrice, de manière à définir plusieurs parties de corps ou colonnes qui s'étendent vers l'extérieur à partir de la couche semi-conductrice.
Un dispositif MOS à grille est formé dans les tranches, qui comprend une couche d'oxyde adjacente à la tranche et à une partie correspondante de la couche semiconductrice, et qui comprend une couche conductrice (par exemple du polysilicone) adjacente à la couche d'oxyde. Des régions de source sont dopées sur les surfaces des colonnes et le substrat et la couche semi-conductrice définissent une région de drain. Des régions de puits s'étendent entre les régions de source et la région de drain.
Alors que la configuration des MOSFET les rend particulièrement appropriés à la gestion de grandes quantités de courant, un inconvénient des dispositifs MOSFET typiques réside dans le fait qu'un champ électrique intense a tendance à se former dans le fond de la tranche, par exemple près de la jonction entre la couche d'oxyde sur la grille et la couche semi-conductrice. Ce champ
<Desc/Clms Page number 2>
peut entraîner une rupture de la couche d'oxyde due à l'injection d'un porteur chargé, que l'on appelle couramment le vieillissement du à un porteur chargé.
Le brevet américain N 6, 804, 264 de Darwish et autres, intitulé"Trench MOSFET Having Improved Breakdown and On-Resistance Characteristics" ("MOSFET à tranche (s) pourvu de caractéristiques de résistance accrues à la panne"), constitue une tentative menée dans l'art antérieur pour solutionner ce problème. Le brevet présente un MOSFET à tranche (s) comprenant une couche épitaxiale de type P qui recouvre un substrat N+. Une région de drain de type N est implantée dans le fond de la tranche, dans la couche épitaxiale, et il est diffusé de manière à s'étendre à partir du fond de la tranche jusqu'au substrat. De cette façon, une jonction est créée entre la région de drain et la couche épitaxiale et elle s'étend à partir de la tranche jusqu'au substrat. Cependant, cette structure peut présenter un inconvénient en raison du fait que le dopant utilisé pour former les régions de drain doit s'étendre bien au-delà du fond de la tranche pour atteindre le substrat. En d'autres termes, il peut être difficile de fournir les énergies et les dosages d'implantation requis pour former lesdites régions de drain en raison de la diffusion du porteur inhérente au processus d'implantation.
La diffusion du porteur peut avoir pour conséquence que les parois de la tranche soient implantées avec un dopant dont la polarité est incorrecte ce qui, à son tour, peut abaisser de façon irrégulière le seuil du dispositif et entraîner des effets de réduction de la conductivité du puits.
Au vu de l'arrière-plan qui précède, la présente invention a donc pour objectif de fournir un dispositif à circuit intégré qui soit moins susceptible d'être soumis au vieillissement par porteur chargé.
Outre cet objectif, selon la présente invention, d'autres objectifs, caractéristiques et avantages peuvent être atteints grâce à un dispositif à circuit intégré comprenant une couche semi-conductrice d'un premier type de conductivité, une pluralité de colonnes semi-conductrices espacées les unes par rapport aux autres, qui s'étendent vers l'extérieur à partir de ladite couche semiconductrice et qui définissent des tranches entre elles, une structure de grille respective dans chaque tranche, et au moins une région de puits profond d'un
<Desc/Clms Page number 3>
second type de conductivité et positionnée de manière à s'étendre dans ladite couche semi-conductrice entre une paire adjacente de colonnes semi- conductrices correspondantes, et sous le fond d'au moins une tranche, définissant de la sorte au moins une structure de grille inactive. Chaque colonne semiconductrice peut être d'un second type de conductivité opposé au premier type de conductivité. Ladite au moins une région de puits profond peut être positionnée de telle sorte qu'au moins une tranche ne comprenne pas de région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active. Ladite au moins une région de puits profond réduit de façon considérable la formation d'un champ électrique intense dans le fond des structures de grille actives et réduit par là-même l'injection de porteur chargé dans les couches d'oxyde de la grille.
Le dispositif peut comprendre une pluralité de régions de puits profond disposées de manière à définir des structures de grille actives et inactives alternées. Chaque colonne semi-conductrice comprend une partie supérieure du premier type de conductivité, et au moins une structure de grille inactive peut être connectée à la partie supérieure de chaque colonne semi-conductrice. Au moins une structure de grille inactive et au moins un structure de grille active peuvent être connectées ensemble.
Chaque structure de grille peut comprendre une couche d'oxyde sur la grille, adjacente à la tranche, ainsi qu'une couche conductrice, telle qu'une couche de polysilicone, adjacente à la couche d'oxyde. En outre, un substrat semi-conducteur peut être incorporé de manière adjacente à la couche semiconductrice, sur un côté de celle-ci, opposé aux colonnes semi-conductrices. Le substrat semi-conducteur peut comprendre du silicium et peut même être plus fortement dopé que la couche semi-conductrice. Le substrat semi-conducteur peut être du premier type de conductivité, de manière à définir par-là même un transistor à effet de champ à semi-conducteur à oxyde métallique, ou d'un second type de conductivité, de manière à définir par-là même un transistor bipolaire isolé à grille, par exemple. Le premier type de conductivité peut
<Desc/Clms Page number 4>
correspondre au type N et le second type de conductivité peut correspondre au type P par exemple.
Un procédé de fabrication d'un dispositif à circuit intégré selon la présente invention comprenant les étapes suivantes qui consistent à : (i) former une pluralité de colonnes semi-conductrices espacées les unes par rapport aux autres, adjacentes à une couche semi-conductrice d'un premier type de conductivité, qui s'étendent vers l'extérieur à partir de la couche semi-conductrice et qui définissent des tranches entre elles ; (ii) former une structure de grille respective dans chaque tranche ; et (iii) former au moins une région de puits profond du second type de conductivité, qui s'étend dans la couche semi-conductrice entre une paire adjacente de colonnes semi-conductrices correspondantes et sous le fond d'au moins une tranche, de manière à définir par-là même au moins une structure de grille inactive. Ladite au moins une région de puits profond peut être positionnée de telle sorte qu'au moins une tranche ne comprenne pas de région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active. En outre, chaque colonne semi-conductrice peut être d'un second type de conductivité opposé au premier type de conductivité.
La figure 1 est une vue en coupe d'un dispositif MOSFET selon la présente invention comprenant une région de puits profond.
La figure 2 est une vue en coupe d'un dispositif MOS à grille de l'art antérieur similaire, illustrant la formation d'un champ électrique intense dans le fond d'une tranche.
La figure 3 est une vue en coupe d'un dispositif MOS à grille similaire selon la présente invention comprenant une région de puits profond étendue.
Les figures 4 à 7 sont des vues en coupe schématiques illustrant la formation de la région de puits profond selon la présente invention.
La figure 8 est une vue en coupe d'un dispositif IGBT selon un autre mode de réalisation de la présente invention.
La présente invention va maintenant être décrite plus en détails, en faisant référence aux dessins annexés qui représentent des modes de réalisation préférés de l'invention. Cette invention peut toutefois être réalisée sous bien d'autres
<Desc/Clms Page number 5>
modes différents et ne doit pas être considérée comme se limitant aux modes de réalisation décrits dans le présent document. Ces modes de réalisation sont plutôt fournis afin de constituer une documentation aussi exhaustive et complète que possible afin de faire parfaitement comprendre le champ d'application de l'invention aux professionnels du métier. Tout au long de ce document, les mêmes numéros de référence se rapportent toujours aux mêmes éléments et les numéros de référence utilisés sur le premier mode de réalisation sont repris pour indiquer les éléments similaires dans les autres modes de réalisation. Sur les dessins, les dimensions des couches et des régions sont exagérées pour faciliter la compréhension.
Si l'on se réfère maintenant au diagramme schématique principal de la figure 1, un dispositif MOSFET 20 selon un mode de réalisation de la présente invention est tout d'abord décrit. Le dispositif 20 est un dispositif à puits N qui comprend un substrat semi-conducteur de type N 21, une couche semiconductrice de type N 22 et des colonnes semi-conductrices espacées les unes par rapport aux autres, qui s'étendent vers l'extérieur à partir de la couche semiconductrice et définissent des tranches 24 entre elles. Les tranches 24 sont visibles sur les figures 5 à 7. Le substrat semi-conducteur 21 est adjacent à une couche de drain en métal 55, et la couche semi-conductrice 22, le substrat semiconducteur 21 et la couche de drain en métal 55 forment une région de drain 30.
Le substrat semi-conducteur 21 est de préférence plus fortement dopé que la couche semi-conductrice 22. Par exemple, le substrat semi-conducteur 21 peut avoir une concentration de dopant de 5 x 1018 environ à 4 x 1013 cm-3 environ et une résistance de 0,002 à 0,01 Q. cm environ, alors que la couche semiconductrice 22 peut avoir une concentration de dopant de 5 x 1014 environ à 8 x 1016 cm environ et une résistance de 0,1 à 10 Q. cm environ. Le substrat semiconducteur 21 et la couche semi-conductrice 22 peuvent être tous les deux en silicium par exemple, et la couche semi-conductrice peut augmenter de manière épitaxiale.
Chaque colonne semi-conductrice 23 comprend une partie de corps 25 (qui est de type P pour un dispositif à puits N) dopée dans la couche semi-
<Desc/Clms Page number 6>
conductrice 22, comme décrit plus en détails ci-dessous, ainsi qu'une partie supérieure comprenant une région de source 26 et une partie de contact de corps 27. Les parties de corps 25 peuvent avoir une concentration de dopant de 1 x 1016 environ à 1 x 1018 cm-3 environ par exemple. La région de source 26 est de type N pour un dispositif à puits N et elle est, de préférence, plus fortement dopée que la couche semi-conductrice 22. Par exemple, la région de source peut avoir une concentration de dopant de 1 x 1018 environ à 1 x 102 cm environ. La partie de contact de corps 27 est de type P pour un dispositif à puits N et elle est, de préférence, plus fortement dopée que la partie de corps 25 par exemple avec une concentration de dopant de 1 x 1018 environ à 1 x 1020 cm-3 environ par exemple.
Une structure MOS respective à grille 57 est formée dans chaque tranche 24 et comprend une couche d'oxyde sur la grille 28 adjacente à la tranche, et une couche conductrice 29 adjacente à la couche d'oxyde sur la grille. La couche conductrice 29 peut être constituée d'un polysilicone par exemple qui est de type N pour le dispositif à puits N 20 et peut avoir une concentration de dopant de 1 x 1018 environ à 1 x 1021 cm-3 environ par exemple. Une couche de source en métal 50 peut être formée par-dessus les structures de grille, les régions de source 26 et les parties de contact de corps 27.
Le dispositif 20 comprend également des régions de puits profond 35 qui sont du type P pour un dispositif à puits N. Chaque région de puits profond 35 est positionnée de manière à s'étendre dans la couche semi-conductrice 21 entre une paire adjacente de colonnes semi-conductrices 23 et sous le fond d'une tranche correspondante 24 de manière à définir par-là même une structure de grille inactive 57b. Les régions de puits profond 35 sont également espacées de telle sorte qu'au moins une tranche ne comprenne pas une région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active 57a. La région de puits profond 35 a de préférence une concentration de dopant comparable à celle de la partie de corps 25 indiquée ci-dessus (c'est à dire de 1 x 1016 environ à 1 x 1018 cm-3 environ). En outre, les parties de contact de corps 27 sont adjacentes aux structures de grille inactives 57b et les régions de source 26 sont adjacentes aux structures de grille actives 57a.
<Desc/Clms Page number 7>
Les structures de grille inactives 57b peuvent être, soit connectées aux régions de source 26 par un connecteur 56, comme représenté sur la figure 1, soit connectées ensemble avec les structures de grille actives 57a par un connecteur 56, comme représenté sur l'autre mode de réalisation de la figure 8, qui va être étudié en détails ci-dessous. Dans un cas comme dans l'autre, les caractéristiques de résistance accrues à la panne dont le dispositif 20 est pourvu selon la présente invention (qui vont être étudiées en détails ci-dessous) ne sont pas perdues puisque, durant une phase de blocage, les couches conductrices 29a ont le même potentiel que les régions de source 26. Même dans ce cas, dans certaines applications, il peut être souhaitable de connecter les structures de grille inactives 57b à la région de source 26 dans la mesure où aucune augmentation de la tension d'entrée ou entre le puits et la grille du dispositif ne se produit sensiblement, comme cela peut être apprécié par les hommes de métier.
Pour une meilleure compréhension des avantages de la présente
Figure img00070001

invention, on va maintenant comparer le dispositif MOS à grille et à tranche 40 similaire de l'art antérieur représenté sur la figure 2, au dispositif MOS à grille et à tranche 20 similaire de la présente invention représenté sur la figure 3. Le dispositif de l'art antérieur 40 comprend des structures de grille comprenant une couche d'oxyde 48 et une couche conductrice 49 formées à l'intérieur de tranches respectives dans la couche semi-conductrice 42 et une partie de corps adjacente 45. La partie de corps adjacente 45 est pourvue d'une région de source 46 formée dans une partie supérieure de celle-ci. On peut voir que la jonction 41 entre la partie de corps 45 et la couche semi-conductrice 42 ne s'étend pas au-dessous des tranches.
Comme les hommes de métier sont à même de l'apprécier, un champ électrique intense 47 peut se former dans le fond des tranches à l'endroit où les couches d'oxyde de la grille 48 rencontrent la couche semi-conductrice 42, lorsqu'une tension de blocage est appliquée au dispositif 40. Ce champ électrique intense 47 entraîne une injection d'un porteur chargé qui peut rompre la couche d'oxyde 48 qui, à son tour, perd de ses performances et peut, en fin de course, entraîner une détérioration irrémédiable de la couche d'oxyde.
<Desc/Clms Page number 8>
Selon la présente invention, la région de puits profond 35 représentée sur la figure 3 réduit la formation d'un champ électrique intense dans le fond des tranches qui ont les structures de grille actives 57a. C'est à dire que la région de puits profond 35 forme une jonction 56 entre la région de puits profond et la couche semi-conductrice 22. La région de puits profond 35 protège le fond de la couche d'oxyde sur la grille 28a et entraîne une baisse du potentiel de la couche des deux côtés de la jonction 56. La réduction du champ électrique réduit en conséquence l'injection d'un porteur chargé au niveau des couches d'oxyde de la grille 28a et minimise par-là même la rupture consécutive au vieillissement du à un porteur chargé. En outre, les caractéristiques de résistance accrues à la panne sont également réalisées. Par conséquent, la couche semi-conductrice 22 peut être plus fortement dopée que dans les dispositifs de l'art antérieur. Ceci procure une résistance considérablement inférieure au courant qui circule à travers la région de drain 30, ce qui, à son tour, réduit la résistance de passage sans tension du dispositif et améliore l'efficacité du dispositif, comme les hommes de métier sont à même de l'apprécier.
Les régions de puits profond 35 peuvent être espacées les unes par rapport aux autres de manière à définir des structures de grille actives et inactives alternées, comme représenté sur la figure 1. Bien entendu, les régions de puits profond 35 peuvent aussi être espacées les unes par rapport aux autres de manière à définir toutes les troisièmes, quatrièmes, etc. structures de grille (ou même des structures de grille intermédiaires) comme des structures de grille inactives 57b, comme les hommes de métier sont à même de l'apprécier.
Si l'on se réfère maintenant aux figures 4 à 7, un procédé de fabrication d'un dispositif à circuit intégré comprenant des régions de puits profond 35 selon la présente invention, va maintenant être décrit. La couche semi-conductrice 22 est augmentée de manière épitaxiale, par exemple, de façon adjacente au substrat semi-conducteur 21, comme représenté sur la figure 4. Une partie supérieure de la couche semi-conductrice 22 est alors dopée avec un dopant de type P (par implantation, par exemple), tel que du bore par exemple, pour former une région de puits P 37 à cet endroit. L'implant dopant de type P peut être compris entre 1
<Desc/Clms Page number 9>
Figure img00090001

x 1012 environ et 5 x 1014 cm-2 environ par exemple. Un masque 37 peut alors être déposé sur une surface supérieure de la région de puits P 37, comme représenté sur la figure 5, de telle sorte que les tranches 24 puissent être taillées. Les tranches 24 définissent les parties de corps 25 dans la région de puits P 37 qui s'étendent vers l'extérieur à partir de la couche semi-conductrice 22. Une couche d'oxyde sacrificielle (non représentée) peut alors être formée en option dans les tranches 24.
Un masque de puits profond 39 peut alors être déposé par-dessus les tranches 24 dans lesquelles les structures de grille actives sont formées de telle sorte qu'un implant de puits profond puisse être réalisé dans les tranches restantes, comme représenté sur la figure 6. L'implant de puits profond peut être identique à l'implant utilisé pour former la région de puits P 37 par exemple. Les masques 38,39 et la couche d'oxyde sacrificielle (le cas échéant) peuvent alors être déposés, comme représenté sur la figure 7. Lorsque de la chaleur est appliquée durant la formation des couches d'oxyde de la grille 28, les implants de puits profonds dans le fond des tranches 24 se diffusent dans la couche semiconductrice 22 pour s'étendre entre les paires adjacentes de parties de corps correspondantes 25 pour former les régions de puits profond 35.
On appréciera que les étapes décrites ci-dessus puissent être accomplies en utilisant des procédés conventionnels connus des hommes de métier ; elles ne seront donc pas décrites plus en détails ici. En outre, les structures de grille actives et inactives du dispositif MOS, les régions de source 26, les parties de contact de corps 27, et les couches en métal 50 et 55 peuvent également être formées en utilisant des procédés conventionnels connus des hommes de métier. Comme spécifié ci-dessus, les structures de grille inactives 57b peuvent être, soit connectées aux régions de source 26, soit connectées aux structures de grille actives 57a durant la formation susmentionnée.
Bien que le mode de réalisation ci-dessus illustre un dispositif à puits N, les hommes de métier apprécieront que d'autres configurations, telles que des dispositifs à puits P, puissent également être réalisées selon la présente invention.
<Desc/Clms Page number 10>
En outre, l'invention peut être utilisée avec des dispositifs autres que le mode de réalisation décrit ci-dessus, tels que des transistors bipolaires isolés à grille (des IGBT) ou des thyristors à commande MOS (MCT) par exemple. Un dispositif IGBT 20'pourvu d'un substrat P+ 21'est représenté sur la figure 8. Les autres éléments représentés sur la figure 8 sont similaires à ceux qui ont été étudiés ci-dessus en faisant référence à la figure 1 et ne seront donc pas étudiés plus en détails ici.
De plus, les concentrations de dopant indiquées ci-dessus pour les différentes couches et régions selon la présente invention sont fournies à titre d'exemple uniquement, et les hommes de métier comprendront que des concentrations différentes de dopant peuvent être utilisées sans sortir du cadre de la présente invention.
De nombreuses modifications et d'autres modes de réalisation de l'invention viendront à l'esprit des hommes de métier, qui peuvent prendre en compte les caractéristiques décrites ci-dessus en association avec les dessins annexés. Par conséquent, on comprendra aisément que l'invention ne se limite pas aux modes de réalisation spécifiques proposés ici, et que d'autres modifications et d'autres modes de réalisation sont prévus pour être inclus dans le champ d'application des revendications annexées.

Claims (55)

  1. Figure img00110001
    Revendications 1.-Dispositif à circuit intégré comprenant : une couche semi-conductrice (22 ; 22') d'un premier type de conductivité ; une pluralité de colonnes semi-conductrices (23 ; 23') espacées les unes par rapport aux autres, qui s'étendent vers l'extérieur à partir de ladite couche semi-conductrice et qui définissent des tranches (24) entre elles, chaque colonne semi-conductrice étant d'un second type de conductivité, opposé au premier type de conductivité ; une structure de grille respective (57) dans chaque tranche ; et au moins une région de puits profond (35 ; 35'), du second type de conductivité, et positionnée de manière à s'étendre dans ladite couche semiconductrice entre une paire adjacente de colonnes semi-conductrices correspondantes et sous le fond d'au moins une tranche de manière à définir par-là même au moins une structure de grille inactive (57b ; 57b'), ladite au moins une région de puits profond étant positionnée de telle sorte qu'au moins une tranche ne comprenne pas une région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active (57a ; 57a').
  2. 2. -Dispositif selon la revendication 1, dans lequel ladite au moins une région de puits profond (35 ; 35') comprend une pluralité de régions de puits profond disposées de manière à définir des structures de grille actives et inactives alternées.
  3. 3. -Dispositif selon la revendication 1, dans lequel ladite au moins une région de puits profond (35 ; 35') a une concentration de dopant comprise entre 1 x1016 environ et 1 x 1018 cm-3 environ.
    <Desc/Clms Page number 12>
  4. 4.-Dispositif selon la revendication 1, dans lequel chaque colonne semi-conductrice (23 ; 23') comprend une partie supérieure du premier type de conductivité.
  5. 5. -Dispositif selon la revendication 1, dans lequel ladite au moins une structure de grille inactive (57 ; 57') est connectée à la partie supérieure de chaque colonne semi-conductrice (23 ; 23').
  6. 6. -Dispositif selon la revendication 1, dans lequel ladite au moins une structure de grille inactive (57b ; 57b') et ladite au moins une structure de grille active (57a ; 57a') sont connectées ensemble.
  7. 7. -Dispositif selon la revendication 1, dans lequel chaque structure de grille (57) comprend une couche d'oxyde (28) sur la grille, adjacente à ladite tranche (24), et une couche conductrice (29) adjacente à ladite couche d'oxyde (28) sur la grille.
  8. 8. -Dispositif selon la revendication 7, dans lequel ladite couche conductrice (29) contient du polysilicone.
  9. 9. -Dispositif selon la revendication 1, comprenant en outre un substrat semi-conducteur (21 ; 21') adjacent à ladite couche semiconductrice (22 ; 22') sur un côté de celle-ci opposé aux dites colonnes semi-conductrices (23 ; 23').
  10. 10. -Dispositif selon la revendication 9, dans lequel ledit substrat semi-conducteur (21 ; 21') contient du silicium.
  11. 11.-Dispositif selon la revendication 9, dans lequel ledit substrat
    Figure img00120001
    semi-conducteur (21 ; 21') est plus fortement dopé que ladite couche semiconductrice (22 ; 22').
    <Desc/Clms Page number 13>
    Figure img00130001
  12. 12.-Dispositif selon la revendication 9, dans lequel ledit substrat semi-conducteur (21 ; 21') est du premier type de conductivité, de manière 1 à définir par-là même un transistor à effet de champ à semi-conducteur à oxyde métallique.
  13. 13. -Dispositif selon la revendication 9, dans lequel ledit substrat semi-conducteur (21 ; 21') est du second type de conductivité, de manière à définir par-là même un transistor bipolaire isolé à grille.
  14. 14. -Dispositif selon la revendication 1, dans lequel le premier type de conductivité correspond au type N et le second type de conductivité correspond au type P.
  15. 15. -Dispositif à circuit intégré MOS à grille comprenant : un substrat semi-conducteur (21 ; 21') ; une couche semi-conductrice (22 ; 22') d'un premier type de conductivité sur ledit substrat semi-conducteur ; une pluralité de colonnes semi-conductrices (23 ; 23') espacées les unes par rapport aux autres, qui s'étendent vers l'extérieur à partir de ladite couche semi-conductrice, et définissent des tranches (24) entre elles, chaque colonne semi-conductrice (23 ; 23') étant d'un second type de conductivité opposé au premier type de conductivité ; une structure de grille MOS (57) respective dans chaque tranche comprenant une couche d'oxyde (28) sur la grille, adjacente à ladite tranche et une couche conductrice (29) adjacente à ladite couche d'oxyde sur la grille ; une pluralité de régions de puits profond (35 ; 35') du second type de conductivité, chaque région de puits profond étant disposée de manière à s'étendre dans ladite couche semi-conductrice (22 ; 22') entre une paire adjacente de colonnes semi-conductrices et sous le fond d'une tranche
    <Desc/Clms Page number 14>
    correspondante de manière à définir par-là même une structure de grille inactive (57b ; 57b'), lesdites régions de puits profond étant espacées les unes par rapport aux autres de manière à définir des structures de grille actives (57a ; 57a') entre elles.
  16. 16. -Dispositif selon la revendication 15, dans lequel chaque région de puits profond (35 ; 35') a une concentration de 1 x 1016 environ à 1 x 1018 cm 3 environ.
  17. 17. -Dispositif selon la revendication 15, dans lequel ladite pluralité de régions de puits profond (35 ; 35') sont espacées les unes par rapport aux autres de manière à définir des structures de grille actives et inactives alternées.
  18. 18. -Dispositif selon la revendication 15, dans lequel chaque colonne semi-conductrice (23 ; 23') comprend une partie supérieure du premier type de conductivité.
  19. 19. -Dispositif selon la revendication 18, dans lequel ladite au moins une structure de grille inactive (57b ; 57b') est connectée à la partie supérieure de chaque colonne semi-conductrice (23 ; 23').
  20. 20. -Dispositif selon la revendication 15, dans lequel ladite structure de grille inactive (57b ; 57b') et ladite structure de grille active (57a ; 57a') sont connectées ensemble.
  21. 21. -Dispositif selon la revendication 15, dans lequel ladite couche conductrice (29) contient du polysilicone.
  22. 22. -Dispositif selon la revendication 15, dans lequel ledit substrat semi-conducteur (21 ; 21') contient du silicium.
    <Desc/Clms Page number 15>
  23. 23.-Dispositif selon la revendication 15, dans lequel ledit substrat semi-conducteur (21 ; 21') est du premier type de conductivité, de manière à définir par-là même un transistor à effet de champ à semi-conducteur à oxyde métallique.
  24. 24. -Dispositif selon la revendication 23, dans lequel ledit substrat semi-conducteur (21 ; 21') est du second type de conductivité, de manière à définir par-là même un transistor bipolaire isolé à grille.
  25. 25. -Dispositif selon la revendication 15, dans lequel ledit substrat semi-conducteur (21 ; 21') est plus fortement dopé que ladite couche semiconductrice (22 ; 22').
  26. 26. -Dispositif selon la revendication 15, dans lequel le premier type de conductivité correspond au type N et le second type de conductivité correspond au type P.
  27. 27. -Procédé de fabrication d'un dispositif à circuit intégré comprenant les étapes suivantes qui consistent à : former une pluralité de colonnes semi-conductrices (23 ; 23') espacées les unes par rapport aux autres, adjacentes à une couche semi-conductrice (22 ; 22') d'un premier type de conductivité, qui s'étendent vers l'extérieur à partir de ladite couche semi-conductrice (22 ; 22') et définissent des tranches (24) entre elles, chaque colonne semi-conductrice (23 ; 23') étant d'un second type de conductivité opposé au premier type de conductivité ; former une structure de grille (57) respective dans chaque tranche ; et former au moins une région de puits profond (35 ; 35') du second type de conductivité, qui s'étende dans ladite couche semi-conductrice entre une paire adjacente de colonnes semi-conductrices correspondantes et sous le fond d'au moins une tranche de manière à définir par-là même au
    <Desc/Clms Page number 16>
    moins une structure de grille inactive (57b ; 57b'), ladite au moins une région de puits profond étant positionnée de telle sorte qu'au moins une tranche ne comprenne pas une région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active (57a ; 57a').
  28. 28. -Procédé selon la revendication 27, dans lequel la formation de ladite au moins une région de puits profond (35 ; 35') comprend l'implantation d'un dopant dans le fond de ladite au moins une tranche (24), et la diffusion du dopant de manière à former ladite au moins une région de puits profond.
  29. 29. -Procédé selon la revendication 28, comprenant en outre la formation d'un masque (39) adjacent à ladite au moins une tranche (24), définissant ladite au moins une structure de grille active (57a ; 57a') avant d'implanter et d'enlever le masque après diffusion.
  30. 30. -Procédé selon la revendication 28, dans lequel l'implantation comprend l'implantation d'un dopant tel que du bore.
  31. 31. -Procédé selon la revendication 28, dans lequel l'implantation comprend l'implantation du dopant dans une fourchette comprise entre 1 x 1012 environ et 1 x 10 cm environ.
  32. 32. -Procédé selon la revendication 27, dans lequel la formation de ladite au moins une région de puits profond (35 ; 35') comprend la formation d'une pluralité de régions de puits profond disposées de manière à définir des structures de grille actives et inactives alternées.
  33. 33. -Procédé selon la revendication 27, dans lequel la formation d'une pluralité de colonnes semi-conductrices (23 ; 23') comprend les étapes suivantes qui consistent à :
    <Desc/Clms Page number 17>
    doper une surface d'une couche semi-conductrice (22 ; 22') avec un dopant du premier type de conductivité de manière à définir une région de puits ; tailler la pluralité de tranches (24) dans la région de puits de manière à former par-là même la pluralité de colonnes semi-conductrices.
  34. 34. -Procédé selon la revendication 27, dans lequel la formation de la structure de grille (57) comprend la connexion de ladite au moins une structure de grille inactive (57b ; 57b') à la partie supérieure de chaque colonne semi-conductrice (23 ; 23').
  35. 35. -Procédé selon la revendication 27, dans lequel la formation des structures de grille (57) comprend la connexion de ladite au moins une structure de grille inactive (57b ; 57b') à ladite au moins une structure de grille active (57a ; 57a').
  36. 36. -Procédé selon la revendication 27, dans lequel la formation des structures de grille (57) comprend la formation d'un couche d'oxyde (28) sur la grille, adjacente à chaque tranche (24), et la formation d'une couche conductrice (29) adjacente à chaque couche d'oxyde sur la grille.
  37. 37. -Procédé selon la revendication 36, dans lequel la formation de la couche conductrice (29) comprend la formation d'un couche conductrice en polysilicone.
  38. 38. -Procédé selon la revendication 27, comprenant en outre la formation de la couche semi-conductrice (22 ; 22') adjacente à un substrat semi-conducteur (21 ; 21') du premier type de conductivité de manière à définir par-là même un transistor à effet de champ à semi-conducteur à oxyde métallique.
    <Desc/Clms Page number 18>
  39. 39.-Procédé selon la revendication 27, comprenant en outre la formation de la couche semi-conductrice (22 ; 22') adjacente à un substrat semi-conducteur (21 ; 21') du second type de conductivité, de manière à définir par-là même un transistor bipolaire isolé à grille.
  40. 40. -Procédé selon la revendication 38, dans lequel la formation de la couche semi-conductrice (22 ; 22') comprend l'augmentation de manière épitaxiale de la couche de silicium.
  41. 41. -Procédé selon la revendication 27, dans lequel le premier type de conductivité correspond au type N et le second type de conductivité correspond au type P.
  42. 42. -Procédé de fabrication d'un dispositif à circuit intégré MOS à grille comprenant les étapes suivantes qui consistent à : former une couche semi-conductrice (22 ; 22') d'un premier type de conductivité adjacente à un substrat semi-conducteur (21 ; 21') ; former une pluralité de colonnes semi-conductrices (23 ; 23') espacées les unes par rapport aux autres, adjacentes à un côté de la couche semiconductrice (22 ; 22') opposé au substrat semi-conducteur, qui s'étendent vers l'extérieur à partir de ladite couche semi-conductrice et définissent des tranches (24) entre elles, chaque colonne semi-conductrice (23 ; 23') étant d'un second type de conductivité opposé au premier type de conductivité ; former une structure MOS respective à grille (57) dans chaque tranche comprenant une couche d'oxyde (28) sur la grille, adjacente à chaque tranche, et une couche conductrice (29) adjacente à chaque couche d'oxyde sur la grille ; et former au moins une région de puits profond (35 ; 35') du second type de conductivité, qui s'étende dans ladite couche semi-conductrice entre une paire adjacente de colonnes semi-conductrices correspondantes et sous le fond d'au moins une tranche de manière à définir par-là même au
    <Desc/Clms Page number 19>
    moins une structure de grille inactive, ladite au moins une région de puits profond étant positionnée de telle sorte qu'au moins une tranche ne comprenne pas une région de puits profond en dessous d'elle, de manière à définir au moins une structure de grille active (57a ; 57a').
  43. 43. -Procédé selon la revendication 42, dans lequel la formation de ladite au moins une région de puits profond (35 ; 35') comprend l'implantation d'un dopant dans le fond de ladite au moins une tranche (24), et la diffusion du dopant de manière à former ladite au moins une région de puits profond.
    définissant ladite au moins une structure de grille active (57a ; 57a') avant d'implanter et d'enlever le masque après diffusion.
    Figure img00190001
  44. 44. -Procédé selon la revendication 43, comprenant en outre la formation d'un masque (39) adjacent à ladite au moins une tranche,
  45. 45. -Procédé selon la revendication 43, dans lequel l'implantation comprend l'implantation d'un dopant tel que du bore.
  46. 46. -Procédé selon la revendication 43, dans lequel l'implantation comprend l'implantation du dopant dans une fourchette comprise entre 1 x 1012 environ et 1 x 10"cm'environ.
  47. 47. -Procédé selon la revendication 42, dans lequel la formation de ladite au moins une région de puits profond (35 ; 35') comprend la formation d'une pluralité de régions de puits profond disposées de manière à définir des structures de grille actives et inactives alternées.
  48. 48. -Procédé selon la revendication 42, dans lequel la formation de la pluralité de colonnes semi-conductrices (23 ; 23') comprend les étapes suivantes qui consistent à :
    <Desc/Clms Page number 20>
    doper une surface de la couche semi-conductrice (22 ; 22') avec un dopant du second type de conductivité de manière à définir une région de puits ; tailler la pluralité de tranches (24) dans la région de puits de manière à former par-là même la pluralité de colonnes semi-conductrices.
  49. 49. -Procédé selon la revendication 42, dans lequel la formation des structures de grille (57) comprend la connexion de ladite au moins une structure de grille inactive (57b ; 57b') à la partie supérieure de chaque colonne semi-conductrice (23 ; 23').
  50. 50. -Procédé selon la revendication 42, dans lequel la formation des structures de grille (57) comprend la connexion de ladite au moins une structure de grille inactive (57b ; 57b') à ladite au moins une structure de grille active (57a ; 57a').
  51. 51. -Procédé selon la revendication 42, dans lequel la formation de la couche conductrice (29) comprend la formation d'un couche conductrice en polysilicone.
  52. 52. -Procédé selon la revendication 42, dans lequel le substrat semi- conducteur (21 ; 21') comprend du silicium, et dans lequel la formation de la couche semi-conductrice (22 ; 22') comprend l'augmentation de manière épitaxiale d'une couche de silicium sur le substrat en silicium.
  53. 53. -Procédé selon la revendication 42, dans lequel le substrat semi- conducteur (21 ; 21') est du premier type de conductivité, de manière à définir par-là même un transistor à effet de champ à semi-conducteur à oxyde métallique.
    <Desc/Clms Page number 21>
  54. 54.-Procédé selon la revendication 42, dans lequel le substrat semiconducteur (21 ; 21') est du second type de conductivité, de manière à définir par-là même un transistor bipolaire isolé à grille.
  55. 55. -Procédé selon la revendication 42, dans lequel le premier type de conductivité correspond au type N et le second type de conductivité correspond au type P.
FR0112053A 2000-09-19 2001-09-18 Dispositif a circuit integre comprenant une region de puits profond et des procedes connexes Withdrawn FR2814282A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/664,024 US6534828B1 (en) 2000-09-19 2000-09-19 Integrated circuit device including a deep well region and associated methods

Publications (1)

Publication Number Publication Date
FR2814282A1 true FR2814282A1 (fr) 2002-03-22

Family

ID=24664196

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0112053A Withdrawn FR2814282A1 (fr) 2000-09-19 2001-09-18 Dispositif a circuit integre comprenant une region de puits profond et des procedes connexes

Country Status (7)

Country Link
US (1) US6534828B1 (fr)
JP (1) JP2002164542A (fr)
DE (1) DE10145045A1 (fr)
FR (1) FR2814282A1 (fr)
IT (1) ITMI20011952A1 (fr)
NL (1) NL1018956C2 (fr)
TW (1) TW538533B (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543146B (en) * 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
JP3971327B2 (ja) 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
US7279743B2 (en) * 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
TWI222685B (en) * 2003-12-18 2004-10-21 Episil Technologies Inc Metal oxide semiconductor device and fabricating method thereof
GB0403934D0 (en) * 2004-02-21 2004-03-24 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
US7262111B1 (en) * 2004-09-07 2007-08-28 National Semiconductor Corporation Method for providing a deep connection to a substrate or buried layer in a semiconductor device
GB0419867D0 (en) * 2004-09-08 2004-10-13 Koninkl Philips Electronics Nv Semiconductor devices and methods of manufacture thereof
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
KR100552827B1 (ko) * 2004-12-22 2006-02-21 동부아남반도체 주식회사 깊은 웰과 게이트 산화막을 동시에 형성하는 고전압반도체 소자의 제조 방법
JP5047805B2 (ja) * 2005-11-22 2012-10-10 新電元工業株式会社 トレンチゲートパワー半導体装置
EP2248159A4 (fr) 2008-02-14 2011-07-13 Maxpower Semiconductor Inc Structures de dispositifs à semi-conducteurs et procédés s'y rapportant
US8704295B1 (en) 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
DE69631995T2 (de) 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
JP2988871B2 (ja) * 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
GB2314206A (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
JP3904648B2 (ja) * 1997-01-31 2007-04-11 株式会社ルネサステクノロジ 半導体装置
US6096608A (en) * 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics

Also Published As

Publication number Publication date
DE10145045A1 (de) 2002-08-01
ITMI20011952A0 (it) 2001-09-18
US6534828B1 (en) 2003-03-18
JP2002164542A (ja) 2002-06-07
ITMI20011952A1 (it) 2003-03-18
NL1018956C2 (nl) 2004-11-30
TW538533B (en) 2003-06-21
NL1018956A1 (nl) 2002-03-21

Similar Documents

Publication Publication Date Title
US7041560B2 (en) Method of manufacturing a superjunction device with conventional terminations
US5689128A (en) High density trenched DMOS transistor
FR2814282A1 (fr) Dispositif a circuit integre comprenant une region de puits profond et des procedes connexes
JP3652322B2 (ja) 縦型ｍｏｓｆｅｔとその製造方法
US11081598B2 (en) Trench MOS Schottky diode
FR2559958A1 (fr) Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication
JP4746927B2 (ja) 半導体装置の製造方法
FR2639762A1 (fr) Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
KR20040053338A (ko) 다결정 실리콘 소스 접점 구조를 가진 트렌치ｍｏｓｆｅｔ 디바이스
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
JP2010500765A (ja) Ｓｏｉ又はバルクシリコンの何れか内の内蔵バックゲートを有するｊｆｅｔ
TW200818493A (en) Oxide isolated metal silicon-gate JFET
EP1681725A1 (fr) Composant unipolaire vertical à faible courant de fuite
EP0022388B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ du type DMOS à fonctionnement vertical
US20030222290A1 (en) Power device having reduced reverse bias leakage current
EP1755169A1 (fr) Dispositif semi-conducteur
US20210043765A1 (en) Silicon carbide semiconductor device and manufacturing method of same
US6515330B1 (en) Power device having vertical current path with enhanced pinch-off for current limiting
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
FR2756664A1 (fr) Procede de fabrication d&#39;un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
CN111406323B (zh) 宽带隙半导体装置
CN105895699B (zh) 半导体器件和用于形成半导体器件的方法
FR3078198A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
FR2764112A1 (fr) Mur d&#39;isolement entre composants de puissance

Legal Events

Date Code Title Description
ST Notification of lapse