TW535478B - High density printed circuit board - Google Patents

High density printed circuit board Download PDF

Info

Publication number
TW535478B
TW535478B TW088118282A TW88118282A TW535478B TW 535478 B TW535478 B TW 535478B TW 088118282 A TW088118282 A TW 088118282A TW 88118282 A TW88118282 A TW 88118282A TW 535478 B TW535478 B TW 535478B
Authority
TW
Taiwan
Prior art keywords
group
channels
channel
signal
layer
Prior art date
Application number
TW088118282A
Other languages
English (en)
Inventor
Frank Parrish
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Application granted granted Critical
Publication of TW535478B publication Critical patent/TW535478B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Description

經濟部智慧財產局員工消費合作社印製 535478 A7 B7 五、發明說明(I ) 發明領域 本發明一般係有關用於半導體自動測試設備的多層印 刷電路板,且更特別有關將大量訊號路徑有效地傳送至高 密度封裝接觸陣列的高密度多層電路板組件。 發明背景 在半導體自動測試設備的領域中,多層印刷電路板 (PCB’s)於相當大之測試子系統及相對小之被測元件 (DUT’s)之間傳送大量訊號中扮演重要的角色。此通常被個 別歸於”測試器”的設備,從一個或更多之被測元件接收測 試資料訊號及測試控制訊號及將其產生至被測元件中。依 測試器爲”探測器”型或”封裝”型而分別測試於晶圓及封裝 元件層。 爲了於晶圓層測試元件,傳統探測型測試器通常包含 一個如電腦的測試控制器,其可產生波形以被應用至一個 或更多之被測晶圓元件。一個測試頭被放置於測試控制器 的後段,且其包含可產生非常靠近被測元件之測試訊號以 使時間滯延及訊號衰減降至最低的插針電子裝置。資料及 控制訊號從插針電子裝置被傳送經由實際聯繫晶圓上之一 個或更多被測元件的探測卡。由測試控制器產生之訊號被 饋送至可製造敏感輸出訊號的被測元件。探測卡捕捉及送 回被測元件之輸出至測試控制器以與預期輸出値組比較。 挑選自動測試設備的關鍵考量牽涉到每個被測元件部 位的成本,測試器的測試能力,及元件介面的彈性。成本 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " -------.r— --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 535478 A7 B7 五、發明說明(y) 考量可更進一步地分爲測試器的最初購買價,設備成本, 晶圓產量,及良率。晶圓產量反映每單位時間的晶圓處理 量,而良率涉及到通過測試之可接受元件數量對上元件之 原始數量。因此,可被並聯測量的被測元件愈多,則產量 愈高。此考量中之一個易改善的領域是建構可同時測試大 量如記憶體元件之被測元件陣列的探測卡。 傳統探測卡的建構通常運用可接合對應測試頭接觸器 或彈簧單高蹺的空隔接觸焊接點之外圍環狀陣列所形成的 多層印刷電路板。板中央是將複數個對應空隔外圍焊接點 放置於相對小矩形開口之周圍來形成的。接觸器及焊接點 被以電子性耦合經由圓筒形傳導通道通過卡之多層。此通 道是以事先決定之直徑及被垂直放置通過卡之一或更多層 以作爲內層通道來形成的。被形成之鎢插針陣列耦合至接 觸器,且於開口被排列於被測元件上時,向內及向下投射 至一個或更多被測元件焊接點。每個插針的長度大約爲i 英吋。 運作中,測試器之測試頭操縱探測卡之插針,以登記 於複數個被測元件接觸器上。接著探測卡被放置,使插針 可將被測元件接觸器實際契合於晶圓上。接著測試訊號被 測試器插針電子裝置產生,且被並聯用至被測元件。當被 測元件陣列完成測試時,探測卡被操縱以接合被測元件的 另一個陣列。此過程重複數次直到晶圓實際上完全被探測 爲止。 雖然上述測試器建構有益於其被預期應用,但是其遭 5 本紙張尺度適用中國國家鮮(CNS)A4規格(21G X 297公璧)"""" " ' ----^---- (請先閱讀背面之注意事項再填寫本頁) 訂---------線| 經濟部智慧財產局員工消費合作社印製 535478 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(> ) 逢幾個缺點。舉例而言,在同時測試相當大之擁有32或更 多元件之被測元件陣列的情況下,插針的使用變得累贅且 實施有些困難。再者’插針長度通常因丨專導效應、而產生非 50歐姆環境,其通常限制測試頻寬至大約60百萬赫茲或 更少。 所需且目前做到的是印刷電路板探測卡可用於測試器 以有效地經由探測卡之各種層傳送大量局頻’阻抗失配訊 號路徑以相對耦合空隔接觸焊接點至被放置於高密度封裝 探測器陣列中的對應接觸器。本發明之製造高密度探測卡 的方法可滿足這些需求。 發明槪要 本發明之製造高密度探測卡的方法提供一種傳送高頻 訊號於測試頭與被測元件陣列間之有效及節省成本的方法 。被改善的傳送可實質增加個別訊號路徑的封裝密度而γ 需額外的板層。此提供與傳統介面硬體的相容。 爲了解上述優點,本發明之一型式包含一個多層電路 板,以有效地傳送電子訊號。電路包含擁有第一基座且以 被放置於整個相對大表面區域上之一組接觸焊接點的接觸 層。接觸層也包含一組對應接觸焊接點,且被配置於高密 度封裝表面區域的互連接觸器。複數個連續層以與接觸層 呈固疋覺起關係被放置。每個連續層包含一個連續基座, 及一個被形成於連續基座上且界定複數個訊號路徑的傳導 型式。傳導通道被耦合至接觸焊接點及接合接觸器,^經 6 張尺度適用中國國家群(CNS)A4規格(21Q X 297公1^ ' ----— ----:-------- (請先閱讀背面之注音?事項再填寫本頁) 訂------------線泰
535478 A7 B7 五、發明說明(f f 由接觸層及一個或更多的複數個連續層所形成。通道與個 別訊號路徑作通訊,且包含被裝配以將沿個別連續層傳送 訊號路徑予以最適化之被挑選組的交錯通道。 在另一個型式中,本發明包含一個可用於自動測試系 統以傳送訊號於測試控制器及被測元件之平行陣列之間的 探測卡。該探測卡包含一個擁有一個磁碟狀之基座且周圍 以相當空隔接觸焊接點之圓形陣列形成之接觸層。接觸層 包含一個放置於中央之相對高密度封裝探測接觸器的矩形 陣列。複數個訊號層以與接觸層呈固定疊起關係被放置。 每個訊號層包含一個訊號基座,及一個被形成於訊號基座 上且界定複數個訊號路徑的傳導型式。傳導通道被耦合至 接觸焊接點及探測接觸器,且經由接觸層及一個或更多的 複數個訊號層所形成。通道與個別訊號路徑作通訊,且包 含被裝配以將沿個別訊號層傳送訊號路徑予以最適化之被 挑選組的交錯通道。 在另一個型式中,本發明包含一個可同時測試晶圓上 之被測元件陣列的大型平行自動測試系統。此系統包含一 個測試控制器及一個被放置於測試控制器之下端的測試頭 。一個晶圓夾具被放置於測試頭下面,以裝載擁有複數個 被測元件陣列的晶圓。此系統更進一步包含一個可傳送訊 號於測試控制器及被測元件之平行陣列之間的探測卡。探 測卡包含一個擁有一個磁碟狀之基座且周圍以相當空隔接 觸焊接點之矩形陣列形成之接觸層。接觸層也包含一個放 置於中央之相對高密度封裝探測接觸器的矩形陣列。複數 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ----.------Ί!ίιΛ^ (請先閱讀背面之注意事項再填寫本頁) 訂---------參 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 535478 A7 B7 五、發明說明(f) 個訊號層以與表面層呈固定疊起關係被放置。每個訊號層 包含一個訊號基座,及一個被形成於訊號基座上且界定複 數個訊號路徑的傳導型式。傳導通道被耦合至接觸焊接點 及探測接觸器,且經由接觸層及一個或更多的複數個訊號 層所形成。通道與個別訊號路徑作通訊,且包含被裝配以 將沿個別訊號層傳送訊號路徑予以最適化之被挑選組的交 錯通道。 在另一個型式中,本發明包含一種製造多層印刷電路 板的方法。此方法包含製造以複數個板層形成且包含經由 板層形成之第一組傳導通道之第一板組。第二板組的製造 與形成實質上是類似於第一板組,且包含被放置於對應校 準第一組傳導通道的第二組傳導通道。第二板組更進一步 包含被放置於第二組通道之鄰近陣列之傳導通道的交錯組 。本方法更進一步包含將第二板組黏在第一板組下面以耦 合通道之第一及第二組,及於傳導通道之交錯組界定第二 通道子區段時界定第一通道子區段的步驟。 本發明之其他特色與優點可從閱讀以下詳細說明與相 關附圖來了解。 圖式簡單說明 可藉由參考以下詳細說明與附圖來了解本發明: 圖1爲運用本發明之探測卡之自動測試系統的方塊圖 參 圖2爲用於圖1之測試器中之探測卡組件的放大側視 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------.I----------訂---------線 ---^ (請先閱讀背面之注意事項再填寫本頁) 535478 Α7 Β7 五、發明說明(&) 圖; 圖3爲沿圖2之線3-3之探測卡的仰視圖; (請先閱讀背面之注意事項再填寫本頁) 圖4爲圖3之接觸器陣列之不按比例的放大部份仰視 圖, 圖5爲沿圖4之線5-5的橫剖面圖; 圖6A爲沿圖5之線6A-6A的部份橫剖面圖; 圖6B爲沿圖5之線6B-6B的部份橫剖面圖; 圖7爲顯示被運用於製造根據本發明另一實施例之探 測卡的步驟流程圖; 圖8爲類似說明本發明之更進一步實施例之圖6的圖 示。 元件符號說明 12 :電腦驅動測試器 Μ :測試頭 16 :重型多重電纜 18 :通道卡 22 :垂直傳送器板 經濟部智慧財產局員工消費合作社印製 24 :探測卡組件 26 =晶圓 3〇 =探測卡 32 :頂端被附加微彈簧之探測插針介面 34 :三點平面校準器 36 :微彈簧插入器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 535478 A7 B7 五、發明說明(rj ) 38 :接觸層 40 :接觸焊接點 42 :探測接觸器 44 :訊號層 46 :訊號軌跡或路徑 48 ·接地或能重平面 49 :軌跡配對 50 :接地層 52 :傳導通道 54 :中央子區段 56、58 :額外子區段 64、66、68 ··板組 200 :微帶軌跡 204 :錐形區段 206 : 50歐姆區段 發明之詳細說明 現在參考圖1,根據本發明一個形式之通常被指定爲 10的自動測試系統包含一個電腦驅動測試器12,及一個藉 由重型多重電纜16被連接至控制器的測試頭14。測試頭 通常包含複數個承載插針電子裝置(無圖示)之通道卡18, 其必然產生測試訊號或圖形至複數個被測元件(無圖示)之 輸入插針或接觸器。垂直傳送器板22攜帶通道卡,及傳送 個別通道訊號至實際接合晶圓26且通常被指定爲24的探 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " ---------:--r --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 535478 A7 B7 五、發明說明(2) 測卡組件。 特別參考圖2,探測卡組件24包含一個多層碟狀探測 卡30(圖3-5),其在頂端被附加微彈簧之探測插針介面32 而被固定於多點校準夾具中,舉例而言,探測插針介面32 可於Livermore Ca的Formfactor公司中獲得。較佳的是校 準夾具包含一個申請中之受讓於本發明之受讓人且在此藉 參考文獻予以合倂之美國專利申請k水號〇8/947,682 ’名 爲,,自動測試設備之介面裝置”中完整揭露的三點平面校準 器34。富有彈性之微彈簧插入器36被放置於探測卡及探 測器之間。 現在參考圖3-5,探測卡30可以有效率地傳送訊號軌 跡或路徑46(圖4及5)於被挑選交錯通道組52(圖4及5)之 間。此可使需傳送訊號於自動測試系統及被測元件陣列之 間的訊號層44數量最小化。因爲探測卡的每層爲最小厚度 ,所以可消除任何保存與既存裝載支撐探測卡標準厚度之 硬體相容的額外層。 更進一步參考圖3,探測卡30的頂層包含一個以被鈾 刻或放置於現行技術水準中熟知之卡頂端之銅接觸焊接點 40之外圍圓形陣列所形成之平面玻璃纖維基座。在探測卡 底部中央形成的是接觸層38,其包含一個用來與探測插針 介面32之匹配背部(無圖示)相互連繫之個別被隔離之探測 接觸器42的方形或矩形陣列。較佳的是,探測接觸器陣列 包含一個總共2704個接觸器,但其數量及尺寸可視應用而 有所變化的52x52矩陣。接觸器以近似0.046英吋之方格 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線j 經濟部智慧財產局員工消費合作社印製 535478 A7 B7 五、發明說明(/) 被隔離。圖3中之圖例可見此探測卡建構所牽涉到的顯著 因素爲接觸器焊接點之相對空隔特性,其分別需以電子連 接至探測接觸器之高密度封裝陣列。本發明將如以下詳細 說明來實踐此於三維度之重要的電子傳送。 爲了實現接觸器焊接點40及對應探測接觸器42之間 有效的訊號路徑傳送,探測卡30運用複數個與分開傳送被 挑選之微彈簧軌跡46數量之接觸層38呈固定疊起關係而 被黏合之訊號層44(圖5)。訊號層的建構類似於接觸層, 且包含一個平面基座,其上被放置一個界定接地或能量平 面48或一個訊號路徑軌跡46的傳導型式。 更進一步參考圖5,爲了確保沿每個訊號路徑之峰値 高頻率訊號之效能,訊號層44被夾於個別接地層50之間 。此特徵化了每個訊號路徑爲如現行技術水準中熟知之可 預測及相對穩定的50歐姆傳輸線。在實際運作中,額外的 能量層(無圖示)也被包含於探測卡3〇中。較佳的是’大約 34層被用來以近似〇·25英吋的兩端厚度來建構探測卡。這 些層中,僅大約10層被用來傳送訊號。 另一個需維持適當訊號阻抗沿著每個訊號路徑的因素 牽涉到軌跡維度。現行50歐姆設計的考量要求至少近似於 0.005至0.008英吋的軌跡寬度,與至少大約0·008英吋之 軌跡間隔。再者,接地平面間的間隔較佳地設定爲近似 0.015英吋的間隔。這些要求確保了最小訊號的耦合’最小 的串音,及50歐姆的軌跡。 再次參考圖4及5,傳導通道52被形成於每層中,且 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ri I---------f (請先閱讀背面之注意事項再填寫本頁) ·11111111 | 經濟部智慧財產局員工消費合作社印製 535478 A7 B7 五、發明說明(\〇) 被安排以包含各種交錯之高度及直徑。在接觸層底部,通 道連接至每個探測接觸器42。通道將每個訊號層44之個 別型式軌跡46連接至接觸器焊接點40及探測接觸器42的 適當組。 通道結構中的重要考量是要求最多爲12比1之高度對 直徑尺寸比的維度限制,以於製造期間實現充分的內部覆 鍍。因此,當通道突穿探測卡之一個或更多層時,深度愈 深(或高度),則直徑須愈大以維持適當的尺寸比例。心中 有了此考量後,發明者已意外地發現藉由交錯層間的直徑 與高度以維持所要求的尺寸比例,任何一個層型式中的軌 跡配對49可被傳送於鄰近通道的被挑組之間。 爲符合此發現,如圖4及5之被交錯通道結構的較佳 輪廓在探測接觸器42陣列之中央子區段54中運用了相對 長(大約0.25英吋)及厚度(大約0.025英吋直徑)的通道。當 陣列從中心子區段向外膨脹時,愈來愈短且薄的通道被聚 集於額外子區段56及58中。此子區段肇因於複數個板組 64,66及68的黏合。以下將討論板組製造來達成此建構 〇 更淸楚地看圖5,藉由聚集相對大通道於陣列中央, 則較少的軌跡會被阻擋於外。在外部子區段中,由於較短 通道的高度及相對小的直徑,個別軌跡配對49(參考圖5) 可被傳送於較短及較薄通道之間,以消除其他可能導致軌 跡之額外層的情形發生。應了解的是,圖4及5並不能去 比例化且顯示了一個爲簡化目的之本發明的簡化結構。 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線一 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 535478 A7 B7 五、發明說明(|丨) 於是,如圖6A及6B所示,從板組黏合而來的本發明 之被交錯的通道架構提供了在個別板組64 ’ 66及68(圖5) 之訊號層70,,72及74(圖5)頂端上形成額外軌跡的能力 。此因針對被向後形成於訊號層頂端上之通道的直接軌跡 對通道連接80由於通道並無任何干擾而成爲可能。此爲本 發明的一項重要特色,因爲其使得額外軌跡被傳送於個別 板組之訊號層頂端上,藉以最大化這些層上的軌跡密度, 且最小化探測卡中之層的全部數量。 本發明之探測卡30的製造可藉由確保被交錯通道52 之適當製造的獨特步驟系列來實現。現在參考圖7,此過 程通常牽涉到製造複數個的多層板組,及將板組黏合以形 成探測卡。 更進一步參考圖7,不是如同習知技藝之添加連續板 層至每個最初被形成之表面層的側邊,而是任何連續層均 以”由上而下”方法被--添加。此由上而下方法開始於步 驟1〇〇之形成最初核心基座。較佳的是,核心基座包含一 種如GETEC,聚四氟乙稀或FR4的完全被烘烤物質。接著 於步驟102,微帶物質被放置於核心物質上以形成傳導層 。於步驟104,微帶因蝕刻程序被暴露以界定事先決定的 訊號路徑圖樣。於步驟106,在圖樣被形成後,半烘烤之 預先用樹脂浸泡的物質層被敷於圖樣上。於步驟1〇8,傳 導微帶物質的第二層接著被放置於預先用樹脂浸泡的物質 以形成接地面。遵循步驟102,104,106及1〇8後,於步 驟110 ’連_核心基座接著被放置於接地面上。於步驟112 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---:----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 535478 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() ,此連續動作一直重複直到所有的板組均已形成。較佳的 是,此於製造大約六個訊號層之後才發生。 一旦板組完成,於步驟114,一個或更多組的貫穿孔 道被形成通過板組層以界定通道。接著於步驟116,以傳 導物質來電鍍及塡充通道來實現電鍍及塡充操作。於步驟 118,若一個以上的板組被製造,則新板組被黏合至先前被 建構的板組。個別板組中之個別通道結構共同界定類似”角 錐體”形狀之通道的子區域。以由上而下方法黏合複數個板 組後,探測卡遂被完成。 接著,被完成的探測卡被固定於校準夾具34(圖1)內 ,以形成部的探測卡組件24。因爲校準夾具爲標準化的結 構,所以探測卡兩端的厚度必須在大約0.25英吋級的標準 厚度內。本發明保留此標準化的探測卡厚度以避免重新設 計校準夾具的需要,藉以降低整體成本。 分段安排方式的操作中,探測卡組件24藉由測試頭 14被有系統地記錄且著陸於晶圓26上之被測元件之陣列 上。對每個被測元件陣列而言,測試控制器12對插針電子 裝置發出指令,以產生125百萬赫茲至16億赫茲級的高頻 測試訊號。此被應用訊號被饋送經由探測卡30至被測元件 之輸入插針。爲反應被應用向量而產生之被測元件的輸出 訊號,被挑選接觸器所捕捉,且經由探測卡被傳送回可將 其分析的測試控制器。此分析包含於其他測試之間來比較 被捕捉波形與預期波形,以驗證被測元件的適當操作性。 一旦完成被測元件陣列的測試,探測器被移至下一個陣列 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) 訂---------線- 535478 A7 B7 五、發明說明() ,且重複前述測試序列。 現在參考圖8,本發明之第二實施例甚至更進一步藉 由修改通過鄰近通道202間之微帶軌跡結構來改善探測卡 的頻寬效能。根據第二實施例之探測卡的整體結構實際上 類似第一實施例的。然而,通過通道間之微帶軌跡是以從 50歐姆區段206變窄爲較窄之較高特殊阻抗之傳輸線的錐 形區段204所形成的。 發明者發現使微帶軌跡呈錐形會導致沿軌跡之電感線 圈的增加。此電感特性抵消了任何從被形成之通道-軌跡終 止處創造之過度電容所產生的非預期頻率反應效應。此結 果爲50歐姆區段206中之更”理想”的50歐姆傳輸線,其 以較少衰減來傳送較高頻率。 熟習本項技術人士將可了解本發明所提供的許多好處 及優點。明顯重要之處爲被交錯通道的實施可提供增加探 測接觸器陣列尺寸的能力,而不需添加額外層。因爲層數 被最小化,所以可保持與既存裝載硬體之探測卡的相容。 此轉而使得任何額外有關被改善之訊號傳送的成本降至最 低。 本發明所提供的更進一步優點牽涉到優越的頻寬效能 。探測卡的結構提供以最少衰減,將高頻訊號之傳送從 125百萬赫兹提升至250百萬赫兹級。此可藉貫際對每個 訊號路徑維持50歐姆傳輸線的特性。 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線‘ 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 535478 A8B8C8D8 正亦 修ii 明 93Γ 六、申請專利範圍 1.一種用於有效傳送電子訊號的多層電路板,該電路 板包含: 一個接觸層,其包含一個第一基座且以一組被放置於 相對大之整個表面區域的接觸焊接點所形成,及一個被排 列於高密度封裝表面區域之接合接觸器的對應組; 複數個以與該第一層呈固定疊起關係被放置的連續層 ,每個連續層包含 一個連續基座,及 一個被形成於該連續基座上且界定複數個訊號路徑的 傳導圖樣;及 傳導通路,其被耦合至該接觸焊接點及該接合接觸器 ,且經該接觸層及一個或更多之該接合接觸器而形成,以 與該個別訊號路徑通訊,該傳導通道包含被建構成使沿該 個別連續層傳送該訊號路徑最佳化之被交錯通道的被挑選 組, 其中,該被交錯通道的被挑選組是高度上被交錯, 該被交錯通道的被挑選組是直徑上被交錯, 該接合接觸器是根據最小中心對中心空隔來安置, 該被交錯通道擁有對應該接合接觸器中心對中心空隔 的個別中心對中心空隔, 該被交錯通道的被挑選組包含一個穿過該電路板中央 被放置之相對大通道的第一子區段;且 該電路板包含被朝該第一子區段向外安置之逐漸變小 通道的連續子區段。 1 本紙張尺度適^7國國家標準(CNS)A4規格(210 X 297公ϋ "一"- (請先閲讀背面之注意事項再塡寫本頁)
    535478 A8B8C8D8 六、申請專利範圍 2. 如申請專利範圍第1項之多層電路板,其中: .............」......!涔裝.…… (請先閱讀背面之注意事項再塡寫本頁) 該傳導圖樣包含以該鄰近個別逐漸變小通道間之對切 關係被傳送之多重軌跡的被挑選群組。 3. 如申請專利範圍第1項之多層電路板,其中: 該被交錯通道的被挑選組是以個別高度及直徑所形成 的;及 該個別高度對該個別直徑的個別比例不超過12 : 1。 4. 如申請專利範圍第1項之多層電路板,其中: 該傳導圖樣包含寬度被錐形化,以創造足以抵消由該 通道產生之電容效應之電感特性的被挑選軌跡。 5. —種用於自動測試系統中的探測卡,其用來傳送訊 號於測試控制器及被測元件之平行陣列之間,該探測卡包 含·· -線· 一個接觸層,其包含一個磁碟狀基座,且周圍以相對 空隔接觸焊接點之圓形陣列所形成的,及一個於中央被放 置之相對高密度封裝探測接觸器的矩形陣列; 複數個與該接觸層呈固定疊起關係被放置的訊號層, 每個訊號層包含 一個基座,及 一個傳導圖樣,其被形成於該基座上,且界定複數個 訊號路徑以傳送訊號於接觸焊接點及接合接觸器之被挑選 組之間;及 傳導通道,其被耦合至該接觸焊接點及探測接觸器, 且經該接觸層及一個或更多之訊號層而形成,以與該訊號 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 535478 A8B8C8D8 正充修補 ί 9ί 六、申請專利範圍 路徑作通訊,該傳導通道包含被裝配以使沿該個別訊號層 傳送該訊號路徑最佳化之被交錯通道的被挑選組。 6. 如申請專利範圍第5項之探測卡,其中: 該被交錯通道的被挑選組是高度上被交錯。 7. 如申請專利範圍第5項之探測卡,其中: 該被交錯通道的被挑選組是直徑被交錯。 8. 如申請專利範圍第7項之探測卡,其中: 該接合接觸器是根據最小中心對中心空隔來安置;且 該被交錯通道擁有對應該接合接觸器中心對中心空隔 的個別中心對中心空隔。 9. 如申請專利範圍第8項之探測卡,其中: 該被交錯通道的被挑選組包含一個穿過該電路板中央 被放置之相對大通道的第一子區段;及 該電路板包含被朝該第一子區段向外安置之逐漸變小 通道的連續子區段。 10. 如申請專利範圍第9項之探測卡,其中: 該傳導圖樣包含以該鄰近個別逐漸變小通道間之對切 關係被傳送之多重軌跡的被挑選群組。 11·如申請專利範圍第5項之探測卡,其中: 該被交錯通道的被挑選組是以個別高度及直徑所形成 的;及 該個別高度對該個別直徑的個別比例不超過12 : 1。 12. —種用來同時測試晶圓上被測元件之陣列的大型平 行自動測試系統,該系統包含: 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁) 裝 訂 535478 A8B8C8D8
    六、申請專利範圍 ^ ^ 一個測試控制器; 一個被放置於該測試控制器後段的測試頭; 一個可裝載擁有複數個被測元件陣列之晶圓的晶圓夾 具;及 一個探測卡,其由該測試頭攜帶,以覆蓋該晶圓關係 ’以耦合該測試控制器及該被測元件陣列間之訊號,該探 測卡包含 一個接觸層,其包含一個磁碟狀基座,且周圍以相對 空隔接觸焊接點之圓形陣列所形成的,及一個於中央被放 置之相對高密度封裝探測接觸器的矩形陣列; 複數個與該接觸層呈固定疊起關係被放置的訊號層, 每個訊號層包含 一個基座,及 一個傳導圖樣,其被形成於該基座上,且界定複數個 訊號路徑,以傳送訊號於接觸焊接點及接合接觸器之被挑 選組之間;及 傳導通道,其被耦合至該接觸焊接點及探測接觸器, 且經該接觸層及一個或更多之訊號層而形成,以與該訊號 路徑作通訊,該傳導通道包含被裝配以使沿該個別訊號層 傳送該訊號路徑最佳化之被交錯通道的被挑選組。 13.—種製造多層電路板的方法,該方法包含以下步驟 製造第一板組,該第一板組是以複數個板層所形成, 且包含一個通過該板層而被形成之第一組傳導通道; 4 (請先閲讀背面之注意事項再填寫本頁) :裝 訂 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 535478 A8 B8 C8 D8
    、申請專利範圍 製造第二板組,該第二板組的形成類似於第一板組, 且包含一個被放置以與該第一組傳導通道對應校準的第二 組傳導通道,該第二板組更進一步包含一個被放置於該第 二組通道之鄰接陣列之傳導通道的被交錯組;及 將該第二板組黏合於該第一板組之下,以耦合第一及 第二組通道及界定第一通道子區段 組界定第二通道子區段。 該傳導通道的被交錯 (請先閲讀背面之注意事項再塡寫本頁) ••裝 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088118282A 1998-10-23 1999-10-22 High density printed circuit board TW535478B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/178,247 US6215320B1 (en) 1998-10-23 1998-10-23 High density printed circuit board

Publications (1)

Publication Number Publication Date
TW535478B true TW535478B (en) 2003-06-01

Family

ID=22651799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118282A TW535478B (en) 1998-10-23 1999-10-22 High density printed circuit board

Country Status (7)

Country Link
US (1) US6215320B1 (zh)
EP (1) EP1123512B1 (zh)
JP (1) JP3974752B2 (zh)
KR (1) KR100703135B1 (zh)
DE (1) DE69917312T2 (zh)
TW (1) TW535478B (zh)
WO (1) WO2000025141A1 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6624648B2 (en) * 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
JP2001053437A (ja) * 1999-08-06 2001-02-23 Shinko Electric Ind Co Ltd 多層回路基板
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
JP2001343433A (ja) * 2000-03-28 2001-12-14 Toshiba Corp 半導体テスト装置
US6724209B1 (en) * 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6765400B2 (en) * 2000-07-25 2004-07-20 Ibiden Co., Ltd. Inspection apparatus and probe card
US6970005B2 (en) * 2000-08-24 2005-11-29 Texas Instruments Incorporated Multiple-chip probe and universal tester contact assemblage
US7396236B2 (en) 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
CN1288450C (zh) * 2001-07-11 2006-12-06 佛姆法克特股份有限公司 探头和探测卡制造方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6570397B2 (en) 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
CN1575350A (zh) * 2001-08-24 2005-02-02 纳米纳克斯公司 用于在溅射薄膜中产生均匀、各向同性应力的方法和装置
KR100702003B1 (ko) * 2003-01-18 2007-03-30 삼성전자주식회사 프로브 카드
US7259968B2 (en) * 2003-05-14 2007-08-21 Hewlett-Packard Development Company, L.P. Tailoring impedances of conductive traces in a circuit board
US7111198B2 (en) * 2003-06-12 2006-09-19 Inventec Corporation Multithread auto test method
TW200525675A (en) * 2004-01-20 2005-08-01 Tokyo Electron Ltd Probe guard
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US7375542B2 (en) * 2004-06-30 2008-05-20 Teradyne, Inc. Automated test equipment with DIB mounted three dimensional tester electronics bricks
US7290326B2 (en) * 2005-07-22 2007-11-06 Dynaco Corp. Method and apparatus for forming multi-layered circuits using liquid crystalline polymers
US7649367B2 (en) * 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7956633B2 (en) * 2006-03-06 2011-06-07 Formfactor, Inc. Stacked guard structures
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US8248091B2 (en) 2006-10-20 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal array type probe card design for semiconductor device testing
US7514948B2 (en) * 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US7759242B2 (en) 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
JP5164543B2 (ja) * 2007-12-05 2013-03-21 東京エレクトロン株式会社 プローブカードの製造方法
KR20090082783A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 Eds 공정용 프로브 카드 어셈블리
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
US20100244871A1 (en) * 2009-02-24 2010-09-30 Qualcomm Incorporated Space transformer connector printed circuit board assembly
US8073019B2 (en) * 2009-03-02 2011-12-06 Jian Liu 810 nm ultra-short pulsed fiber laser
US8089331B2 (en) 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
US8405414B2 (en) 2010-09-28 2013-03-26 Advanced Inquiry Systems, Inc. Wafer testing systems and associated methods of use and manufacture
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
CN103797570B (zh) * 2011-06-30 2016-12-21 爱德万测试公司 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统
US9759745B2 (en) * 2014-04-29 2017-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Probe card
US10049810B2 (en) 2015-11-09 2018-08-14 Raytheon Company High voltage high frequency transformer
US10672553B2 (en) 2017-05-10 2020-06-02 Raytheon Company High voltage high frequency transformer
US11651910B2 (en) 2020-12-10 2023-05-16 Teradyne, Inc. Inductance control system
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739469A (en) 1971-12-27 1973-06-19 Ibm Multilayer printed circuit board and method of manufacture
JPS5824948B2 (ja) * 1977-08-08 1983-05-24 日本電信電話株式会社 交差配線構造の製造方法
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
US4924589A (en) 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
US5162728A (en) 1990-09-11 1992-11-10 Cray Computer Corporation Functional at speed test system for integrated circuits on undiced wafers
US5144228A (en) 1991-04-23 1992-09-01 International Business Machines Corporation Probe interface assembly
US5225777A (en) 1992-02-04 1993-07-06 International Business Machines Corporation High density probe
US5336992A (en) 1992-06-03 1994-08-09 Trw Inc. On-wafer integrated circuit electrical testing
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JPH06302964A (ja) 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 高速信号伝送用回路基板
US5546012A (en) 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JPH08255976A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 多層配線基板
JPH0954116A (ja) * 1995-08-10 1997-02-25 Nippon Denshi Zairyo Kk 高温測定用プローブカード
US5742174A (en) 1995-11-03 1998-04-21 Probe Technology Membrane for holding a probe tip in proper location
JPH10135283A (ja) * 1996-10-31 1998-05-22 Hitachi Chem Co Ltd 半導体装置の検査用治具
US5949245A (en) * 1997-02-01 1999-09-07 Powership Semiconductor Corp. Probe card with ground shield structure to minimize noise coupling effect during multiple-chip testing
JPH10247783A (ja) * 1997-03-04 1998-09-14 Ibiden Co Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
WO2000025141A1 (en) 2000-05-04
JP2002528904A (ja) 2002-09-03
JP3974752B2 (ja) 2007-09-12
US6215320B1 (en) 2001-04-10
KR20010075660A (ko) 2001-08-09
KR100703135B1 (ko) 2007-04-05
EP1123512B1 (en) 2004-05-12
DE69917312D1 (de) 2004-06-17
DE69917312T2 (de) 2005-05-12
EP1123512A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
TW535478B (en) High density printed circuit board
TWI235238B (en) Connection unit, carry board for a device to be tested, probe card and interface part
US5399982A (en) Printed circuit board testing device with foil adapter
KR101393175B1 (ko) 집적 고속 프로브 시스템
US4724383A (en) PC board test fixture
EP0667962B1 (en) Printed circuit board testing device with foil adapter
US5798654A (en) Translator fixture with module for expanding test points
CN1790047B (zh) 模拟晶片、利用其校正的系统和校正自动测试设备的方法
JPH08139142A (ja) プローブ装置
US20060006892A1 (en) Flexible test head internal interface
JP2000323629A (ja) インタポーザ・アセンブリのアセンブル方法
US7423441B2 (en) Contactor assembly
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
KR101358925B1 (ko) 인터포저 및 이를 갖는 프로브 카드
US20050040811A1 (en) Universal test interface between a device under test and a test head
JP2691809B2 (ja) 半導体デバイステスト装置
JP2000058604A (ja) ウェハ試験システムのテストヘッドとプロ―ブカ―ドとを結合する装置
TW507083B (en) Test fixture for matched impedance testing
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
TW565698B (en) Low compliance tester interface
KR20220121848A (ko) 자동 테스트 장비용 프로브 카드에서의 전치 비아 배열
KR20220121849A (ko) 자동 테스트 장비용 프로브 카드에서의 동축 비아 배열
JPH10319080A (ja) 非実装プリント回路基板の試験装置及び方法
WO1995023341A1 (en) Translator fixture with module for expanding test points
US20110204911A1 (en) Prober unit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent