JP3974752B2 - 高密度のプリント回路ボード及びその製造方法 - Google Patents
高密度のプリント回路ボード及びその製造方法 Download PDFInfo
- Publication number
- JP3974752B2 JP3974752B2 JP2000578664A JP2000578664A JP3974752B2 JP 3974752 B2 JP3974752 B2 JP 3974752B2 JP 2000578664 A JP2000578664 A JP 2000578664A JP 2000578664 A JP2000578664 A JP 2000578664A JP 3974752 B2 JP3974752 B2 JP 3974752B2
- Authority
- JP
- Japan
- Prior art keywords
- vias
- circuit board
- staggered
- signal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【技術分野】
本発明は概略的に半導体の自動検査装置に用いるための多層プリント回路ボードに関し、より詳細には、高密にパックされたコンタクトアレイに多数の信号経路を効率的に接続するための高密度多レベルの回路ボード組立体に関する。
【0002】
【発明の背景】
半導体の自動検査装置の分野において、多レベルプリント回路ボード(PCB)は比較的大きい検査サブシステムと、比較的小さい検査を受けるデバイス(DUT)との間に多数の信号を送るのに重要な役割を果たす。個別的には「テスター」と称されることが多いこの装置は1つまたはそれより多くのDUTに検査データ信号及び検査制御信号を発生し、またDUTからそれらの信号を受け取る。テスターが「プローバ」型か「パッケージ」型かによって、それぞれウェハ及びパッケージされたデバイスのレベルで検査が行われる。
【0003】
ウェハレベルでデバイスの機能検査を行うために、従来のプローブ型テスターは一般的に1つまたはそれより多くのウェハDUTに加えられる波形を発生するコンピュータ等の検査制御装置を含む。検査ヘッドが検査制御装置の下流に配置され、遅延時間及び信号の減衰を最小にするようにかなりDUTに近接して検査信号を発生するためのピン電子回路を含む。ウェハの1つまたはそれより多くのDUTとの物理的インタフェースとなるプローブカードを介してデータ信号及び制御信号がピン電子回路から送られる。検査制御装置によって生ずる信号がDUTに供給され、DUTが応答出力信号を生ずる。プローブカードがDUTの出力を取り込み、出力の期待値の組と比較するために検査制御装置に戻される。
【0004】
自動検査装置の選択におけるキーとなる考えは、DUTの「サイト」当たりの経費、テスターの検査能力、デバイスインターフェースのフレキシビリティを含む。経費の考えはさらにテスターの初期購入価格、設備の経費、ウェハのスループット、製造量に細分される。ウェハのスループットは単位時間当たりに処理されるウェハの数を表すが、製造量はデバイスの初期体積に対する検査に通った使用可能なデバイスの数に関するものである。従って、並列的に検査可能なDUTが多いほど、スループットが高くなる。この点についての改良に関連する領域は、メモリーデバイス等のDUTのかなり大きいアレイを同時に検査できるプローブカードの構造である。
【0005】
従来のプローブカードの構造は、対応する検査ヘッドのコンタクトあるいはポーゴに係合するための間隔をおいた周囲の環状のコンタクトのアレイが形成された、多レベルのPCBを用いることが多い。ボードの中心には比較的小さい矩形の開口が形成され、その周辺に、間隔をおいた周囲のパッドに対応する複数のコンタクトが配置されている。コンタクトとパッドとは円筒形の導体バイアによりカードの多層体を介して電気的に連結される。バイアは所定の直径を有するように形成され、層間の経路として作用するようにカードの1つの、またはそれより多くの層を垂直方向に通るように配置される。形成されたタングステンのニードルのアレイがコンタクトに連通し、開口がDUTに位置合せされる際に1つまたはそれより多くのDUTパッドに向かって内方かつ下方に突出する。各々のニードルは長さが約2.5cm(1インチ)である。
【0006】
動作時にテスターの検査ヘッドがプローブカードのニードルを複数のDUTのコンタクトに位置合せするように操作する。それからプローブカードはニードルがDUTのコンタクトをウェハに物理的に係合させられるように配置される。それから検査信号がテスターのピン電子回路によって生じ、DUTに並列的に供給される。DUTのアレイが検査を完了すると、プローブカードはDUTの他のアレイに係合するように操作される。この工程がウェハが実質的に完全に検査されるまで何回も反復される。
【0007】
前述したテスターの構造はその意図した用途には有用であるが、いくつかの欠点を有している。例えば、32個、あるいはそれより多くのデバイスを有する、かなり大きいDUTのアレイを同時に検査する必要がある状況において、ニードルを使用することが面倒になり、これを備えるのが多分に困難になる。さらにニードルの長さにより誘導効果のために50オーム以外の環境が生じ、これにより検査のバンド幅が約60MHzまたはそれ以下に制限されることが多い。
【0008】
比較的間隔をおいたコンタクトパッドを高密にパックされたプローバアレイに配置された対応するコンタクトに連結するように多数の高周波数のインピーダンスマッチングされた信号線をプローブカードの種々の層に効率的に通すためテスターにおいて用いるためのPCBプローブカードは必要とされながらこれまで使用されていない。本発明の高密度のプローブカードとその製造方法はこの必要性を満たす。
【0009】
【発明の概略】
本発明の高密度プローブカードは検査ヘッドDUTのアレイとの間での高周波数の信号を効率的でコスト上効果的に伝える方法を与える。改善された経路設定により付加的なボード層を必要とせずにそれぞれの信号線のパッキング密度を実質的に増加させられる。これはまた従来のインタフェースハードウェアとの互換性を与えるものである。
【0010】
前述した特長を実現するために、本発明は1つの形において電気信号を効率的に送るための多レベル回路ボードからなる。この回路ボードは、第1の基板からなり比較的大きい表面領域にわたって配置された1組のコンタクトパッドが形成されたコンタクト層を含む。このコンタクト層はまたコンタクトパッドに対応し高密にパックされた表面領域に配列された相互連結コンタクトを含む。コンタクト層に対し固定して堆積される状態で複数の後続の層が配置されている。各々の後続の層は後続の基板と、後続の基板上に形成され複数の信号経路をなす導体パターンを含む。導体バイアがコンタクトパッドと係合コンタクトに連結され、コンタクト層と複数の後続の層のうちの1層またはそれより多くの層を通して形成されている。このバイアはそれぞれの信号経路と連通し、それぞれの後続の層に沿って信号経路の経路設定を最適にするような形状の選択された組のスタガーしたバイアを含む。
【0011】
他の形において、本発明は検査制御装置と被検査デバイスの並列アレイとの間で信号を送るための自動検査システムに用いるためのプローブカードからなる。このプローブカードは円板状の基板からなり周囲に比較的間隔をおいた環状アレイをなすコンタクトパッドが形成されているコンタクト層を含む。コンタクト層は中心に配置された矩形のアレイをなす比較的高密度にパックされたプローブコンタクトを含む。複数の信号層がコンタクト層に固定して堆積された状態で配置されている。各々の信号層は信号基板と、信号基板上に形成され複数の信号経路をなす導体パターンを含む。導体バイアがコンタクトパッドとプローブコンタクトとに連結され、コンタクト層と複数の信号層のうちの1層またはそれより多くの層を通して形成されている。バイアはそれぞれの信号経路と連通し、それぞれの信号層に沿っての信号経路の経路設定を最適にするような形状の選択された組のスタガーしたバイアを含む。
【0012】
さらに他の形において、本発明はウェハ上の被検査デバイスのアレイを同時に検査するための大量並列的自動検査システムからなる。このシステムは検査制御装置と、検査制御装置の下流側に配置された検査ヘッドとを含む。ウェハの固定部が検査を受けるデバイスの複数のアレイを有するウェハを装着するように検査ヘッドの下側に配置されている。このシステムはさらに検査制御装置と検査を受けるデバイスの複数のアレイとの間に信号を伝えるためのプローブカードを含む。プローブカードは円板形の基板からなり環状のアレイをなす比較的間隔をおいたコンタクトパッドが周囲に形成されたコンタクト層を含む。コンタクト層はまた中心に配置された矩形のアレイをなす比較的密集してパックされたプローブコンタクトを含む。複数の信号層が表面層に固定して堆積された状態で配置されている。各々の信号層は信号基板と、信号基板上に形成され複数の信号線をなす導体パターンとを含む。導体バイアがコンタクトパッド及びプローブコンタクトに連結され、コンタクト層と複数の信号層の1層またはそれより多くの層を通して形成されている。バイアはそれぞれの信号線に連通し、それぞれの信号層に沿っての信号経路の経路設定を最適にするような形状の選択された組のスタガーしたバイアを含む。
【0013】
さらに他の形において、本発明は多レベルの回路ボードを製造する方法も提供する。この方法は複数のボード層が形成されボード層を通して形成された第1の組の導体バイアを含む第1のボードセットを形成する。第2のボードセットは第1のボードセットと実質的に同様に形成され、第1の組の導体バイアと対応して位置合せして配置された第2の組の導体バイアを含む。第2のボードセットはさらに第2の組のバイアに近接したアレイをなして配置されたスタガーした組の導体バイアを含む。さらに第1及び第2の組のバイアを連結し第1のバイアのサブセクションを形成してスタガーした組の導体バイアが第2のバイアのサブセクションをなすように第1のボードセットの下側に第2のボードセットを積層する。
本発明の他の特徴及び利点は、添付の図面を参照して以下の詳細な説明から明らかになろう。
【0014】
【実施例の説明】
ここで図1を参照すると、全体的に10で示された本発明の1つの形による自動検査システムは、コンピュータで駆動される検査制御装置12と、ヘビーデューティ多重ケーブル16によって制御装置に連結された検査ヘッド14とを含む。検査ヘッドは全体的に複数のDUT(図示せず)の各々の入力ピンないしコンタクトに検査信号あるいはパターンを発生するために必要なピン電子回路(図示せず)を装着する複数のチャンネルカード18からなる。垂直なトランスレータボード22がチャンネルカードを取り付け、ウェハ26に物理的に係合する全体的に24で示されたプローブカード組立体にそれぞれのチャンネル信号を伝える。
【0015】
特に図2を参照すると、プローブカード組立体24は例えばカリフォルニア州リバモアのフオームファクター・インコーポレーテッドから市販されている先端にマイクロスプリングを付したプローブピンインタフェース32に多点位置合せ固定部において取り付けられた多層円板形のプローブカード30(図3−5)を含む。位置合せ固定部は、本発明の出願人に権利譲渡されており、ここでの参照に付される、出願中の「自動検査装置のインタフェース装置」という名称の米国特許第5,821,764号においてより完全に説明されている3点プラナライザー34を含むのが好ましい。プローブカードとプローバとの間に弾性のマイクロスプリングインタポーザ36が配置されている。
【0016】
ここで図3−5を参照すると、プローブカード30により選択された組のスタガーしたバイア52(図4及び5)の間の信号のマイクロストリップトレースないし信号経路46(図4及び5)の効率的な経路設定が可能になる。これにより自動検査システムとDUTのアレイとの間で検査信号を送るのに必要となる信号層44の数が最小になる。プローブカードの各層は最小の厚さであるので、さらに層が付加しないことによりプローブカードの標準の厚さを支持する既存の装着ハードウェアとの互換性が保持される。
【0017】
さらに図3を参照すると、プローブカード30の上層は周知の技術のようにしてカードの上部にエッチングないし蒸着された、周囲の環状アレイをなす銅のコンタクトパッド40が形成された平坦なファイバーグラスの基板を含む。プローブカードの底部の中心にプローブピンインタフェース32の突き合わされる裏側(図示せず)とのインタフェースとなる正方形あるいは矩形のアレイをなす個々に分離したプローブコンタクト42を含むコンタクト層38が形成されている。プローブコンタクトのアレイは52×52のマトリックスとして全部で2704個のコンタクトからなるのが好ましいが、用途に応じて数や大きさが変えられよう。コンタクトはほぼ0.1168cm(0.046インチ)のグリッド上で分離される。図3に例示されるプローブカードの構造に関連する重要な要素は、プローブコンタクトの高密にパックされたアレイとの電気的接続を個々に必要とする、比較的間隔をおいたコンタクトパッドの特性である。本発明は、以下により完全に説明するように、この重要な電気的経路設定を3次元的に行う。
【0018】
コンタクトパッド40と対応するプローブコンタクト42との間の信号経路のルーティングを効率よくするために、プローブカード30は選択された数のマイクロストリップトレース46を別個に経路設定するコンタクト層38に堆積された状態で取り付けられた複数の積層された信号層(図5)を用いている。信号層はコンタクト層と同様に構成され、接地面あるいは電力面48か信号線トレース46を形成する導体パターンが蒸着された平板状基板を含む。
【0019】
さらに図5を参照すると、各々の信号線での高周波数のピーク信号の性能を与えるために、信号層44はそれぞれの接地層50の間にサンドイッチされる。これは各々の信号経路を周知の技術のように予見可能で比較的安定した50オームの電送線として特徴づける。実際には、プローブカード30にはまた付加的な電力層(図示せず)も含まれる。ほぼ0.635cm(0.25インチ)の全体的な厚さのプローブカードを構成するために約43の層が用いられる。この層のうち約10層だけが信号の経路設定に用いられる。
【0020】
各々の信号経路に適切な信号インピーダンスを維持するのに必要な他の要素はトレースの寸法に関わる。現在の50オームの設計上の考えは、トレースの間隔が約0.0203cm(0.008インチ)以上として約0.0127〜0.0203cm(0.005〜0.008インチ)以上のトレースの幅を必要とする。さらに接地面の間隔は約0.0381cm(0.015インチ)の間隔に設定されるのが好ましい。これらの要件は最小の信号の連結、最小のクロストーク、50オームのトレースを可能にする。
【0021】
再び図4及び5を参照すると、導体バイア52が各々の層に形成され、スタガーした高さ及び直径を変えることを含むようにしてある。底部のコンタクト層において、バイアが各々のプローブコンタクト42に連結されている。バイアは各々の信号層44のそれぞれのパターントレース46を適当な組のコンタクトパッド40及びプローブコンタクト42に接合する。
【0022】
バイアの構造における重要な考えは、製造時に十分な内部のメッキを行うために12:1の高さ−直径のアスペクト比以下の寸法の制約を必要とする。かくしてバイアはプローブカードの1層またはそれより多くの層を通り抜けるが、深さ(あるいは高さ)が大きくなるほど、適切なアスペクト比を維持するために直径が大きくなければならない。この考えをもとに発明者は、必要なアスペクト比を維持するために層間のバイアの直径及び高さをスタガーさせることにより、いずれかの層のパターンにおけるトレースの対49が選択された組の近接するバイアに経路設定されることを偶然見いだした。
【0023】
この発見によれば、図4及び5に示されるようなスタガーしたバイアの構造の好ましい形状はプローブコンタクトのアレイ42の中心のサブセクション54における比較的長く(約0.635cm(0.25インチ))太い(約0.0635cm(0.025インチ)の直径)バイアを用いている。アレイが中心のサブセクションから外方に拡がると、次第に短く細いバイアのサブセクションが付加的なサブセクション56及び58にグループ分けされてゆく。これら付加的な又は後続のサブセクションは複数のボードセット64、66及び68の積層によって生ずる。この構成を得るためのボードセットの形成を以下により完全に説明する。
【0024】
図5により明瞭に示されるように、アレイの中心における比較的大きいバイアをグループ分けすることによって、外部からブロックされるトレースがより少なくなる。バイアの高さがより低く比較的直径が小さい外側のサブセクションにおいて、それぞれのトレースの対49(図5参照)がより短くより細いバイアの間に経路設定されて、経路設定されなければ付加的なトレースの層が生ずることになるのを解消するであろう。図4及び5は比例尺度になってはいず、明瞭にするために本発明を単純化して示していることがわかるであろう。
【0025】
さらに図6A及び6Bに示されるように、積層されたボードセットにより生ずる本発明のスタガーしたバイアの構造はそれぞれのボードセット64、66及び68(図5)の上側信号層70、72及び74(図5)上に付加的なトレースを形成することを可能にする。これは介在するバイアがないことにより上側の信号層上に後方に形成されたバイアの直接的なトレース−バイア結合部80が可能になるためである。これはそれぞれのボードセットの上側の信号層上に付加的なトレースが経路設定されるようになり、それによってそれらの層上のトレースの密度を最大にしプローブカードにおける全体的な層の数を最小にするので本発明の重要な特徴である。
【0026】
本発明のプローブカード30の製造はスタガーしたバイア52の適当な形成を可能にする独特な手順によって行われる。これは複数の多層ボードセットを形成すること、ボードセットを一体的に積層してプローブカードを形成することを含む。
【0027】
従来典型的に行われていたように最初に形成された表面層の各々の側に逐次ボード層を付加するのではなく、「トップダウン」式に1層ずつ逐次的に層が付加される。このトップダウン方式は最初のコア基板を形成することによって始まる。コア基板はGETEC、テフロン(R)あるいはFR4のような十分に焼成した材料からなるのが好ましい。それからマイクロストリップ材料がコア材料に蒸着される。マイクロストリップはエッチング処理されて所定の信号線パターンを形成する。パターンが形成された後にパターン上に半焼成されたプリペグ材料の層が施される。それから第2の導体マイクロストリップ材料の層がプリペグ上に蒸着されて接地面を形成する。それから接地面上にさらにコア基板が蒸着され、この手順はボードセット層がすべて形成されるまで反復する。これは約6層の形成後になされるのが好ましい。
【0028】
ボードセットが完成すると、バイアをなすようにボードセットを通して1組またはそれより多くの通孔が形成される。それからバイアを導体材料でメッキ及び充填が行われる。1組より多くのボードセットが形成される場合、それより前に形成されたボードセットに新たなボードセットが積層される。それぞれのボードセットにおけるそれぞれのバイアの構造は「ピラミッド」形(図4)に似たバイアのサブセクションをなすように協動する。このトップダウン方式で複数のボードセットが積層された後にプローブカードが完成する。
【0029】
それから完成したプローブカード30が位置合せ固定部34(図1)内に取り付けられてプローブカード組立体24の一部を形成する。位置合せ固定部は標準化された構造であるので、プローブカードの全体的な厚さは約0.635cm(0.25インチ)程度の標準的な厚さの範囲内でなければならない。本発明は、位置合せ固定部を再設計する必要性を避け、それによって全体的な経費を減少させるように標準化されたプローブカードの厚さを保持する。
【0030】
操作時に、プローブカード組立体24は検査ヘッド14によりウェハのDUTのアレイ上に「ステップアンドリピート」式に系統的に位置合せ及びタッチダウンがなされる。DUTの各々のアレイに対して、検査制御装置12は125MHzから1.6GHz程度の高周波数の検査信号を発生するようにピン電子回路18への指令を出す。この信号は30DUTの入力ピンに与えるようにプローブカード30を介して供給される。与えられたベクトルに応じて発生するDUTからの出力信号は選択されたコンタクトによって取り込まれ、プローブカードを介して検査制御装置に戻され、ここで解析される。この解析はとりわけ取り込まれた波形を期待される波形と比較してDUTの適切な動作可能性を証明することを含む。DUTのアレイの検査が完了すると、プローバは次のアレイに移動し、前述の検査手順が反復される。
【0031】
図7を参照すると、本発明の第2の実施例は近接するバイア202の間を通過するマイクロストリップトレース200の構造を手直しすることによりプローブカードの帯域幅の性能をさらに改善する。第2の実施例によるプローブカードの全体的な構造は第1の実施例の場合と実質的に同様である。しかしながらバイアの間を通過するマイクロストリップトレースには50オームの部分206からより高いインピーダンス特性を有するより細い伝送経路までネックダウンするテーパ状部分204が形成されている。
【0032】
発明者は、マイクロストリップトレースをテーパ状にするとトレースに沿ってインダクタンスが増大することを見いだした。この誘導特性により、形成されたバイア−トレースの成端により生ずる過大なキャパシタンスから生ずる望ましくない周波数応答効果をオフセットされる。その結果は50オーム部分206におけるより「理想的な」50オーム伝送線の特性となり、これによりほとんど減衰なくより高い周波数伝搬性が可能になる。
【0033】
本発明により多くの利点及び特長が与えられることが当業者にはわかるであろう。さらに層を付加する必要なくプローブコンタクトアレイの大きさを増大させられるスタガーしたバイアを実現することが非常に重要になる。層の数が最小になるので、既存のプローブカード装着ハードウェアとの互換性が保持される。これによりまた改善された信号の経路設定に伴ってさらに経費が少なくなる。
【0034】
本発明によって与えられる他の利点はより優れた帯域性能に関わる。プローブカードの構造により最小の減衰で125MHzから250MHzまでの高周波数の信号の経路設定が可能になる。これは各々の信号経路トレースでの50オーム伝送線特性を実質的に維持することによってなされる。
【図面の簡単な説明】
【図1】本発明のプローブカードを用いた自動検査システムのブロックダイアグラムである。
【図2】図1の検査装置に用いられるプローブカード組立体の拡大した側面図である。
【図3】図2の直線3−3に沿ったプローブカードの底側平面図である。
【図4】図3のコンタクトアレイのを尺度を対応させずに示した、拡大した底側平面図である。
【図5】図4の直線5−5に沿った断面図である。
【図6】A:図5の直線6A−6Aに沿った部分的断面図である。
B:図5の直線6B−6Bに沿った部分的断面図である。
【図7】本発明の他の実施例を示す図6Bと同様の図である。
【符号の説明】
10 自動検査装置
12 検査制御装置
24 プローブカード
26 ウェハ
38 コンタクト層
40 コンタクトパッド
54 サブセクション
56,58 後続のサブセクション
Claims (15)
- 第1の基板からなり、比較的大きい表面領域にわたって配置された1組のコンタクトパッドと高密にパックされた表面領域に配列された対応する組の係合コンタクトが形成されたコンタクト層と、
各々サブセクション基板と、該サブセクション基板に形成され複数の信号経路をなす導体パターンとを含む、上記第1の層に対し固定して堆積される状態で配置された複数のサブセクション層と、
上記コンタクトパッドと上記係合コンタクトとに連結され、上記コンタクト層と上記複数のサブセクション層のうちの1層またはそれより多くの層を通して形成されてそれぞれの上記信号経路に連通し、それぞれの上記サブセクション層に沿った上記信号経路の経路設定を最適化するような形状の選択された組のスタガーしたバイアを含む導体バイアと、
を含む電気信号を効率的に経路設定するための多レベル回路ボードであり、上記選択された組のスタガーしたバイアが上記回路ボードを通って中心に配置された比較的大きいバイアの第1のサブセクションを含み、上記回路ボードが上記第1のサブセクションから外方に配列された次第に小さくなるバイアの後続のサブセクションを含むことを特徴とする多レベル回路ボード。 - 上記選択された組のスタガーしたバイアが高さがスタガーしているものであることを特徴とする請求項1に記載の多レベル回路ボード。
- 上記選択された組のスタガーしたバイアが直径がスタガーしているものであることを特徴とする請求項1に記載の多レベル回路ボード。
- 上記係合コンタクトが中心−中心の間隔が最小になるように配置され、
上記スタガーしたバイアが上記係合コンタクトの中心−中心の間隔に対応するそれぞれの中心−中心の間隔を有する
を特徴とする請求項3に記載の多レベル回路ボード。 - 上記導体パターンがそれぞれ順次小さくなる近接するバイアの間で分割するように経路設定された選択された群の多重トレースを含むことを特徴とする請求項1に記載の多レベル回路ボード。
- 上記選択された組のスタガーしたバイアがそれぞれの高さ及び直径を有するように形成され、
上記それぞれの直径に対する上記それぞれの高さの比が12:1を超えない
ようにしたことを特徴とする請求項1に記載の多レベル回路ボード。 - 上記導体パターンが上記バイアによって生ずる容量の効果をオフセットさせるのに十分な誘導特性を生ずるように幅がテーパ状になっている選択されたトレースを含むことを特徴とする請求項1に記載の多レベル回路ボード。
- 円板状の基板からなり、周囲に比較的間隔をおいた環状アレイをなすコンタクトパッドと、中心に配置された矩形のアレイをなす比較的高密度にパックされたプローブコンタクトとが形成されたコンタクト層と、
各々信号基板と、該信号基板上に形成され、選択された組のコンタクトパッドと係合コンタクトとの間に信号を経路設定する複数の信号経路をなす導体パターンとを含む上記コンタクト層に固定して堆積された状態で配置された複数の信号層と、
上記コンタクトパッドとプローブコンタクトとに連結され、上記コンタクト層と1層またはそれより多くの層の上記信号層を通して形成されて上記信号経路と連通し、それぞれの信号層に沿っての信号経路の経路設定を最適にするような形状の選択された組のスタガーしたバイアを含む導体バイアと、
上記選択された組のスタガーしたバイアが回路ボードを通して中心に配置された比較的大きいバイアの第1のサブセクションを含み、
上記回路ボードが上記第1のサブセクションから外方に配列された順次小さくなる後続のバイアのサブセクションと、
を含むことを特徴とする平行アレイをなす被検査デバイスと検査制御装置との間に信号を経路設定するように自動検査システムにおいて用いるための多レベル回路ボード。 - 上記選択された組のスタガーしたバイアがその高さがスタガーしていることを特徴とする請求項8に記載の多レベル回路ボード。
- 上記選択された組のスタガーしたバイアがその直径がスタガーしていることを特徴とする請求項8に記載の多レベル回路ボード。
- 上記係合コンタクトが最小の中心−中心間隔によって配置され、
上記スタガーしたバイアが上記係合コンタクトの中心−中心間隔に対応するそれぞれの中心−中心間隔を有する
ようにしたことを特徴とする請求項10に記載の多レベル回路ボード。 - 上記導体パターンが上記それぞれ順次小さくなる近接したバイアの間で分割するようにして経路設定された選択されたグループの多重トレースを含む
ことを特徴とする請求項8に記載の多レベル回路ボード。 - 上記選択された組のスタガーしたバイアがそれぞれの高さ及び直径を有するように形成され、
それぞれの該直径に対するそれぞれの該高さの比が12:1を超えない
ようにしたことを特徴とする請求項8に記載の多レベル回路ボード。 - 検査制御装置と、
該検査制御装置の下流側に配置された検査ヘッドと、
複数のアレイをなす被検査デバイスを有するウェハを装着するためのウェハ固定部と、
上記検査制御装置とアレイをなす被検査デバイスとの間に信号を伝えるように上記ウェハに重なる状態で上記検査ヘッドに取り付けられたプローブカードと、
を含み、上記プローブカードが
円板状の基板からなり、周囲に比較的間隔をおいた環状アレイをなすコンタクトパッドと、中心に配置された矩形のアレイをなす比較的高密度にパックされたプローブコンタクトとが形成されたコンタクト層と、
各々基板と、該基板上に形成され、選択された組のコンタクトパッドと係合コンタクトとの間に信号を経路設定するための複数の信号経路をなす導体パターンとを含む上記コンタクト層に固定して堆積された状態で配置された複数の信号層と
上記コンタクトパッドとプローブコンタクトとに連結され、上記コンタクト層と1層またはそれより多くの層の上記信号層を通して形成されて上記信号経路と連通し、それぞれの信号層に沿っての信号経路の経路設定を最適にするような形状の選択された組のスタガーしたバイアを含む導体バイアと、
上記選択された組のスタガーしたバイアが上記回路ボードを通して中心に配置された比較的大きいバイアの第1のサブセクションを含み、
上記回路ボードが上記第1のサブセクションから外方に配列された順次小さくなる後続のバイアのサブセクションを含む
ことを特徴とするウェハ上にアレイをなす被検査デバイスを同時に検査するための大量並列自動検査システム。 - 複数のボード層が形成され該ボード層を通して形成された第1の組の導体バイアを含む第1のボードセットを形成することと、
上記第1のボードセットと実質的に同様に形成され、上記第1の組の導体バイアと対応して位置合せして配置された第2の組の導体バイアを含み、さらに該第2の組の導体バイアに近接したアレイをなして配置されたスタガーした組の導体バイアを含む第2のボードセットを形成することと、
上記第1及び第2の組のバイアを連結し上記ボード層を通って中心に配置された比較的大きいバイアの第1のバイアのサブセクションを形成して上記スタガーした組の導体バイアが上記第1のサブセクションから外方に配列された次第に小さくなるバイアの第2のバイアのサブセクションをなすようにグループ分けして上記第1のボードセットの下側に上記第2のボードセットを積層し、これによってバイアの高さがより低く直径が比較的小さい 外側のサブセクションにおいて、トレースがより短かくより細いバイアの間に経路設定されるようにすることと、
の各ステツプを含むことを特徴とする多レベル回路ボードを製造する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/178,247 US6215320B1 (en) | 1998-10-23 | 1998-10-23 | High density printed circuit board |
US09/178,247 | 1998-10-23 | ||
PCT/US1999/024342 WO2000025141A1 (en) | 1998-10-23 | 1999-10-19 | High density printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002528904A JP2002528904A (ja) | 2002-09-03 |
JP3974752B2 true JP3974752B2 (ja) | 2007-09-12 |
Family
ID=22651799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000578664A Expired - Lifetime JP3974752B2 (ja) | 1998-10-23 | 1999-10-19 | 高密度のプリント回路ボード及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6215320B1 (ja) |
EP (1) | EP1123512B1 (ja) |
JP (1) | JP3974752B2 (ja) |
KR (1) | KR100703135B1 (ja) |
DE (1) | DE69917312T2 (ja) |
TW (1) | TW535478B (ja) |
WO (1) | WO2000025141A1 (ja) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050062492A1 (en) * | 2001-08-03 | 2005-03-24 | Beaman Brian Samuel | High density integrated circuit apparatus, test probe and methods of use thereof |
US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US6246247B1 (en) | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
US6624648B2 (en) * | 1993-11-16 | 2003-09-23 | Formfactor, Inc. | Probe card assembly |
US6114763A (en) * | 1997-05-30 | 2000-09-05 | Tessera, Inc. | Semiconductor package with translator for connection to an external substrate |
US7349223B2 (en) * | 2000-05-23 | 2008-03-25 | Nanonexus, Inc. | Enhanced compliant probe card systems having improved planarity |
US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
US7247035B2 (en) * | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
US7382142B2 (en) * | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
JP2001053437A (ja) * | 1999-08-06 | 2001-02-23 | Shinko Electric Ind Co Ltd | 多層回路基板 |
US6468098B1 (en) * | 1999-08-17 | 2002-10-22 | Formfactor, Inc. | Electrical contactor especially wafer level contactor using fluid pressure |
JP2001343433A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | 半導体テスト装置 |
US6724209B1 (en) * | 2000-04-13 | 2004-04-20 | Ralph G. Whitten | Method for testing signal paths between an integrated circuit wafer and a wafer tester |
US7579848B2 (en) * | 2000-05-23 | 2009-08-25 | Nanonexus, Inc. | High density interconnect system for IC packages and interconnect assemblies |
US7952373B2 (en) | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
WO2002009169A1 (fr) * | 2000-07-25 | 2002-01-31 | Ibiden Co., Ltd. | Dispositif d'inspection et carte sonde |
US6970005B2 (en) * | 2000-08-24 | 2005-11-29 | Texas Instruments Incorporated | Multiple-chip probe and universal tester contact assemblage |
US7396236B2 (en) * | 2001-03-16 | 2008-07-08 | Formfactor, Inc. | Wafer level interposer |
US6729019B2 (en) | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
CN1288450C (zh) * | 2001-07-11 | 2006-12-06 | 佛姆法克特股份有限公司 | 探头和探测卡制造方法 |
US6570397B2 (en) | 2001-08-07 | 2003-05-27 | Agilent Technologies, Inc. | Timing calibration and timing calibration verification of electronic circuit testers |
JP3794586B2 (ja) * | 2001-08-24 | 2006-07-05 | ナノネクサス インク | スパッタされた膜において、均一な等方性の応力を生じさせるための方法および装置 |
KR100702003B1 (ko) * | 2003-01-18 | 2007-03-30 | 삼성전자주식회사 | 프로브 카드 |
US7259968B2 (en) | 2003-05-14 | 2007-08-21 | Hewlett-Packard Development Company, L.P. | Tailoring impedances of conductive traces in a circuit board |
US7111198B2 (en) * | 2003-06-12 | 2006-09-19 | Inventec Corporation | Multithread auto test method |
TW200525675A (en) * | 2004-01-20 | 2005-08-01 | Tokyo Electron Ltd | Probe guard |
US9097740B2 (en) | 2004-05-21 | 2015-08-04 | Formfactor, Inc. | Layered probes with core |
US7759949B2 (en) * | 2004-05-21 | 2010-07-20 | Microprobe, Inc. | Probes with self-cleaning blunt skates for contacting conductive pads |
US7659739B2 (en) * | 2006-09-14 | 2010-02-09 | Micro Porbe, Inc. | Knee probe having reduced thickness section for control of scrub motion |
US8988091B2 (en) | 2004-05-21 | 2015-03-24 | Microprobe, Inc. | Multiple contact probes |
USRE43503E1 (en) | 2006-06-29 | 2012-07-10 | Microprobe, Inc. | Probe skates for electrical testing of convex pad topologies |
US9476911B2 (en) | 2004-05-21 | 2016-10-25 | Microprobe, Inc. | Probes with high current carrying capability and laser machining methods |
US7375542B2 (en) * | 2004-06-30 | 2008-05-20 | Teradyne, Inc. | Automated test equipment with DIB mounted three dimensional tester electronics bricks |
US7290326B2 (en) * | 2005-07-22 | 2007-11-06 | Dynaco Corp. | Method and apparatus for forming multi-layered circuits using liquid crystalline polymers |
US7649367B2 (en) * | 2005-12-07 | 2010-01-19 | Microprobe, Inc. | Low profile probe having improved mechanical scrub and reduced contact inductance |
US7956633B2 (en) * | 2006-03-06 | 2011-06-07 | Formfactor, Inc. | Stacked guard structures |
US7312617B2 (en) | 2006-03-20 | 2007-12-25 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
US8907689B2 (en) | 2006-10-11 | 2014-12-09 | Microprobe, Inc. | Probe retention arrangement |
US8248091B2 (en) | 2006-10-20 | 2012-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Universal array type probe card design for semiconductor device testing |
US7514948B2 (en) | 2007-04-10 | 2009-04-07 | Microprobe, Inc. | Vertical probe array arranged to provide space transformation |
US7759242B2 (en) | 2007-08-22 | 2010-07-20 | Qimonda Ag | Method of fabricating an integrated circuit |
US8723546B2 (en) | 2007-10-19 | 2014-05-13 | Microprobe, Inc. | Vertical guided layered probe |
JP5164543B2 (ja) * | 2007-12-05 | 2013-03-21 | 東京エレクトロン株式会社 | プローブカードの製造方法 |
KR20090082783A (ko) * | 2008-01-28 | 2009-07-31 | 삼성전자주식회사 | Eds 공정용 프로브 카드 어셈블리 |
US8230593B2 (en) * | 2008-05-29 | 2012-07-31 | Microprobe, Inc. | Probe bonding method having improved control of bonding material |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
US20100244871A1 (en) * | 2009-02-24 | 2010-09-30 | Qualcomm Incorporated | Space transformer connector printed circuit board assembly |
US8073019B2 (en) * | 2009-03-02 | 2011-12-06 | Jian Liu | 810 nm ultra-short pulsed fiber laser |
US8089331B2 (en) | 2009-05-12 | 2012-01-03 | Raytheon Company | Planar magnetic structure |
US8362797B2 (en) * | 2009-08-25 | 2013-01-29 | Advanced Inquiry Systems, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween |
US9176186B2 (en) | 2009-08-25 | 2015-11-03 | Translarity, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed |
KR20130138793A (ko) | 2010-09-28 | 2013-12-19 | 어드밴스드 인쿼리 시스템즈, 인크. | 웨이퍼 테스팅 시스템들 및 사용 및 제조의 연관된 방법들 |
US8622752B2 (en) * | 2011-04-13 | 2014-01-07 | Teradyne, Inc. | Probe-card interposer constructed using hexagonal modules |
WO2013002806A1 (en) * | 2011-06-30 | 2013-01-03 | Advantest (Singapore) Pte Ltd | Methods, apparatus, and systems for contacting semiconductor dies that are electrically coupled to test access interface positioned in scribe lines of a wafer |
US9759745B2 (en) * | 2014-04-29 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Probe card |
US10049810B2 (en) | 2015-11-09 | 2018-08-14 | Raytheon Company | High voltage high frequency transformer |
US10672553B2 (en) | 2017-05-10 | 2020-06-02 | Raytheon Company | High voltage high frequency transformer |
US11651910B2 (en) | 2020-12-10 | 2023-05-16 | Teradyne, Inc. | Inductance control system |
US11862901B2 (en) | 2020-12-15 | 2024-01-02 | Teradyne, Inc. | Interposer |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3739469A (en) | 1971-12-27 | 1973-06-19 | Ibm | Multilayer printed circuit board and method of manufacture |
JPS5824948B2 (ja) * | 1977-08-08 | 1983-05-24 | 日本電信電話株式会社 | 交差配線構造の製造方法 |
US4912399A (en) * | 1987-06-09 | 1990-03-27 | Tektronix, Inc. | Multiple lead probe for integrated circuits in wafer form |
US4924589A (en) | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
US5162728A (en) | 1990-09-11 | 1992-11-10 | Cray Computer Corporation | Functional at speed test system for integrated circuits on undiced wafers |
US5144228A (en) | 1991-04-23 | 1992-09-01 | International Business Machines Corporation | Probe interface assembly |
US5225777A (en) | 1992-02-04 | 1993-07-06 | International Business Machines Corporation | High density probe |
US5336992A (en) | 1992-06-03 | 1994-08-09 | Trw Inc. | On-wafer integrated circuit electrical testing |
JP3237258B2 (ja) * | 1993-01-22 | 2001-12-10 | 株式会社デンソー | セラミック多層配線基板 |
JPH06302964A (ja) | 1993-04-16 | 1994-10-28 | Oki Electric Ind Co Ltd | 高速信号伝送用回路基板 |
US5546012A (en) | 1994-04-15 | 1996-08-13 | International Business Machines Corporation | Probe card assembly having a ceramic probe card |
JP3331083B2 (ja) * | 1995-03-06 | 2002-10-07 | 株式会社住友金属エレクトロデバイス | 低温焼成セラミック回路基板 |
JPH08255976A (ja) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | 多層配線基板 |
JPH0954116A (ja) * | 1995-08-10 | 1997-02-25 | Nippon Denshi Zairyo Kk | 高温測定用プローブカード |
US5742174A (en) | 1995-11-03 | 1998-04-21 | Probe Technology | Membrane for holding a probe tip in proper location |
JPH10135283A (ja) * | 1996-10-31 | 1998-05-22 | Hitachi Chem Co Ltd | 半導体装置の検査用治具 |
US5949245A (en) * | 1997-02-01 | 1999-09-07 | Powership Semiconductor Corp. | Probe card with ground shield structure to minimize noise coupling effect during multiple-chip testing |
JPH10247783A (ja) * | 1997-03-04 | 1998-09-14 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
-
1998
- 1998-10-23 US US09/178,247 patent/US6215320B1/en not_active Expired - Lifetime
-
1999
- 1999-10-19 DE DE69917312T patent/DE69917312T2/de not_active Expired - Lifetime
- 1999-10-19 EP EP99955010A patent/EP1123512B1/en not_active Expired - Lifetime
- 1999-10-19 JP JP2000578664A patent/JP3974752B2/ja not_active Expired - Lifetime
- 1999-10-19 WO PCT/US1999/024342 patent/WO2000025141A1/en active IP Right Grant
- 1999-10-19 KR KR1020017005044A patent/KR100703135B1/ko not_active IP Right Cessation
- 1999-10-22 TW TW088118282A patent/TW535478B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1123512B1 (en) | 2004-05-12 |
DE69917312D1 (de) | 2004-06-17 |
KR100703135B1 (ko) | 2007-04-05 |
US6215320B1 (en) | 2001-04-10 |
EP1123512A1 (en) | 2001-08-16 |
KR20010075660A (ko) | 2001-08-09 |
WO2000025141A1 (en) | 2000-05-04 |
TW535478B (en) | 2003-06-01 |
JP2002528904A (ja) | 2002-09-03 |
DE69917312T2 (de) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3974752B2 (ja) | 高密度のプリント回路ボード及びその製造方法 | |
US6911835B2 (en) | High performance probe system | |
JPS6138191Y2 (ja) | ||
KR101062256B1 (ko) | 프로브 헤드, 및 프로브 카드 어셈블리의 제조 방법 | |
US7508227B2 (en) | Closed-grid bus architecture for wafer interconnect structure | |
US7977583B2 (en) | Shielded cable interface module and method of fabrication | |
US7012442B2 (en) | Test signal distribution system for IC tester | |
US20060006892A1 (en) | Flexible test head internal interface | |
US4996478A (en) | Apparatus for connecting an IC device to a test system | |
JP2691809B2 (ja) | 半導体デバイステスト装置 | |
WO2005101645A2 (en) | Apparatus for providing a high frequency loop back with a dc path for a parametric test | |
KR20020028159A (ko) | 전자 회로용 대량 병렬 인터페이스 | |
EP1407280A1 (en) | Method of manufacturing a probe card | |
US5781021A (en) | Universal fixtureless test equipment | |
US6784656B2 (en) | Hybrid conductor-board for multi-conductor routing | |
KR20220121848A (ko) | 자동 테스트 장비용 프로브 카드에서의 전치 비아 배열 | |
US8466704B1 (en) | Probe cards with minimized cross-talk | |
US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
JPH0964126A (ja) | ウェーハプローバ用接続リング | |
EP0849599A1 (en) | Apparatus for contacting semiconductor die | |
JPH03284861A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3974752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |