TW535159B - Integrated memory with an arrangement of non-volatile memory cells and method for fabricating and for operating the integrated memory - Google Patents

Description

535159 A7 B7 五、發明説明（1 ) 含有非揮發記憶單元配置之整合記憶體以及製造和操作 該整合記憶體的方法。 本發明係關於含有一非揮發記憶體單元配置之一整合記 憶體，以及製造和操作該整合記憶體的一方法。 在终多含有不連續§己憶體模組的糸統中，皆係採用非揮 發記憶體，選擇採用何種記憶體模組係取決於個別系統的 特定需求。一般而言，會同時採用包括快速讀寫時間記憶 體之模組（諸如靜態隨機存取記憶體（Statlc Rand〇m Aeeess Memory，SRAM))，以及採用存取較慢但記憶體元件具有較 高整合密度、成本效益較高之模組（諸如快閃記憶體（nash memory))。 除了其他的非揮發記憶體架構（如強介電記憶體 (ferroelectric memory，FeRAM))之外，在不連續記憶體模 組中亦有使用強磁性儲存體（MRAM)者，其單元中之儲存係 藉磁阻效應之幫助達到的。其所利用之原理為：二強磁性 層的電阻取決於該二層彼此的磁極方向。因此，一，，〇 ”狀態 可能係相當於一極性方向平行時的電阻，而”丨”狀態則可能 係相當於一極性方向反向平行（antlparallel)時的電阻。然而 ’該二方向間的電阻差異由僅佔GMR (Giant Magnetoresistive Effect，巨磁阻效應）元件的15%，到僅佔tMR (丁unnelmg

Magnetoresistive Effect ’ 穿隧磁阻效應）元件的 50%。 包括二強磁性層並由一介電層隔絕開的該元件，係配置 於位元線和字元線或寫入線（write lines)的相互跨越之交會 點處’使其有一電性連接自該位元線經過該GM R或TMR電 -5- 本紙張尺度適用中國國家標準(CNS) A*規格(21〇χ 297公釐）

裝

535159 A7 _____ B7 五、發明説明（2 ) 阻至該字元線。經由感應放大器的幫助，藉量測分別通過 該啟動中位元線和字元線的電流，能夠判定其電阻，並從 而判定該強磁性層之相互磁極方向。 取決於一 MRAM單元之不同具體實施例，可藉一平行於 該字元線且與該強磁性元件隔絕的額外寫入線，或藉與該 字元線完全相同的一寫入線，以利用連接且帶電的位元線 和寫入線在其交會點重疊產生一極大磁場，使一第一可變 強磁性層能相對於該（磁極方向固定之）第二強磁性層產生 180°的磁極旋轉。一網路中之位元線互相平行，而字元線 或寫入線則橫向佈置，若以類似於習見之動態記憶體 (DRAM，動態隨機存取記憶體）的結構利用此網路，則可藉 相關行（column)與列（row)驅動器的幫助，以進行記憶體單 元之t買寫定址。 基本上有兩種以一磁阻效應建構記憶體單元的可能方式 。第一種具體貫施例可見於（例如）由Durlam等人在2〇〇〇年 IEEE 之’’國際固態電路會議（；[nternatl〇nai s〇Hd state Circuits Conference)”第130至131頁所發表，其内容為·在 記憶體單元中利用一選擇電晶體（selectl〇n transist〇r)，可由 該字元線啟動一電流路徑’由該位元線經過該強磁性記情 體元件至接地電位。在寫入操作時，該電晶體被該字元線 關閉，同時有一電流流經該寫入線。此種架構提供了一極 快速（僅數奈秒）存取時間（僅數奈秒）的優點，但卻無法利用 到強磁性元件的便利使其建構成極小尺寸，因其所^占據面 積係取決於該明顯較大之選擇電晶體，在習見的動態記情 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公^ " ~ ------ 535159 A7 ______ B7 五、發明説明（3 ) 體（DRAM)中甚至達到8 F2，其中F為該基材上最小特徵尺寸 (feature size) ° 反之，在W〇99/14760 A1中揭露了 一強磁性記憶體的架 構，其中具有一磁阻效應之該記憶體元件係直接連接於該 位元線與子元線間，此時可使用一感應放大器評估選定之 位兀線上的電流，而不需使用一選擇電晶體。可能出現寄 生電流路徑，其係由該字元線或位元線相對於具有一磁阻 效應的圯fe體單元的電阻之一較高内部電阻所引起。另外 ，該二種記憶體單元狀態中待測電流強度的差異只有1〇%至 j 0 /❶所以必須由外界給予該強磁性元件非常高的電阻值。 由於此種架構已避免使用選擇電晶體，故該記憶體單元可 達到一高整合密度，其單元面積為4户。然而，此一優點必 須和0.5至1 之較長存取時間的缺點一併考慮。 在電乱儲存的狀況中，可將包含磁阻效應之記憶體單元 組成的不連續模組加以組合，以建構能滿足個別系統需求 的記憶體模組，例如：在兩種不連續模組中個別使用含有 快速存取牯間以及高整合密度的記憶體。然而，此兩種模 組固有的缺點亦同時轉移至此整體系統中，並使其製造成 本明顯增加。 本發明的目標係提供一種低製造成本，同時具有高整合 岔度及快速讀寫時間的記憶體單元配置。 此目標係藉一含有非揮發記憶體單元配置之整合記憶體 所達成，其至少包括具有磁阻效應的_第一和一第二記憶 單元’ &些記憶體單元在個別狀況中係配置於橫向交會 -7 - 本紙張尺度適用中國國家標準((：]^3) A4規格(21〇χ 297公釐）

裝 訂

535159 A7 _— —_B7 五、發明説明（4 ) 的位元線與字元線間，其中具有磁阻效應的該第一記憶體 單元包含一電晶體’該電晶體可由該字元線所驅動，且在 對具有磁阻效應的該第一記憶體單元進行存取時，與該位 元線和相關記憶體元件形成連至一電源電位或接地電位的 一電流路徑，而具有磁阻效應的該第二記憶體單元之記憶 體元件則係連接於位元線與字元線間。 依據本發明，具有快速存取時間及高整合密度的非揮發 記憶體配置的優點’可於一不連續記憶體模組中實現。透 過整合圯憶體中元件的組合，亦即具有磁阻效應並含有電 曰曰肢的Z丨思體早元以及具有磁阻效應並係（例如）直接連接於 位元線與字元線間的記憶體單元，取決於不同系統需求， 可建構具彈性、快速且便宜的記憶體模組，由於係在一不 連續模組上整合，故其製造成本降低許多。 用於具有磁阻效應之記憶體單元的此二種架構，在個別 狀況中最好係配置以專用的字元線和位元線組。為此目的 ，故亦需提供依此方法產生的該記憶體單元陣列相對的驅 動器組，以及相對的定址邏輯。另一方面，亦可於一記憶 體單元陣列中形成一共用組態。雖然具有磁阻效應並包含 選擇電晶體的記憶體單元陣列通常係連接至單結晶矽基材 ，其他相關配置的具體實施例亦可考慮直接將記憶體單元 連接於位兀線與字元線間。另外，利用該記憶體模組或具 有記憶體的一邏輯模組中其他相關元件的空間節省，可達 更有效的整合密度。 本發明的另一項更有利的組態係將這些記憶體單元陣列 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 535159

堆叠，來’這些陣列是由具有磁阻效應並含有位於基材側 平囬表底部之雷晶體的Ip I奩㈣留_ -曰日虹的。己fe肢早兀，以及含有連接於位元 :版線間並位於上述平面上方之平面，自基材平面往 更-層配置的記憶體元件之記憶體單元所構成。此法使單 位基材基礎面積的記憶體單元數量達到最大，而並堆聶深 度則僅取決於驅動H邏輯，和其與相關記憶體單元陣二間 :可避士地越來越大的距離。另_方面，還有一項事實就 是、:，隨著堆疊深度的增加’快速記憶體中包括具有磁阻效 應亚含有電晶體的記憶體單元的部份比例則越來越小，故 错^ 一種記憶體類型所佔比例的平衡組合，可有利地達到 更高整合密度、更快速存取和更低製造成本。 在本發明的另一項組態中，亦考慮含有GMR元件與含有 TMR凡件的記憶體單元的組合。此項具體實施例使該記憶 體中的效能及成本更進一步改善。 +在本發明的另—項組·態中，其考慮係該TMR元件中之介 電位障層的目標擊穿值，該位障層之厚度僅數個奈米。此 係對相關單元施加-高電壓所達成，其後該可調整強磁性 :的極性方向即與該固定強磁性層耦合，I其同樣變成固 疋。因此，具有磁阻效應的該記憶體單元的極性方向狀態 ，即永久地符合其執行擊穿時之相關極性。此點使其可實 現一強力的固定預程式化R〇M (ReacU〇nly Mem〇ry，唯讀 記憶體）。 °胃 在本發明的另一項組態中，係以二極體組成記憶體單元 特別在非由電晶體控制的記憶體單元的狀況中，可使用 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(21GX 297公董)----

裝

k 535159

535159 A7 ____B7 五、發明説明(7~' 驟的數目仍然可明顯減少。這樣使得製造成本節省頗大， 且能付到更南的整'合密度。 在此種配置的製造方法中，將兩種具有磁阻效應的記憶 體單元類型結合於一整合記憶體中的優點即變得特別明顯 。具體而言，由這些連接於字元線與位元線間的記憶體單 元所構成的記憶體單元層位於基材上方的最底層直到最頂 層，整個堆疊可於一製造程序中生產。 在一整合記憶體中具有磁阻效應的記憶體單元之配置， 及此配置的製造方法，將於下文中以一示範性具體實施例 詳細說明。圖式中： 圖式簡單說明 圖1中的等效電路圖顯示的記憶體單元具有磁阻效應，並 分別含有電晶體（a)、含有直接連接於字元線與位元線間的 §己憶體元件（b)以及含有串聯於字元線與位元線間的記憶體 元件和一二極體（c)。 圖2係在製造該整合記憶體的一製造程序中，相繼發生的 五個步驟（a-e)的記憶體單元之斷面圖。 發明詳細說明 此處以範例方式顯示的整合記憶體包括兩類的記憶體單 元’其等效電路圖係顯示於圖丨a和丨b中。請參考圖丨a，許 多記憶體單元1具有磁阻效應，並在（最好是）互相平行的字 元線15與分別與之橫向相交的位元線3 0的交會點之間包含 電晶體9。為讀取資訊，該字元線15將該電晶體9啟動，使 形成一電流路徑，由該位元線3 〇經過該磁阻記憶體元件2〇 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝

535159 A7 _________B7____ 五、發明説明（8 ) 、該帶狀接點1 9及該金屬接點丨丨流至一接地電位14。若不 使用該接地電位14 ’亦可使用一具有電壓供應的回授線路 。該電晶體9的使用確保了只有上述電流路徑的存在，換言 之’尤其不可能有任何其他可察覺的電流會經過其他未被 選擇的字元線15的記憶體元件2〇逃脫，因它們的電晶體9皆 處於關閉狀態。 為寫入資訊’對平行於字元線丨5並經過記憶體元件2〇鄰 近的該寫入線10供應電流，並同時啟動位元線30，使於其 上方感應產生一足夠大的磁場，從而影響該記憶體元件2〇 中的磁極方向。 此種由位元線和字元線所延伸的基材側記憶體單元陣列 ，在其上方有另一記憶體單元陣列，由一絕緣層的方式隔 絕開。圖lb中顯示此陣列具有磁阻效應的一記憶體單元2。 為項取資料之目的，在該字元線7〇啟動之下，有一電流經 該記憶體元件60流至該位元線50。可自該處（例如）透過一轉 化感應放大器產生一信號，可將此信號指定為該主動記憶 體元件之兩種極性狀態之一加以判定。 為防止此架構中可能出現的寄生電流路徑，在一延伸具 妝κ施例中，可考慮於字元線7〇與位元線5〇間的電流路徑 中植入一二極體8〇，圖lc即顯示此種狀況。若與該待讀取 °己匕虹單疋相關的字元線70係以（例如）3伏特控制，而所有 其他字元線皆係以〇伏特㈣’且與該待讀取記憶體單元相 關的位7C線係以〇伏特控制，而所有其他位元線皆係以 3伏特控制，則介於該字元線7〇與該位元線5〇間之一正電壓 __ -12- 本紙張尺度適㈣家標準(CNS) M規格(21()><297公爱） - ------ 535159 A7 __B7 五、發明说明（9 ) 差僅導致電流路徑通過該待讀取記憶體單元6〇，結果僅與 此記憶體元件相關的該二極體80係以正向操作。 為寫入資訊，此類記憶體單元使用的機制與包含電晶體9 且具有磁阻效應的該記憶體單元1相同，除了在此實例中， 該字元線7 0本身即係作為寫入線之用。 為製造圮憶體單元層層相疊的配置，在最底層具有磁阻 效應的該記憶體單元1係以一習見於CMOS基本製程中的方 式建構’其中有關於在基材侧的電晶體9，有一電晶體接點 12通過一金屬接點11，如圖2a中所示。與此電晶體相關的 閘電極’即代表包含電晶體9且具有磁阻效應的該記憶體單 元1的字元線15。該金屬接點n係由一氧化及氮化層13所隔 離，而該寫入線10則係垂直地穿過圖2a中圖面的該隔離層 。有一約10至20 nm的薄介電層沉積於此平面化層之上，接 著利用一微影及蝕刻步驟露出該金屬接點丨丨。鋪好帶狀接 點19之金屬層後，將作為記憶體元件20的tmr膜沉積，再 經過照影及蝕刻步驟使此二層縮減至理想的形狀結構，如 圖2b中所示。 在沉積並平面化另一絕緣層2 9之後，再經過進一步沉積 、微影、姓刻、金屬沉積和平面化步驟，將位元線3 〇圖樣 化成一金屬導線，如圖2c中所示。此步驟結束了包含電晶 體並具有磁阻效應的該記憶體單元丨的建構。 為達到高整合密度以及低製造成本，故在該具有磁阻效 應的記憶體單元1之上再設置另一具有磁阻效應的一第二記 憶體單元2。如圖2 d中所示，為此目的’首先鋪上一層包括 -13 - 本紙張尺度適财國S家標準(CNS) A4規格(210X297公爱) '~ —

裝 訂

535159 五 、發明説明（10 A7 B7

電漿氮化物和氧化物的另一 餘刻’以及後續的銅沉積步 元線50鋪上。經化學機械平 TMR膜，其包括二強磁性層 圖2d中可看出，第二記憶體 憶體单元平面為高的記憶體 電晶體接點12下方鄰近的電 憶體單元的面積，則係由記 最小導線距離所決定。 絕緣層40,之後以另一微影和 驟，將第三層金屬化平面的位 面化步驟鋪上記憶體元件60的 ，由一薄的介電層隔絕開。於 單元平面已達到比下方第一記 元件封裝密度，其原因在於該 晶體之面積，而圖2(1之上部記 憶體疋件60的尺寸或二導線間 在鋪上另一層絕緣層後，經微影和蝕刻步驟、以銅填滿 第四金屬平面的溝槽，獲得該字元線70,並將包含TMR膜 的記憶體元件60及位元線50包圍在内。在進一步平面化和 絕緣之後，具有磁阻效應的記憶體單元2的製造亦告完成。 後續各層中’可重複地將具有磁阻效應的記憶體單元2互相 堆疊。 在此實施範例的一項延伸案例中，將一裝置整合進來， 以對此記憶體模組中的字元線70實施（例如）10伏特的電壓， 可能達到該記憶體單元中二強磁性層間之介電層的目標擊 穿值，依據先前技藝，該介電層之厚度僅約1至2 nm。依據 本發明’這就相當於實現了一次可程式化的記憶體。 為製造本貫施範例中之1 Gb高成本效益大量記憶體及12 8 Mb高速強力記憶體，由包含電晶體並具有磁阻效應的記憶 體單元1中’可製成一基材側的128 Mb記憶體單元陣列層， 其可提供非揮發記憶體，同時並具有靜態電氣記憶體 -14-

裝 訂

k 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 535159 A7 B7 五、發明説明（彳1 ) (SRAM)的效能。因具有磁阻效應之記憶體單元2的面積需 求（總共4 F2)僅及包含電晶體並具有磁阻效應之記憶體單元 1的面積需求的一半，故可在現有基材侧之該記憶體單元陣 列之上直接堆疊四層此種較高成本效益之大量記憶體，每 層25 6 Mb。在此狀況中，僅需考慮為該記憶體單元陣列之 驅動器保留基材面積即可。結果，即可獲得一快速存取、 與電氣記憶體相較擁有較低衰減率、高整合密度及低製造 成本的記憶體。 參考符號清單 1 包含電晶體並具有磁阻效應的記憶體單元 2 具有磁阻效應的記憶體單元，記憶體元件連接於字元 線與位元線間 9 電晶體 1 〇 記憶體單元1之寫入線 11金屬接點 12 電晶體接點 13 絕緣接點 14具有接地電位之導線 15 記憶體單元1之字元線，閘極 18 介電層 1 9 帶狀接點 20 包括TMR膜之記憶體元件 29 絕緣層 3 0 記憶體單元1之位元線 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝 玎

線 535159 A7 B7 五、發明説明（12 ) 40 絕緣層 50 記憶體單元2之位元線 60 包括TMR膜之記憶體元件 70記憶體單元2之字元線 80 二極體 -16-本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

1. 一種具有非揮發記憶體單元（1、2)配置的整合記憶體， 其至少包括具有磁阻效應的一第一及一第二記憶體單元 ’在每一狀況中皆係配置於垂直相交的位元線（30、50) 與字元線（15、70)間之交會點處，其中 (a) 具有磁阻效應的該記憶體單元（1)包含一電晶體（9)， 該電晶體可由該字元線驅動，且於存取該具有磁阻 效應的記憶體單元（1)時，與該位元線（3 〇)及相關的 記憶體元件（20)形成一電流路徑，以連接至一供電 或接地電位（14)，以及 (b) 具有磁阻效應的該第二記憶體單元（2)之記憶體元件 (60)係連接於位元線（50)與字元線（70)之間。 2·如申請專利範圍第1項之整合記憶體， 其特徵為： 該記憶體係配置於一基材中，具有磁阻效應的該第一 記憶體單元（1)與許多進一步的包含電晶體（9)並具有磁阻 效應的記憶體單元（1)形成一基材側記憶體單元陣列；另 一項特徵為：具有磁阻效應的第二記憶體單元（2)與許多 具有磁阻效應的記憶體單元（2)形成配置於該基材側記憶 體單元陣列之上的一記憶體單元陣列。 3 .如申請專利範圍第1或2項之整合記憶體， 其特徵為： 該種記憶體單元的其中之一包含具有巨磁阻效應 (GMR)之一記憶體元件（20、60)的一記憶體單元，以及 包含一具有穿隧磁阻效應（TMr)之一記憶體元件（2〇、6〇) -17 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 535159 A8 B8 C8

   的另一記憶體單元。 4·如申請專利範圍第2項之整合記憶體， 其特徵為·· 為對位兀線（3〇、50)和字元線（15、7〇)施加一高電壓以 =穿該記憶體元件（20、6〇)中之一薄介電層而配置之一 裝置，係與一記憶體單元陣列連接。 5 ·如申凊專利範圍第1或2項之整合記憶體， 其特徵為·· 裝 這些5己丨思體單元陣列其中每一具有磁阻效應的記憶體 單元（2)皆包含一二極體，該二極體係在該字元線（7〇)與 該位元線（50)間和該記憶體元件（6〇)相串聯者。 6. 如申凊專利範圍第2項之整合記憶體， 其特徵為： 在相互堆疊的不同記憶體單元陣列中具有磁阻效應的 兩種圮憶體單元（2)中，每種狀況皆係連接至一共同位元 線（50) 〇 線 7, 一種如申請專利範圍第1、2、3、4或5項之整合記憶體之 製造方法， 其特徵為： 具有磁阻效應的該第一記憶體單元（1)形成於該基材上 時係包含一 CM0S製程以產生該電晶體（9)，接著於該第 一記憶體單元之上產生一絕緣層（4〇)，然後在該絕緣層 (40)上再鋪上具有磁阻效應的該第二記憶體單元（2)。 8 · 一種如申請專利範圍第5項之整合記憶體之操作方法， -18- 535159 A BCD 六、申請專利範圍 中：為由包含二極體並具有磁阻效應的一記憶體單元（2) 讀取資料，在一第一步驟中，與該待讀取之記憶體單元 連接的該字元線（70)係由一第一電壓所驅動，而所有其 他字元線（70)係由較第一電壓低的一第二電壓所驅動， 且其中與該待讀取之記憶體單元連接的該位元線（50)係 以該第二電壓操作，且所有其他位元線（50)係以該第一 電壓操作，且其中：在一第二步驟中，流經待讀取之該 記憶體單元之該位元線（50)的電流係藉一感應放大器判 定。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）