TW530390B - Method for fabricating flash memory device - Google Patents
Method for fabricating flash memory device Download PDFInfo
- Publication number
- TW530390B TW530390B TW090133286A TW90133286A TW530390B TW 530390 B TW530390 B TW 530390B TW 090133286 A TW090133286 A TW 090133286A TW 90133286 A TW90133286 A TW 90133286A TW 530390 B TW530390 B TW 530390B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patent application
- scope
- oxidation
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 230000008569 process Effects 0.000 claims abstract description 74
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 11
- 238000001459 lithography Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 7
- 239000000243 solution Substances 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 210000000078 claw Anatomy 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 238000007789 sealing Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 125000006850 spacer group Chemical group 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 146
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 230000005641 tunneling Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 241001674048 Phthiraptera Species 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 230000001804 emulsifying effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
^30390
第5.頁 530390 _發明說明（2) 生。/而為了克服此異常的金屬鎢氧化反應的發生，可額外 密氮化物層，以該氮化物層作為抗氧化反 心、貝亦或是採取僅針對多晶矽層做一選擇性的氣化 反應丄而使鎢金屬層無法發生氧化反應，用此 之異常的金屬鎢氧化反應的問題產生。 术解决上述 一根據以上所述之習見技藝，附件之第i圖到 顯不傳統上製備此種快閃記憶體元件的連續製作步ς 一 1=1圖所示，於1之矽基底材質之記憶體“⑴ 上，連,依次地沈積上3a之穿隧氧化層、5之 極層的多晶石夕層、7之氧化-氮化_氧化（〇N〇)層 層的多晶石夕層、U之金屬鎢或氮化鶴層二作之為 罩幕之氮化物層。 此外，於記憶體胞區（A)上形成如上所述之 層時，同樣地於記憶體胞區之週邊電路區（β 依序地沈積上3b之低電壓或高電壓的閘極氧化層^ :七 為控制間極層的多晶石夕層、i i之金屬鎢 In 硬罩幕之氮化物層。 見化鎢層和13之 « 然後，於記憶體胞區（A)與其週邊電路區 ，地進行黃光微影製程及蚀刻程序…將以上= 個沈積層定義成個別所需之閘極圖案。在此，者7 4之各 胞區（A)進行蝕刻製程時，其蝕刻深产 ，當對記憶體 之氧化-氮化-氧化層上。 又之要求為需停止於7 而後’由於之前所述當對3b之低電壓或言 氧化層進行蝕刻程序時，將會對其造成回1的閘極 、仏成所謂的蝕刻損害，
530390 五 發明說明（3) 為了減低此程序對其之損害，因此必須要對記憶體胞區 ^週邊電路區（B)進行第一次的選擇性氧化反應製程。但 在結果將會導致於9之作為控制閘極層的多晶矽層之橫向 側面上會形成9a之具選擇性被氧化層。 然後，當於記憶體胞之週邊電路區（B)覆蓋一層微影 2圖案時（此未顯示於圖例中），於記憶體胞區（A)，利 ，:光，影製程及姓刻程序，將7之氧化_氮化_氧化層與5 來。為⑦置閘極層之多晶石夕層兩者的s案選擇性地定義出 的宝為了減低上述製程對於3a之穿隧氧化層所造成 必，須進行第二次選擇性的氧化反應製程。因 成；之λ晶石夕浮置閘極層之橫向側面上，此將形 成了 9b之第一久選擇性被氧化層。 然後，於全部已經完成的結構上再沈 化反應用途的15之密封性氮化物層。而後，如第 不再利用蝕刻製程，於記憶體胞區（A) 上所有_之㈣性氮化物層上進行料向 而此即可形成以間隙壁形式來呈現 的15a之密封性氮化物圖案。見之作為抗乳化反應用途 於此之後’如第3圖所示’於記憶體胞區之週邊電路 ΐ二阻=(此未顯示於圖例中)，而= ，胞Q(A)，進订-選擇性㈣程序。藉、 多晶石夕浮置”層與7之氧化-氮化—氧化層進之 後，3a之穿隧乳化層的表面將隨之曝露出來。除此之外， 苐7頁 530390 五、發明說明（4) 5a之多晶石夕圖案盘％ +片 成為預先決定之形狀，乳化-氮化-氧化圖案亦將隨之而形 捧^=之二基底材f的記憶體胞區（Α) ι，再藉由離子 4鍺製程植入如硼與砷等離 及極㈣於其表面（此未顯示於圖例中）。/成源極與 最後，在於一熱處理製程、一間隙壁形成製 此類之數項製程後，即完成此-快閃記憶體ί;…如 然而•於上述習見之傳統製程" :…於傳統方法中’其選擇性氧化 =之多。其第—次選擇性氧化反應製程之目的以： 之憶體胞區週邊電路區⑻所進行的 壓或高電壓的開極氧化層所造成之姓刻序對 : 第 擇性的氧化反應製程其目的係欲減低在利；閑：Ϊ ^幕選擇性地定義出位於記憶體胞區（α) 圖 對3之穿隧氧化層所造成的蝕刻損害。 預層4， 但是’由於傳統習見之選擇性盞 周圍氣體為氫氣之氛圍條件下進行反應，g :程皆於富含 •氣經常會被轉移至間極氧化層或穿隧;:化所：土、的氫 此些被轉移的氫氣將會被氧化層所捕捉^ 幸地， 位置。 铺捉而產生一氫氣捕捉 更—進一步地說，對於諸如快閃記 件，氫氣流入所產生之捕捉位置，將;：=非揮發性元 造成相當嚴重㈣響。 將切其減層的特性 <發明之總論> 530390 五、發明說明（5) 故本發明的目的係為提供一製備快閃記憶體元件之改 良方法。於本方法中，於金屬接觸區域的蝕刻 間，僅藉由一次單獨的正常氧化反應製程，二；=用月 於快閃記憶體且具有優越特性的穿隧氧化層。
、 本發明的另一目的係為一製備快閃記憶體元件之方 法’此方法包含下列所述之連續步驟：先於一矽基底材質 上^連續依次地形成一穿隧氧化層、一浮置閘極層、一氧 化-氮化〜氧化（ON〇)層、一控制閘極層與一硬罩幕層。而 後’連績依序地以黃光微影製程及蝕刻程序選擇性地將硬 罩幕層、控制閘極層、氧化-氮化—氧化層與浮置閘極層之 圖案定義出來。然後，形成一絕緣層覆蓋於所有已完成冬 結2上。隨後並於此絕緣層上形成一接觸窗孔，也因此將 使付4刀的石夕基底材質隨之曝露出來。最後，於包含接觸 窗孔之全部所完成的結構上進行一氧化反應程序，如此即 可完成整個快閃記憶體元件的結構。 根據本發明之再一目的為提供製備快閃記憶體元件之 方法’此方法包含下列連續的步驟：先於一矽基底材質 上^連續佑次地形成_穿隧氧化層、一浮置閘極層、一氡 化-氮化-氧化（0Ν0)層、一控制閘極層與一硬罩幕之氮化
物層。而後’此些硬罩幕之氮化物層、控制閘極層、氧化 氮化·氧化層與浮置閘極層，將連續依次地以由黃光微影 製程及姓刻程序，將其元件圖案定義出來。隨後，於此些 已7G成疋義的圖案結構之兩橫向側面上再形成一密封性氮 化物層。此外’後續為了形成一間隙壁，故於所有完成之
第9頁 530390
結構上再沈積一層第一絕緣 及蝕刻程序，將之選擇性地 三與第四絕緣層連續依次地 成的結構上。隨後，為了定 第四絕緣層上經由黃光微影 再利用該光阻圖案經由蝕刻 緣層選擇性地分別定義出來 成，而石夕基底材質的部分區 出來。最後，於包含接觸窗 一氧化反應程序。如此即可 構。 層，並隨後利用黃光微影製程 定義出來。接著，將第二、第 形成於包含間隙壁之所有已完 義出一金屬接觸區域，所以於 製程先形成一光阻圖案，然後 程序，將第四、第三與第二絕 ，此時接觸窗孔亦隨之而形 域也因接觸窗孔的形成而曝露 孔之全部已完成的結構上進行 完成整個快閃記憶體元件的結
<較佳具體實施例之詳細描述〉 以較適二整地以文字及附隨的圖示於下說明之，並 同的型=^實施例輔以解說。本發明將包含於許多不 實施例：：應將其只限制於所提出分析說明之具體 製備^二例說明了本發明具艘實施例之 上;’於31之石夕基底村f的記憶體胞區（a) 極層的=3a之穿隧氧化,、35之作為浮置閘 39之作A >二夕日日矽層、37之氧化_氮化_氧化（〇N〇)層、 =控制閑極層的第二層多晶石夕，、4 化鎢層和43之硬罩幕之氮化物層。 以虱 此外，並於記憶體胞區（A)及其週邊電路區⑶）之以上
第10頁 530390 五、發明說明（7) 所述之各個沈積層上，同時地沈積了33b之低電壓或高電 壓的閘極氧化層、3 9之作為控制閘極層的第二多晶矽層、 41之金屬鎢或氮化鎢層和4 3之硬罩幕之氮化物層。 然後，於記憶體胞區（A )與其週邊電路區（B)上，藉由 黃光微影製程及#刻程序，將以上所述之各個沈積層選擇 性地定義成個別所需之閘極圖案。在此，當對記憶體胞區 (A)進行蝕刻程序時，其蝕刻深度需停止於氧化—氮化一氧 化層3 7上。然而，根據前述之傳統習見的製備方法，為減 低於各閘極定義時所進行的蝕刻程序造成之蝕刻損害，故 於蝕刻製程之後，緊隨著必須於富含氳氣作為周圍氣體之 氛圍下進行選擇性氧化反應製程。然而，在本發明所提供 的製備方法中，並不需要進行此氧化反應製程。 本發明後續之步驟係如第5圖到第6圖中所示。於全^ 已完成之結構上，再沈積一層45之密封性氮化物層，此』 之作用係為可於後續製程進行時避免金屬鎢層發生氧化2 應。隨後，利用黃光微影製程及蝕刻程序，定義出45&之 化物層的圖案。然後，#由輕微摻雜 =擴”靡D)的離子摻間植入製程，將位於記憶 脰胞區之週邊電路區（B)的閘極圖案的每一 叫
矽基底材質上，形成一輕微摻雜汲」 例Φ、〇 A LL 一 1匕峡、此禾顯不於圖 二性氮化物層的圖案被視為-防, 所匕二： 進行於輕微摻雜汲極離子植入製程β 所k成的離子植入損害。而此45a之裝权 木其最佳厚度約介於2〇至130埃之範圍内。 增耵囵
530390
五、發明說明（8) 然後，如第7圖中所示，選擇性地以黃光微影製程及 蝕刻程序，且以於記憶體胞區（A)上之已被定義的“之硬 罩幕之氮化物層作為罩幕，並定義出37之氧化—氮化-氧化 f和3 5之作為浮置閘極層的第一多晶矽層的圖案◦而後， 2由僅進行於記憶體胞區（A)上之源極/汲極離子摻雜植入 製程，在位於記憶體胞區（A )的閘極圖案的每一邊之下的 31之石夕基底材質上，形成了47之源極/汲極區域。於此， 根據前述之傳統習見的製備方法，為防止進行蝕刻程序時 對3 3 a之牙隧氧化層所造成的钮刻損害，故隨钱刻程序之 後必須進行另一選擇性氧化反應製程。 然後’於全部已完成的結構上再沈積4 9 a之作為間隙 壁的氮化物層。接著，將此氮化物層與45之密封性氮化物 層的圖案選擇性地一起定義出來。因此，49a之氮化物間 隙壁層即可形成於記憶體胞區（A)與其週邊電路區之橫 向側面壁上，而其最佳之厚度約介於3 〇 〇至丨8 〇 〇埃的範圍 之内。
再者，如第8圖中所示，在位於記憶體胞區週邊電路 區（B)的閘極圖案的每一邊之下的3丨之矽基底枯質上形成 另一 5 1之源極/汲極區域。然後，連續依次地於包含記憶 體胞區週邊電路區（B)之全部已完成的結構上沈積53之氮 化物層、55之介多晶矽氧化層（IP0)與57之硼磷矽玻璃絕 緣層（BPSG)。隨後對57之硼磷矽玻璃絕緣層進行高溫熱流 程序，以增加其平坦性P 上述的53之氮化物層其較適宜的厚度約介於1〇〇至7〇〇
第12頁 530390 £、發明說明（9) -__ ;=圍之内’而55之介多晶砍氧化層所沈積的厚度則約 二;5〇〇至3500埃的範圍為宜。此外，57之棚碌發破壤^ 、、彖層應於溫度為介於攝氏75〇 /、、、巴 辦5〇至8 75度下進仃沈積反應約5 圍為i 而 沈積之厚度約介於40 00至1 40 00埃的範
然後-，於57之硼磷矽玻璃絕緣層上再覆蓋上一層光 "顯不於圖式中）。接著，利用黃光微影製程與蝕刻程 U擇性地將圖案定義於此光阻層i，且接觸窗孔區域 ’、現者光阻圖案的形成（未顯示於圖式中）而被定義出來。 而後，如第9圖中所示，係以光阻圖案（未顯示於圖式 /為罩幕’再利用黃光微影製程與蝕刻程序，將5 7之 二2 t玻1絕緣層、55之介多晶石夕氧化層和53之氮化物層 、圖案連續依次地定義出來，而59之金屬接觸窗孔亦隨之 =形成，且該接觸窗孔將使47與51之源極/汲極區域亦曝 然後’再利用一濕式清洗程序，於49a之氮化物間隙 ^層之下方區域形成一底切。此濕式清洗程序宜選用5 0至 ·〇比1(50〜1〇0 :】）的氟化氫水溶液或100至300比1(1〇〇 〜3 00 : 1 )的緩衝性氧化蝕刻水溶液（b〇e)於後續的氧化反 應製程之前進行約1 0至1 5 0秒。 立、而後，由於進行金屬接觸姓刻製程時，其可能會造成 部分3 1之矽基底材質被蝕刻掉，而且更甚地可能進一步造 成源極/沒極的植入摻雜離子的損失，故必須再進行一插 塞性離子摻雜植入製程以補償其損失。
第13頁 530390
更進一步地，為了要補 週邊電路區（B)的33a之穿隨 壓閘極氧化層所遭受的蝕刻 製程以保證其優越之特性。 償分別於記憶體胞區（A)與其 氧化層與33b之低電壓或高電 損害’必須再進行一氧化反應 在此，該氧化反應製程需於溫度為攝氏75〇至1〇〇〇度 ，壓力為0·1至760托耳（T0rr)的條件下操作，而所提供的 氧氣流速為5至20標準每分鐘—升（SLM)，其所設定的氧化 厚度為以控片監控厚度介於2〇至3〇〇埃之範圍内。
此外，氧化反應製程之起始負載溫度需調整介於攝氏 300至6 00度之間，而一氮氣負載流速則需介於2至3〇標準 每分鐘-升的範圍内。並且，其主要之氧化反應的昇溫速 率需維持在每分鐘變化攝氏1至1〇〇度的範圍内。 萬進行元氧化反應製程之後，而於沈積金屬鈦/氮化 鈦的製程之前，必須再進行一清洗製程。此清洗製程宜選 用50〜1〇〇:1的氟化氫水溶液或iq〇〜3q〇:i的緩衝性氧化 蝕刻水溶液（B0E)進行清洗程序約1 〇至丨5〇秒。
§對5 7之爛鱗石夕玻璃絕緣層、5 5之介多晶碎氧化層和 5 3之氮化物層進彳丁連續依次的钱刻製程時，5 9之接觸窗孔 區域即可隨之被形成。然而，於此蝕刻程序之後，雖然於 31之基底材質的主動區域之氧化層可能仍舊存在於其上， 但其亦有可能由於發生過渡蝕刻的現象而造成3丨之基底材 質的流失。隨著後續所進行的氧化反應製程，其間之氧化 性氣體可於4 9 a之氮化物間隙壁層下方的底切之間順暢地 流動。如此即可減缓33a之穿隧氧化層或33b之低電壓或高
第14頁 五、發明說明（11) 電壓的閘極氧化層所伊為从^ 因此，本發明的姓刻損害。 藉其可防止於氧化反^制堅固的氧化橫向侧面壁，並且 氧化層所造成it H 1時氫氣流入穿隧氧化層或閘極 上所k成70件其操作特性的退化與變質。 怜體元$::t詳細實施例中，本發明所提供之快閃記 U 兀件製備方法， 於傳統的閘極餘刻所述之優點與效果。 經常會遭受到蝕刻指j ^中，穿隧氧化層或閘極氧化層 於金屬I _ # ' D…、、而於本發明中，此蝕刻損害可 序之後藉由-氧化反應製程來減緩之。 I二達到為求減低能源耗損的簡化製作程序之目的。 較，萨由太ίϊ統習見之雙重選擇性氧化反應製程相比 有較？，元件操作特性。其主要原 元二之Γ ί生虱乳的捕捉位置，而該氫氣的捕抓將使得 凡件之#作特性將隨之而趨劣。 ，外，本發明可使用氧化反應製程來取代傳統上 公4 4雜植入製程後行之。如此便能減少整個 總程序步驟的數目，且總製作成本亦將隨之下降。、 另一方面，根據尺寸縮小的設計規則，形成一而 這之Ρ型通道金屬氧化半導體電晶體（PM0S)將是不可t k 的。在此，於進行選擇性高溫氧化反應製程的同時，兑 已植入於PMOS區域的硼離子可能會經由閘極氧化層穿=别 入通道内。此結果將造成閛極氧化層的元件操作^性產=
第15頁 530390 五、發明說明（12) 非預期性的劣化。 化反應製程取代了 反應製程。此舉將 電晶體結構更容易 於以上之詳細 之具體可行的典型 但其僅止於一般性 利範圍；凡其他未 效改變或修飾，均 然而，本發明利用僅唯一進行之正常氧 進行兩次之傳鍊習見的高溫選擇性氧化 增加硼離子穿透的穩定度，並且亦使知 建構起來。 的文字說明與圖示中，已揭示了本發明 實施例。雖然其中不乏引用專有術語， 的描述，而非用於限定本發明之申請專 脫離本發明所揭示之精神下戶斤完成之等 應包含在下述之申請專利範圍内。
530390 圖式簡單說明 第1圖到第3圖的橫向截面圖係顯示出製備傳統習見的 快閃記憶體元件之連續步驟。 第4圖到第9圖的橫向截面圖係顯示出本發明具體實施 例的快閃記憶體元件製備之連續步驟。 <圖式中元件名稱與符號對照> 1 :碎的基底材質 3a :穿隧氧化層 3b :低電壓或高電壓之閘極氧化層 5 :多晶矽浮置閘極層 5a :多晶矽圖案 7 :氧化-氮化-氧化（0N0)層 7a :氧化-氮化-氧化圖案 9 :多晶矽控制閘極層 9a 選 擇 性 被 氧 化 層 9b 選 擇 性 被 氧 化 層 11 金 屬 鶴 或 氮 化 鶴 層 13 硬 罩 幕 之 氮 化 物 層 15 密 封 性 氮 化 物 層 15a :密封性氮化物圖案 3 1 ·碎的基底材質 33a :穿隧氧化層 3 3b :低電壓或高電壓之閘極氧化層 3 5 :第一層多晶矽浮置閘極層
第17頁 530390 圖式簡單說明 37 氧 化-氮化- 氧 化（0N0)層 39 第 二 層 多 晶 矽 控 制閘極層 41 金 屬 嫣 或 氮 化 層 43 硬 罩 幕 之 氮 化 物 層 45 密 封 性 氮 化 物 層 4 5 a :密封性氮化物層的圖案 47 :源極/汲極區域 4 9 a :氮化物間隙壁層 51 源 極/汲極區域 53 氮 化 物 層 55 介 多 晶 矽 氧化層（IP0) 57 硼 磷 矽 玻 璃絕緣層（BPSG) 59 金 屬 接 觸 窗孔
第18頁
Claims (1)
- 530390六、申請專利範圍 種制1供—種製備快閃記憶體元件之方法，其特徵在於：是 裡衣備快閃記憶體之方法包含下列步驟： 先於—矽基底材質上，連續依次地形成—穿隧氧化 &朽:浮置閘極層、一氧化_氮化—氧化（ONo)層、一控制 問極層與一硬罩幕之氮化物層； 而後，藉由黃光微影製程及蝕刻程序，連續依次地定 盥ΐ =罩幕之氮化物層、控制閘極層、氧化-氮化-氧化層 興子置閘極層之結構圖案； 層隧後，於此些已完成定義的結構圖案上形成一絕緣 ’並使得矽基底材 結構上進行一氧化 然後’於絕緣層上形成一接觸窗孔 質的部分區域隨之曝露出來； 且於包含接觸窗孔之全部所.完成的 反應製程。 2·如申請專利範圍第i項所述的方法，其更進一 含下列步驟： 〃 於後續進行之氧化反應程序的步驟之前，先行進行約 =i1 u〇私的濕式清洗程序。而其所使用的蝕刻清洗溶液 -=用50〜100 : 1的氟化氫水溶液與1〇〇〜3〇〇 :工的緩衝 性氧化钱刻水溶液（β〇Ε)所組成的族群。 爲申請專利範圍第1項所述的方*，其所述之絕緣 θZ 、第一、第二與第四層所堆疊而成的；其中第 厂二第二/為氮化物層，第三層為包含介多晶矽氧化層 的氧化層’而第四層為硼磷矽玻璃絕緣層（BPSG)。 530390六、申請專利範圍 4 ·如申請專利範圍第1項所述的方法，第一層氮化物 層之厚度約介於300至18〇〇埃的範圍内。 5 ·如申請專利範圍第1項所述的方法，其更進一步所 包含的步驟有： 於形成接觸窗孔的步驟之後，必須進行一插塞性離子 換雜植入製程，用以補償源極/汲極區域所植入雜質離子 劑量的損失。 6·如申請專利範圍第1項所述的方法，其氧化反應製 程於溫度為攝氏750至1〇〇〇度與壓力為〇· i至76〇托耳之反 應條件下操作，而所提供的氧氣流速為介於5至2〇標 分鐘-升（SLM)。 7 ·,如申請專利範圍第1項所述的方法，於氧化反應步 驟所形成之氧化物層之厚度約介於2〇至3〇〇埃的範圍内。 8·如申請專利範圍第1項所述的方法，其氧化反應製 :之，始負載溫度為介於攝氏30 0至60 0度之間，而一氮氣 沒ί爪，為"於2至Μ標準每分鐘—升的範圍内。且氧化 ^的昇溫速率維持在每分鐘改變攝氏1至1 0 〇度的範圍# 申請專利範圍第3項所述的方法，其第二氮化物 二約介於100至700埃之範圍内，而介多晶矽氧化層 璃r @ ΐ厚度約介於5〇〇至3500埃之範圍内，且硼填矽玻 、巴” _所沈積之厚度約介於4000至14000埃之範圍内。 綾> & 如申睛專利範圍第3項所述的方法，硼磷矽玻璃絕 、 '度介於攝氏7 5 〇至8 7 5度之反應條件下進行沈積530390 六、申請專利範圍 反應，其形成所需時間約介於5至75分鐘之内。 11 ·如申請專利範圍第1項所述的方法，其更進一步所 包含的步驟有： 於進行完氧化反應程序的步驟之後，必須再進行約1 0 至1 5 0秒的清洗程序。而其所使用的蝕刻清洗溶液為選用 50〜100 :1的氟化氫水溶液與100〜30 0 : 1的緩衝性氧化 餘刻水溶液（Β Ο E )所組成的族群。第21頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038549A KR100390917B1 (ko) | 2001-06-29 | 2001-06-29 | 플레시 메모리소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW530390B true TW530390B (en) | 2003-05-01 |
Family
ID=19711589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090133286A TW530390B (en) | 2001-06-29 | 2001-12-31 | Method for fabricating flash memory device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6630392B2 (zh) |
| JP (1) | JP2003031708A (zh) |
| KR (1) | KR100390917B1 (zh) |
| TW (1) | TW530390B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803624B2 (en) * | 2002-07-03 | 2004-10-12 | Micron Technology, Inc. | Programmable memory devices supported by semiconductive substrates |
| KR20040046881A (ko) * | 2002-11-28 | 2004-06-05 | 삼성전자주식회사 | 저저항 제어게이트 전극을 갖는 플래쉬 메모리 셀 및 그제조방법 |
| US6767791B1 (en) * | 2003-02-10 | 2004-07-27 | Advanced Micro Devices, Inc. | Structure and method for suppressing oxide encroachment in a floating gate memory cell |
| US7355237B2 (en) * | 2004-02-13 | 2008-04-08 | Sandisk Corporation | Shield plate for limiting cross coupling between floating gates |
| JP2006066695A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7521316B2 (en) * | 2004-09-09 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming gate structures for semiconductor devices |
| KR101002519B1 (ko) | 2004-12-21 | 2010-12-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100849852B1 (ko) * | 2005-08-09 | 2008-08-01 | 삼성전자주식회사 | 비휘발성 반도체 집적 회로 장치 및 이의 제조 방법 |
| KR100717770B1 (ko) * | 2006-04-24 | 2007-05-11 | 주식회사 하이닉스반도체 | 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법 |
| KR100766236B1 (ko) | 2006-05-26 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100825789B1 (ko) * | 2006-11-03 | 2008-04-28 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100905999B1 (ko) * | 2007-06-12 | 2009-07-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100844939B1 (ko) * | 2007-06-14 | 2008-07-09 | 주식회사 하이닉스반도체 | 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법 |
| KR100898440B1 (ko) * | 2007-06-27 | 2009-05-21 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| US11302827B2 (en) * | 2020-01-23 | 2022-04-12 | Nanya Technology Corp. | Semiconductor device with sidewall oxidized dielectric and method for fabricating the same |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269548A (ja) * | 1987-04-27 | 1988-11-07 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| US5445980A (en) * | 1988-05-10 | 1995-08-29 | Hitachi, Ltd. | Method of making a semiconductor memory device |
| JPH0370180A (ja) * | 1989-08-09 | 1991-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2643833B2 (ja) | 1994-05-30 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5619052A (en) * | 1994-09-29 | 1997-04-08 | Macronix International Co., Ltd. | Interpoly dielectric structure in EEPROM device |
| US5631179A (en) * | 1995-08-03 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing metallic source line, self-aligned contact for flash memory devices |
| KR970067896A (ko) * | 1996-03-16 | 1997-10-13 | 김주용 | 플래쉬 메모리 소자의 제조방법 |
| KR100195233B1 (ko) * | 1996-08-21 | 1999-06-15 | 윤종용 | 반도체 장치의 제조방법 |
| US5812403A (en) * | 1996-11-13 | 1998-09-22 | Applied Materials, Inc. | Methods and apparatus for cleaning surfaces in a substrate processing system |
| US6020237A (en) | 1998-02-04 | 2000-02-01 | Alliance Semiconductor Corporation | Method of reducing dielectric damage due to charging in the fabrication of stacked gate structures |
| US6074914A (en) | 1998-10-30 | 2000-06-13 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate flash transistor |
| US6133096A (en) * | 1998-12-10 | 2000-10-17 | Su; Hung-Der | Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices |
| US20020052119A1 (en) * | 1999-03-31 | 2002-05-02 | Patrick A. Van Cleemput | In-situ flowing bpsg gap fill process using hdp |
| US6268624B1 (en) * | 1999-07-31 | 2001-07-31 | Advanced Micro Devices, Inc. | Method for inhibiting tunnel oxide growth at the edges of a floating gate during semiconductor device processing |
| US6096604A (en) | 1999-08-04 | 2000-08-01 | Chartered Semiconductor Manufacturing Ltd | Production of reversed flash memory device |
| US6242362B1 (en) * | 1999-08-04 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask |
| US6232185B1 (en) | 2000-05-15 | 2001-05-15 | Integrated Memory Technologies, Inc. | Method of making a floating gate memory cell |
-
2001
- 2001-06-29 KR KR10-2001-0038549A patent/KR100390917B1/ko not_active IP Right Cessation
- 2001-12-28 JP JP2001401583A patent/JP2003031708A/ja active Pending
- 2001-12-31 TW TW090133286A patent/TW530390B/zh not_active IP Right Cessation
- 2001-12-31 US US10/029,939 patent/US6630392B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031708A (ja) | 2003-01-31 |
| KR20030002828A (ko) | 2003-01-09 |
| KR100390917B1 (ko) | 2003-07-12 |
| US6630392B2 (en) | 2003-10-07 |
| US20030003673A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI640082B (zh) | 使用互補式金氧半導體製造流程以製造電荷捕獲閘極堆疊的方法 | |
| TW530390B (en) | Method for fabricating flash memory device | |
| JP5466816B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| TWI546896B (zh) | 將電荷捕獲閘極堆疊整合到ｃｍｏｓ流程中之方法 | |
| TWI267923B (en) | Method for making semiconductor device | |
| TWI270146B (en) | Semiconductor-on-insulator (SOI) strained active areas | |
| JP2013042067A (ja) | 半導体装置およびその製造方法 | |
| US20050245037A1 (en) | Method for fabricating flash memory device | |
| JP2000332237A (ja) | 半導体装置の製造方法 | |
| TW201227812A (en) | High-k metal gate electrode structures formed by cap layer removal without sacrificial spacer | |
| JPH06112419A (ja) | 半導体装置の製造方法 | |
| JP3921363B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| KR20030072197A (ko) | 반도체장치의 제조방법 | |
| TWI227922B (en) | Method for hardening gate oxides using gate etch process | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JP4836730B2 (ja) | 半導体装置、およびその製造方法 | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| CN103915321A (zh) | 半导体结构及其制造方法 | |
| JP2005277172A (ja) | 半導体装置及びその製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| TWI241632B (en) | Method for fabricating poly patterns | |
| TWI247390B (en) | Nonvolatile memories and methods of fabrication | |
| CN110047755A (zh) | 一种半导体器件的制造方法 | |
| JP3608999B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |