TW529310B - Data-processing arrangement for processing different types of data - Google Patents

Data-processing arrangement for processing different types of data Download PDF

Info

Publication number
TW529310B
TW529310B TW090112811A TW90112811A TW529310B TW 529310 B TW529310 B TW 529310B TW 090112811 A TW090112811 A TW 090112811A TW 90112811 A TW90112811 A TW 90112811A TW 529310 B TW529310 B TW 529310B
Authority
TW
Taiwan
Prior art keywords
data
program
processing device
memory
group
Prior art date
Application number
TW090112811A
Other languages
English (en)
Inventor
Bernard Bru
Original Assignee
Philips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Corp filed Critical Philips Corp
Application granted granted Critical
Publication of TW529310B publication Critical patent/TW529310B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Communication Control (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)
  • Stored Programmes (AREA)

Description

529310 五、發明説明(1 ) 發明之技術領域 本發明係與一種可用以虎 理裝冒有問u 0 不同類型資料之資料處 裝置有關。本發明可應用在例如一種視訊處理裝冒中。 視訊處理裝置通常係用以處理像素之亮度⑺和色裝产置^ 二料此寺貧料馬不同類型的資料。而接受處理之該等像 素貝料吓可能因其來自不同的圖像而各異。 發明之背景説明 :-資:處理裝置通常都包括一界面,通過該界面接受 L Γ的貝料。概τ〈,該界面會將須處理的資料暫時存 2起:。由於該資料處理器經常無法立即處理所收到的資 枓’故上述暫時存儲程序確有必要。 訂 哔 3界面可按貝料的類型將其接收到的各種資料存儲在一 個或另-個C憶區段内。例如,假定該界面接收之資料包 。儿度和色度像素。然後’該界面即可取得—記憶區段用 以存儲亮度像素,並取得另一記憶用以存儲色度像素。需 要處理的視訊可能來自不同的圖像,因爲,資料處理包括 -種圖中有圖(ΡΙΡ)特性。因此,可能同時會有不同組之記 憶區段,每一記憶區段各自屬於一不同的圖像。 發明之概述 本發明目的之一是提供改進經濟效益之方法。 依據本發明,有一能夠處理不同類型資料之資料處理裝 置,包括一個可執行一組程式項目之控制器。每一個程式 項目分別促使該資料處理器取得並處理某種類型之一個資 料塊。有-界面,可將一資料塊存儲在一個或多個記憶區 -4 本紙張尺度適财關家縣“(21QX297公餐 529310 A7 B7 五、發明説明(2 ) 經濟部中央標準局員工消費合作社印製 塊内。儲存該資料塊之記憶區段係以專供該資料塊服務的 程式項目在該組程式項目中所占有的位置來標示。 本發明之設計係根據下列各方面的考慮因素。一個資料 處理裝置可能必須處理不同資料成份的資料。一種成份可 能包含占較高百分比之某種類型資料,而另一種成份則包 含占較低百分比之該類型資料。例如:視訊資料可能包含 相當多的色度像素,或相當少的色度像素,端視該視訊之 規格而定。 一資料處理裝置通常會接收一種以一資料流格式傳送之 合成資料,且該資料流内所包含的是一種經過時間多工處 理的各不同類型的資料。該資料流可能在一個時間期内含 有很高百分比之某種類型資料,而在另一時間期内則含有 很低百分比之該同種類型的資料。 依據本發明之背景技術論之,該界面係視資料的類型將 資料暫時儲存在某一或另一記憶區段内。換言之,每一類 型的貝料各自有一記憶區段。每一記憶區段應具備足以儲 存指定應由該記憶區段儲存的資料。由前述説明觀之,記 憶區段的容量可能需要對某一種合成資料具備很大的容量 ’而對另一合成資料則僅需極小的容量即可。再者,可能 發生的情形則是,在某一時段内,某一記憶區段需要儲$ 較多的資料,而另一記憶記憶區段則必須儲存較少的資料 ,但在另一時段内,則情形適得其反。 爲應付此等與背景技術有關的現象,有兩種基本解決方 法 方法之一是每一記憶區段都設定一較大的容量,如此 C請先閎讀背面之注意事項再填寫本頁)
、1T -5- 經濟部中央標準局員工消費合作社印製 5293l0 A7 ^~~~_______B7 五、發明説明(〜 --- 可使其隧時都能儲存指足其儲存的那類資料。此一方法成 本太呵,因爲記憶區段必須有很大的容量,而平均而言, 7不旎有效地運用這些容量。另一解決方法是以動態方式 記憶體劃分成許多區段,每一記憶區段各自專屬於某 田特疋類型資料。某一記憶區段對某一特定類型資料之容 :九應疋較大返是較小端視對該資料類型所需要的儲存容 里而定。但,此種解決方法之成本也是很高,因爲,這種 万法需要有一記憶體管理系統,而且這等系統的硬體及/或 軟體的結構是相當複雜的。 根據本發明原理,有一控制器執行一組程式項目,每一 裎式員目促使该資料處理裝置取得並處理某一類型的一個 資料塊。該界面係依據該特定程式項目在該組程式項目中 所占位置來決定應將該資料塊儲存在某一記憶區段内抑或 另一記憶區段内。 孩控制器將依照預先設定的計劃執行該等程式項目。因 •爲,根據本發明原理,每一程式項目係根據其在該組程式 項目内所占位置來決定應將該資料塊暫時儲存在某一抑或 另一記憶區段内,後者可設定一資料處理計劃,依照此一 計劃即可將多個資料塊暫時儲存在一界面之各記憶區段内 。因此,即無需使用一複雜的記憶體管理系統管理該界面 内之資料儲存作業,進而有助於達成成本效益的要求。 本發明亦因下列理由而提高了成本效益。該資料處理裝 置將可成功地處理各資料塊。此乃意謂,該界面將可順利 地將各資料塊施加至一或多個處理電路。根據本發明原理 -6 - 本紙張尺度適用中國國家標準(CNS ) A4im ( 210X297^ ) (請先閱讀背面之注意事項再填寫本頁)
、1T 释 529310 A7 ______ B7 五、發明説明^^ -- ,母一程式項目均可使一資料塊接受處理,且該程式項目 的位置可確定該資料塊應儲存在該界面内之何處。因此, 促使各貧料塊由該界面中被讀出並接受處理所使用之硬體 及/或軟體即可簡化。 再者,本發明可提昇該界面裝置中各記憶區段的有效運 用。依照本發明原理,任一程式項目皆可促使資料處理裝 置取出並處理某一資料塊。此即意謂,在作業過程中會發 生一資料取出延遲現象。此一資料取出延遲係代表該項資 料被肩入记i思區段之時間和該項資料被讀取並進入一資料 處理作業路線之時間二者之間的時間差。理想的狀況是, 該界面裝置能具備充份的記憶區段用以補償該資料取出延 遲時差,使其不多不少恰合其份。該等記憶區段大多存滿 資料,因此,可供有效地運用。 各泫貪料έ己憶區段可設計成具有_致的容量。在許多實 際應用設計中,可將需要處理的資料分別存儲於適當的資 料塊内,以使大多數資料塊的資料含量恰與各該記憶體區 段的容量相當。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} 释· 上開以及本發明之其他特點,將於以下章節中配合附圖 提供更詳盡的説明。 附圖簡略說明 圖1所示係一說明本發明各項基本特點之概念圖。 圖2所7F係本發明揭示之一種視訊處理裝置方塊圖。 圖3所示係該視訊處理裝置中第一濾波部份之方塊圖。 圖4所示係該視訊處理裝置中某一輸出部份之方塊圖。 本紙張尺度適财_家標準(CNS ) ^格(21()χ297公菱) 529310
經濟部中央標準局員工消費合作社印製 圖5係该視讯處理裝置如何處 像素貧料塊之作業範 例圖。 圖ό所示係該視訊處理裝置中某 衣^ Τ木些控制暫存器方塊圖。 圖7所示係説明該視訊處理裝f t主表置 < 基本作業計劃圖。 圖8所示係該視訊處理裝置中某_控制器之方塊圖。 圖9所示係該控制器之排程器部份排程作業情形。 圖10所示係該控制器使用之一個資料取出樓案。 圖11所示係該控制器所執行之—系列作業步驟。 圖12所示係該視訊處理裝置之—個主要湛流界面的方塊 圖。 發明之具體實例 以下之説明均與各項參考圖號有關。在各附圖中之所有 相同構成部份均編配相同之英文字母組成的參考代號。有 些相同足項目可能同時出現在某一單獨附圖内。遇此情況 ,即會在忒丰母或代號之字尾附加一數字或一字尾,以與 其他相同項目區分。但如該等數字或字母字尾代表之數値 典關重要時,可以星號取代之。此一原則同樣適用於本文 件内之詳細說明部份以及申請專利範圍部份。 圖1係説明本發明之各項基本特徵。其中之資料處理裝置 [DPA]可處理不同類型的資料[丨,π,ΠΙ]。該資料處理裝置 [DP Α]包括一控制器[MCp]用以執行一組程式項目[ρι]。任 一程式項目[ρΙ]均可促使該資料處理裝置[DPA]取出並處 理[F&PR]某一類型[丨,π,ΠΙ]資料之一個資料塊[DB]。該 資料處理裝置[DPA]另亦包括一界面[ΙΝΤ],用以將一資料 -8 - 本紙張尺度適财關格(21Gx 297公楚 (請先閲讀背面之注意事項再填寫本頁) 、11 529310 Α7 Β7 五、發明説明(6 ) 塊[DB]暫時儲存在許多記憶區段[MS]中某一記憶區段内。 收存該資料塊[DB]之記憶區段[MS]係由可顯示可供該資科 塊[DB]使用之程式項目[ριρ^在該組程式項目内之存儲位 置而定。 如圖1所示之各項特點可適用於一視訊處理裝置。該資科 處理裝置可用以將一視訊資料從某一顯示格式修改成另〆 頭示格式’例如,修改視訊線數及/或修改每_行之像素數 目等。該視訊處理裝置亦可用以在一主要圖像中插入一附 屬圖像及(或)圖式。 經濟部中央標準局員工消費合作杜印製 广请先聞讀背面之注意事項真填寫本 #1 圖2所示係依本發明原理設計之一種視訊處理裝置。該祝 訊處理裝置經由一主要滙流線[HWY]接收來自一主記憶體 之視訊資料。然後,該視訊處理器乃提供一視訊輸出資科 流[VIDOUT],可施加至一視訊顯示器或一視訊記錄裝置。 戎視訊處理裝置包括一主滙流界面[MBIF],兩個滤波部份 ,一個第一及第二濾波部份[XPB卜XPB2],一個輸出部份 [xpc],一個資料流輸出電路[so],及一控制器[Mcp]。前 述兩個濾波部份[XPB]和輸出部份[XPC]係經由兩個内装 滙流線耦接至主要滙流界面[MBIF];亦即第一和第二内裝 滙流線[XBUS1,XBUS2]。控制器[MCP]則係經由一控制滙 流線[CBUS]而耦接於其他各電路塊。該裝置中設有資料路 徑,可使資料在兩個濾波部份[XPB]和輸出部[xPc]之間移 轉。這些資料傳送路線雖然在圖2中顯示出來,但並未使用 參考代號標明。 圖3所示係上述第一濾波部份[XPB 1 ]。第二濾波部份 • 9 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ:Ζ97公釐) 529310 A7 B7 五、發明説明(7 ) [XPB2]與第一部份雷同。第一濾波部份[XPB1]包括兩個内 裝滙流界面[IBIF],分別與每一内裝滙流界面[XBUS]配合 操作,以及一資料移轉電路[TRNSFR]。此一資料移轉電路 [TRNSFR]可將資料移送至另一濾波部份,亦即第二濾波部 份[XPB2],和輸出部份[XPC]。第一濾波部份[XPB1]另亦 包括一輸入縱橫開關[XB ARI],一輸出縱橫開關[XB ARO] ,構成第1至第24 SRAM [SRAM1-SRAM24]記憶部份之記 憶電路,以及組成第一及第二水平濾波器[HFIL1,HFIL2] 之四個處理電路,和一組第一和第二垂直濾波器[VFIL 1, VFIL2]之濾波電路。該輸入縱橫開關[XBARI]可接收來自 另一(亦即第二)濾波部份,或來自輸出部份[XPC]之資料。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖4所示係該輸出部份[XPC]。該輸出部份[XPC]包括兩 個内裝滙流界面[IBIF],各與一内裝滙流線[XBUS]配合, 以及一資料移轉電路[TRNSFR]。輸出部份[XPC]另亦包括 兩個輸入縱橫開關,亦即第一和第二輸入縱橫開關 [XBARI1,XBARI2],一輸出縱橫關關[XBARO],形成第1 至第24 SRAM [SRAM 1-SRAM24]之24個記憶電路,和構成 一矩陣/解矩陣電路[MD]之五個處理電路,兩個向上抽樣器 [UPS],一個混合器[BLND]和一個檢查表[LUT]。第一和第 二輸入縱橫開關[XBARI1,XBARI2]可接收來自兩個濾波 部份[XPB]的資料。且第二輸入縱橫開關[XB ARI2]亦可接 收來自控制器[MCP]的資料。輸出縱橫開關[XBARO]可將 資料施加至資料流輸出電路[SO]及控制器[MCP]處。 圖2所示之視訊處理裝置,基本上係以下列方式操作。主 -10- 本纸張尺度適用中_5^^^^(〇^)八4規格(210/297公釐) 529310 經濟部中央標準局員工消費合作社印裝 A7 丨丨丨_ _ -. - - _ B 7 五、發明説明(8) 滙流界面_IF]經由线流線[HWY]由主記憶體(圖中未 顯示)中取出-組像素資料。之後,該主;匯流界面[mbif] 經由一内裝滙流線[XBUS]將該組像素資料移送至上述某 -濾波部份[XPB]内之一個SRAM,或經由—個内賴流線 [XBUS]移送至該輸出部份[xpc]。隨後,在濾波部份[χρΒ] 或輸出部份[XPC]内之一個處理電路及處理該組像素資料 。處理後之資料塊即被存儲在另一 SRAMrt。之後,此一處 理後之像素貝料塊可由相同或另一處理電路加以處理。此 逐步處理之操作繼續進行,直到有一完整處理後之像素 資料被存儲在輸出部份[XPC]中之某— SRAM爲止。其後再 由輸出部份[XPC]將完整處理過之像素資料送至資料流輸 出電路[so]。 視訊處理裝置陸續對不同的像素資料塊執行上述處理程 序。因此’該資料流輸出電路[3〇]也繼續接收完成處理之 各該像素資料塊,將該等像素資料作成適當格式,並添加 一些同步信號。即可構成視訊輸出資料流[VlD〇UT]。 圖5所示係一處理該等像素資料塊之操作範例。包括三個 處理步驟:分別爲第(i),第(i+1)和第(i + 2)處理步驟分別以 標號[PS(i) ’ PS(i+i),ps(i + 2)表示之]。假定圖2所示之主 滙流界面[MBIF]已經從主記憶體中取出各像素資料塊。該 等像素資料塊即會出現在該主滙流界面[MBIF]内。 在第⑴處理步驟[PS(i)]中,該主滙流界面[MBIF]將該像 素資料塊經由第一内建滙流線[XBUS 1 ]轉送至第一濾波部 份[XPB1]中之第一 SRam [SRAM1]。在第(i+Ι)處理步驟 __ -11 - 本7氏張尺度適用中國國家標準(CNS) M規格(21GX297公楚) (請先閱讀背面之注意事項再填寫本頁)
529310
經濟部中央標準局員工消費合作社印製 [ps(1+i)]中’由第—濾波部份[则]處理該等像素資料塊 。更明確言之’該第-水平遽波器[㈣叫依序自第— [SRAM1]中讀出該像素資料塊中之每—像素資料,並將立 處理後之該等像素資料寫人輸出部份[xpc]之第η個 s編[SRAM12]中。此„料移轉操作係㈣輸出縱橫開 關[XBARO]及圖3所示第—輸出部份[χρΒι]之資料移轉電 路[trNSFR],並經由圖4所示輸出部份[xpc]之第—輸入縱 橫開關[XBARI1]。因此,該輸出部份[xpc]之第12個紐舰 [SR剔2]於第(i+1)處理步驟[ps(i + l)]結束時,即包冬一组 已處理過之像素資料塊。在第(i + 2)處理步驟[ps(i + 2財, 該輸出部份[XPC]乃將處理後之像素資料塊㈣至資料流 輸出電路[SO]。 、圖5所示之處理作業相當於—條含有一單獨水平滤波器 之視訊處理鏈。利用圖2所示之視訊處理裝置,可形成許多 此等視訊處理鏈。例如,可設計成使一視訊處理鏈於形成 後包含一序列濾波器,其中若干濾波器彼此平行排列,其 他視訊處理鏈則可設計成,例如,混合式,或向上抽樣了 或向下抽樣等操作方式之處理程序。由兩個遽波器部份 [XPB]及輸出部份[XPC]相當於在—視訊處理鏈中相鄰兩 個元件間之FIF0記憶體,每一元件各自執行某—資料 作業。 原則上,圖2所示之視訊處理裝置在每一處理步驟中均可 開始處理一組新的像素資料塊。因此,該視訊處理裝置在 某一處理步驟中可同時處理不同的資料塊。例如:參閱圖6 -12 本紙張尺度適用中國國家標準(CNS ) a4規格(210X297公釐) n - J II n I - -1 (請先閲讀背面之注意事項再填寫本頁)
、1T 529310 A7 ________ B7 _____ 五、發明説明(1〇) ,在第(i+Ι)處理步驟[PS(i+l)],主滙流界面[MBIF]可將一 新的像素資料塊移轉至第一或第二濾波部份[XPB卜XPB2] 或輸出部份[XPC]之一個SRAM處。該新的像素資料塊可在 圖5所示視訊處理鏈中接受處理。在此種情況下,圖5所示 之作業程序可由一處理步驟即可轉換爲處理該等新的像素 資料塊之作業。 甚者,圖2所示之視訊處理裝置更可在每一處理步驟中開 始處理兩組新的像素資料塊。此時應有兩個内設滙流線 [XBUS]。每一内設滙流線[XBUS]可在一單獨之處理步驟中 將一來自上述主滙流界面[MBIF]之一組像素資料塊移轉至 第一或第二濾波部份[XPB1,XPB2]或輸出部份[XPC]。例 如:參閲圖5及該圖中繪示之第⑴處理步驟[PS(i)],同時, 孩主滙流界面[MBIF]也會經由第一内設滙流線[XBUS 1]將 相關之像素資料塊移轉至第一濾波部份[χρΒ丨]之第一 SRAM [SRAM 1],亦可經由第二内設匯線[XbUS2]將另一像 素資料塊移轉至第一濾、波部份[ΧΡΒ 1 ]中另一 SRAM或第二 遽波邵份[XPB2]之一個SRAM處,或輸出部份[xpc]。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2中之控制器[MCP]促使該視訊處理裝置依據某一視 訊處理鏈之指示處理一像素資料塊。此項處理作業也涉及 説明圖5時所提及之一系列處理步驟[ps]。此外,在某一處 理步驟[PS]中僅涉及該視訊處理裝置中某一電路之一次要 邵而已。在每一處理步驟中,該控制器[MCp]對該處理步 驟中所涉及之各次要電路之控制程式。 例如··現在先討論一下圖5所示之處理步驟,特別是在第 -13 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠)^ ----- 529310 經濟部中央樣隼局員工消費合作社印製 A7 B7 五、發明説明(11 ) (i+Ι)處理步驟[PS(i+l)]中之處理作業。此一處理步驟涉及 圖3所示第一濾波部份[XPB1]之下列幾個電路:第一 SRAM [SRAM1],輸入縱橫開關[XBARI],第一水平濾波器[HFIL1] ,輸出縱橫開關[XB ARO],以及轉送部份[TRNSFR]。本處 理步驟亦涉及圖4所示輸出部份[XPC]之下列各電路:第一 輸入縱橫開關[XBARI1]和第12個SRAM [SRAM 12]。 圖3所示之控制器[MCP]以程式控制前述各電路,以使各 該電路執行圖5所示以及前述第(i+Ι)處理步驟[PS(i+l)]之 處理作業。該控制器[MCP]以程式控制第一濾波部份 [XPB1]之第一 SRAM [SRAM1]以使其提供需要接受處理之 像素資料塊。例如可藉由設定一適當閱讀開始地址之方式 執行此項操作。該控制器也以程式控制第一濾波部份 [XPB1]之輸入縱橫開關[XBARI]俾可使第一 [SRAM1]耦合 至第一水平濾波器[HFIL1]。該控制器另以程式控制第一水 平滤波器[HFIL 1 ]以使其執行所需要的濾波作業。該控制器 [MCP]另以程式控制輸出縱橫排[XB AR〇],以及第一濾波 邵份[XPB1]之資料移轉電路[TrnSFR]和輸出部份[XPC]之 第一輸入縱橫排[XBARI1],以使該等電路將第一水平濾波 邵份[HFIL1]耦接至輸出部份[XPC]之第12個SRAM [SRAM12]。最後,該控制器[MCP]也以程式控制輸出部份 [XPC]中之第12個SRAM [SRAM12],以便將濾波後之像素 以適當方式儲存起來。如此乃可藉由設定一相關之寫入開 始地址的方式達成此項目的。 圖3中所示兩個濾波部份[χρΒ]内之各電路以及圖4所示 -14- 本纸張尺度適用中國國家^^^奶)Α4規格(21〇χ 297公釐 -— (請先閲讀背面之注意事項再填寫本頁) 訂 Ψ 529310 五、發明説明(12) 輸出部份[XPC]各有控制暫存器。 . 確定哕柝制軔六抑γ E 匕制暫存器之内容可 崔疋儿制暫存益所屬電路之功 制器[MCP]係以將控制資 :此,圖3所-控 以達成利用程式控制各濾波 ’存-的万式 内之各電路。 & Η刀[XpB]和輸出部份[xpc] ^ 二控制暫存器[CREG]。該控制暫存器⑽叫
匕° Μ 子& [FREG],-陰影暫存器[SR 控制器[rcntrl]。基本上作以丁石丨、斗、p 存口σ rcRFn^ ^ 一 、下列万式鉍作。控制暫存器 _ 4由圖2所示之控制暫存器[CBUS]接收來自圖2所 K控制IftMCP]的控制資料。此—控制資 «暫存器⑽EG]。暫存器控制器[觀了叫響應於控^ 旦MCP]运來的一個控制指令可促使該控制資料被送入該陰 =暫存斋[SREG]。該陰影暫存器[SREG]中'所含有之控制资 ,可決定該控制暫存器所屬電路之功能狀態。如果^暫存 叩[FREG]中所含有之資料控制係傳送至陰影暫存器 [^SREG],則該陰影暫存器[sreg]所含有的控制資料亦可傳 =至涊w暫存器[FREG]。暫存器控制器[rcntrl]’使此一 父換操作隨著來自控制器[Mcp]的控制指令而執行。 經濟部中央標隼局員工消費合作社印製 圖7所π係説明圖2所示視訊處理裝置之基本操作方式。 時間係桉時鐘循環單位來表示。該視訊處理裝置交替執行 處理步驟[ps]和裝置構型步驟[cs]。 在一項處理步驟[PS]中,該視訊處理裝置操縱一或多個 像素貪料塊。例如:可使一像素資料塊通過一處理電路, 或直接將其從一記憶電路移轉至另一記憶電路。同時,亦 -15- 529310 五、發明説明(13 :使另-像素資料塊通過另_處理電路,或將其移轉至另 二己:電路。此等操縱像素資料塊之作業係由該視訊處理 裝置中各電路内之陰影暫存器所含有之控制資料來決定。 在—項處理步驟[PS]中,當視訊資料被處理之過程中, ,2广之控制g [MCp]可將㈣資料寫入很多控制暫存 二中。同時亦可指示各該暫存器之控制器在隨 訂 中應執行何種動作。因爲在各陰影暫存器内之:二 ί:貝枓係用以決定執行中之資料操縱作業’故各該揸制 二二進^任何修改。在—處理步驟中將控制資料寫入該 W又存备中〈作業可視爲是爲後續處理步驟執行之一種 乃意謂當資料在第(n)次處理步驟[PS⑷]中被 :作時,…定將在後繼第㈣)次處理步驟 :-構型步驟[cs]中,可將各該陰影暫存器所存儲之资 參閱圖7中之控制暫存器[creg], ==[RCNTRL]可促使陰影暫存器⑽响接管在前暫 子°口 G]中含有(控制資料。該暫存器控制器[RCNTRL] 料不對陰影暫存器[SREG]中儲存之控制資料。因此,一 ,、構J步驟[CS]中’如果有任何資料移轉時僅僅涉及在各 ,制暫存器内之控制資料的移轉作業。從而,一项構型 步驟僅需少數之時鐘循環。 ,處理步驟[PS]和型態步驟[叫係以下列方式彼此交替進 =假足,圖2所示之視訊處理裝置係執行—項處理步驟。 通吊係表示各處理電路係在處理—些像素資料塊。當一處 中國國“準 -16 97公釐) 529310 五、發明説明(14 經濟部中央標準局員工消費合作社印製 A7 B7 理笔路已處理冗移送至該電路中之像素資料塊時,即會通 知圖2所示之控制器[MCP],已完成其工作。該控制器[Mcp] 於收到每一工作中處理電路從來的準備妥當信號後,即可 啓動一項型態步驟。同理,當一控制暫存器已依控制資料 指示傳送控制資料之後,亦會通知該控制器[Mcp]已完成 其工作。此即意謂,相關控制資料已被載入該陰影暫存器 中。控制器[MCP]於收到進行控制資料移轉之每具控制暫 存备送來之型態準備冗成信號後,即會啓動一項處理步驟 [PS]〇 圖8所示係该視訊處理裝置之控制器[μ c p ]。該控制器 [MCP]包括一控制處理器[CPU]和一控制記憶體[CMEM]。 其中之控制記憶體[CMEM]含有下列項目:一個核心部份 (KRNL),一個次常式檔館[SR],一項排程程式[SchED], 一個資料取得檔[DFF],和一個任務繼續檔[丁CF]。該控制 記憶體[CMEM]另可含有一些其他資料項目諸如:各種變數 。上述核心部份[KRNL]及次常式檔館[SR]則包括可供控制 處理器[CPU]使用之各種指令。上述排程器[ScheD],資料 取得檔[DFF]以及任務繼續檔[TCF]則含有各種次常式之位 址資料。 一個次常式[SR]係用以界定在一處理步驟[ps]中位一資 料塊之某種操縱(運算)方式。例如,圖5所示,在第(i+i) 項處理步驟[PS(i+1)]中,有一像素資料塊從第一濾波器部 份[XPB1]中之第一 SRAM [SRam1]内被讀出,並由該第一 滤波器部份[XPB1]中之第一水平濾波器[HFIL1]加以處理 -17 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
529310 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明(15 ) ’處理後之像素資料塊然後即被讀入輸出部份[XPC]之第i 2 個SRAM [SRAM12]中儲存起來。類似此種之操縱(運算)方 式’即可由一次常式[SR]加以規範[界定]。在視訊信號處理 作業中’一個次常式[SR]係與某一視訊信號處理鏈之某一 要項有關。 更明確言之,一個次常式[SR]係促使控制處理器[cpu] 以程式設定視訊信號之處理方式,以便執行所要求的運算 。亦即,一個次常式[SR]係用以促使該控制處理器[CPU] 將控制資料讀入該相關運算處理中各相關電路之控制暫存 益[CREG]内,及(或)移動此等控制暫存器[CREG]中已含有 之控制字元組,俾使此等電路之各陰影暫存器[sreg]含有 適當(相關)之控制資料。 圖9所示係一排程程式[SCHED]的一部份。該排程程式 [SCHED]在圖中係一種含有橫排和縱列之距陣格式。圖9僅 顯示該排程程式[SCHED]的一部份而已;包括一第⑴和第 (卜1)排[R(j),R(j+1)]和第一(k)列至(k+7)列[c(k), ••••C(k+7)]。該排程程序[SCHED]此一部份係與一圖像之一 條掃描線之期間有關。其中之每一儲存格各自界定該視訊 處理方法中某項任務之規範。一項任務與主記憶體中所含 有之某一資料塊有關。任務之號數,〇,1,2,3或4係指定 所需處理之資料類別,以及利用此項資料執行資料處理及 移轉時應採用的視訊處理方法爲何? 例如:第1號任務可能涉及一高解像度圖像的一組亮度像 素資料塊。第2號任務可能係與同一個高解像度圖像的U二組 -18- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) "一· ----—- (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 529310 五、發明説明(π) 色度像素資料塊有關。而第3號任務 .… 圖像的-組亮度像素資料塊有 像度 二一不同的視訊處理鏈規格予以處理。第 二 =排程程式[SCHED]之新資料有關。包括利用此一 :㈣Ht[SCHED]之内容。第㈣任務即一項 所响之殳白任務。由於一須命而 田於,、工白任務與任一組資料塊無關 ,因此ΈΓ並不促使視訊處理方法傳送或處理任何資料。 更明確言之,-個限定爲-無空白任務(1,2, 3,4)之 儲存格内含有-次常式的開始位址。此項次常式乃係用以 促使視訊處理執行某項規定任務之一系列次常式中的第一 個次常式。凡在該排程程式[SCHED]中所含有附帶開始位 址之任一次程式以下於本説明中將稱之爲第一次常式。視 訊信號處理鏈中之每一次常式各以不同的處理步驟處理之。 各不同次常式鏈之形成與管理係藉由圖8所示之控制記 憶體[CMEM]中所含下列項目執行之:亦即··該核心部份 [KRNL] ’資料取彳于植[DFF]以及任務繼續檔[丁cf]。亦即意 謂’這些項目係促使該控制處理器[CPU]控制該視訊處理裝 置之操作使其執行該排程程式[SCHED]中所規定之各項不 同任務。以下將針對此點詳細説明如後。 參閱圖2,有一第一次常式指示該主湿流界面[mbIF]從主 記憶體中取得相關資料塊。此外,該第一次常式亦將一第 二次常式之開始位址讀入圖8中之資料取得檔[DFF]中。該 第二次常式促使該主滙流界面[MBIF]將該資料塊轉送至第 一或第二濾波部份[XPB1,XPB2]或輸出部份[XPC]中之一 -19 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) ---------------丁______ (請先閱讀背面之注意事項再填寫本頁) 529310 經濟部中央標準局員工消費合作社印製 、發明説明(17) =憶電路中。此_資料移轉作業係根據該第—次常式之 。仏址資料是否、分別在圖9所示排㈣式[訓Ε〇]之第 ⑴:或第㈣排[R(j),R(j+1)]内之情況而經由該第一或第 ^内邓®流線[XBUS1,XBUS2]發生。第:次常式僅當其 =確認相關資料塊,已出現在域料面時始被執行。爲 =此目的,第二次程式係在一定延遲時間後始被執行。此 〜延遲時間係利用圖8所示控制記憶體[CMEM]中之資料取 得檔[DFF]而取得。 心圖10所π係貧料取得檔⑴奸]。該資料取得檔[dff]在功 能方面可被視爲一由三個表格式暫存器之資料收集。包括 —啓始,一中間和一最終直接取得暫存器[HFP0,HFP1, 及HFP2]。每一直接取得暫存器[HFp]相當於*個連續處理步 驟。更明確言之,任一直接取得暫存器[HFp]的每一橫排即 相當於一處理步驟。 该貧料取得檔[DFF]在功能上係以下列方式操作。在第一 處理步驟中’圖8所示之控制處理器[cpu]執行圖1〇所示排 程程式[SCHED]第⑴及第(j+u橫排[R⑴,以卜丨)]及第(k) 縱列[C(k)]上各儲存格中所界定之一些第1次常式。這些第1 次常式將促使該控制處理器[CPU;Mf各該第1次常式之開始 位置寫入上述啓始直接取轉暫存器[HFP0]之第1橫排内。在 下一個(n+1)處理步驟中,控制處理器[^^⑴乃執行圖1〇所 示排程程式第⑴及第(j+Ι)橫排[R(j),R(j+1)]上和該排程器 [SCHED]第(k+Ι)縱列[c(k+l)]上各相關儲存格内所界定之 各該第1次常式。這些第1次常式將促使該控制處理器[CPU] -20 表紙張尺度適用中國國豕標準(CNS ) A4規格(210X 297公楚) ---------Φ-- (請先閱讀背面之注意事項再填寫本頁)
、1T 529310 A7 B7 五、發明説明(18 ) 將各個第2次程式寫入上述啓始直接取得暫存器[HFP0]的 第2橫排内。 前項説明之處理程序逐步繼續執行。因此,該啓始直接 取得暫存器[HFP0]將在第(n + 4)處理步驟中被填滿資料。該 等資料内容然後乃於上述中間直接取得暫存器[HFP1]中原 有資料内容已完全複製在上述最後取得暫存器[HFP2]内之 後,被複製在該中間取得暫存器[HFP 1 ]内。結果是,該等 直接取得暫存器[HFP]於四個處理步驟中每一步驟週期内 向左方推進一個位置。在第(i + 5)處理步驟中,圖8所示之控 制處理器[CPU]即可執行圖10所示排程程式[SCHED]第⑴ 及第(j + Ι)橫排[R(j),R(j + 1)]和第(k + 5)縱列[C(k + 5)]上各儲 存格内所界定之一些第1次常式。因爲上述啓始直接取得暫 存器[HFP0]已成一空的暫存器,這些第1次常式乃可促使該 控制處理器[CPU]將各該第2次常式寫入啓始直接取得暫存 器[HFP0]之第1橫排内。 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖8所示之控制處理器[CPU]從上述最後直接取得暫存器 [HFP2]中讀取各該第2次常式之開始位址資料,以便執行該 等次常式。更明確言之,當控制處理器[CPU]已經將一第2 次常式的開始位址寫入上述啓始直接取得暫存器[HFP0]之 一個儲存格内之後,立即從最後直接取得暫存器[HFP2]的 儲存格中讀與上述位置相同的一個第2次常式開始位址資 料。該控制處理器[CPU]隨即執行前述由其自最後直接取得 暫存器[HFP2]中讀取的後一個第2次常式,如前所述,該等 直接取得暫存器[HFP]於四個處理步驟中每一週期内即會 -21 - 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 529310 A7 B7 五、發明説明(19 向左方移動一個位置。 因之,在上述處理程序進行後,已在圖1〇所示資料取得 [DFF]的一項任務之第1次常式(係要求從主記憶體取得 資料之程式)執行期間和該項任務第2次常式(係將所要求 的資料從圖2中之主滙流界面[MBIF]轉送至圖2所示之第一 或第一滤波咨邵份[XPB 1,XPB2]或輸出部份[χρ。])之執行 期間導致產生一段相當於8個處理步驟週期之延遲時間。此 一延遲時間形成一段等待時間,伴隨經由主滙流線[Hwy] 和主滙流界面[MBIF]進行之資料取得程序一同出現。以下 將對此一等待時間和主滙流界面[MBIF]之操作情形做一更 詳細説明。 當圖8所示控制處理器[CPU]已經執行一項任務之第 第2次常式之後,該項任務之標的資料塊將會出現在上述第 一或第二濾波器部份或輸出部份之一個記憶體電路内。本 發明之視訊處理裝置乃可準備依據一第3個及其他次常式 處理1¾组資料塊,或只須轉送該資料塊至他處。這些次常 式係以下列方式執行之。 經濟部中央標準局員工消費合作社印製 -- (請先閲讀背面之注意事項再填寫本頁) 第2次常式促使圖8所示控制處理器[cpu]將第3次常式之 開始位址寫入圖8中之任務繼續檔[TCF]rt。此項寫入操作 係在執行該第2次常式之處理步驟内完成。在後續處理步驟 中,控制處理器[CPU]讀取該第3次常式之開始位址並執行 其指令。此時,如有一第4個次常式,即可使控制處理器 [CPU]舲第4次常式之開始位址寫入任務繼續檔[丁CF]内。在 下一個處理步驟期間,控制處理器[cpUpf取該第4次常式 -22-297公釐) 529310 A7 B7 五、發明説明(2〇) 之開始位址,並執行該次常式。此時,如有一第5次常式, 該控制處理器[CPU],即可使控制器[CPU]將該第5次常式 寫入任務繼續檔[TCF]内。此項處理程序持續進行直至該項 任務之最後一個次常式執行之後乃止。該項任務即告完成。 參閱圖8,該核心部份[KRNL]即係促使控制處理器[CPU] 將各項次常式之開始位址讀入排程程式[SCHED],資料讀 取檔[DFF]和任務繼續檔[TCF]内並依前述程序執行此等次 常式之程式。該核心程式[KRNL]可利用圖2所示之流出電 路[SO]所產生的中斷信號加以啓動。此一中斷信號係顯示 該視訊輸出資料流[VID0UT]已到達現有資料段之某一定 點。一個資料段通常若干尚未顯示出來的遮沒線。當視訊 輸出資料流[VID0UT]已到達最後僅有的一條遮沒線時,該 流出電路[SO]即可將一中斷信號施加至該控制處理器 [CPU]。以便啓動該核心程式[KRNL]。當一資料段最後一 组像素資料塊有關之任務執行後,即可使該核心程式 [KRNL]停止執行。圖9所示之排程程式[SCHED]最好包含一 項特殊任務,該項任務可於適當時機停止一切處理程序, 並重新設定該視訊處理裝置中之各電路。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖1 1所示乃係該核心程式[KRNL]促使控制處理器執行 每一處理步驟作業之一系列程序步驟。當然,本説明係假 定該核心程式[KRNL]係處於主動狀態。該系列步驟包含五 個步驟,亦即第一至第五步驟[S1-S5]。 在第一步驟[S 1 ]中,控制處理器讀取圖9所示排程程式中 之兩個儲存格[SCHED]的資料[RD (SCHED)]。該兩個資料 -23- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 529310 五、發明説明(21) ^資料之讀取係根據目前之處理” & 參閲圖9,控制處理器在屬於某 有,線… 右方移動-個縱列,並在每一新掃=步驟^ 橫排位置。一條條掃描線 、=向下移動, 面已經説明,排程程式_ΕΪ 步驟。詞 常式鍵中第!次常式之開始位址的方式^存― ,在第一步驟則中,控制處理器共讀取兩個第^常= 開始位址資料,並將此等開始位址資 ^ 該資料檔可能是-種例如-組暫存器之二Si 經濟部中央標準局員工消費合作社印製 =二步驟[S2]中,控制處理器自前述最後直接取得暫 存备中取讀-橫排中兩個儲存格之資料⑽(附2)]。該兩 個储存格資料之讀取作業是依據當時之處理步驟而定。表 閲圖10,該控制處理器於每一處理步驟中係向下方移動: 橫排之位置,直至到達最後一橫排時爲止。下—橫排就是 孩最後直接取得暫存器[HFP2]的最上端之橫排了。如前所 述,該最後直接取得暫存器[HFP2]内之各儲存格各自包含 一項任務之各第2次常式之開始位址資料。因此,在第二步 驟[S2]中,該控制處理器係讀取兩個第2次常式的開始位址 資料,並將此等開始位址資料寫入次常式執行檔内。 在第三步驟[S3]中,該控制器自圖2中所示流出電路[§〇] 内之一個指標[RD (SO)]。此一指標顯示一緩衝器之資料填 充私度,該緩衝器之功能係在處理後的像素資料塊以視訊 -24- 本纸張尺度適用中國國家標準(CNS ) M規格(no〆297公着) 經濟部中央榡準局員工消費合作社印製 529310 五、發明説明(22) =出資料流[VUKHJT]的形式被輸出前,暫時儲存該等視訊 〇枓。孩指標告知該控制處理器[cpu],該流出電路剛 疋否需要其他已處理之像素資料塊。 在第四步驟[S4]中,該控制處理器繼續讀取圖8所示任務 繼續檔内含有之各開始位址資料。這些開始位址資料 系與一項任務中的第3和其後之各項次常式。亦即,該任務 、繼續樓⑽]中所含有者爲各項次常位的開始位址資料,而 項任務之第i和第2次常式。控制處理器將其自任務繼 1標叩]中讀取之各項開始位址資料寫入次常式繼婧執 行檔内。 、 在第5項步驟[S5]中,該控制處理器持續讀取上述次常式 執行檔内含有之各項開始位址資料。並逐即執行與此等開 始位址同行之各項次常式。因此,可以説是,就每項處理 步驟而言,該控制器將製作一份擬在第一至第四步驟 ⑻-叫中執行之各項次常式清單,並在第五㈣叫内^ 際執行這些次常式。 、 以下况明與上述核心程式關之各點事項,在圖 二中並未顯示。原則上,圖2所示之視訊處理裝置連續像二 資料塊的處理速度比上述資料流輸出電路[s〇]輸出以視气 輸出資料流[vmouT]形式之像素資料塊的處理速度更快 。因此,該視訊處理裝置應隨時中斷處理作業,以^止過 多的資料流入該資料流輸出電路[s〇]内。可藉由暫時停2
該核心程式[KRNL]的方式使該視訊處理裝置之 I 中斷。 卞菜 25- ‘纸張尺度適用中國國家標準(CNS ) A4規格(210X]97公楚) ---------MW|丨 (請先閱讀背面之注意事項再填寫本頁)
、1T 529310 A7 B7 五、發明説明(23 ) 核心程式[KRNL]包含下列各種特性藉以防止圖2所示視 訊處理裝置不致像先前一樣比視訊輸出資料流[VIDOUT] 之輸出時間超前太多。每於四個處理步驟之循環週期完成 之後,該核心程式[KRNL]即會促使圖8所示控制處理器 [CPU]閲讀該資料流輸出電路[SO]中用以顯示當時即將輸 出之像素資料塊的位置資料之暫存器。該暫存器乃顯示該 視訊處理裝置是否如先前一樣比視訊資料流輸出 [VIDOUT]之輸出時間超前太多。如超前太多,即應將該核 心程式[KRNL]之執行暫時停止一般時間。 圖12所示乃係所示視訊處理裝置中之主滙流界面[MBIF] 。該界面包括兩個緩衝記憶體:亦即第一和第二緩衝記憶 體[IRAM1,IRAM2],各具有2 Kbytes(2仟位元組)之容量。 每一緩衝記憶體[IRAM]各分割爲八個資料區塊,亦即第一 至第八區塊[Bl,...B8],每一資料區塊之容量爲256位元組。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 該主滙流界面[MBIF]基本上係以下列方式操作在每次四 個處理步驟之週期内上述兩個緩衝記憶體[IRAM]係交替 地耦合至主滙流線[HWY]以及各内部滙流線[XBUS]。亦即 :第一個緩衝記憶體[IRAM 1 ]在四個連續處理步驟作業期 間内係耦合至主滙流線[HWY],而第二個緩衝記憶體 [IRAM2]則係耦合至各内部滙流線[XBUS],如圖12所示。 但在下一次四個處理步驟之作業週期内則是相反的情況, 亦即第二緩衝記憶體[IRAM2]是耦合至主滙流線[HWY],而 第一緩衝記憶體[IRAM1]則是耦合至各内部滙流線[XBUS] 。在任何一次四個處理步驟作業週期内,耦合至主滙流線 -26- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 529310 A7 五、發明説明(24 ) (請先閲讀背面之注意事項再填寫本頁) [黯]的緩衝記憶體⑽或IRAM2]之功能係接收 广王5己’丨思體(貧料。而在該週期内耦合至各内部滙 [XBUS](另一緩衝記憶體[譲2或IRAM"的功能則是: 王,己憶體收到之資料轉送至第一或第二遽波器部份或輸出卞 邵份。因此,上述兩個緩衝記憶體[IRAM]係隨同每 處理步驟週期之轉換而交換各自的作業角色。 將主記憶體收到的資料轉送至第一或第二濾波器部份或 輸出邵份足作業需要三次四個處理連續步驟循環週期的時 間始能完成。在第-循環週期内,控制器要求主湿流界面 [MMF]從主記憶體中讀取資料。在第二個循環週期内,係 將由主記憶體處讀取之資料轉送至與主滙流線[HWY]耦合 之緩衝記憶體[IRAM1或IRAM2]。在第三個循環週期内, 該緩衝記憶體[IRAM1或IRAM2]係耦合至各内部滙流線 [XBUS],此時,所收到的資料即由緩衝記憶體或 IRAM2]被轉送至前述之第一或第二濾波器部份或輸出部 伤。岫述之第一,第二及第三個循環週期分別與圖丨〇所示 之啓始資料取得暫存器[HPF0],中間資料取得暫存器 [HFP1]和最後資料取得記憶體[HpF2]的作業期間相當。 經濟部中央標準局員工消費合作社印製
主}匯界面[Μ BIF ]係以下述方式存儲資料。每一緩衝記 憶體[IRAM]的作業時間相當於四個連續步驟的一次循環 週期。在第一和第二區塊部份[Β卜Β2],主滙流界面[mbif] 係儲存應於該循環週期内第一處理步驟中由缓衝記憶體 [IRAM]轉送至第一或第二濾波器部份或輸出部份之資料 。更明確言之,所儲存的資料是須經由第一區塊部份[B U -27- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公楚) 529310 A7 B7 五、發明説明(25 ) 中第一内部滙流線[XBUS1]轉送之資料,以及須經由第二 區塊部份[B2]中第二滙流線[XBUS2]轉送之資料'。在相關^ 環週期内第二處理步驟中須經由第一及第二内部滙流線 [XBUS1,XBUS2]的資料係分別被儲存在第三和第四資料 區塊部份[B3,B4],其餘類推。 簡言之,第一和第二區塊[B1,B2],第三和第四區塊[B3 ,B4],第五和第六區塊[B5,B6],以及第七和第八區塊[b7 ,B8],分別相當於一次四個處理步驟週期中之第一,第二 ,第三和第四處理步驟。以奇數表示的各資料區塊所含有 之貧料係應經由第一内部湿流線[XBUS 1]轉送的資料。以 偶數表π之各資料區塊所含有之資料,係須經由第二内部 滙流線[XBUS2]轉送的資料。因此,圖9所示排程程式 [SCHED]中之每一儲存格各與一緩衝記憶體[IRAM]中之某 一特定資料區塊[B]有關。因爲該排程程式[SCheD]中任一 資格儲存格係界定應由視訊處理電路處理之資料塊,故亦 同時預先設定該資料塊應儲存在主滙流界面[MBIF]中的那 個部位。 圖8所示之排程程式[SCHED]可依下述方式被寫入控制 器[MCP]之控制記憶體[CMEM]内。圖9所示排程程序 [SCHED]可能包含一或多個儲存格,用以界定可供更新該 排程程序[SCHED]之一項任務。前曾説明,圖9中之第4號 任務可能與該排程程式[SCHED]之新資料有關。第4號任務 將可促使視訊處理裝置從主記憶體中讀取一個界定該排程 程式[SCHED]中新資料部份之一組資料塊,並將該資料塊 -28- —. -—--— ΦΙ — (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局員工消費合作杜印製 529310 A7 _ _ B7 五、發明説明(26^ ~~ ~- 從主記憶體轉送至控制記憶體[CMem]。 主記憶體可能含有已成壓縮形式的排程程式。原則上, 可採用任何資料壓縮技術,對排程程式中含有的資料施以 壓縮處理。例如:圖9所示排程程式部份[sched]中包括— 系列含有第1號任務之連續儲存格。因此,可將該排程程式 [SCHED]壓縮處理後使其顯示含有該第2號任務内容之該 系列儲存格,而無須對每一儲存格分別標明爲第〗號任務之 資料。圖8所示之控制處理器[CPU]可利用程式之控制將已 成壓縮形式的排程程式中之新資料部份施以解壓縮處理。 因此,圖9所示之第4號任務可能無須僅促使控制處理器從 主圮fe體中讀取界定爲該排程程式中新資料部份之資料塊 。而亦可促使將該資料塊解除壓縮,並隨後將該資料塊填 加至該排程程式内。 圖2所示之視訊處理裝置可按下述方式實行(製成),並使 其執行功能操作。在第一步驟中,係將該視訊處理裝置一 種含有圖3所示各項區塊之一個積體電路。 在第二步驟中,係將各種控制軟體項目載入圖8所示之控 制記憶體[CMEM]内。前述之核心程式[KRNL]和各項次常 式[SR]即爲該等控制軟體項目之實例。另一控制軟體項目 可能是一項例如啓始程式,用以促使處理器將一排程程式 [SCHED]的第一部份載入控制記憶體[CMEM]。該啓始程式 亦可設定前述資料取得檔[DFF]和任務繼續檔[TCF]之檔案 綱要,例如:設定上述各軟體項目之適當記憶範圍等。載 入控制記憶體[CMEM]中之控制軟體項目可收錄在一種資 -29- 本纸張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) ---------Φ------1T------#1 (請先閲讀背面之注意事項再填寫本頁) 529310 五、發明説明(27) 料載體上,例如_ 斗,、 # 3 磁碟上或一水久性記憶體上。該等控制 ^ /、目可利用一種通訊網路(例如··網際網路)將其從該 等資料載體上擷取下來。 體中擷取該項排程程式[SCHED] .在第二步驟中’係將—或多個排程程式[SCHED]載入-個經由王滙泥線[HWY]與圖3所示視訊處理器之記憶體内 。此處所稱之[排程程式][sched]係-組程式軟體項目。已 載入乙制屺’丨思體[CMEM]内的各項控制軟體可促使控制器 [MCPm行該排程程式[s⑶别内含有之各項程式軟體。該 乙制叩[MCP]知自該排程程式[SCHED]中讀取並執行其含 有之程式項目°# —項程式軟體被執行時,可促使視訊處 理裝置取得並處理某一特定資料塊。因此,該視訊處理裝 置乃可陸續處理各項資料塊。此等資料塊可能係儲存在同 一個記憶體内,諸如該排程程式[SCHED]或在一分離之記 憶體内。載入一個與主滙流線[HWY]耦合之記憶體内的排 程程式,可收綠在一資料載體上,諸如一磁碟或一永久性 記憶體。可利用一通訊網路,諸如網際網路從該一資料載 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖2所示以及參閱圖3至圖12所説明之視訊處理裝置乃係 圖1所示各項基本特性之一種具體實施範例。圖丨所示各種 程式項目[PI]係採用圖9所示排程程式[Sched]中所含之資 料格式。參閱圖9至圖12時已説明係由控制器[MCp]執行該 排程程式[SCHED]。另亦曾説明,執行一項程式時會促使 圖2所示之視A處理裝置取得並執行一組資料塊。圖1所示 之界面係採用圖12所示主滙流界面[MBIF]的格式。主滙流 -30 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 529310 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明说明(28 ) 界面[MBIF]包含兩個緩衝記憶體[iraMI,IRAM2]。每一 緩衝記憶體分割成八個資料區塊[B 1-B8]。因此,圖1所示 每一記憶段[MS]係採用圖12所示之一種資料區塊[B]的格 式。主滙流界面[MBIF]暫時將一組資料塊儲存在一資料區 塊[B]内。儲存該組資料塊之資料區塊[B]係由促使取得並 處理該組資料塊之該排程程式[SCHED]所含資料指定之。 本説明書中各項附圖及相關説明僅供闡釋而並非限制本 發明之内容及特性。顯然地,另有多種替代方法亦會符合 本説明書附綠申請專利範圍之要求標準。爲此,特申明結 論如次。 有很多利用不同硬體及(或)軟體項目實施本發明各項特 性的方式。就此點而言,本説明書各附圖純屬概略説明性 質,每一附圖僅代表本發明之一種可能之具體實例而已。 因此,某一附圖雖然係以不同資料塊顯示不同的功能,但 絕非排除任一單一硬體或軟體項目能執行多種功能之可能 性。亦非排除任一硬體或軟體項目或二者均能同一項功能 之可能性。 ' b 在申請專利範圍中使用之參考用符(代)號不得解釋爲限 制該項申請專利事項之適用範圍。且所使用的動詞「包括 (含)」’並不排除與該申請專利事項所指定要項或步驟以 外^他要項或步驟的適用性。而每—要项或步驟前面的 不走Tii占司Γ a」或Γ an」亦不排除該菩 併咏S寺要项或步驟之複數用 -31 木纸張尺賴^ (請先閲讀背面之注意事項再填寫本頁)
,1T

Claims (1)

  1. 529310 第090112811號專利申請案 中文申請專利範圍替換本(92年1月) A8 B8 C8 D8
    六、申請專利範圍 1. 一種用以處理不同類型資料[I,II,III]之資料處理裝置 [DPA],其特點為,該資料處理裝置[DPA]包括: -一個控制器[MCP],可用以執行一組程式項目[PI], 其中任一程式項目[PI]均可促使該資料處理裝置 [DPA]取得並執行[F&PR]含有某種類型[I,II,III]資 料之一組資料塊[DB];及 -一個界面[INT],可用以將一組資料塊[DB]暫時儲存 在多個記憶體區段[MS]中任一記憶體[MS]内,用以 儲存該組資料塊[DB]之記憶區段係由該資料塊[DB] 中該一程式項目[PI]於該組程式項目中所佔有的位 置來設定。 2. —種用以構成可處理不同類型資料[I,II,III]之資料處 理裝置[DPA]之方法,該方法包括: -一項型態構建步騾,在該步驟中,有一控制器[MCP] ,受一程式之指示可執一組程式項目[PI],其方式乃 係該控制器[MCP]響應於一程式項目[PI]之指示,促 使該資料處理裝置[DPA]取得並處理[F&PR]含有某 一類型[I,II,III]之一組資料塊[DB],處理後,即將 該組資料塊[DB]儲存在多個記憶區段[MS]中之一個 記憶區段内,儲存該組資料塊[DB]之記憶區段[MS] 係由該組資料塊[DB]之該項特定之程式項目[PI]於 該組資料塊中所佔有之位置來決定。 3. —種可供一包括一控制器[MCP]之資料處理裝置[DPA] 使用之電腦程式產品,該電腦程式產品包含一組指令, 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 η 線 529310 A B c D J 六、申請專利範圍 當此等指令被載入該控制器[MCP]内時,可促使該控制 器[MCP]執行一組程式項目[PI],其方式為,由該控制 器[MCP]響應於一程式項目[PI]後,促使該資料處理裝 置[DPA]取得並處理[F&PR]含有某一特定類型[I,II,III] 資料之一組資料塊[DB],處理後,即將該組資料塊[DB] 暫時儲存在多個記憶區段中之一個記憶區段[MS]内,用 以儲存該資料塊[DB]之記憶區段[MS]係由促使該資料 塊[DB]之該項程式項目[PI]於該組程式項目中所佔有的 位置來設定。 4. 一種可供一資料處理裝置[DPA]使用之電腦程式產品, 該電腦程式產品包含一組程式項目[PI],當其中一項程 式項目[PI]被執行時,即會促使該資料處理裝置[DPA] 取得並處理[F&PR] —組含有某一特定類型[I,II,III] 之資料塊[DB],處理之後,即將該資料塊暫時儲存在多 個記憶區段内其中一個記憶區段[MS]内,用以儲存該資 料塊[DB]之資料區段[MS],係由促使該資料塊[DB]之該 項程式項目[PI]於該組程式項目中所佔有的位置來決定。 5. 如申請專利範圍第4項之電腦程式產品,該電腦程式產 品包含一程式項目[PI],當其被執行時,可促使該資料 處理裝置[DPA]將該組程式項目[PI]之一項新的程式部 份寫入一内部控制記憶體[CMEM]内。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂 線
TW090112811A 2000-05-30 2001-05-28 Data-processing arrangement for processing different types of data TW529310B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/583,028 US6614438B1 (en) 2000-05-30 2000-05-30 Data-processing arrangement for processing different types of data

Publications (1)

Publication Number Publication Date
TW529310B true TW529310B (en) 2003-04-21

Family

ID=24331388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112811A TW529310B (en) 2000-05-30 2001-05-28 Data-processing arrangement for processing different types of data

Country Status (9)

Country Link
US (1) US6614438B1 (zh)
EP (1) EP1290635B1 (zh)
JP (1) JP2003535408A (zh)
KR (1) KR20020026246A (zh)
CN (1) CN1331096C (zh)
AT (1) ATE272241T1 (zh)
DE (1) DE60104549T2 (zh)
TW (1) TW529310B (zh)
WO (1) WO2001093198A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4904154B2 (ja) * 2003-07-14 2012-03-28 フルクラム・マイクロシステムズ・インコーポレーテッド 非同期スタティックランダムアクセスメモリ
JP4190476B2 (ja) * 2004-09-22 2008-12-03 株式会社ソニー・コンピュータエンタテインメント グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
JP4683384B2 (ja) * 2004-09-22 2011-05-18 株式会社ソニー・コンピュータエンタテインメント メモリ制御方法、グラフィックプロセッサおよび情報処理装置
JP4244028B2 (ja) * 2004-09-22 2009-03-25 株式会社ソニー・コンピュータエンタテインメント グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
CN100442264C (zh) * 2005-10-14 2008-12-10 威盛电子股份有限公司 封包处理系统与方法
US8370557B2 (en) * 2008-12-19 2013-02-05 Intel Corporation Pseudo dual-port SRAM and a shared memory switch using multiple memory banks and a sideband memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216170A (ja) * 1987-03-05 1988-09-08 Mitsubishi Electric Corp デイジタル信号処理プロセツサ
US5444853A (en) * 1992-03-31 1995-08-22 Seiko Epson Corporation System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
CA2130064C (en) * 1993-10-27 1999-05-18 Cory A. Cherichetti Method and apparatus for transferring data between a host processor and a subsystem processor in a data processing system
US6081895A (en) * 1997-10-10 2000-06-27 Motorola, Inc. Method and system for managing data unit processing
US6173389B1 (en) * 1997-12-04 2001-01-09 Billions Of Operations Per Second, Inc. Methods and apparatus for dynamic very long instruction word sub-instruction selection for execution time parallelism in an indirect very long instruction word processor
JP3250509B2 (ja) * 1998-01-08 2002-01-28 日本電気株式会社 放送番組の視聴方法および視聴装置
JP4319268B2 (ja) * 1998-08-07 2009-08-26 富士通株式会社 動画像復号方法及び装置

Also Published As

Publication number Publication date
DE60104549D1 (de) 2004-09-02
US6614438B1 (en) 2003-09-02
WO2001093198A1 (en) 2001-12-06
JP2003535408A (ja) 2003-11-25
EP1290635B1 (en) 2004-07-28
DE60104549T2 (de) 2005-07-28
KR20020026246A (ko) 2002-04-06
CN1331096C (zh) 2007-08-08
EP1290635A1 (en) 2003-03-12
CN1386245A (zh) 2002-12-18
ATE272241T1 (de) 2004-08-15

Similar Documents

Publication Publication Date Title
TW389879B (en) Information processing apparatus and information processing method
CN101118645A (zh) 多重图形处理器系统
TW200842592A (en) Improved DMAc to handle transfers of unknown lengths
TW529310B (en) Data-processing arrangement for processing different types of data
TW507160B (en) Method for utilizing concurrent context switching to support isochronous processes
US6785800B1 (en) Single instruction stream multiple data stream processor
CN115514902A (zh) 图像处理电路和电子设备
TW479196B (en) Data processing by means of an arithmetic logic unit and a stack
TWI244048B (en) Data processing system and method, and recording medium
JP2003219185A (ja) 画像処理装置及び画像処理方法
JP3092526B2 (ja) 2次元逆離散コサイン変換回路
TW494359B (en) Data-processing arrangement comprising a plurality of processing and memory circuits
JP2003241983A (ja) 情報処理装置及び情報処理方法
JPH11238034A (ja) データ転送システム
JP2002541546A (ja) 並列データ処理
JPH09109461A (ja) 圧縮された2値画像データの復元装置
JPH05143720A (ja) カラー画像処理装置
JP2002262099A (ja) 画像処理装置及び画像処理装置用dmaコントローラ
JPH04250522A (ja) プリンタ装置制御方式
JPS6367702B2 (zh)
JP3697039B2 (ja) 画像形成装置および画像処理設定方法
JPH0567055A (ja) 外部バスを複数有するマルチプロセツサシステム
TW310394B (en) Multi-processor video display apparatus
JP2002055894A (ja) パラメータ設定方法
JPH01145745A (ja) ファイルアクセスの排他制御方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees