CN115514902A - 图像处理电路和电子设备 - Google Patents

Abstract

本申请公开了一种图像处理电路和电子设备，属于图像处理技术领域。该电路包括主控芯片和图像处理芯片，所述主控芯片与所述图像处理芯片通过第一通路连接；所述主控芯片通过所述第一通路发送第一图像数据至所述图像处理芯片；所述图像处理芯片用于对第一图像数据执行第一图像处理，得到第二图像数据；所述图像处理芯片通过所述第一通路发送所述第二图像数据至所述主控芯片。

Description

图像处理电路和电子设备

技术领域

本申请属于图像处理技术领域，具体涉及一种图像处理电路和电子设备。

背景技术

通常来说，可以在手机中设置应用处理器，应用处理器又可以称为主控芯片。

在相关技术中，例如，可以为诸如手机的电子设备配置诸如显示芯片的图像处理芯片。图像处理芯片是与主控芯片分开的芯片，并可以对图像执行处理。通过使用图像处理芯片，可以提升电子设备中进行显示的流畅度、增强显示色彩等。主控芯片和图像处理芯片可以位于手机主板上。

发明内容

本申请实施例的目的是设计一种新的架构，使得可以在主控芯片和图像处理芯片之间实现双向传输，能够解决图像数据处理过程中的数据传输效率较低的问题。

第一方面，本申请实施例提出了一种图像处理电路，该电路包括主控芯片和图像处理芯片，所述主控芯片与所述图像处理芯片通过第一通路连接；所述主控芯片通过所述第一通路发送第一图像数据至所述图像处理芯片；所述图像处理芯片用于对第一图像数据执行第一图像处理，得到第二图像数据；所述图像处理芯片通过所述第一通路发送所述第二图像数据至所述主控芯片。

第二方面，本申请实施例提出了一种图像处理电路，该电路包括包括主控芯片和图像处理芯片，所述主控芯片包括第一发送单元，第一数据处理单元；所述图像处理芯片包括第二数据处理单元，第二发送单元；所述主控芯片与所述图像处理芯片通过第一通路连接；所述第一发送单元用于通过所述第一通路发送第一图像数据至所述第二数据处理单元；所述第二数据处理单元用于对第一图像数据执行第一图像处理，得到第二图像数据；以及所述第二发送单元用于通过所述第一通路发送所述第二图像数据至所述第一数据处理单元。

第三方面，本申请实施例提出了一种电子设备，包括根据实施例所述的图像处理电路。

在本申请的实施例中，通过第一通路连接主控芯片与图像处理芯片。在诸如图像显示处理的图像处理的过程中，所述主控芯片通过所述第一通路发送第一图像数据至所述图像处理芯片；所述图像处理芯片用于对第一图像数据执行第一图像处理，得到第二图像数据；所述图像处理芯片通过所述第一通路发送所述第二图像数据至所述主控芯片。这样，可以在主控芯片和图像处理芯片之间通过第一通路实现双向传输。

附图说明

图1是一种图像处理架构的示意图；

图2是根据一个实施例的图像处理电路的示意性框图；

图3是根据另一个实施例的图像处理电路的示意图；

图4是根据另一个实施例的图像处理电路的示意图；

图5是根据另一个实施例的图像处理电路的示意图；

图6是图5所示的电路中的同步信号的示意图；

图7是根据另一个实施例的图像处理电路中的同步信号的示意图；

图8是根据另一个实施例的图像处理电路的示意图；

图9是根据另一个实施例的图像处理电路的示意性框图；

图10是实现本申请实施例的一种电子设备的硬件结构示意图；

图11是根据另一个实施例的电子设备的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

图1示意性地示出了一种图像处理架构。如图1所示，作为主控芯片的应用处理器AP与图像处理芯片通过MIPI(Mobile Industry Processor Interface)通路连接。应用处理器AP通过MIPI通路利用显示串行接口DSI将图像内容发送给图像处理芯片。图像处理芯片可以有两种工作模式。在第一种工作模式中，开关K1导通，并且图像内容通过旁路(Bypass通路)的方式被发送给屏幕，以进行显示。在第二种工作模式中，开关K2、K3导通。图像处理芯片通过MIPIRX0接口接收图像内容。例如，在补帧模块中对所接收的图像内容执行补帧处理，并对图像内容执行色彩处理。所处理的图像内容通过MIPITX0接口被发送到屏幕，以进行显示。

在图1所示的图像处理架构中，图像处理芯片较难将所处理的图像内容通过MIPI通路返回给应用处理器AP。因此，应用处理器AP也较难对经图像处理芯片处理的图像内容进行进一步的处理。

有鉴于此，本公开的实施例中，提出了在图像处理过程中使用第一通路在主控芯片和图像处理芯片之间传递数据，从而增加图像处理的自由度。

下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的图像处理电路及电子设备进行详细地说明。

图2示出了根据一些实施例的图像处理电路的示意图。如图图2所示，图像处理电路包括：主控芯片1和图像处理芯片2。

主控芯片1通过第一通路发送第一图像数据至图像处理芯片2。图像处理芯片2用于对第一图像数据执行第一图像处理，得到第二图像数据。图像处理芯片2通过第一通路发送所述第二图像数据至主控芯片1。

在使用摄像头进行拍摄的情况下，图像处理芯片2可以是图像信号处理ISP芯片。在这种情况下，主控芯片1在接收到来自摄像头的原始图像数据之后会对原始图像数据进行初步的图像信号处理。接着，主控芯片1将经处理的图像数据发送给图像处理芯片2进行进一步处理。然后，图像处理芯片2将处理后的图像数据返回给主控芯片1。如此这样，在主控芯片1和图像处理芯片2之间可以多次相互传输图像数据。

类似地，在显示图像数据的情况下，图像处理芯片2可以是显示芯片。在这种情况下，主控芯片1接收从网络获取的图像数据或本地存储的图像数据。主控芯片1可以对所接收的图像数据进行初步的图像显示处理，也可以不对该图像数据进行任何处理。接着，主控芯片1将图像数据发送给图像处理芯片2进行进一步处理。然后，图像处理芯片2将处理后的图像数据返回给主控芯片1。如此，在主控芯片1和图像处理芯片2之间可能会多次相互传输图像数据。

第一通路是能够进行双向传输的通路，即，第一通路两端所连接的接口能够发送和接收从主控芯片1到图像处理芯片2的数据以及能够发送和接收从图像处理芯片2到主控芯片的数据。例如，第一通路可以包括PCIe接口通路、SATA接口通路和USB接口通路中的一个。

在一个实施例中，在显示图像的情况下，主控芯片1与图像处理芯片2还通过第二通路连接。主控芯片1还用于对第二图像数据执行第二图像处理，得到第三图像数据。主控芯片1通过第二通路发送第三图像数据至图像处理芯片2。第三图像数据用于在第一显示元件上进行显示。第一显示元件例如是显示屏幕、投影屏幕等。

第二通路是能够将图像数据从主控芯片1发送到图像处理芯片2的通路。例如，第二通路是利用MIPI协议下的显示串行接口DSI的通路。在接收到第三图像数据图像之后，图像处理芯片2可以对第三图像数据进行处理，并将处理后的第三图像数据发送给显示器件。图像处理芯片2还可以利用旁路的方式直接将第三图像数据发送给显示器件。图像处理芯片2和显示器件之间可以通过第三通路连接。第三通路例如是利用DSI接口的通路。显示器件显示第三图像数据。

在这里，图像数据例如是视频数据或视频流数据。设计人员可以根据需要设计第一图像处理和第二图像处理。例如，第一图像处理可以插帧处理、色彩处理等，第二图像处理可以是色彩空间转换、编码等处理。第一图像数据可以是经过主控芯片1的初步处理的图像数据，也可以是未经主控芯片1的处理的图像数据。例如，来自摄像头的原始数据在经过白平衡、降噪等处理之后作为第一图像数据从主控芯片1被发送给图像处理芯片2。图像处理芯片2在对第一图像数据执行插帧处理、色彩处理等处理之后，将得到的第二图像数据发送给主控芯片1。主控芯片1对第二图像数据进行处理，将得到的第三图像数据发送给图像处理芯片2。图像处理芯片2可以通过旁路模式将第三图像数据直接发发送显示器件进行显示。图像处理芯片2也可以对第三图像数据进行进一步的处理，然后将处理后的第三图像数据发送给显示器件进行显示。

显示器件例如是液晶显示屏幕、发光二极管显示屏幕、有机发光二极管显示屏幕、量子点二极管显示屏幕、激光投影显示器件、诸如智能眼镜的镜片的光波导显示器件等。

通常来说，当主控芯片1向图像处理芯片2发送数据时，主控芯片1和图像处理芯片2之间的通路是利用显示串行接口DSI的通路；当图像处理芯片2向主控芯片1发送数据时，主控芯片1和图像处理芯片2之间的通路是利用摄像头串行接口CSI的通路。本申请的发明人发现，这样的通路设计不适合主控芯片和图像处理芯片之间的图像数据交互。尤其是在流媒体视频图像数据的应用场景下，当需要将图像数据从图像处理芯片返回给主控芯片时，需要使用额外的通路，即，利用摄像头串行接口CSI的通路。在这种通路设计中，在传输效率、传输延迟、传输数据量、传输功耗等传输性能方面，额外的通路会给主控芯片1和图像处理芯片2的整体处理性能造成影响。

为此，在本实施例中，在图像处理过程中，使用能够进行双向传输的通路，在主控芯片1和图像处理芯片2之间传递图像数据。这样，可以至少部分降低由于切换通路所造成的性能损失。这可以提升数据处理的速度与画面显示的流畅度。

当主控芯片完成图像处理之后，主控芯片可以通过第二通路将第三图像数据发送给图像处理芯片。第二通路可以是单向通路，例如，利用DSI接口的通路。

通过这里公开的实施例，在图像数据处理的过程中，可以利用能够进行双向传输的第一通路，提高图像处理的整体性能。

在另一个实施例中，主控芯片1和图像处理芯片2通过第一同步信号线路连接。第一同步信号线路用于传输第一同步信号。第一同步信号用于图像帧数据的同步。

在这个实施例中，可以利用同步信号，有序地传送图像数据，从而避免画面撕裂等问题。

在另一个实施例中，第一同步信号的周期传输次数是所述第一图像数据帧数的N倍，N为正整数。这里的“帧”指的是显示画面的“帧”，其中，显示器件所显示的一幅画面对应于图像数据的一帧。第一同步信号的周期传输次数指的是每单位时间(例如，每秒)传输同步信号的次数。同理，第一图像数据帧数指的是每单位时间(例如，每秒)所处理的第一图像数据帧的数量。

在另一个实施例中，第一同步信号的周期传输次数大于第一图像数据的帧数。

在本申请实施例中，显示器件所显示的画面更加流畅。

此外，由于第一同步信号的周期传输次数大于第一图像数据的帧数，因此，可以更快地响应于同步信号，重新启动对图像数据的处理和传输。此外，例如，同步信号的周期小于单个帧的周期的1/2。这样，可以减小由于同步信号引起的传输延迟。这可以在一定程度上压缩图像数据发送的时间间隔，从而提高系统流畅度，或提升数据处理的速度，或提升画面流畅性。

在另一个实施例中，在第二图像数据的帧数大于第一图像数据的帧数，且第二图像数据的帧数与第一图像数据的帧数为非整数倍的情况下，第一同步信号的周期传输次数小于第一图像数据的帧数。这样，可以使得第二图像数据的帧数是第一同步信号的周期传输次数的整数倍。通过这种方式，可以避免由于原始图像数据的帧数和目标图像数据的帧数之间的不匹配所造成的图像显示卡顿。例如，第一图像数据的帧数是每秒60帧，而显示屏幕可以显示每秒90帧的图像。如果直接使用每秒90个周期的同步信号，那么由于60个画面帧在90个周期内的分布是不均匀的，因此，图像的画面显示会出现不连续或不流畅的情况。根据这里的实施例，可以将同步信号设置为每秒45个周期。在处理过程中，第一图像数据中没有对应同步信号的帧将会被丢弃。由于同步信号周期性，因此，所丢弃的帧也会呈现周期性，并会在第一图像数据的各个帧中均匀地分布。这样所得到的图像数据是每秒45帧的图像数据。通过对每秒45帧的图像数据执行插帧处理，可以得到每秒90帧的第二图像数据。可以在显示屏幕上显示所述每秒90帧的图像数据。

在另一实施例中，目标图像数据包括数据包包头，数据包包头内包括第三同步信号数据，所述第三同步信号用于图像帧数据的同步。目标图像数据包括第一图像数据或第二图像数据。通过这个实施例，可以在实现同步的情况下，减少对于同步信号的硬件布线的需要，从而减少走线数量。

在另一个实施例中，主控芯片1和图像处理芯片2通过第二同步信号线路连接。第二同步信号线路用于传输第二同步信号。第二同步信号用于图像帧中每行像素数据的同步。在这个实施例中，可以按行处理图像数据，从而提高图像处理的颗粒度。这可以提升数据处理的速度与画面显示的流畅度。

本领域技术人员应当理解，第二同步信号线路和第一同步信号线路可以是相同的线路，也可以是不同的线路。在相同的线路的情况下，可以在不同的时刻分别传输第一同步信号和第二同步信号。在这里，由于采用相同的线路，因此，可以避免增加布线成本。

在另一个实施例中，图像处理电路还可以包括第二显示元件。主控芯片1还可以包括同步信号选择单元。同步信号选择单元用于选择目标元件的目标同步信号。目标同步信号用于控制主控芯片1与目标元件之间的通信。目标同步信号为通过同步信号线路传输的信号。目标元件可以包括以下其中之一：图像处理芯片2；第一显示元件；和第二显示元件。

下面参照附图3－8描述本公开中的一些实施例。在图3－8中，主控芯片作为应用处理器AP被示出，以及图像处理芯片作为图像处理芯片被示出。

图3是根据另一个实施例的图像处理电路的示意图。

如图3所示，应用处理器AP与图像处理芯片通过利用PCIe、DSI＿0、RX0接口的通路连接。图像处理芯片经由TX0连接到屏幕。这里，DSI＿0接口、RX0接口和TX0接口都是MIPI协议的单向传输接口。

CCM0和CCM1是诸如摄像头模组的图像采集单元。例如，摄像头模组CCM0所采集的图像数据经由相机串行接口CSI0进入图像信号处理模块ISP＿0。摄像头模组CCM1所采集的图像数据经由相机串行接口CSI1进入图像信号处理模块ISP＿1。图像数据在图像信号处理模块ISP＿0和/或图像信号处理模块ISP＿1中被处理。所处理的图像数据通过PCIe接口被发送给图像处理芯片并在图像处理芯片的图像处理模块中被处理。经处理的数据通过利用PCIe接口的通路被返回给应用处理器AP。在应用处理器AP的移动显示处理器MDP中对返回的数据进行处理。经移动显示处理器MDP处理的图像数据通过使用DSI＿0接口、RX0接口的通路被传输给图像处理芯片。图像处理芯片将所述图像数据通过使用TX0接口的通路发送给屏幕。在屏幕上显示所述图像数据。

如图4所示，图3中的PCIe接口包括TX和RX两个方向的传输线路。

例如，当用户使用诸如手机的电子设备录制视频时，摄像头模组CCM0打开。摄像头模组CCM0将拍摄到的内容数据通过摄像头串行接口CSI0传送到应用处理器AP。应用处理器AP的图像信号处理模块ISP＿0在对内容数据进行处理后将它存入内存中。接着，应用处理器AP控制PCIe接口通过TX信号线将内容数据发送至图像处理芯片。图像处理芯片对内容数据进行处理。在图像处理芯片的图像处理模块对内容数据进行处理之后，处理后的内容数据通过RX信号线被回传给应用处理器AP。回传的内容数据在移动显示处理器MDP中被处理，并通过利用DSI＿0接口的通路被传送给图像处理芯片的RX0端口。之后，所述内容数据通过TX0端口被传送到屏幕。在屏幕上显示所述内容数据。应用处理器AP还可以保存由移动显示处理器MDP处理的内容数据。

当用户播放手机内部保存的视频时，应用处理器AP可以直接调用存储器中的内容数据。所调用的内容数据由移动显示处理器MDP处理并通过DSI＿0接口被传送到图像处理芯片的RX0端口。接着，所述内容数据通过利用TX0接口的通路被传送到屏幕上。在屏幕上显示所述内容数据。

另外，当用户播放下载或者在线播放的内容数据时，也可以通过应用处理器AP将内容数据通过PCIe接口发送到图像处理芯片。例如在图像处理芯片的图像处理模块中，可以对所述内容数据进行例如分辨率提升、色彩增强、帧率提升等的处理。接着，图像处理芯片通过PCIe接口将所处理的内容数据回传给应用处理器AP。应用处理器AP在对所述内容数据进行处理之后将它传送给图像处理芯片。图像处理芯片通过利用TX0接口的通路将内容数据传输给屏幕。在屏幕上显示所述内容数据。这里，图像处理芯片可以通过旁路模式将内容数据发送给屏幕。

例如，从应用处理器AP发送到图像处理芯片的内容数据是第一图像数据。从图像处理芯片返回给应用处理器AP的内容数据是第二图像数据。从应用处理器AP返回给图像处理芯片以进行显示的内容数据是第三图像数据。

在这个实施例中，在对图像数据进行处理的过程中，图像数据通过PCIe接口直接进行双向传输。相对于采用MIPI协议的CSI接口或CSI接口的方案，这可以降低延迟。此外，在这样的系统中，功能切换更加顺滑并且软件硬件系统简单。

图5是根据另一个实施例的用于图像显示处理的系统的示意图。对于图5中与图3和4中相同的部分，在这里不再重复对它们的描述。

如图5所示，在应用处理器AP与图像处理芯片之间设置同步信号线。在同步信号线中传递同步信号，即Sync信号。例如，视频是由一帧一帧组成的。在通过PCIe接口的图像数据传输过程中，Sync信号可以起到同步的作用。在同步信号作用下，应用处理器AP启动PCIe接口通路，以从内存中开始提取并传送一帧的数据；当下一个同步信号到来时，应用处理器AP再传送下一帧的数据。

图6是图5所示的系统中的同步信号(Sync信号)的示意图。

如图6所示，在第一个同步信号的脉冲后，应用处理器AP通过利用PCIe接口的TX线路传送第一帧的内容数据A0到图像处理芯片。图像处理芯片花费一段时间对第一帧的内容数据A0进行处理后获得内容数据A1。内容数据A1通过利用PCIe接口的RX线路被发送回应用处理器AP。在内容数据A0与A1之间的延时是在图像处理芯片中进行处理所花费的延时。

同样地，在下一个同步信号的脉冲后，开始传送第二帧的内容数据B0，以及获取并回传第二帧的内容数据B1。

在这个实施例中，在同步信号作用下，可以有序传送内容数据，从而避免画面撕裂等问题。

图7是根据另一个实施例的用于图像显示处理的系统中的同步信号的示意图。

如图6所示，同步信号是周期的。在一个周期内，一个帧的数据可以被快速地传输。然后，系统等待下一个同步信号的脉冲到来。这一段等待的时间是浪费的，并会导致延迟。

相对于图5和图6所示的实施例，在图7所示的实施例中，采用较高频率的同步信号。例如，较高频率的同步信号的周期小于单个帧的周期。在第一个同步信号的脉冲到来后，应用处理器AP通过TX线路发送第一帧的内容数据A0。在发送过程中，应用处理器AP会继续收到同步信号的脉冲。因为，在这时候，应用处理器AP还没发送完数据，因此，应用处理器AP在进行判断后忽略这些脉冲，直到发送完成内容数据A0。因为同步信号的频率较高，因此，可以很快等到下一个同步信号脉冲的到来，应用处理器AP可以马上接受该同步信号脉冲，并通过TX线路立即发送第二帧的内容数据B0。在这个过程中，应用处理器AP可以持续接收第一帧的内容数据A1、第二帧的内容数据B1等。

在这个实施例中，可以压缩内容数据发送的时间间隔，从而提高系统流畅度，并提升画面流畅性。

在另一个实施例中，在通过PCIe接口每次传输一帧的数据时，在该数据的数据包的包头中设置新一帧的同步信号数据。在接收端，对同步信号数据进行解码，以识别新一帧。

在这个实施例中，在实现有序传送内容数据的情况下，可以减少同步信号的硬件连线，从而减少走线数量。

图6和图7中的A0、A1、B0、B1也可以表示每一行的图像数据。通过对每行图像数据进行同步，可以进一步提升画面显示的流畅度。

图8是根据另一个实施例的用于图像显示处理的系统的示意图。

例如，在折叠手机的应用中，手机会有多个屏幕，例如，2个屏幕。可以在手机中设置一个图像处理芯片。在这个实施例中，在应用处理器AP中设置同步信号选择器，以与各个显示器件同步。可以在应用处理器AP中设置比较算法，以选择合适优先级的同步信号进行同步。同步信号进入PCIe接口的中断模块(例如消息信号中断MSI)，以进行中断处理，从而通知PCIe接口完成接下来的动作。

此外，也可以在不需要同步的情况下，屏蔽同步信号。

在图8中，摄像头输入的图像数据进入应用处理器AP。应用处理器AP对图像数据进行图像信号处理ISP。应用处理器AP将经处理的图像数据存储到诸如双倍速率同步动态随机存储器DDR的存储器中。图像处理芯片通过利用MIPI接口(DSI0：TX0－DSI－RX0)的通路接收来自于应用处理器AP的图像数据。图像处理芯片通过利用MIPI显示串行接口(TX0－DSI)的通路将图像数据发送给折叠屏。折叠屏显示该图像数据。折叠屏可以产生同步信号TE3。图像处理芯片可以产生同步信号TE0和TE1。

图像处理芯片还通过PCIe接口与应用处理器AP通信。图像处理芯片包含用于PCIe接口的缓存FIFO。

副屏通过利用MIPI显示串行接口(DSI1：TX1－DSI)的通路接收来自于应用处理器AP的图像数据。副屏显示该图像数据。副屏可以产生同步信号TE2。

选择器接收同步信号TE0、TE1、TE2，并将同步信号放入PCIe接口的中断模块(例如消息信号中断MSI)，以进行中断处理，从而通知PCIe接口完成接下来的动作。

这里，撕裂效应(teareffect)是指在显示屏的显示过程中，图片内容没有完全同步，从而使得在上一张图片的内容还没有显示完成的情况下，就开始在屏幕上显示下一张图像。这导致画面错位的现象。通过利用同步信号，可以至少在一定程度上避免撕裂效应。

在图8中，TE0是通过图像处理芯片的一条通路发送给到应用处理器AP的同步信号。当TE0被送到应用处理器AP后，应用处理器AP根据TE0，开始发送内容数据给图像处理芯片。

TE1是通过图像处理芯片的另一条通路发送给到应用处理器AP的同步信号。当TE1被送到应用处理器AP后，应用处理器AP根据TE1，开始发送内容数据给图像处理芯片。

另外，图像处理芯片还可以产生其他TE信号，不限于此。

TE3是由折叠屏给到图像处理芯片的同步信号。一般，一个屏幕有一个TE同步信号。在图像处理芯片以旁路(bypass)模式直接连通应用处理器AP和折叠屏的情况下，折叠屏的TE3可以通过TE0和/或TE1的管脚直接连接到应用处理器AP。在数据不需要图像处理芯片的处理和/或关闭图像处理芯片的情况下，应用处理器AP在收到TE3后可以直接将内容数据以旁路的方式发送给折叠屏。

TE2是由副屏发给应用处理器AP的同步信号。应用处理器AP在收到TE2后，会将需要在副屏进行显示的内容数据发给副屏。

下面，以图8所示的系统为例，说明图像数据处理的过程。

①发送数据

摄像头拍摄一张图片，并将图片的内容数据传送到应用处理器AP的图像信号处理ISP模块。图像信号处理ISP模块在对内容数据进行图像信号处理之后，将内容数据存储在诸如DDR的存储器中。

接着，例如，同步信号TE1到达应用处理器AP。TE1是周期脉冲信号。应用处理器AP在接收TE1后将TE1传递到选择器。TE1通过选择器进入PCIe模块的中断模块MSI。PCIe模块停止其他任务，并在中断模块的作用下，进入数据传送状态。同时，应用处理器AP下发指令给PCIe模块，让PCIe模块将存储器DDR中的这张图片的内容数据传送图像处理芯片的内存中，例如，图8中的缓存FIFO中。

②接收数据

图像处理芯片在对图片的内容数据进行处理之后，例如，TE1的下一个脉冲到来。TE1被传送给应用处理器AP。应用处理器AP将TE1送给选择器。TE1通过选择器进入PCIe模块的中断模块MSI。PCIe模块停止其他任务，并在中断模块的作用下，进入数据传送状态。应用处理器AP下指令让PCIe模块将图像处理芯片处理后并存储在图像处理芯片的存储空间的图片的内容数据接回应用处理器AP，并将该内容数据存储在存储器DDR中。

③进行显示

在TE1下一个脉冲到来后，通过MIPI显示串行接口DSI0将由图像处理芯片处理后且存在存储器DDR中的内容发送到相应屏幕，以进行显示。这样，可以在屏幕上观看处理后的图片，该图片可以具有较好的画质。

在这里，以TE1为例，说明了通过TE1的控制进行显示的同步。折叠屏也可以根据TE0来同步显示控制。此外，副屏也可以根据TE3来同步显示控制。

图9是根据另一个实施例的图像处理电路的示意性框图。

如图9所示，图像处理电路包括主控芯片10和图像处理芯片20。主控芯片10包括第一发送单元11和第一数据处理单元12。图像处理芯片20包括第二发送单元21和第二数据处理单元22。主控芯片10与图像处理芯片20通过第一通路连接。

第一发送单元11用于通过所述第一通路发送第一图像数据至第二数据处理单元22。第二数据处理单元22用于对第一图像数据执行第一图像处理，得到第二图像数据。第二发送单元21用于通过第一通路发送第二图像数据至第一数据处理单元12。

在一个实施例中，主控芯片10和图像处理芯片20通过第一同步信号线路连接。第一同步信号线路用于传输第一同步信号。第一同步信号用于图像帧数据的同步。

上面已经针对图2描述了实施例的有益效果，因此，这里不在重复这些描述。

图10为实现本申请实施例的一种电子设备的硬件结构示意图。

该电子设备1000包括但不限于：射频单元1001、网络模块1002、音频输出单元1003、输入单元1004、传感器1005、显示单元1006、用户输入单元1007、接口单元1008、存储器1009、以及处理器1010等部件。

本领域技术人员可以理解，电子设备1000还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器1010逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图x中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。

显示单元1006例如还包括图像处理芯片。处理器1010例如是主控芯片。处理器1010和图像处理芯片通过第一通路连接。例如，第一通路包括以下其中之一：PCIe接口通路；SATA接口通路；USB接口通路。

处理器1010，用于通过第一通路发送第一图像数据至图像处理芯片。图像处理芯片用于对第一图像数据执行第一图像处理，得到第二图像数据。图像处理芯片通过第一通路发送所述第二图像数据至所述主控芯片。

在一个实施例中，处理器1010和图像处理芯片还可以通过第二通路连接。处理器1010还可以用于对第二图像数据执行第二图像处理，得到第三图像数据。处理器1010通过第二通路发送第三图像数据至图像处理芯片。第三图像数据用于在第一显示元件上进行显示。

在另一个实施例中，处理器1010和图像处理芯片可以通过第一同步信号线路连接。第一同步信号线路用于传输第一同步信号，以及第一同步信号用于图像帧数据的同步。

在一个例子中，第一同步信号的周期传输次数是所述第一图像数据帧数的N倍，N为正整数。

在另一个例子中，第一同步信号的周期传输次数大于所述第一图像数据的帧数。

在另一个例子中，在第二图像数据的帧数大于第一图像数据的帧数，第二图像数据的帧数与第一图像数据的帧数为非整数倍的情况下，第一同步信号的周期传输次数小于第一图像数据的帧数。

在另一个实施例中，目标图像数据包括数据包包头，数据包包头内包括第三同步信号数据，所述第三同步信号用于图像帧数据的同步，其中，所述目标图像数据包括所述第一图像数据或所述第二图像数据。

在另一个实施例中，处理器1010和图像处理芯片通过第二同步信号线路连接。第二同步信号线路用于传输第二同步信号，并且第二同步信号用于图像帧中每行像素数据的同步。

在另一个实施例中，该电子设备还包括第二显示元件。处理器1010还包括同步信号选择单元。同步信号选择单元用于选择目标元件的目标同步信号，所述目标同步信号用于控制所述主控芯片与所述目标元件之间的通信，所述目标同步信号为通过同步信号线路传输的信号。所述目标元件包括以下其中之一：图像处理芯片；第一显示元件；第二显示元件。

根据这里公开的实施例，在图像处理过程中，使用能够进行双向传输的通路，在主控芯片和图像处理芯片之间传递图像数据。这样，可以至少部分降低在主控芯片和图像处理芯片之间传递图像数据时由于切换通路所造成的性能损失。

应理解的是，本申请实施例中，输入单元1004可以包括图形处理器(GraphicsProcessing Unit，GPU)10041和麦克风10042。图形处理器10041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。显示单元1006可包括显示面板10061，可以采用液晶显示器、有机发光二极管等形式来配置显示面板10061。用户输入单元1007包括触控面板10071以及其他输入设备10072中的至少一种。触控面板10071，也称为触摸屏。触控面板10071可包括触摸检测装置和触摸控制器两个部分。其他输入设备10072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。

存储器1009可用于存储软件程序以及各种数据。存储器1009可主要包括存储程序或指令的第一存储区和存储数据的第二存储区，其中，第一存储区可存储操作系统、至少一个功能所需的应用程序或指令(比如声音播放功能、图像播放功能等)等。此外，存储器1009可以包括易失性存储器或非易失性存储器，或者，存储器1009可以包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synch link DRAM，SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，DRRAM)。本申请实施例中的存储器1009包括但不限于这些和任意其它适合类型的存储器。

处理器1010可包括一个或多个处理单元；可选的，处理器1010集成应用处理器和调制解调处理器，其中，应用处理器主要处理涉及操作系统、用户界面和应用程序等的操作，调制解调处理器主要处理无线通信信号，如基带处理器。可以理解的是，上述调制解调处理器也可以不集成到处理器1010中。

图11是根据另一个实施例的用于图像显示处理的系统的示意图。

如图11所示，电子设备30包括上面实施例中所述的图像处理电路31。电子设备30例如可以是手机、平板电脑等。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (13)

1.一种图像处理电路，其特征在于，包括主控芯片和图像处理芯片，所述主控芯片与所述图像处理芯片通过第一通路连接；

所述主控芯片通过所述第一通路发送第一图像数据至所述图像处理芯片；

所述图像处理芯片用于对第一图像数据执行第一图像处理，得到第二图像数据；

所述图像处理芯片通过所述第一通路发送所述第二图像数据至所述主控芯片。

2.根据权利要求1所述的电路，其特征在于，所述主控芯片与所述图像处理芯片还通过第二通路连接；

所述主控芯片还用于对第二图像数据执行第二图像处理，得到第三图像数据；

所述主控芯片通过所述第二通路发送所述第三图像数据至所述图像处理芯片，所述第三图像数据用于在第一显示元件上进行显示。

3.根据权利要求1所述的系统，其特征在于，所述第一通路包括以下其中之一：

PCIe接口通路；SATA接口通路；USB接口通路。

4.根据权利要求1所述的电路，其特征在于，所述主控芯片和图像处理芯片通过第一同步信号线路连接，所述第一同步信号线路用于传输第一同步信号，所述第一同步信号用于图像帧数据的同步。

5.根据权利要求4所述的电路，其特征在于，所述第一同步信号的周期传输次数是所述第一图像数据帧数的N倍，N为正整数。

6.根据权利要求4所述的电路，其特征在于，所述第一同步信号的周期传输次数大于所述第一图像数据的帧数。

7.根据权利要求4所述的电路，其特征在于，在所述第二图像数据的帧数大于所述第一图像数据的帧数，所述第二图像数据的帧数与所述第一图像数据的帧数为非整数倍的情况下，所述第一同步信号的周期传输次数小于所述第一图像数据的帧数。

8.根据权利要求1中所述的电路，其特征在于，目标图像数据包括数据包包头，所述数据包包头内包括第三同步信号数据，所述第三同步信号用于图像帧数据的同步；

其中，所述目标图像数据包括所述第一图像数据或所述第二图像数据。

9.根据权利要求1所述的电路，其特征在于，所述主控芯片和图像处理芯片通过第二同步信号线路连接，所述第二同步信号线路用于传输第二同步信号，所述第二同步信号用于图像帧中每行像素数据的同步。

10.根据权利要求2所述的电路，其特征在于，还包括第二显示元件；

所述主控芯片还包括同步信号选择单元，所述同步信号选择单元用于选择目标元件的目标同步信号，所述目标同步信号用于控制所述主控芯片与所述目标元件之间的通信，所述目标同步信号为通过同步信号线路传输的信号；

其中，所述目标元件包括以下其中之一：

所述图像处理芯片；

所述第一显示元件；

所述第二显示元件。

11.一种图像处理电路，其特征在于，包括主控芯片和图像处理芯片，所述主控芯片包括第一发送单元，第一数据处理单元；所述图像处理芯片包括第二数据处理单元，第二发送单元；所述主控芯片与所述图像处理芯片通过第一通路连接；

所述第一发送单元用于通过所述第一通路发送第一图像数据至所述第二数据处理单元；

所述第二数据处理单元用于对第一图像数据执行第一图像处理，得到第二图像数据；以及

所述第二发送单元用于通过所述第一通路发送所述第二图像数据至所述第一数据处理单元。

12.根据权利要求11所述的电路，其特征在于，所述主控芯片和图像处理芯片通过第一同步信号线路连接，所述第一同步信号线路用于传输第一同步信号，所述第一同步信号用于图像帧数据的同步。

13.一种电子设备，其特征在于，包括：根据权利要求1－10中任一项所述图像处理电路。

Images