經濟部智慧財產局員工消費合作社印製 527599 A7 4438twf.doc/008 B7 五、發明說明（f ) 本發明是有關於一種非揮發性記憶元件之操作方 法，且特別是有關於一種電性可編碼可抹除唯讀記憶灣 或快閃式記憶體之操作方法。 請參考第1圖，其繪示一種NAND型結構的快閃記 憶體陣列。耦接於同一位元線上的快閃記憶體Ml〜Mj 係以串接方式連接而成的。圖中之Ml與Mj更分別與 一選擇電晶體耦接。習知對此NAND結構的編碼方法係 只能一次針對一個記憶胞進行編碼。例如，要對位元線 BL1上的記憶胞M2進行編碼時，首先於選擇電晶體Q1 之選擇閘施加20V電壓，而汲極施加0V，用以選擇BL1。 同時於不編碼的記憶胞，即除了 M2外，其餘的記憶胞 閘極施加7V之電壓。記憶胞M2之聞極則施加20V之 電壓，藉此得以對記憶胞M2進行編碼操作。 然而，此種編碼方式一此僅能針對某一記憶胞進行 編碼操作，且於操作期間，汲極電壓必須一直維持不變。 因此本發明係提出一種電性可編碼可抹除唯讀記憶 體之汲極控制方式之並列操作方法，其資料輸入與資料 寫入記憶體時序分開，可使外部系統輸入資料時，不需 要等待EEPROM記憶體寫入，以加快記憶體操作速度。 本發明係提出一種電性可編碼可抹除唯讀記憶體之 汲極控制方式之並列操作方法，其汲極電壓傳入記憶體 後，即可以關閉，以供下一筆汲極電壓傳入，不必將汲 極電壓一直維持。 本發明提出一種一種電性可編碼可抹除唯讀記憶體 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----I----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527599 A7 4438twf.doc/008 B7 五、發明說明（V ) 之汲極控制方式之並列操作方法，其簡述如下： 一種電性可編碼可抹除唯讀記憶體之汲極控制方式 之並列操作方法之單一元件操作流程，電性可編碼可抹 除唯讀記憶體之汲極和源極分別與第一 EEPROM之源 極、第二EEPROM之汲極耦接。施加0V於第二EEPROM 之閘極，藉以將第二EEPROM關掉，使得電性可編碼可 抹除唯讀記憶體之源極爲浮置狀態。施加第一控制閘極 電壓於電性可編碼可抹除唯讀記憶體之控制閘，用以使 電性可編碼可抹除唯讀記憶體之通道導通，同時將第一 EEPROM導通，並且在第一 EEPROM之汲極施加汲極 電壓，藉此汲極電壓得以傳送至電性可編碼可抹除唯讀 記憶體之汲極。施加0V於第一 EEPROM之閘極，藉以 將第一 EEPROM關掉。施加第二控制閘極電壓於電性可 編碼可抹除唯讀記憶體之控制閘，以產生富勒-諾德亥 姆（F-N)穿隧（F-N timneling)效應，藉以對電性可編碼可 抹除唯讀記憶體進行編碼操作。 一種電性可編碼可抹除唯讀記憶體之汲極控制方式 之並列操作方法，應用於NAND型陣列之記憶體結構， 其中NAND陣列的其中一列係由N個電性可編碼可抹除 唯讀記憶體所串接構成。首先，選擇第J電性可編碼可 抹除唯讚記憶體進行資料輸入。將第j +1電性可編碼可 抹除唯讀記憶體關掉，使得第j電性可編碼可抹除唯讀 5己彳思體之源極浮置。執彳了資料輸入程序，將第一^到第J -1電性可編碼可抹除唯讀記憶導通，使得第一電性可編 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------1 I I I---------訂-------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527599 A7 4438twf.doc/008 β7 五、發明說明（$ ) 碼可抹除唯讀記憶體之汲極電壓傳送給第J電性可編碼 可抹除唯讀記憶體之汲極。接著，施加控制閘極低電壓 於第J電性可編碼可抹除唯讀記憶體之控制閘極，再將 第一到第J-1電性可編碼可抹除唯讀記憶體關閉。接著， 以相同的方式對第J_2，J-4，…，j-2n (其中J-2n〉0)進 行資料輸入，執行編碼程序；同時，施加控制閘極高電 壓給第J，J-2，J-4，…，J-2n (其中J-2n>0)個電性可編 碼可抹除唯讀記憶體之控制閘極，藉以同時對第J，J-2， J-4，…，J-2n個電性可編碼可抹除唯讀記憶體進行編碼 操作。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第1圖繪示一種NAND型陣列結構，用以說明習知 之操作方法； 第2A圖繪示依據本發明之電性可編碼可抹除唯讀 記憶體之汲極控制方式的單一記憶胞（unit cell)電路示意 圖； 第2B圖繪示依據本發明之電性可編碼可抹除唯讀 記憶體之汲極控制方式之並列操作方法的單一記憶胞流 程圖； 第3圖繪示依據本發明之電性可編碼可抹除唯讀記 憶體之汲極控制方式之並列操作方法的單一記憶胞時序 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---*------------------訂---------線 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527599 A7 4438twf.doc/008 B7 五、發明說明（邙） 圖； 第4Α圖到第4C圖繪示依據本發明之操作方法，應 用於NAND型陣列結構之編碼編碼流程示意圖； ^ 第5圖繪示汲極電壓與臨界電壓之關係圖； 弟6圖繪不依據本發明之方法’在不同的汲|函胃壓 下，臨界電壓與控制閘極低電壓之關係圖； 第7圖繪示依據本發明之方法，在不同的控制|_極 高電壓下，臨界電壓與汲極電壓之間的關係圖； 第8圖繪75依據本發明之方法，臨界電壓與操丨乍時 間之間的關係圖；以及 第9A圖繪示一般NOR型陣列結構之記憶體結構 圖；以及 第9B圖繪示依據本發明之結構，用來取代第9a圖 中每一記憶體的單元結構。 標號說明= 100〜106本發明之操作流程 200/202記憶體串 實施例二· 請參照第2A圖，其繪示依據本發明之電性可編碼 可抹除唯讀記憶體之汲極控制方式的單一記憶胞（unit cell)電路不意圖。在具有浮置聞極結構之記憶體胞電晶 體Μ之汲極與源極分別耦接電性可編碼可抹除唯讀記憶 體（EEPROM)Ql的源極與EEPROM記憶胞Q2的汲極。 記憶體Μ、Q1與Q2可爲電性可編碼可抹除唯讀記憶體 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -«^1 ϋ ϋ ϋ I I ϋ ϋ ϋ I ϋ i_i ϋI ϋ (請先閱讀背面之注咅3事項再填寫本頁) 527599 A7 4438twf.doc/008 B7 五、發明說明（t) (EEPROM)或快閃記憶體。以下便以第2A圖與第2B圖 之流程圖來說明本發明之電性可編碼可抹除唯讀記憶體 的汲極控制方式的單一記憶胞操作方式。 參考第2B圖，並且配合第2A圖，來說明電性可編 碼可抹除唯讀記憶體之汲極控制方式之並列操作的單一 記憶胞（unit cell)方法。其爲單一流程（unit flow)方式。 首先，於步驟1〇〇，預先將EEPR0M記憶體Μ編碼至目 標電壓。於步驟102，將Q2關掉’如可於Q2之閘極施 力口 VSG2=0V之電壓値，使得EEPROM記憶體Μ之源極 爲浮置狀態。 於步驟104施加一第一控制閘極電壓於EEPROM記 憶體Μ之控制閘，亦即控制閘極低電壓（low control gate voltage)VCCL，其可以爲4V〜10V，用以使EEPROM記憶 體Μ之通道導通；同時，施加一正電壓於Q1之閘極使 之導通，且在Q1之汲極施加一汲極電壓VD，藉此汲極 電壓VD得以傳送至EEPROM記憶體Μ之汲極。汲極電 壓VD可爲0V〜8 V。藉此，汲極端之電子便可以被吸附 於記憶體Μ之通道、源極與汲極電容之中。 於步驟106，施加0V於Q1之閘極，藉以將Q1關 掉。並且，施加一第二控制閘極電壓於EEPROM記憶體 Μ之控制閘，亦即控制閘極高電壓（high control gate voltage)VCGH，其可以爲13V〜20V，用以產生富勒—諾 德亥姆穿隧（F-N tunneling)效應，藉以將電子由記憶體 Μ之汲極拉進浮置閘中。 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） _—Γ!略 (請先閱讀背面之注音？事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 527599 Α7 4438twf.doc/008 B7 五、發明說明（6 ) 第3圖繪示依據本發明之電性可編碼可抹除唯讀記 憶體之汲極控制方式之並列操作方法的單一記憶胞時序 圖。在時間t〇〜t6之間，Q2之閘極電壓VSC2爲0V，使Q2 爲關閉狀態。接著，在^〜1:2之間，於記憶體Μ之控制 閘施加控制閘極低電壓Vca，其可爲4V〜10V，用以導 通記憶體Μ之通道；同時，施加電壓VSC1於Q1之閘極 使之導通，且在Q1之汲極施加一汲極電壓VD，藉此汲 極電壓VD得以傳送至EEPROM記億體Μ之汲極，其中 VSC1= VD+VTH(臨界電壓），用以吸附汲極端之電子。於 時間t2,將VD降爲0V。在一延遲時間（delay time)td後， 亦即在時間t3，於於記憶體Μ之控制閘施加控制閘極高 電壓VCCH，其可爲13V〜20V，藉以產生F-N穿隧效應， 將電子由汲極吸入浮置閘。經過編碼時間（program time)ters後，即時間t5完成記憶體編碼’完成記憶體之 操作程序。 當要對記憶胞電晶體Μ進行讀取操作時，首先將Q1 與Q2之閘極電壓Vsci與vSC2分別施加約爲3到5V的 電壓，用以將Q1與Q2導通，並且在記憶胞電晶體Μ的 控制閘極施加0V的控制閘極電壓。同時，於Q1之汲極 施加約爲1到2V的正電壓，且Q2之源極施以0V之電 壓，使得電流得以從記億體Μ之汲極流至源極，藉以讀 取記憶體Μ。 請參考表一，其爲上述之各種操作方式以及對記憶 胞Μ進行抹除與讀取操作的操作電壓表。表一中之符號 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---_------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 527599 A7 B7 五、發明說明（1) VT代表記憶胞電晶體Μ的臨界電壓値。 ------表一^^_ 438twf.d〇c/008
VD —vs Vsgi V c η ο ——~~-—_ 未除 10 〜18V 浮置 >vD+vT -^ KJ jL- ov -~~-G-G--- ov 編碼 0〜8V 浮置 ^vD+vT ov --—~--- VcglM 〜l〇V Γ G Π = 1 〜9 -1竇取 1〜2V 0V 3〜5V 3〜5V __〇V 上述之記憶體編碼操作程序應用於以NAND型陣歹[j 構成之記憶體陣列。以下將以第4Α圖到第4C圖來說明 如何應用上述之操作方法來對以NAND型陣列構成之記 憶體陣列中，耦接於同一位元線BL上之記憶體進行編 碼操作。 參考第4Α圖。假設記憶體Ml到Μ9經由選擇電晶 體SG1耦接到同一位元線BL上，且記憶體M9耦接到 選擇電晶體SG2，而電性可編碼可抹除唯讀記憶體係以 快閃記憶體做爲例子。其中，每三個記憶胞，如M6〜M8， 構成一單元記憶胞（unit cell)。 舉例說明，將選擇電晶體SG1導通，藉以編碼耦接 於位元線BL上的記憶體。當要對記憶體M7進行編碼 操作時，首先將記憶體M8關掉。接著，如第4B圖所 示，將耦接於記憶體M7之前，即記憶胞串200 (Ml〜M6) 導通。於位元線BL施加一電壓，其等於選擇電晶體SG1 之汲極電壓VD，其爲0V〜5V，此時因爲記憶體Ml〜M6 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------1 — 訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527599 Α7 4438twf.doc/008 37 五、發明說明（¾ ) (請先閱讀背面之注意事項再填寫本頁) 均爲導通狀態，故汲極電壓VD會傳送到欲編碼之記憶 體M7的汲極。於記憶體M7之控制閘極，即位元線WL7， 施加控制閘極低電壓VCCI^，其可爲8V，用以將汲極端 電子便可以被吸附於記憶體Μ之通道、源極與汲極電容 之中，對記憶體Μ7進行編碼操作。 參考第4C圖，將記憶體Μ6關掉。再以相同的方 式將資料輸入到Μ5、M3與Ml。再來，同時施加一控 制閘極高電壓VCGH，其可爲20V，給記憶體M7、M5、 M3與Ml之控制閘極，藉以對記憶體M7進行邊碼操作。 第5圖繪示汲極電壓與臨界電壓之關係圖。曲線I、 II與III分別代表記憶體Μ(如第2A圖）之控制閘極所施 加的控制閘極低電壓VCm分別爲8V、9V與10V之臨界 電壓與汲極電壓之間的關係曲線。該圖各曲線顯示汲極 電壓VD=0〜6V之情況下，臨界電壓之變化。由圖可以看 出當控制閘極低電壓Vc&固定的情況之下，藉由調整汲 極電壓來控制記憶體Μ產生F-N穿隧效應，以將汲極端 之電子吸入浮置閘。 經濟部智慧財產局員工消費合作社印製 第6圖繪示依據本發明之方法，在不同的汲極電壓 下，臨界電壓與控制閘極低電壓之關係圖。該圖中之曲 線I與II分別繪示汲極電壓爲0V與6V之情況下，控 制閘極低電壓VCCt與記憶體Μ之臨界電壓之間的關係 曲線。控制閘極低電壓VCCi有兩個功用，其一是使記憶 體Μ之通道反轉，使電容（汲極、源極與通道）變大；其 二是吸住汲極端傳進的電荷。當所加的控制閘極低電壓 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 527599 A7 4438twf . doc/ 008 uj 五、發明說明（q)
Vcct越高，在通道所得到的電荷變越多，因此能被寫入 浮置閘的電荷也就越多。由此圖可以看出，當控制閘極 低電壓 VcGL 在較低時，如 VcGL =ov時，改變汲極電壓 由0V〜6V，可以得到約IV的電壓變化。當控制閘極低 電壓VCCl在較高時，改變汲極電壓由〇V〜6V，可以得 到更大的電壓差値變化。 第7圖繪示依據本發明之方法，在不同的控制閘極 高電壓下，臨界電壓與汲極電壓之間的關係圖。控制閘 極高電壓VCCH主要用於對記憶體Μ進行F-N穿隧編碼 操作。汲極電壓VD越高時，藉由F-N穿隧效應將電子 寫入記憶體之浮置閘極的數量也就越少，故臨界電壓變 化不大。圖中之控制閘極低電壓VCCI=9V，曲線I、II 與ΙΠ分別對應控制閘極高電壓乂。叩爲20V、19V與18V 時，臨界電壓與汲極電壓之間的關係圖。在控制閘極高 電壓VC(}H固定的情況之下，臨界電壓與汲極電壓之間的 關係呈現線性關係。控制閘極高電壓VCCH每改變IV， 臨界電壓約改變0.25V。 第8圖繪示依據本發明之方法，臨界電壓與操作時 間之間的關係圖。因爲本發明之操作方法係利用F-N穿 隧效應，所以臨界電壓會隨編碼時間的增加而增加。圖 中之曲線I、Π分別爲VD是0V與6V時，臨界電壓與 編碼時間關係，其中Vcci=9V而VCCH=20V的情形下的 實驗圖。 實施例= 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----11---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527599 A7 4438twf.doc/008 07 五、發明說明（（° ) 本發明之記憶體架構，及第2A圖之架構除了可以 應用於上述之NAND型陣列之EEPROM記憶體外，其 也可以應用於NOR型陣列結構。第9A圖係繪示一種常 見之NOR型陣列結構中，耦接於同一主位元線GBL之 EEPROM言己1 意體Qml〜Qmn。EEPROM言己;隱體Qml〜Qmn 透過主位元線選擇電晶體Qs與主位元線GBL耦接。每 一個EEPROM記憶體Qml〜Qmn之汲極則均耦接於選擇 電晶體Qs之源極，其構成次位元線SBL。所有的EEPROM 記憶體Qml〜Qmn之源極則耦接於一起。參考第9B圖， 當應用本發明之記憶體架構時，每一記憶體Qmi (i=l〜η) 之汲極與源極端均耦接一 MOSFET之選擇電晶體Qisl 與Qis2。選擇電晶體Qisl之汲極則耦接到次位元線， 而選擇電晶體Qis2之源極則耦接到共同的源極。 綜上所述，藉由本發明之操作方法，其資料輸入 與資料寫入記憶體時序分開，可使外部系統輸入資料 時，不需要等待EEPROM記憶體寫入，以加快記憶體操 作速度。 藉由本發明之操作方法，其汲極電壓傳入記憶體 後，即可以關閉，以供下一筆汲極電壓傳入，不必將汲 極電壓一直維持。 藉由本發明之操作方法，其可以將電壓依序快速傳 入記憶體之汲極端。 藉由本發明之操作方法，其可以同時對多顆選擇的 記憶體元件進行電子注入，具有並行處理的特性。 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------^--------1------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 527599 A7
4438twf.doc/008 D 一 -D/ 五、發明說明（（(） 綜上所述，雖然本發明已以較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫 離本發明之精神和範圍內，當可作各種之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定 者爲準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）