TW523865B - Method to produce a structurized layer - Google Patents

Method to produce a structurized layer Download PDF

Info

Publication number
TW523865B
TW523865B TW089112546A TW89112546A TW523865B TW 523865 B TW523865 B TW 523865B TW 089112546 A TW089112546 A TW 089112546A TW 89112546 A TW89112546 A TW 89112546A TW 523865 B TW523865 B TW 523865B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
target area
item
electrode
Prior art date
Application number
TW089112546A
Other languages
English (en)
Inventor
Walter Hartner
Guenther Schindler
Volker Weinrich
Frank Hintermaier
Igor Kaskg
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW523865B publication Critical patent/TW523865B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Description

523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(,) 本發明是關於一種已結構化之層之製造方法,特別是 積體電路中一種已結構化之層之製造方法。 在最近2 5年中,DRAM記憶模組之記憶體密度由一個 時代至下一個時代已變成4倍。但基本記憶胞之原理設 計以及構成此記憶胞所用之材料基本上並未改變。D R A Μ 記憶胞就像2 5年前一樣是由電晶體和電容器所構成,電 容器儲存此種表示資訊時所需之電荷。記憶胞之電容器 因此具有由摻雜之矽或多晶矽所構成之電極以及一個配 置在電極之間的由二氧化矽及/或氮化矽所構成之介電 質層。 爲了能可再生性地讀出此種儲存在電容器中之電荷, 則電容器之電容値應具有至少一種大約3 OfF之値。同時 此電容器之橫向大小必須持續地變小,以便可達成上述 記憶體密度之提高。與此相反之對記憶胞電容器之需求 通常會使電容器之結構更複雜(溝渠式電容器、堆疊電 容器、皇冠式電容器),使電容器之橫向大小雖然變小但 仍可提供足夠之面積。但電容器之製造因此較昂貴。 可確保此電容器有足夠之電容器所用之另一種方式是 在電容器電極之間使用其它材料。最近在記憶胞之電容 器電極之間已不使用傳統之氧化矽/氮化矽而使用新材 料(特別是順電質和鐵電質)。這些新材料所具有之相對 介電常數(>20)較傳統之氧化矽/氮化矽(<8)者大很多。 因此可由於這些新材料之使用使記憶胞在相同電容和相 同之橫向大小時所需之電容器面積和此電容器之結構化 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----—:----裝-----1—訂—丨丨— (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明(>) 所需之複雜性可大大地減小。例如可使用鈦酸緦鋇(B S T, (Ba,Sr)Ti03)、鈦酸锆鉛(PZT,Pb(Zr,Ti)03)或以鑭來摻 雜之鈦酸锆鉛、或鉅酸鉍緦(SBT,SrBi2Ta209)。 除了傳統之DRAM-記憶體模組之外,鐵電質記憶體配 置(所謂FRAM’s)將來會扮演一種重要之角色。鐵電質 記憶體配置相對於傳統之記憶體配置(例如,DRAMs和 SRAMs)所具有之優點是:所儲存之資訊在電壓或電流 中斷時亦不會消失而是仍儲存著。鐵電質記憶體配置之 此種永久儲存性是與下述事實有關:在鐵電質材料中此 種由外部電場所造成之極化在外部電場消失之後亦保持 著。就鐵電質記憶體配置而言,亦可使用上述之這些新 材料,例如,鈦酸緦鋇(BST, (Ba,Sr)Ti03)、鈦酸銷鉛(PZT, Pb(Zr,Ti)03)或以鑭來摻雜之鈦酸锆鉛、或钽酸鉍緦(SBT, SrBi2Ta2〇9)。 可惜這些新式之順電質或鐵電質亦和新式電極材料之 使用有關-新式之順電質或鐵電質通常沈積在現有之電極 (底部電極)上。此種過程在高溫下進行,此時這些通 常構成電容器電極所用之材料(例如,摻雜之多晶矽) 可輕易地被氧化且其導電性會消失,這樣會使記憶胞失 效。 4d和5d過渡金屬,特別是鉑族金屬(RU、Rh、pd、、
Ir、Pt)且特別是舶本身由於其良好之氧化耐久性及/或 導電性氧化物之形成而適合用作極有希望之候選材料, 摻雜之矽/多晶矽可用作電極材料。 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) !ί·裝--------訂---------φί (請先閱讀背面之注音?事項再填寫本頁) 功865 A7 B7 i、發明說明(4 ) 可惜已證實··上述用在積體電路中之新式材料在化學 上只屬於不易蝕刻或不可蝕刻之材料,其中飩刻式剝蝕 鬌 (請先閱讀背面之注意事項再填寫本頁) 在使用〃反應性氣體〃時主要是或幾乎只與此蝕刻之物 理成份有關。 目前所用材料之結構化通常是藉由所謂電漿促進式之 非等向性蝕刻來進行。因此通常是使用物理-化學方法, 其中使用由一種或多種反應性氣體所構成之氣體混合 物,例如,使用由氧、氯、溴、氫化溴、氯化溴或鹵化 之氫化碳所構成之氣體混合物或稀有氣體(例如,Ar、
He )所構成之氣體混合物。這些氣體混合物通常在電磁 交變場中在小之壓力下受到激發,使此種氣體混合物轉 換成電漿。 經濟部智慧財產局員工消費合作社印製 電漿之正離子幾乎垂直地繫中此種待結構化之層,這 樣可使此種位於待結構化之層上之遮罩達成一種良好之 成像作用。通常是使用光阻作爲遮罩材料,這是因爲此 種材料較容易藉由曝光步驟和顯影步驟而被結構化。鈾 刻之物理成份是藉由脈衝和所打入之離子(例如,Cl2+、 Ar+ )之動能而造成。此外,在形成揮發性反應性產物之 情況下在此種待結構化之層和反應性氣體微粒(離子、 分子、原子、基(radical))之間可因此而起動或放大化學 反應(蝕刻之化學成份)。此種在基板微粒和氣體微粒之 間的化學反應即爲此種蝕刻過程具有高的蝕刻選擇性之 原因。 在蝕刻上述材料(特別是電極材料)時由於較小之(或 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 不具有)化學成份’則此種待結構化之層之蝕刻剝蝕度 是和該遮罩或底層(蝕刻停止層)之蝕刻剝蝕度之大小 相同的,即’此種對該蝕刻遮罩或底層之蝕刻選擇性通 常是很小的(大約在0.3和3 .0之間)。這樣所造成之結 果是:由於遮罩隨著傾斜之側面而磨損以及不可避免地 會形成多角形平面,則只能確保此種結構化可達成一種 很小之尺寸精確性。此外,特別是在過(over)蝕刻步驟時 底層會受到強烈地蝕刻且使各蝕刻側面有一種不易控制 之傾斜度。其結果是只能以很昂貴之費用才可產生很小 之電極(電極之基本面積=F2,F =藉由一定之技術所可製 成之最小之結構大小)。 本發明之目的是提供一種已結構化之層之製造方法, 其中可大大地減小或防止上述之問題。 此目的是藉由申請專利範圍第1項之已結構化之層之 製造方法以及第20項之電極來達成。本發明其它有利之 實施形式’構造和外觀則描述在申請專利範圍各附屬項 中以及附圖中。 本發明提供一種已結構化之層(特別是已結構化之導 電層)之製造方法,其包括以下各步驟: a) 製備一種基板,其具有至少一個目標區和至少一個移 重力(migration)區; b) 施加一種層材料: c) 進行一種熱處理,使此種層材料由該移動區移動至目 標區。 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1![·裝--------訂---------0ί (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(Γ ) 本發明之方法所具有之優點是:通常不易蝕刻之層材 料不必直接被結構化。此層所期望之結構藉由此基板之 預結構化而設置在目標區和移動區中且藉由此種層材料 之由於熱處理所造成之移動而以自我組構之方式產生。 此種層材料之直接蝕刻所具有之上述問題因此即可避 免。 須設置此種移動區之表面,使得在相同條件下此種層 材料在移動區所具有之移動性較在目標區者還大。這樣 就可使層材料在熱處理時由移動區流動至目標區。此移 動區之表面就受此種層材料之沾濕或黏合而言具有一些 不利之特性。反之,須設置該目標區,以便在此種目標 區中使層材料達到一種良好之沾濕和黏合。此基板在一 種目標區和移動區中進行此種預結構化之結果可形成一 種可對此目標區自我對準和自我結構化之由此種層材料 所構成之層。 若本發明之方法用來製備一種記憶電容器之電極,貝[J 本發明之方法另外所具有之優點是:此電極可選擇成爲 像其終端一樣小。若一種堆疊電容器之電極終端(通常 是一種具有位障之所謂〃插頭〃)是以一種可製成之最小 之結構大小F2來製成,則在傳統之製法中此電極之基本 面積須選擇成較F2大很多’以便確保此電極和位障之間 可重疊。若在傳統之製法中此電極之基本面積未選擇成 較F 2大很多,則相對應之遮罩在對準時之不準確性會使 電極和位障之間不會互相重疊。其結果是:此電極不可 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---Γ 11 i-----—訂-------11 — Aw 11 (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(b) 被連接,這樣會使記憶胞失效。因此,使用一種堆疊電 容器之此種記憶胞具有較大之面積需求,這對所可達成 記憶體密度不利。 在本發明之方法中,使用各終端作爲目標區且使用此 種介於各終端之間的隔離層作爲移動區。因此可對各終 端區(目標區)自我對準地形成各電極以作爲此種待結 構化之層之一部份,以便可自動地確保各電極和其終端 之間有足夠大之重疊。這樣在平衡各層之誤差時此電極 就不須違背本意地擴大(這在先前技藝中是需要的)。電 極之面積需求因此可較小。 由於爲了界定此種待結構化之層之結構時須使用此基 板之預結構(其例如在製造記憶胞時是用來形成各終 端),因此只可節省一種遮罩平面。先前技藝中產生各接 點和電極所用之各種不同之遮罩結合成一種遮罩,這樣 可大大地降低製造成本。 依據較佳之實施形式,在步驟b)中施加一種層材料作 爲一種薄層。這樣所具有之優點是:可使用現有之製程 輕易地使製程參數改變以便施加此種層材料。此外,若 此薄層之厚度較1 〇 〇 n m小(較佳是小於5 0 n m )時是較佳 的。此種層材料之原子或分子因此具有一種足夠之移動 性,使此種層材料之移動可在較短之時間內結束。若須 產生較大厚度之已結構化之層,則步驟b)和c)重複進行 時是較佳的,以便產生一種預定厚度之已結構化之層。 較佳是須選取此種施加完成之層材料之厚度,使此種 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ί 11 ^----———訂--------—l· (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 __ B7_____ 五、發明說明(7 ) 層材料可移動至目標區。在一種太大之層厚度中可使移 動性減退。 依據淵佳之實施形式,熱處理是在溫度大於5 5 〇 t (較 佳是大於6 0 0 °C )時進行。此外,若此種熱處理是在氧氣、 氮氣或氬氣中進行時是有利的。 依據其它較佳之實施形式,此種層材料是藉由濺鍍而 沈積在整面上。此外,若濺鍍溫度大於5 0 0 °C時是較佳的。 依據其它較佳之實施形式,移動區含有Si02、Si3N4、 Al2〇3、AIN、BN、MgO、La2〇3、LaN、Y2〇3、YN、Sc203、 ScN、Ti02、Ta203或鑭系元素之氧化物及/或此目標區 含有Pt、Pd、Rh、Ir、Ru、Os、Re或其導電性氧化物或 矽化物(silicid)、Cu、Ag、Au、Ni、Si或過渡金屬或過 渡金屬之矽化物。此外,若使用4 d和5 d過渡金屬中之 一種金屬,特別是舶族金屬(特別是舶或銶)作爲層材 料時是較佳的。 依據其它較佳之實施形式,在步驟〇之前使Ti、TiN、 Ta、TaN、W、WN、Bi、BiOx、Ir、IrOx、IrHfOx、Ru、 RuOx、Pd及/或PdOx添加至此種層材料中。這是以較 佳方式來進行,其過程是在此種層材料上施加一種含有 上述材料之層且進行一種溫度處理,使上述之材料擴散 至此種層材料中。上述材料之添加可提高此種層材料之 原子或分子之移動性,使此種層材料之移動可在較短時 間內結束。 依據其它較佳之實施形式,在步驟a)中進行以下各步 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------:----•裝------- 丨訂----------- (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4) 驟以便製備一種基板’此基板具有至少一個目標區及至 少一^個移動區: 一以移動區之材料製備一種基板; 一施加該目標區之材料; 一使目標區之材料被結構化,以便產生至少一個目標 區及至少一個移動區。 目標區之材料之結構化可藉由微影術及隨後之蝕刻來 達成或藉由鑲嵌(Damascene)技術來達成。 依據其它較佳之實施形式,在步驟a)中進行以下各步 驟以便製備一種基板,此基板具有至少一個目標區和至 少一個移動區: 一製備一種基板; 一施加該目標區之材料; 一使目標區之材料被結構化; 一施加此移動區之材料; 一進行一種整平步驟,以便產生至少一個目標區及至 少一個移動區。 若此目標區之材料沈積成層且此目標區之材料是藉由 硬遮罩而被結構化時是特別有利的。硬遮罩用之較佳材 料是氮化鈦、氧化鈦或氧化矽。由於使用硬遮罩,因此 通常會在目標區之材料結構化時產生一些圓形化之邊 緣,其結果是:這樣所產生之結構在其上側所具有之橫 向大小較在其下側者還小。若圍繞這些結構之區域中以 移動區之材料塡入,則會在表面上形成一些目標區’其 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----^------------t------------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523865 A7 B7___ &、發明說明(9 ) 橫向大小較此種直接以所使用之微影術所可產生者還 小。 依據其它較佳之實施形式,亦以層之形式來沈積此移 動區之材料。因此,若進行一種CMP步驟以作爲整平步 驟時是特別有利的。 本發明以下將依據圖式作詳述。圖式簡單說明如下: 第1至8圖本發明之已結構化之層之第一種製造方法。 第9、1 0圖本發明之已結構化之層之第二種製造方法。 第11至16圖圖本發明之已結構化之層之第三種製造 方| ;?®楣屬編秘d 言1圖顯示一1重矽墓fe Ϊ,其具有一些已製成之選擇電 晶體4。此選擇電晶體4具有二個擴散區2,其配置在矽 基板1之表面上。在選擇電晶體4之擴散區2之間配置 通道區。此通道區藉由閘極氧化物而與矽基板1之表面 上之閘極電極3相隔開。這些選擇電晶體依據先前技藝 中已知之方法而製成,這在此處並未詳述。在此種具有 ®擇電晶體4之砂基板上施加一種隔離層5 (例如,S i 0 2 層)。依據各選擇電晶體4製造時所用之方法時亦可施加 多個隔離層。這樣所形成之結構顯示在第1圖中。 然後藉由微影術而產生一些接觸孔6。這例如是以含氟 之氣體藉由非等向性之蝕刻來達成。這樣所形成之結構 顯不在第2圖中。 然後在此結構上施加一種導電性材料7 (例如,同次摻 雜之多晶砂)。這例如可藉由CVD方法來達成。藉由施加 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------:----AW --------訂------------- (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(、。) 一種導電性材料7而使接觸孔6中完全塡入此材料7且 因此在砂基板1之上側上形成一種連續之導電層。然後 進行C Μ P (化學-機械式拋光)步驟,其可去除矽基板1 之上側上之連續之導電層而產生平坦之表面。 此外’在隔離層5中以重疊於各接觸孔6之形式而形 成各凹口。這些凹口現在以位障材料8 (例如,氧化銥) 塡入。位障材料8沈積在整面上且隨後進行下一個CMP 步驟。這樣所形成之結構顯示在第4圖中。 本發明之方法之第一步驟a)於此結束。已製備一種基 板,其具有:目標區、位障8、移動區、隔離層5。 然後在整面上沈積一種電極材料以形成40nm之薄的 鉑層9。此鈾層9是以濺鍍法在濺鍍溫度大約55(TC時施 加而成。然後在此鉑層9上例如藉由CVD方法而施加一 種氧化鉍層1 3且在溫度大約5 0 0 °C時進行熱處理。一部 份鉍原子藉由此種熱處理而由氧化鉍層1 3擴散至此薄的 舶層9中。在鈾層9中之這些鉍原子成份是在1至1 〇 Vo 1 %之間。這樣所形成之結構顯示在第5圖中。 然後選擇性地對鉑層9而進行蝕刻以去除氧化鉍層1 3 且在氧大氣中在溫度大約7 0 0 °C時進行另一種熱處理。由 於此種熱處理而使鉑移動,因此以一種自我組構之方式 而產生一種已結構化之鈾層,即,特別是此鉑電極1 0對 該位障8以自我對準之方式而產生。鈾原子之移動性因 此會由於所加入之鉍原子而增大。鈾原子由移動區,隔 離層5而移動至目標區及位障8,因爲以此種方式可使此 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --Γ I I I 1111111 ^ ·111111-------I L (請先閱讀背面之注意事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7_____ 五、發明說明(Π ) 系統之自由能下降。因此不須額外之蝕刻步驟即可產生 一些自我對準之鉑結構。這樣所形成之結構顯示在第6 圖中。 爲了增加鉛電極1 0之高度,隨後須在溫度大約5 5 0 °C 時藉由濺鍍而又沈積一種薄的鉛層9。亦可施加一種氧化 鉍層。這樣所形成之結構顯示在第7圖中。 然後在氧大氣中在溫度大約700 °C時進行一種熱處 理。此種額外所施加之鉑原子同樣由移動區移動至目標 區,這樣即能以一種預定之厚度來產生電極。由此而形 成之結構顯示在第8圖中。 接著產生一種介電質層及/或鐵電質層以及沈積另一 層以形成上部電極(未顯示)。這些層通常是一起被結構 化,使記憶胞由選擇電晶體4和電容器所構成。 第9、1 0圖是本發明一種已結構化之層之第二種製造 方法。 本發明之此一實施形式之第一步驟是與第1至4圖所 述之各步驟相一致。因此不須再一次說明這些步驟。由 第4圖所示之情況開始,現在選擇性地對位障8來對此 隔離層5進行回餽刻,以便產生第9圖所示之情況。 本發明之方法之第一步驟a)於此結束。已製備一種基 板,其具有目標區、位障8、移動區以及隔離層5。 又整面沈積電極材料以形成40nm厚之薄的鈿層。此種 鈾層是藉由濺鍍方法在濺鍍溫度大約5 5 0 °C時施加而 成。然後在此薄的鉛層上例如藉由C V D方法施加一種氧 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------£----裝--------訂--------- Φ——L (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 523865 A7 ^-- __B7_____ 五、發明說明() 化鉍層1 3且在溫度大約5 Ο 0 °c時進行熱處理。藉由此種 熱處理而使鉍原子之一部份由氧化鉍層擴散至該薄的鉛 層中。 然後藉由蝕刻以選擇性地對鉑層之方式使氧化鉍層被 去除且在溫度大約700 °C時在氧大氣中進行另一種熱處 理。此種熱處理造成鉑之移動,這樣就能以一種自我組 構之方式產生一種已結構化之鉑層,即,特別是鉑電極 10以自我對準至此位障8之方式而產生。鈾原子之移動 性因此會由於所添加之鉍原子而增大。鉛原子由移動 區,隔離層5而移動至目標區及位障8,這是因爲以此種 方式可使此系統之自由能量下降。這樣所形成之情況顯 示在第1 〇圖中。 第1 0圖所示之實施形式所具有之優點是:位障8之側 壁至少一部份可用作電容器面積,這樣在電容器有相同 之橫向大小時即可使電容器面積增大。 第1 1至1 6圖是本發明之已結構化之層之第二種製造 方法。 第1 1圖亦顯示一種矽基板1,其具有已製成之選擇電 晶體4。各選擇電晶體4分別具有二個擴散區2,其配置 在矽基板1之表面。選擇電晶體4之擴散區2之間配置 著通道區,此通道區藉由閘極氧化物而與矽基板1之表 面上之閘極電極3相隔開。這些選擇電晶體是依據先前 技術中已知之方法而製成,這裡不再詳述。在此種具有 各選擇電晶體4之矽基板上施加一種隔離層5(例如,S i Ο 2 -1 4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ϋ ϋ ϋ ϋ-ϋ ϋ ϋ n ϋ ϋ ^1 - ^1 ϋ I ϋ n ϋ I 一-0” I I H ϋ ϋ ^1 I I ϋ n Lt I I (請先閱讀背面之注立思事項再填寫本頁) 523865 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(ο ) 層)。依據各選擇電晶體4製造時所用之方法,亦可施加 多個隔離層。 然後藉由微影術而產生各接觸孔6。這例如是以含氟之 氣體藉由非等向性之蝕刻來達成。這樣所形成之結構顯 示在第12圖中。 然後在此結構上施加一種導電性材料7 (例如,同次摻 雜之多晶矽)。這例如可藉由CVD方法來達成。藉由施加 一種導電性材料7而使接觸孔6中完全塡入此材料7且 因此在矽基板1之上側上形成一種連續之導電層。然後 進行CMP (化學-機械式拋光)步驟,其可去除矽基板1 之上側上之連續之導電層而產生平坦之表面。 此外,在整面上沈積一種位障材料8 (例如,氧化銥) 且在位障層8上產生一種TiN-硬遮罩12以便使位障層8 被結構化。這樣所形成之結構顯示在第1 3圖中。 藉由使用TiN-硬遮罩12而在位障層8被結構化時產生 圓形化之邊緣。其結果是:這樣所產生之結構在其上側 所具有之橫向範圍較在其下側者還小。然後沈積另一 Si02層14且進行一種CMP步驟。圍繞此位障8之區域 因此以氧化矽塡入而在表面上形成一些位障8,其橫向範 圍較其直接以所使用之微影術來產生時還小。這樣所形 成之結構顯示在第1 4圖中。 本發明之方法之第一步驟a)於此結束。已製備一種基 板,其具有目標區、位障8、移動區、隔離層i 4。 然後整面沈積電極材料而形成40nm之薄的鈾層9。此 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂------------- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 i、發明說明(α) 鉑層9藉由濺鍍方法而在濺鍍溫度大約5 5 0 °C時施加而成 (第1 5圖)。然後在此薄的舶層9上例如藉由CVD方法 施加一種氧化鉍層(未顯示)且在溫度大約5 0 0 °C時進行 一種熱處理。藉由此種熱處理使鉍原子之一部份由氧化 鉍層擴散至此薄的鉑層9中。鉛層中之鉍原子成份是介 於1至10 Vol %之間。 然後選擇性地對鉑層9而進行飩刻以去除氧化鉍層且 在氧大氣中然後選擇性地對鉑層9而進行蝕刻以去除氧 化鉍層1 3且在氧大氣中在溫度大約7 0 0 °C時進行另一種 熱處理。由於此種熱處理而使鉑移動,因此以一種自我 組構之方式而產生一種已結構化之鉛層,即,特別是此 鉑電極1 〇對該位障8以自我對準之方式而產生。鉑原子 之移動性因此會由於所加入之鉍原子而增大。這樣所形 成之結構顯示在第1 6圖中。 然後產生介電質層及/或鐵電質層以及沈積另一層以 便形成上部電極(未顯示)。這些層通常是一起被結構 化,使記憶胞由選擇電晶體4和電容器所構成。 依據本發明其它實施形式,其可不須沈積第1 4圖中所 示之另一 Si02層14。因此可得到一種類似於第9圖所示 之情況。藉由上述之鉑沈積之步驟以及隨後之熱處理, 則可產生第1 7圖所示之組態。 第1 7圖所示實施形式之優點是:位障8之側壁可用作 電容器面積,因此在電容器之橫向大小相同時可提高電 容器面積。 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------·—裝--------訂--------- (請先閱讀背面之注音3事項再填寫本頁)

Claims (1)

  1. 523865 六、申請專利範圍 第 89112546 號 利案 六申請專利範圍 已結構化之層之製造方法以及電極」專 (9 1年1 1月修正本) _年月 1. 一種已結構化之層之製造方法,特別是已結構化之 導電層之製造方法,其特徵爲以下步驟: a )製備一種基板,其具有至少一個目標區和至少一 個移動區; b )施加一種層材料·· c )進行一種熱處理,使此種層材料由該移動區移動 至目標區。 2.如申請專利範圍第1項之方法,其中在步驟b )中施 加此種層材料作爲一種薄層。 3·如申請專利範圍第2項之方法,其中此薄層之厚度 小於1 0 0 n m,較佳是小於5 0 n m。 4·如申請專利範圍第1項之方法,其中此熱處理是在 溫度大於550t (較佳是大於600t )時進行。 5·如申請專利範圍第1或第4項之方法,其中此熱處 理是在氧-、氮-或蠢大氣中進行。 6·如申請專利範圍第1 · 2或3項之方法,其中此層 材料是藉由濺鍍而沈積在整面上。 7·如申請專利範圍第6項之方法,其中該濺鍍溫度較 500°C還高。 8.如申請專利範圍第1項之方法,其中該移動區含有 j^865
    ” 1請專利範圍 Si〇2、Si3N4、Al2〇3、AIN、BN、Mg〇、La 2 03、LaN、 Y2〇3、YN、Sc 203、ScN、Ti〇2、Ta 2 0 3 或鑭系元素之 氣化物。 如申請專利範圍第1項之方法,其中該目標區含有 Pt、Pd、Rh、Ir、RU、〇s、Re或其導電性氧化物 或砂化物(silicid)、Cu、Ag、Au、Ni、Si 或一種 過渡金屬或這些過渡金屬之矽化物。 1〇·如申請專利範圍第1,2或3項之方法,其中使用 4d和5d過渡金屬(特別是鉑族金屬)之一種金屬 (特別是鉑或鍊)作爲層材料。 11.如申請專利範圍第1項之方法,其中在步驟c )之前 Ti、 TiN、 Ta、 TaN、 W、 WN、 Bi、 BiOx、 Ir、 IrOx、 I rHfOx、Ru、RuOx、Pd及/或PdOx添加至此種層材 料中。 1Z如申請專利範圍第1 1項之方法,其中T i、T i N、 Ta、TaN、W、WN、Bi、Bi〇x、ir、I r〇x、I rHfOx > Ru、RuOx、Pd及/或PdOx添加至此種層材料中, 其過程是在層材料上施加一層含有上述材料之層且 進行一種溫度處理,使這些材料擴散至此層材料 中。 ia如申請專利範圍第1項之方法,其中在步驟a )中進 行下述步驟以便製備基板’此基板具有至少一個目 標區及至少一個移動區: 523865 六、申請專利範圍 一以移動區之材料製備一種基板; 一施加該目標區之材料; 一使目標區之材料被結構化,以便產生至少一個目 標區及至少一個移動區。 14. 如申請專利範圍第1項之方法,其中在步驟a )中進 行下述步驟以便製備基板,此基板具有至少一個目 標區及至少一個移動區: 一製備一種基板; 一施加該目標區之材料; 一使目標區之材料被結構化; 一施加此移動區之材料; 一進行一種整平步驟,以便產生至少一個目標區及 至少一個移動區。 15. 如申請專利範圍第1 3或1 4項之方法,其中以層之 方式沈積此目標區之材料。 16. 如申請專利範圍第1 5項之方法,其中利用一種硬遮 罩使目標區之材料被結構化。 17. 如申請專利範圍第1 3或1 4項之方法,其中以層之 方式沈積此移動區之材料。 18. 如申請專利範圍第1 4項之方法,其中進行一種CMP 步驟以作爲整平用之步驟。 19. 如申請專利範圍第1或2項之方法,其中重複步驟 b )和c ),以便產生一種預定厚度之已結構化之層。 523865 六、申請專利範圍 20. —種電極,其特徵爲:此電極配置在基板之目標區 上,目標區由一移動區所圍繞。 21. 如申請專利範圍第20項之電極,其中移動區含有 Si02 、 Si3N4 、 Al2〇3 、 AIN 、 BN 、 Mg〇、La2〇3 、 LaN 、 Y2〇3、YN、Sc203、ScN、Ti02、Ta203 或鑭系元素之氧 化物。 22. 如申請專利範圍第20或2 1項之電極,其中該目標 區含有Pt、Pd、Rh、Ir、Ru、〇s、Re或其導電性氧 化物或砂化物(silicid)、Cu、Ag、Au、Ni、Si 或 一種過渡金屬或這些過渡金屬之矽化物。 23. 如申請專利範圍第20項之電極,其中使用4d和5d 過渡金屬(特別是鉑族金屬)之一種金屬(特別是 鉑或鍊)作爲層材料。 24·如申請專利範圍第23項之電極,其中此電極另含有 Ti 、 TiN 、 Ta 、 TaN 、 W 、 WN 、 Bi 、 Bi〇x 、 I ι· 、 I r〇x 、 I i-HfOx、Ru、RuOx、pd 及 / 或 pd〇x。 25.如申請專利範圍第2 0,2 3或2 4項之電極,其中此電 極是記憶電容器之電極。
TW089112546A 1999-06-25 2000-11-28 Method to produce a structurized layer TW523865B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19929307A DE19929307C1 (de) 1999-06-25 1999-06-25 Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode

Publications (1)

Publication Number Publication Date
TW523865B true TW523865B (en) 2003-03-11

Family

ID=7912634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112546A TW523865B (en) 1999-06-25 2000-11-28 Method to produce a structurized layer

Country Status (4)

Country Link
US (1) US6495415B2 (zh)
DE (1) DE19929307C1 (zh)
TW (1) TW523865B (zh)
WO (1) WO2001001461A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10109328A1 (de) 2001-02-27 2002-09-12 Infineon Technologies Ag Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
US7288021B2 (en) * 2004-01-07 2007-10-30 Cabot Microelectronics Corporation Chemical-mechanical polishing of metals in an oxidized form
US7991585B2 (en) 2008-10-01 2011-08-02 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus for three dimensional calibration of an on-board diagnostics system
US8815729B1 (en) * 2013-03-04 2014-08-26 Globalfoundries Inc. Methods of forming structures on an integrated circuit product
US8828869B1 (en) 2013-03-28 2014-09-09 Globalfoundries Inc. Methods of forming masking layers for use in forming integrated circuit products

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019878A (en) * 1989-03-31 1991-05-28 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
US5136362A (en) * 1990-11-27 1992-08-04 Grief Malcolm K Electrical contact with diffusion barrier
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
US5449631A (en) * 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process
JP2738333B2 (ja) * 1995-03-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
KR100227843B1 (ko) * 1997-01-22 1999-11-01 윤종용 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
DE19703205A1 (de) * 1997-01-29 1998-07-30 Siemens Ag Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einer Unterlage und Halbleiterbauelement mit einer solchen edelmetallhaltigen Struktur
DE19705352A1 (de) * 1997-02-12 1998-08-20 Siemens Ag Herstellverfahren für eine erhabene Kondensatorelektrode
DE19712540C1 (de) * 1997-03-25 1998-08-13 Siemens Ag Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
DE19727693A1 (de) * 1997-06-20 1998-12-24 Heidenhain Gmbh Dr Johannes Verfahren und Vorrichtung zur Herstellung elektrisch leitfähiger Durchgänge in Halbleiter-Bauelementen

Also Published As

Publication number Publication date
WO2001001461A1 (de) 2001-01-04
DE19929307C1 (de) 2000-11-09
US6495415B2 (en) 2002-12-17
US20020086511A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
JP3976462B2 (ja) 半導体装置の製造方法
TW507363B (en) Method of fabricating semiconductor memory device
TW591719B (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
US6454956B1 (en) Structuring method
JPH11126779A (ja) 構造化方法
JPH08330544A (ja) 高誘電率キャパシタの下部電極の形成方法
TW523865B (en) Method to produce a structurized layer
KR20010078553A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990006752A (ko) 전자 재료 박막의 식각 방법
JP3715099B2 (ja) コンデンサ電極の製造方法
TW384507B (en) Method of tructurization
US5849618A (en) Method for fabricating capacitor of semiconductor device
TW498400B (en) Method to produce a structurized metal-layer
TW417293B (en) Formation of DRAM capacitor
US6730562B2 (en) Method of patterning ferroelectric layers
TW490809B (en) Method to produce a capacitor-electrode with barrier-structure
KR20030003324A (ko) 지르코늄산화막을 구비하는 캐패시터의 제조 방법
KR20040000915A (ko) 피로 현상을 억제하기 위한 금속산화막을 갖는 강유전체캐패시터 및 그 제조방법
JPH11154668A (ja) 高アスペクト比を有する構造の製造方法
TW448501B (en) Manufacturing of ferroelectric memory cell
JP2002198495A (ja) 半導体装置およびその製造方法
JPH11233725A (ja) 電極構造、電極構造の形成方法及び電極構造の接触形成方法
US6790678B2 (en) Method for forming capacitor of ferroelectric random access memory
JPH11243177A (ja) 半導体装置及びその製造方法
JP2007242929A (ja) 強誘電体メモリ装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees