WO2001001461A1 - Verfahren zur herstellung einer strukturierten schicht - Google Patents

Verfahren zur herstellung einer strukturierten schicht Download PDF

Info

Publication number
WO2001001461A1
WO2001001461A1 PCT/DE2000/001979 DE0001979W WO0101461A1 WO 2001001461 A1 WO2001001461 A1 WO 2001001461A1 DE 0001979 W DE0001979 W DE 0001979W WO 0101461 A1 WO0101461 A1 WO 0101461A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
target area
structured
area
migration
Prior art date
Application number
PCT/DE2000/001979
Other languages
English (en)
French (fr)
Inventor
Walter Hartner
Günter SCHINDLER
Volker Weinrich
Frank Hintermaier
Igor Kasko
Hermann Wendt
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001001461A1 publication Critical patent/WO2001001461A1/de
Priority to US10/027,532 priority Critical patent/US6495415B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Definitions

  • the invention relates to a method for producing a structured layer, in particular a method for producing a structured layer in an integrated circuit.
  • a DRAM memory cell consists of a transistor and a capacitor that stores the charge necessary to display the information.
  • the capacitor of the memory cell has electrodes made of doped silicon or polysilicon and a dielectric layer made of silicon dioxide and / or silicon nitride arranged between the electrodes.
  • the capacitance of the capacitor should have a value of at least about 30 fF.
  • the lateral expansion of the capacitor had to and must be continuously reduced in order to be able to achieve the aforementioned increase in storage density.
  • Silicon oxide / silicon nitride new materials especially paraelectrics and ferroelectrics, used between the capacitor electrodes of a memory cell. These new materials have a significantly higher relative dielectric constant (> 20) than the conventional one
  • Silicon oxide / silicon nitride ( ⁇ 8). Therefore, by using these materials, with the same capacity and the same lateral extent of the memory cell, the required capacitor area and thus the required complexity of the structuring of the capacitor can be significantly reduced.
  • barium strontium titanate (BST, (Ba, Sr) Ti0 3 ), lead zirconate titanate (PZT, Pb (Zr, Ti) 0 3 ) or lanthanum-doped lead zirconate titanate or strontium bismuth tantalate (SBT, SrBi 2 Ta 2 0 9 ) are used.
  • Ferroelectric memory arrangements In addition to conventional DRAM memory modules, ferroelectric memory arrangements, so-called FRAMs, will also play an important role in the future. Ferroelectric memory arrangements have the advantage over conventional memory arrangements, such as DRAMs and SRAMs, that the stored information is not lost, but remains stored even when the voltage or power supply is interrupted. This non-volatility of ferroelectric memory arrangements is based on the fact that, in ferroelectric materials, the polarization impressed by an external electrical field is essentially retained even after the external electrical field has been switched off.
  • barium strontium titanate BST, (Ba, Sr) Ti0 3
  • lead zirconate titanate PZT, Pb (Zr, Ti) 0 3
  • Lanthanum-doped lead zirconate titanate or strontium bismuth tantalate SBT, SrBi 2 Ta 2 0 9
  • Electrode materials The new paraelectrics or ferroelectrics are usually deposited on existing electrodes (bottom electrodes). Processing takes place at high temperatures, at which the materials that normally make up the capacitor electrodes, e.g. doped polysilicon, are easily oxidized and lose their electrically conductive properties, which would lead to the failure of the memory cell.
  • 4d and 5d transition metals in particular platinum metals (Ru, Rh, Pd, Os, Ir, Pt) and in particular platinum itself, are considered promising candidates for the formation of electrically conductive oxides, which could replace doped silicon / polysilicon as electrode material.
  • the materials used so far are usually structured using so-called plasma-assisted anisotropic etching processes.
  • Physico-chemical processes are usually used in which gas mixtures of one or more reactive gases, such as oxygen, chlorine, bromine, hydrogen chloride, hydrogen bromide or halogenated hydrocarbons and noble gases (eg Ar, He) are used. These gas mixtures are usually in an alternating electromagnetic field at low pressures excited, whereby the gas mixture is converted into a plasma.
  • the positive ions of the plasma then hit the layer to be structured almost perpendicularly, which allows a good image of a mask lying on the layer to be structured.
  • Photoresists are usually used as mask materials, since these can be structured relatively easily by an exposure step and a development step.
  • the physical part of the etching is caused by momentum and kinetic energy of the impinging ions (eg Cl 2 + , Ar + ).
  • chemical reactions between the layer to be structured and the reactive gas particles ions, molecules, atoms, radicals
  • This chemical reactions between the layer to be structured and the reactive gas particles ions, molecules, atoms, radicals
  • the etching removal of the layer to be structured is of the same order of magnitude as the etching removal of the mask or the base (etching stop layer), ie the etching selectivity Etching mask or base is generally small (between about 0.3 and 3.0).
  • Etching mask or base is generally small (between about 0.3 and 3.0).
  • the erosion of masks with inclined flanks and the inevitable formation of facets of the masks ensures that the structuring is not very dimensionally stable.
  • EP 859 405 A2 EP 867 926 AI and DE 197 03 205 AI describe processes in which raised capacitor electrodes, selective silicide regions or combined noble metal / non-noble metal structures are formed.
  • the invention is therefore based on the object of specifying a method for producing a structured layer in which the problems mentioned which occur in physico-chemical etching processes are significantly reduced or avoided.
  • a method for producing a structured layer in particular for producing a conductive structured layer, is provided, which has the following steps:
  • a substrate with at least one target area and at least one migration area is provided;
  • the base area of the electrode must be chosen significantly larger than F 2 in the conventional manufacturing processes in order to ensure an overlap between the electrode and the barrier.
  • the base area of the electrode are not chosen to be significantly larger than F 2 , inaccuracies in the adjustment of the corresponding masks could result in no overlap between the electrode and the barrier. This would have the consequence that the
  • Electrode would not be connected, which would lead to the failure of the memory cell. Accordingly, memory cells in which a stack capacitor is used have a relatively large space requirement, which has a negative effect on the achievable storage density.
  • the connections can be used as target areas and the insulating layer lying between the connections can be used as a migration area. Accordingly, the electrodes, as part of the layer to be structured, are self-aligned on the connections (target areas), so that a sufficient overlap between the electrodes and their connections is automatically ensured. An unwanted enlargement of the electrode, which according to the prior art is necessary to compensate for position errors, can be dispensed with. Accordingly, the space requirement of the electrode can be reduced.
  • a mask level can furthermore be saved.
  • the masks which are different according to the prior art for producing the connections and for producing the electrodes can be combined to form one mask
  • a metal of the 4d and 5d transition metals in particular a platinum metal, in particular platinum, or rhenium is used as the layer material.
  • Ti, TiN, Ta, TaN, W, WN, Bi, BiO x , Ir, IrO x , IrHfO x , Ru, RuO x , Pd and / or PdO x is added to the layer material before step c) , This is preferably done by applying a layer containing these materials and one to the layer material
  • Temperature treatment is carried out so that the materials mentioned diffuse into the layer material.
  • the addition of the materials mentioned increases the mobility of the atoms or molecules of the layer material, so that the migration of the layer material is completed in a relatively short time.
  • step a) the following steps are carried out in step a) to provide the substrate with at least one target area and at least one migration area:
  • the material of the target area is structured so that at least one target area and at least one migration area are generated.
  • the structuring of the material of the target area can be done by a photo technique with subsequent etching or by a damascene technique.
  • step a) the following steps are carried out in step a) to provide the substrate with at least one target area and at least one migration area:
  • the material of the target area is structured
  • a planarization step is carried out so that at least one target area and at least one migration area are generated.
  • the material of the target area is deposited as a layer and the material of the target area is structured with a hard mask.
  • Preferred materials for the hard mask are titanium nitride, titanium oxide or silicon oxide.
  • the use of a hard mask generally results in rounded edges when structuring the material of the target area. The result of this is that the structures produced in this way have a smaller lateral extent on their upper side than on their underside. If the area around these structures is then filled with the material of the migration area, then there are target areas on the surface with a lateral extent that is smaller than could be produced directly with the lithography used.
  • the material of the migration area is also deposited as a layer. It is particularly preferred if a CMP step is carried out as a planarization step.
  • Figures 1 to 8 a first inventive method for producing a structured layer
  • FIGS. 9 and 10 show a second method according to the invention for producing a structured layer
  • FIGS. 11 to 16 show a third method according to the invention for producing a structured layer.
  • the 1 shows a silicon substrate 1 with selection transistors 4 that have already been completed.
  • the selection transistors 4 each have two diffusion regions 2, which are arranged on the surface of the silicon substrate 1.
  • the channel zone is arranged between the diffusion regions 2 of a selection transistor 4 and is separated from the gate electrode 3 on the surface of the silicon substrate 1 by the gate oxide.
  • the contact holes 6 are then produced by a photo technique. This is done, for example, by an anisotropic one Dito :
  • ⁇ PJ ⁇ . PJ ⁇ tr Hi to ⁇ 03 ⁇ ⁇ Hi D- H- P P rt H-
  • FIGS. 9 and 10 show a second method according to the invention for producing a structured layer.
  • the first steps of this further embodiment of the present inventions correspond to the steps as explained in connection with FIGS. 1 to 4. There is therefore no further explanation of these steps.
  • the insulating layer 5 is etched back selectively with respect to the barrier 8, so that the situation shown in FIG. 9 results.
  • the whole surface deposition of the electrode material follows again in the form of a 40 nm thin platinum layer.
  • the platinum layer is applied by a sputtering process with a sputtering temperature of approximately 550 ° C.
  • a bismuth oxide layer 13 is applied to the thin platinum layer, for example by a CVD process, and a heat treatment is carried out at a temperature of approximately 500 ° C. Due to the heat treatment, some of the bismuth atoms diffuse from the bismuth oxide layer into the thin platinum layer.
  • the bismuth oxide layer is then selectively removed from the platinum layer by etching and a further heat treatment at a temperature of about 700 ° C. in one
  • FIG. 17 can then be generated by the steps of platinum deposition with subsequent heat treatment that have already been explained.
  • the embodiment shown in Fig. 17 has the advantage that the side walls of the barrier 8 as
  • Consenser areas can be used, which results in an increase in the capacitor area with substantially the same lateral expansion of the capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

Erfindungsgemäß wird ein Verfahren zur Herstellung einer strukturierten Schicht, insbesondere zur Herstellung einer leitenden strukturierten Schicht, bereitgestellt, das folgende Schritte aufweist: a) ein Substrat mit zumindest einem Zielbereich (8) und zumindest einem Migrationsbereich (5, 14) wird bereitgestellt; b) das Schichtmaterial (9) wird aufgebracht; und c) eine Wärmebehandlung wird durchgeführt, so daß das Schichtmaterial (9) von dem Migrationsbereich (5, 14) zu dem Zielbereich (8) migriert. Das erfindungsgemäße Verfahren besitzt den Vorteil, daß das häufig nur schwer ätzbare Schichtmaterial (9) nicht direkt strukturiert werden muß. Die gewünschte Struktur (10) der Schicht wird durch die Vorstrukturierung des Substrats in einen Zielbereich und einen Migrationsbereich vorgegeben und durch die Migration des Schichtmaterials aufgrund der Wärmebehandlung in Art einer Selbstorganisation erzeugt.

Description

Beschreibung
Verfahren zur Herstellung einer strukturierten Schicht
Die Erfindung betrifft ein Verfahren zur Herstellung einer strukturierten Schicht, insbesondere ein Verfahren zur Herstellung einer strukturierten Schicht in einer integrierten Schaltung.
Während der letzten 25 Jahre hat sich die Speicherdichte von DRAM-Speicherbausteinen von einer Generation zur nächsten Generation jeweils vervierfacht. Das prinzipielle Design einer elementaren Speicherzelle sowie die zum Aufbau der Speicherzelle verwendeten Materialien haben sich dabei jedoch im wesentlichen nicht verändert. Eine DRAM-Speicherzelle besteht wie vor 25 Jahren aus einem Transistor und einem Kondensator, der die zur Darstellung der Information notwendige Ladung speichert. Der Kondensator der Speicherzelle besitzt dabei Elektroden aus dotiertem Silizium bzw. Polysilizium und eine zwischen den Elektroden angeordnete dielektrische Schicht aus Siliziumdioxid und/oder Siliziumnitrid.
Um die in einem Kondensator gespeicherte Ladung reproduzierbar auslesen zu können, sollte die Kapazität des Kondensators mindestens einen Wert von etwa 30 fF besitzen. Gleichzeitig mußte und muß die laterale Ausdehnung des Kondensators ständig verkleinert werden, um die genannte Erhöhung der Speicherdichte erzielen zu können. Diese an sich gegenläufigen Anforderungen an den Kondensator der
Speicherzelle führten und führen zu einer immer komplexeren Strukturierung des Kondensators („Trench-Kondensatoren" , „Stack-Kondensatoren", „Kronen-Kondensatoren"), um trotz kleiner werdender lateraler Ausdehnung des Kondensators eine ausreichende Kondensatorfläche bereitstellen zu können.
Dementsprechend wird jedoch die Herstellung des Kondensators immer aufwendiger und damit immer teurer. Ein weiterer Weg, eine ausreichende Kapazität des Kondensators zu gewährleisten, liegt in der Verwendung anderer Materialien zwischen den Kondensatorelektroden. In letzter Zeit werden daher anstatt des herkömmlichen
Siliziumoxids/ Siliziumnitrids neue Materialien, insbesondere Paraelektrika und Ferroelektrika, zwischen den Kondensatorelektroden einer Speicherzelle verwendet. Diese neuen Materialien besitzen eine deutlich höhere relative Dielektrizitätskonstante (> 20) als das herkömmliche
Siliziumoxid/Siliziumnitrid (< 8) . Daher kann durch den Einsatz dieser Materialien, bei gleicher Kapazität und gleicher lateralen Ausdehnung der Speicherzelle, die benötigte Kondensatorfläche und damit die benötigte Komplexität der Strukturierung des Kondensators deutlich vermindert werden. Beispielsweise kommen Bariumstrontiumtitanat (BST, (Ba,Sr)Ti03) , Bleizirkonattitanat (PZT, Pb(Zr,Ti)03) bzw. Lanthan-dotiertes Bleizirkonattitanat oder Strontiumwismuttantalat (SBT, SrBi2Ta209) zum Einsatz.
Neben herkömmlichen DRAM-Speicherbausteinen werden in Zukunft auch ferroelektrische Speicheranordnungen, sogenannte FRAM's, eine wichtige Rolle spielen. Ferroelektrische Speicheranordnungen besitzen gegenüber herkömmlichen Speicheranordnungen, wie beispielsweise DRAMs und SRAMs, den Vorteil, daß die gespeicherte Information auch bei einer Unterbrechung der Spannungs- bzw. Stromversorgung nicht verloren geht sondern gespeichert bleibt. Diese Nichtflüchtigkeit ferroelektrischer Speicheranordnungen beruht auf der Tatsache, daß bei ferroelektrischen Materialien die durch ein äußeres elektrisches Feld eingeprägte Polarisation auch nach Abschalten des äußeren elektrischen Feldes im wesentlichen beibehalten wird. Auch für ferroelektrischer Speicheranordnungen kommen die bereits genannten neuen Materialien wie Bariumstrontiumtitanat (BST, (Ba,Sr)Ti03) , Bleizirkonattitanat (PZT, Pb(Zr,Ti)03) bzw. Lanthan-dotiertes Bleizirkonattitanat oder Strontiumwismuttantalat (SBT, SrBi2Ta209) zum Einsatz.
Leider bedingt die Verwendung der neuen Paraelektrika bzw. Ferroelektrika auch die Verwendung neuer
Elektrodenmaterialien. Die neuen Paraelektrika bzw. Ferroelektrika werden üblicherweise auf bereits vorhandenen Elektroden (Bodenelektroden) abgeschieden. Die Prozessierung erfolgt unter hohen Temperaturen, bei denen die Materialien, aus denen normalerweise die Kondensatorelektroden bestehen, so z.B. dotiertes Polysilizium, leicht oxidiert werden und ihre elektrisch leitenden Eigenschaften verlieren, was zum Ausfall der Speicherzelle führen würde.
Wegen ihrer guten Oxidationsbeständigkeit und/oder der
Ausbildung elektrisch leitfähiger Oxide gelten 4d und 5d Übergangsmetalle, insbesondere Platinmetalle (Ru, Rh, Pd, Os, Ir, Pt) und insbesondere Platin selbst, als aussichtsreiche Kandidaten, die dotiertes Silizium/Polysilizium als Elektrodenmaterial ersetzen könnten.
Leider hat sich herausgestellt, daß die oben genannten, in integrierten Schaltungen neu eingesetzten Materialien zu den chemisch nur schwer oder nicht ätzbaren Materialien gehören, bei denen der Ätzabtrag, auch bei der Verwendung „reaktiver" Gase, überwiegend oder fast ausschließlich auf dem physikalischen Anteil der Ätzung beruht.
Die Strukturierung der bisher verwendeten Materialien erfolgt in der Regel durch sogenannte plasmaunterstützte anisotrope Ätzverfahren. Dabei werden üblicherweise physikalischchemische Verfahren angewandt, bei denen Gasgemische aus einem oder mehreren reaktiven Gasen, wie z.B. Sauerstoff, Chlor, Brom, Chlorwasserstoff, Bromwasserstoff bzw. halogenierten Kohlenwasserstoffen und aus Edelgasen (z.B. Ar, He) verwendet werden. Diese Gasgemische werden in der Regel in einem elektromagnetischen Wechselfeld bei geringen Drücken angeregt, wodurch das Gasgemisch in ein Plasma überführt wird.
Die positiven Ionen des Plasmas treffen dann nahezu senkrecht auf die zu strukturierende Schicht, was eine gute Abbildung einer auf der zu strukturierende Schicht liegenden Maske erlaubt. Üblicherweise werden als Maskenmaterialien Photolacke verwendet, da diese durch einen Belichtungsschritt und einen Entwicklungsschritt relativ einfach strukturiert werden können. Der physikalische Teil der Ätzung wird durch Impuls und kinetische Energie der auftreffenden Ionen (z.B. Cl2 +, Ar+) bewirkt. Zusätzlich werden dadurch chemische Reaktionen zwischen der zu strukturierenden Schicht und den reaktiven Gasteilchen (Ionen, Moleküle, Atome, Radikale) unter Bildung flüchtiger Reaktionsprodukte initiiert oder verstärkt (chemischer Teil der Ätzung) . Diese chemischen
Reaktionen zwischen den Substratteilchen und den Gasteilchen sind verantwortlich für hohe Ätzselektivitäten des
Ätzprozesses .
Wegen der geringen oder fehlenden chemischen Komponente bei der Ätzung der oben genannten Materialien, insbesondere bei der Ätzung des Elektrodenmaterials, liegt der Ätzabtrag der zu strukturierenden Schicht in der selben Größenordnung wie der Ätzabtrag der Maske bzw. der Unterlage (Ätzstoppschicht) , d.h. die Ätzselektivität zur Ätzmaske bzw. Unterlage ist im allgemeinen klein (zwischen etwa 0,3 und 3,0) . Dies hat zur Folge, daß durch die Erosion von Masken mit geneigten Flanken und die unvermeidliche Facettenbildung der Masken nur eine geringe Maßhaltigkeit der Strukturierung gewährleistet werden kann. Darüber hinaus wird, insbesondere bei einem „Overetch"- Schritt, die Unterlage stark angeätzt und es kommt zu schwer kontrollierbaren Abschrägungen der Ätzflanken. Dies hat zur Folge, daß sehr kleine Elektroden (Grundfläche der Elektrode = F2, F = kleinste durch eine bestimmte Technologie herstellbare Strukturgröße) nur mit sehr großem Aufwand erzeugt werden können.
Zur Verbesserung oder Vermeidung des Ätzprozesses schwerätzbarer Schichtmaterialien werden in der EP 859 405 A2, der EP 867 926 AI und der DE 197 03 205 AI Verfahren beschrieben, bei denen erhabene Kondensatorelektroden, selektive Silizidbereiche oder kombinierte Edelmetall - /Nichtedelmetallstrukturen gebildet werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer strukturierten Schicht anzugeben, bei dem die bei physikalisch-chemischen Ätzprozessen auftretenden, genannten Probleme deutlich vermindert sind bzw. vermieden werden.
Diese Aufgabe wird von dem Verfahren zur Herstellung einer strukturierten Schicht gemäß Patentanspruch 1 sowie von der Elektrode gemäß Patentanspruch 20 gelöst. Weitere vorteilhafte Ausfuhrungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Herstellung einer strukturierten Schicht, insbesondere zur Herstellung einer leitenden strukturierten Schicht, bereitgestellt, das folgende Schritte aufweist:
a) ein Substrat mit zumindest einem Zielbereich und zumindest einem Migrationsbereich wird bereitgestellt;
b) das Schichtmaterial wird aufgebracht; und ω W
0 t-1 tu Φ
Φ X p rr
PJ HS
P 0
P rr Φ
Φ ri Φ
H-
P
O φ
03
P
IQ CD s rt
PJ
3 Ω
H- ?r rt 1
Φ 0
H- P
P Di
Φ Φ
P ω ω PJ
0) rt
H 0
H{
H- OJ φ -
Hj φ 0=
~ er
H- H-
P O tr
Φ
Φ H{ f =>
^ H-
H-1 03
Φ Φ
H-
P Φ 3 H- rt P
Φ
P
Figure imgf000008_0001
herstellbaren Strukturgröße F2 hergestellt, so muß bei den herkömmlichen Herstellungsverfahren die Grundfläche der Elektrode deutlich größer als F2 gewählt werden, um einen Überlapp zwischen der Elektrode und der Barriere gewährleisten zu können. Würde bei den herkömmlichen
Herstellungsverfahren die Grundfläche der Elektrode nicht deutlich größer als F2 gewählt werden, so könnten Ungenauigkeiten in der Justierung der entsprechenden Masken dazu führen, daß zwischen der Elektrode und der Barriere kein Überlapp vorhanden ist. Dies hätte zur Folge, daß die
Elektrode nicht angeschlossen wäre, was zum Ausfall der Speicherzelle führen würde. Dementsprechend besitzen Speicherzellen, in denen ein Stack-Kondensator verwendet wird, einen relativ großen Platzbedarf, was sich negativ auf die erzielbare Speicherdichte auswirkt.
Bei dem erfindungsgemäßen Verfahren können die Anschlüsse als Zielbereiche und die zwischen den Anschlüssen liegende isolierende Schicht als Migrationsbereich verwendet werden. Dementsprechend entstehen die Elektroden, als ein Teil der zu strukturierenden Schicht, selbstjustiert auf den Anschlüssen (Zielbereiche) , so daß ein ausreichender Überlapp zwischen den Elektroden und ihren Anschlüssen automatisch gewährleistet ist. Auf eine an sich ungewollte Vergrößerung der Elektrode, die nach dem Stand der Technik notwendig ist, um Lagefehler auszugleichen, kann verzichtet werden. Dementsprechend kann der Platzbedarf der Elektrode verringert werden.
Da zur Definition der Struktur der zu strukturierenden
Schicht die Vorstrukturierung des Substrates verwendet wird, die beispielsweise bei der Herstellung von Speicherzelle zur Herstellung der Anschlüsse benutzt wird, kann weiterhin eine Maskenebene eingespart werden. Die nach dem Stand der Technik unterschiedlichen Masken zur Erzeugung der Anschlüsse und zur Erzeugung der Elektroden können zu einer Maske vereinigt
Figure imgf000010_0001
Y203, YN, Sc203, ScN, Ti02, Ta203 oder Oxide der Lanthaniden und/oder der Zielbereich Pt , Pd, Rh, Ir, Ru, Os, Re oder deren leitende Oxide oder Silizide, Cu, Ag, Au, Ni , Si, oder ein Übergangsmetall oder ein Silizid der Übergangsmetalle. Weiterhin ist es bevorzugt, wenn als Schichtmaterial ein Metall der 4d und 5d Übergangsmetalle, insbesondere ein Platinmetall, insbesondere Platin, oder Rhenium verwendet wird.
Gemäß einer weiteren bevorzugten Ausführungsform wird vor dem Schritt c) dem Schichtmaterial Ti, TiN, Ta, TaN, W, WN, Bi, BiOx, Ir, IrOx, IrHfOx, Ru, RuOx, Pd und/oder PdOx hinzugegeben. Dies geschieht in bevorzugter Weise indem auf das Schichtmaterial eine Schicht, die diese genannten Materialien enthält, aufgebracht und eine
Temperaturbehandlung durchgeführt wird, so daß die genannten Materialien in das Schichtmaterial diffundieren. Die Zugabe der genannten Materialien erhöht die Beweglichkeit der Atome bzw. Moleküle des Schichtmaterials, so daß die Migration des Schichtmaterials in relativ kurzer Zeit abgeschlossen ist.
Gemäß einer weiteren bevorzugten Ausfuhrungsform werden in Schritt a) zur Bereitstellung des Substrats mit zumindest einem Zielbereich und zumindest einem Migrationsbereich folgende Schritte durchgeführt:
ein Substrat mit dem Material des Migrationsbereichs wird bereitgestellt;
- das Material des Zielbereichs wird aufgebracht; und
das Material des Zielbereichs wird strukturiert, so daß zumindest ein Zielbereich und zumindest ein Migrationbereich erzeugt werden. Die Strukturierung des Materials des Zielbereichs kann dabei durch eine Phototechnik mit anschließender Ätzung oder durch eine Damascene-Technik erfolgen.
Gemäß einer weiteren bevorzugten Ausfuhrungsform werden in Schritt a) zur Bereitstellung des Substrats mit zumindest einem Zielbereich und zumindest einem Migrationsbereich folgende Schritte durchgeführt:
- ein Substrat wird bereitgestellt;
das Material des Zielbereichs wird aufgebracht;
das Material des Zielbereichs wird strukturiert;
das Material des Migrationsbereichs wird aufgebracht; und
ein Planarisierungsschritt wird durchgeführt, so daß zumindest ein Zielbereich und zumindest ein Migrationbereich erzeugt werden.
Dabei ist es insbesondere bevorzugt, wenn das Material des Zielbereichs als Schicht abgeschieden und das Material des Zielbereichs mit einer Hartmaske strukturiert wird.
Bevorzugte Materialien für die Hartmaske sind Titannitrid, Titanoxid oder Siliziumoxid. Durch die Verwendung einer Hartmaske ergeben sich in der Regel bei der Strukturierung des Materials des Zielbereichs verrundete Kanten. Dies hat zur Folge, daß die so erzeugten Strukturen an ihrer Oberseite eine kleinere laterale Ausdehnung als an ihrer Unterseite aufweisen. Wird dann der Bereich um diese Strukturen mit dem Material des Migrationsbereichs aufgefüllt, so ergeben sich an der Oberfläche Zielbereiche mit einer lateralen Ausdehnung, die kleiner ist als man sie direkt mit der eingesetzten Lithografie erzeugen könnte. Gemäß einer weiteren bevorzugten Ausfuhrungsform wird auch das Material des Migrationsbereichs als Schicht abgeschieden. Dabei ist es insbesondere bevorzugt, wenn ein CMP-Schritt als Planarisierungsschritt durchgeführt wird.
Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
Figuren 1 bis 8 ein erstes erfindungsgemäßes Verfahren zu Herstellung einer strukturierten Schicht;
Figuren 9 und 10 ein zweites erfindungsgemäßes Verfahren zu Herstellung einer strukturierten Schicht; und
Figuren 11 bis 16 ein drittes erfindungsgemäßes Verfahren zu Herstellung einer strukturierten Schicht.
Fig. 1 zeigt ein Siliziumsubstrat 1 mit bereits fertiggestellten Auswahltransistoren 4. Die Auswahltransistoren 4 weisen jeweils zwei Diffusionsgebiete 2 auf, welche an der Oberfläche des Siliziumsubtrats 1 angeordnet sind. Zwischen den Diffusionsgebieten 2 eines Auswahltransistors 4 ist die Kanalzone angeordnet, die durch das Gateoxid von der Gateelektrode 3 auf der Oberfläche des Siliziumsubstrats 1 getrennt ist. Diese Auswahltransistoren werden nach den im Stand der Technik bekannten Verfahren hergestellt, die hier nicht näher erläutert werden. Auf das Siliziumsubtrat mit den Auswahltransistoren 4 wird eine isolierende Schicht 5, beispielsweise eine Si02-Schicht aufgebracht. Je nachdem für die Herstellung der
Auswahltransistoren 4 verwendetem Verfahren können auch mehrere isolierende Schichten aufgebracht werden. Die sich daraus ergebende Struktur ist in Fig. 1 gezeigt.
Anschließend werden durch eine Phototechnik die Kontaktlöcher 6 erzeugt. Dies erfolgt beispielsweise durch eine anisotrope Di to :
Φ rt rt
Hj Hi N
P P
S5 X P
P- rt LQ
03 P
3 Hj 3
P H- rt H- rt
PJ 03 rt rt Hh
0
3 H- P φ P 0
HS
PJ ^j tr
P H- J
03 LQ h-1
• rt i H-
Φ to LQ
Hj φ
LQ P
55 Φ
H- N Ω
03 Φ PJ
3 H- 03
P LQ φ rt rt P
0 .
X
H- ö
H- H
Di t
03 Φ
Ω tr 03
H- H-
Ω Ω tr tr rr
M PJ > Hj
PJ
H- P
P 03
Di Φ
H- Hi
Φ LQ
Φ i tr
P= Φ
P P
P D<
Φ Φ
Figure imgf000014_0001
OJ L t t H H1 π O Lπ o Lπ O LΠ
Hi m 03 M 2 J < td Q Z O to PJ C H- Kl O Hi N D. N α Kl Kl z 55 to 55 03 Di Kl Kl
Φ 03 H- H- P O 03 φ φ Ki K5 P 3 03 tr H{ H- Φ P PJ \-> 0 PJ: PJ PJ= Φ & PJ
Hi Ω φ LQ Hi P N Hj rt P 03 rt PJ P Φ φ 3 LQ tr PJ J Di Hj P Hj 03 Hj J PJ
Hi Hl tr X Hi LQ Hi Φ Di H- rt Ω D. rt Φ H- h-1 φ Φ rt rt P 3 Φ 3 Φ Ω PJ rt rt
0 0 rt PJ Φ φ o H- φ 0 rt tr H- H- H- Φ tr 2 LQ H- H- H- Hj φ Hj φ I tr P H- H-
Φ i HS rt tr rt H-" LQ P P Φ H-J Φ P P Φ Φ H- φ P P Ω tr 03 tr rt _-• 03 P P
H-1 LQ PJ 0 H- Hi Z LQ rt • PJ Hi H- 03 H- td Hj LQ tr J PJ rt . z Φ 03 tr φ rt Φ H- H- 03 03
Φ rt Hi D- 0 P Φ td ^ rt P P Φ H φ H- H-J Ω tr 0 tr < Φ Φ Ω Ω
X PJ Φ P Ω ö tΛ 0= H- Hi Φ φ H- 0) P Hi Φ tr H- PJ Hh PJ tΛ Hi tr tr rt Di P P tr tr -J Z H- X tr Φ tr LQ P P Hi Ω rt φ Di X H- P P Hi P tsi Φ LQ H- H-
Hj H- 03 Φ rt o H- Φ PJ Φ P Φ • X Q tr H- P rt Ω i PJ Di P P Φ Ω Ω
H- Φ 3 Hj φ o Φ P H- Di rr N H- Φ 0 Di HJ tr > -> rt D. tr tr tr
03 Φ H- Φ P o Di 03 P Di cn P P Φ P P 55 H- 0 rt Hi P 3 P D- Φ rt rt
Ω C Hi rt H- Ω Φ H- φ P φ Hi 03 - 03 H- Φ D. rt P 0 P Φ Z P tr H; LQ Ω Kl Hi Ω z H- 0 H{ LQ Φ PJ= D- tr 03 Φ Φ LQ 03 LQ Hi H- Di tr <x>
Φ N Φ Φ tr H- P tr H- P Ω Φ P rt Φ D. Φ 3 öd P Hi Φ Ki Hi Φ Φ •
P φ tr H- PJ P 3 φ Φ tr πd N tsi 03 Φ Hi P φ tsi H- ?r tr tr TJ D. rt
P Φ P N rt Di Di Hi 3 φ φ H-J P Φ rt Z H-1 Φ P 0 PJ= Φ H-1 to Hi α to LQ P Φ P H- Φ φ PJ Φ 0J J H- Hj H- to H- 0) Φ O P φ 3 Hj H- PJ Di rt PJ: Φ
Ω P Di Hi P H- H- Hi Hi H H-1 rt LQ N Ω *< td Ω rt LQ LQ Hi 3 Φ rt H- Hi Q Hi tr P Φ PJ P P PJ P φ 03 H- rt Φ tr 03 J tr 0 _-• 03 rt rt Φ H- Φ P rt
H- LQ < Φ rt Φ φ P 3 3 P • P Φ rt Hj - 3 H- Φ to α H- P X
Ω to o P 0 Hj 03 d Φ Φ LQ P Φ Hj Φ Ω H-1 Z Φ Φ P P 03 55 rt Di & tr Φ rt Hi 3 55 φ Φ H- Φ 3 H- D. tr tr H- H-1 03 Hi Φ Ω H- P PJ rt rt H- HJ LQ N Φ to PJ: Φ H- Hj P φ P 03 Φ Φ Φ X l_J. Hi tr Ω Hi tr 03 Hi tr Φ
P P Φ H- J HJ Hi P PJ Φ X • er Hj Hi Hi Φ P Di 03 tsi tr H- 3 φ H-
03 φ X LQ Φ 3 P 3 LQ φ rt rt N PJ Φ tr H- ω ~ rt P LQ Ω P H- H- H-1
0 H; er Φ h-1 H- φ Φ Φ P Di Hi o 03 tr P H- 0= rt rt 0 φ Φ tr rt 03
Z P tr tr LQ Hi tr tr 55 Hi P= 0 H- Ω 03 03 tr H- D- Hi Φ Hh 3 rt 0 rt N Di
H- i Hi φ Φ HS 03 Φ φ H- P D. Φ ^ Φ oo 0 rr i φ • LQ H- P= j X z Φ
Φ P- P H{ H- rt tr P 03 < P Φ Hi P - H-" • Φ Hi tr PJ P tr φ LO H- H- H- Hi
Φ H- φ Φ Φ 0 PJ i 3 0 φ P 03 H- X H- Hj rt • P φ Hi Hi Di P 03 i 03 P W- HJ Hh P φ P P H- rt φ i Φ ö H- Hi rt PJ Φ 03 Ω 55
H- Φ rt Ω Φ Hh D- rt Kl H Ω rt P 0) Hi H- Kl N H- 03 • rt P Ω Ά tr H-
W o tr UJ
Φ P J to 0 φ O tr Φ Φ P P PJ 2 P rt tr H- Φ 03 rt H- H- Φ rt P rt X rt 0J 03 03 P PJ 03 rt H- Hi Hh H- LQ P 3
S Hi P Ω P φ 3 P Hi H- Z rt N Φ PJ.- H- D- Kl rt i tr H- LQ P Φ Ω • P μ- X tr 0 LQ P Di P> H- P PJ LΛ Ω Φ P- Φ Φ O Hi Hh < Hj tr H1 rt
03 03 ^i φ Φ 03 X ω P Hj tr rt tr P PJ P P 03 P PJ LQ 0 P r I PJ
Ω Ω H- Z P V tr rt Ω LΠ 03 < PJ 03 • rt PJ o rt Hj P rt tr rt tr tr LQ φ 0 Hi tr Φ P tr LΠ Ω Φ P rt OJ to H- rt td P Φ H- P H LQ H- O
Φ φ HS Di PJ PJ: H- Hi H- o tr Hj 03 (_l. α P Ω P 0 J i H- o P φ P O φ 03 3
H- P N P H! Ω o H- LQ P PJ Hh tr PJ 3 Hj Φ P P i rt P N Φ
Di 00 φ Hj Φ Φ H- tr Ω Ω Hi Φ 03 Di H- rt φ Hi Hi Φ Z Di D. Φ M
P P P Ω 03 • H- 03 rt tr 0= Hi rt P D. Ω 0 H- φ Di i PJ P H- O H-
P P LQ LQ tr P rt PJ rt CΛ LQ H- Hj H- tr 3 Di Φ 03 Φ Φ Φ H{ LQ P Q Di φ φ J α Φ PJ tr Φ Φ Φ Ω Φ rt Φ C Hi z rt 03 Hj -J H- Ω rt <
\ N P 03 P H- Hi H- P LQ D Hj tr Hi tr 03 Hi Φ φ Hi o P tr . 0 D.
Φ 0 φ W- 03 Φ P Hl Φ P φ rt Φ LΠ 3 Ω P Hj P Kl o Φ H-J Φ
H- Di h1- h-1 Ω H3 LQ 03 D. - P Φ - H- tr Di X h-1 o Φ o\° Hj
P Φ LQ PJ tr Di N Φ ^ φ Ω P Di OJ 55 LQ 00 φ rt PJ Ω z H- . φ Hj rt 03 Φ P 3 H- tr tr H{ Z φ 03 φ N Hi D- P P rt φ P
Hi . 03 3 03 O LQ H{ H- Ω H- 03 H- P H- H- Φ Hi H- H- H- Φ σ
Φ PJ= Φ . PJ Φ tr Hi to Φ 03 Φ φ Hi D- H- P P rt H-
P rt Hi Ω D. Di rt P Φ Di Hi N H- Φ 03 Φ Φ
N J -J tr Φ Hj Φ Φ Φ Φ Hj φ Hj rt rt rt P P 03 Di P P P rt H- Φ 03 ü H- P X H- H- LQ Φ P P H-
H- Ω Hi rt Ω Φ <! rt Φ P Ω
Φ tr P tr 0 • Hj LQ tr
Hi P
weiteren Schicht zur Bildung der oberen Elektrode (nicht gezeigt) . Üblicherweise werden diese Schichten dann gemeinsam strukturiert, so daß die Speicherzellen aus einem Auswahltransistor 4 und einem Kondensator fertiggestellt sind.
Die Figuren 9 und 10 zeigen ein zweites erfindungsgemäßes Verfahren zu Herstellung einer strukturierten Schicht.
Die ersten Schritte dieser weiteren Ausfuhrungsform der vorliegenden Erfindungen stimmen dabei mit den Schritten überein, wie sie im Zusammenhang mit den Figuren 1 bis 4 erläutert wurden. Auf eine nochmalige Erläuterung dieser Schritte wird daher verzichtet. Ausgehend von der in Fig. 4 gezeigten Situation erfolgt nun eine zu der Barriere 8 selektive Rückätzung der isolierenden Schicht 5, so daß sich die in der Fig. 9 gezeigte Situation ergibt.
Damit ist der erste Schritt a) des erfindungsgemäßen Verfahrens abgeschlossen. Ein Substrat mit Zielbereichen, den Barrieren 8, und einem Migrationsbereich, der isolierenden Schicht 5, wurde bereitgestellt.
Es folgt wiederum die ganzflächige Abscheidung des Elektrodenmaterials in Form einer 40 nm dünnen Platinschicht. Die Platinschicht wird durch ein Sputterverfahren mit einer Sputtertemperatur von etwa 550°C aufgebracht. Anschließend wird eine Wismutoxidschicht 13 auf die dünne Platinschicht, beispielsweise durch eine CVD-Verfahren, aufgebracht und eine Wärmebehandlung bei einer Temperatur von etwa 500°C durchgeführt. Durch die Wärmebehandlung diffundiert ein Teil der Wismutatome aus der Wismutoxidschicht in die dünne Platinschicht .
Anschließend wird die Wismutoxidschicht durch eine Ätzung selektiv zu der Platinschicht entfernt und eine weitere Wärmebehandlung bei einer Temperatur von etwa 700°C in einer
Figure imgf000017_0001
3 > PJ H- to 55 to φ P P 03 H- 0): PJ tr 03 Hi 0 Hj P
Hi Z LQ H-" H- 3 Φ
Φ PJ Φ H- N Φ Hj
Hi tr tr Φ W- tr 03
Φ 1— ' Hi Hi P Φ rt rt PJ Φ 3 tr 0 h1- Hi Ω P 03 PJ Hh
03 OJ tr D- P P Hh
0 P rt Φ tr α PJ
03 • rt H-" rt
H- H- to Hi P 3
Φ 03 Ω PJ P 0
Hj rt Φ tr rt LQ 03
Φ 0 H- O
P Hi P Ω 3 X tr
Di Φ J tr H- 0 PJ=
Φ P Ω rt rt 3 Hi tr 3 Φ to |J Di t D. rt
Ω φ - Φ Di tr < 3 P Φ P
H- Φ tr 03 Hi
Ω Hi Hh Φ Ω tr z P= H- P N tr rt φ H{ 03 03 P LQ
Φ P Ό z Φ
P Di Di H- PJ Φ Hh
Φ H- Φ tr H- P=
P) rt Φ H* P tr
P Φ 03 rt Φ Hi
H 3 K Ξ Hi Hj rt
Φ Φ • H Q PJ LΠ
Φ < Hi H- P 2 tr φ 03 03 03 H-
Hj Hi rt Φ H- LQ P
PJ Hh Φ 03 Hj Hh
Ω PJ H-1 Φ rt PJ LQ tr tr H- 0 rt H{ rr Hi P P Hi H- P φ P Φ Φ 0 P
Z P LQ P P Di
Φ to
Hi X i H- Di Di
Di 0= Φ o Φ Φ
Φ P Hi to z 03 H{
P P 1 H- φ to H{ Td
P Ω tr Di H-1 J
PJ H- Φ rt
P Ω tr H- H-
Ω rt P P tr Φ 03
-
Figure imgf000017_0002
LO LO t H1 H-1 π O LΠ O LΠ o LΠ
Figure imgf000018_0001
Figure imgf000019_0001
eine Situation, die analog zu der in Fig. 9 gezeigten Situation ist. Durch die bereits erläuterten Schritte einer Platinabscheidung mit nachfolgender Wärmebehandlung kann dann die Fig. 17 gezeigte Konfiguration erzeugt werden.
Die in Fig. 17 gezeigte Ausfuhrungsform besitzt den Vorteil, daß auch die Seitenwände der Barriere 8 als
Konsensatorflachen genutzt werden können, wodurch sich bei im wesentlichen gleicher lateraler Ausdehnung des Kondensators eine Erhöhung der Kondensatorfläche ergibt.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer strukturierten Schicht aus einem Schichtmaterial, insbesondere zur Herstellung einer leitenden strukturierten Schicht, mit den Schritten:
a) ein Substrat (1) mit zumindest einem Zielbereich (8) und zumindest einem Migrationsbereich (5) wird bereitgestellt;
b) das Schichtmaterial (9) wird aufgebracht; und
c) eine Wärmebehandlung wird durchgeführt, so daß das Schichtmaterial (9) von dem Migrationsbereich (5) zu dem Zielbereich migriert (8) .
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß in Schritt b) das Schichtmaterial (9) als eine dünne Schicht aufgebracht wird.
3. Verfahren nach Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t , daß die Schichtdicke der dünnen Schicht kleiner als 100 nm, bevorzugt kleiner als 50 nm, ist.
4. Verfahren nach einem der vorherstehenden Ansprüchen, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmebehandlung bei einer Temperatur von mehr als 550°C, bevorzugt mehr als 600°C, durchgeführt wird.
5. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmebehandlung in einer Sauerstoff-, Stickstoff-, oder Argonatmosphäre durchgeführt wird.
6. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß das Schichtmaterial (9) durch Sputtern ganzflächig abgeschieden wird.
7. Verfahren nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Sputtertemperatur über 500°C liegt.
8. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß der Migrationsbereich (5) Si02, Si3N4, Al203, A1N, BN, MgO, La203, LaN, Y203 , YN, Sc203, ScN, Ti02, Ta203 oder Oxide der Lanthaniden enthält .
9. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß der Zielbereich (8) Pt, Pd, Rh, Ir, Ru, Os , Re oder deren leitende Oxide oder Silizide, Cu, Ag, Au, Ni , Si, oder ein Übergangsmetall oder ein Silizid der Übergangsmetalle enthält .
10.Verfahren nach einem der vorherstehenden Ansprüche d a d u r c h g e k e n n z e i c h n e t , daß als Schichtmaterial (9) ein Metall der 4d und 5d
Übergangsmetalle, insbesondere ein Platinmetall, insbesondere Platin, oder Rhenium verwendet wird.
11.Verfahren nach einem der vorherstehenden Ansprüche d a d u r c h g e k e n n z e i c h n e t , daß vor dem Schritt c) dem Schichtmaterial (9) Ti, TiN, Ta, TaN, W, WN, Bi, BiOx, Ir, IrOx, IrHfOx, Ru, RuOx, Pd und/oder PdOx hinzugegeben wird.
12. Verfahren nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß dem Schichtmaterial (9) Ti , TiN, Ta, TaN, W, WN, Bi, BiOx, Ir, IrOx, IrHfOx, Ru, RuOx, Pd und/oder PdOx hinzugegeben wird, indem auf das Schichtmaterial (9) eine Schicht /13) , die diese Materialien enthält, aufgebracht und eine Temperaturbehandlung durchgeführt wird, so daß diese Materialien in das Schichtmaterial diffundieren.
13. Verfahren nach einem der vorherstehenden Ansprüche d a d u r c h g e k e n n z e i c h n e t , daß in Schritt a) zur Bereitstellung des Substrats mit zumindest einem Zielbereich (8) und zumindest einem Migrationsbereich (5) folgende Schritte durchgeführt werden:
- ein Substrat (1) mit dem Material des
Migrationsbereichs (5) wird bereitgestellt;
das Material des Zielbereichs (8) wird aufgebracht; und
- das Material des Zielbereichs (8) wird strukturiert, so daß zumindest ein Zielbereich (8) und zumindest ein Migrationsbereich (5) erzeugt werden.
14. Verfahren nach einem der Ansprüche 1 bis 12 d a d u r c h g e k e n n z e i c h n e t , daß in Schritt a) zur Bereitstellung des Substrats (1) mit zumindest einem Zielbereich (8) und zumindest einem Migrationsbereich (5) folgende Schritte durchgeführt werden:
ein Substrat (1) wird bereitgestellt;
das Material des Zielbereichs (8) wird aufgebracht;
- das Material des Zielbereichs (8) wird strukturiert; das Material des Migrationsbereichs (5) wird aufgebracht ; und
ein Planarisierungsschritt wird durchgeführt, so daß zumindest ein Zielbereich (8) und zumindest ein Migrationsbereich (5) erzeugt werden.
15.Verfahren nach Anspruch 13 oder 14, d a d u r c h g e k e n n z e i c h n e t , daß das Material des Zielbereichs (8) als Schicht abgeschieden wird.
16.Verfahren nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t , daß das Material des Zielbereichs (8) mit einer Hartmaske strukturiert wird.
17.Verfahren nach einem der Ansprüche 13 bis 16, d a d u r c h g e k e n n z e i c h n e t , daß das Material des Migrationsbereichs (5) als Schicht abgeschieden wird.
18.Verfahren nach einem der Ansprüche 14 bis 17, d a d u r c h g e k e n n z e i c h n e t , daß ein CMP-Schritt als Planarisierungsschritt durchgeführt wird.
19.Verfahren nach einem der vorherstehenden Ansprüche d a d u r c h g e k e n n z e i c h n e t , daß die Schritte b) und c) wiederholt werden, um eine strukturierte Schicht mit einer vorgegebenen Dicke zu erzeugen.
20. Elektrode, insbesondere für einen Speicherkondensator d a d u r c h g e k e n n z e i c h n e t , daß die Elektrode als Teil einer strukturierten Schicht gemäß einem der vorherstehenden Verfahren erhältlich ist.
PCT/DE2000/001979 1999-06-25 2000-06-20 Verfahren zur herstellung einer strukturierten schicht WO2001001461A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/027,532 US6495415B2 (en) 1999-06-25 2001-12-26 Method for fabricating a patterned layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19929307.4 1999-06-25
DE19929307A DE19929307C1 (de) 1999-06-25 1999-06-25 Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/027,532 Continuation US6495415B2 (en) 1999-06-25 2001-12-26 Method for fabricating a patterned layer

Publications (1)

Publication Number Publication Date
WO2001001461A1 true WO2001001461A1 (de) 2001-01-04

Family

ID=7912634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/001979 WO2001001461A1 (de) 1999-06-25 2000-06-20 Verfahren zur herstellung einer strukturierten schicht

Country Status (4)

Country Link
US (1) US6495415B2 (de)
DE (1) DE19929307C1 (de)
TW (1) TW523865B (de)
WO (1) WO2001001461A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10109328A1 (de) * 2001-02-27 2002-09-12 Infineon Technologies Ag Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
US7288021B2 (en) * 2004-01-07 2007-10-30 Cabot Microelectronics Corporation Chemical-mechanical polishing of metals in an oxidized form
US7991585B2 (en) 2008-10-01 2011-08-02 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus for three dimensional calibration of an on-board diagnostics system
US8815729B1 (en) * 2013-03-04 2014-08-26 Globalfoundries Inc. Methods of forming structures on an integrated circuit product
US8828869B1 (en) 2013-03-28 2014-09-09 Globalfoundries Inc. Methods of forming masking layers for use in forming integrated circuit products

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5409862A (en) * 1992-03-24 1995-04-25 Kabushiki Kaisha Toshiba Method for making aluminum single crystal interconnections on insulators
EP0785579A1 (de) * 1995-07-07 1997-07-23 Rohm Co., Ltd. Festdielektrikumkondensator und verfahren zu seiner herstellung
JPH10209399A (ja) * 1997-01-22 1998-08-07 Samsung Electron Co Ltd 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法
EP0872880A2 (de) * 1997-04-17 1998-10-21 Samsung Electronics Co., Ltd. Herstellung einer Schicht aus einem Platinmetall für einen Kondensator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019878A (en) * 1989-03-31 1991-05-28 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
US5136362A (en) * 1990-11-27 1992-08-04 Grief Malcolm K Electrical contact with diffusion barrier
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
US5449631A (en) * 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process
JP2738333B2 (ja) * 1995-03-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
DE19703205A1 (de) * 1997-01-29 1998-07-30 Siemens Ag Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einer Unterlage und Halbleiterbauelement mit einer solchen edelmetallhaltigen Struktur
DE19705352A1 (de) * 1997-02-12 1998-08-20 Siemens Ag Herstellverfahren für eine erhabene Kondensatorelektrode
DE19712540C1 (de) * 1997-03-25 1998-08-13 Siemens Ag Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19727693A1 (de) * 1997-06-20 1998-12-24 Heidenhain Gmbh Dr Johannes Verfahren und Vorrichtung zur Herstellung elektrisch leitfähiger Durchgänge in Halbleiter-Bauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5409862A (en) * 1992-03-24 1995-04-25 Kabushiki Kaisha Toshiba Method for making aluminum single crystal interconnections on insulators
EP0785579A1 (de) * 1995-07-07 1997-07-23 Rohm Co., Ltd. Festdielektrikumkondensator und verfahren zu seiner herstellung
JPH10209399A (ja) * 1997-01-22 1998-08-07 Samsung Electron Co Ltd 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法
US5918118A (en) * 1997-01-22 1999-06-29 Samsung Electronics Co., Ltd. Dual deposition methods for forming contact metallizations, capacitors, and memory devices
EP0872880A2 (de) * 1997-04-17 1998-10-21 Samsung Electronics Co., Ltd. Herstellung einer Schicht aus einem Platinmetall für einen Kondensator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 13 30 November 1998 (1998-11-30) *

Also Published As

Publication number Publication date
US6495415B2 (en) 2002-12-17
US20020086511A1 (en) 2002-07-04
TW523865B (en) 2003-03-11
DE19929307C1 (de) 2000-11-09

Similar Documents

Publication Publication Date Title
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE60216241T2 (de) Rhodium-reiche sauerstoffbarrieren
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE10100695A1 (de) Halbleitervorrichtung
DE10131716A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
WO2000013224A1 (de) Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle
WO2001001461A1 (de) Verfahren zur herstellung einer strukturierten schicht
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE19640448C1 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator
EP0987756A2 (de) Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben
WO2001001462A1 (de) Verfahren zur herstellung einer edelmetallelektrode
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
DE19929723B4 (de) Verfahren zur Herstellung einer Elektrode

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10027532

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP