TW520570B - Vertical junction field effect semiconductor diodes - Google Patents

Vertical junction field effect semiconductor diodes Download PDF

Info

Publication number
TW520570B
TW520570B TW090127405A TW90127405A TW520570B TW 520570 B TW520570 B TW 520570B TW 090127405 A TW090127405 A TW 090127405A TW 90127405 A TW90127405 A TW 90127405A TW 520570 B TW520570 B TW 520570B
Authority
TW
Taiwan
Prior art keywords
diode
cylindrical
patent application
base
item
Prior art date
Application number
TW090127405A
Other languages
English (en)
Inventor
Richard A Metzler
Original Assignee
Vram Technologies Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vram Technologies Llc filed Critical Vram Technologies Llc
Application granted granted Critical
Publication of TW520570B publication Critical patent/TW520570B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

520570 A7 B7 五、發明説明（1 ) 與相關申請案的交叉對照 這個申請案與2000年1 0月1 2日由Richard A. Metzler所提 出題爲"METHOD AND APPARATUS FOR PATTERNING FINE DIMENSIONS”的美國專利申請案第09/689,074號、和 2000 年 2 月 1 0 日由 Richard A. Metzler所提出題爲"METHOD AND APPARATUS FOR CYLINDRICAL SEMICONDUCTOR DIODES”的美國專利申請案第09/502,026號有關。 發明背景 1.發明領域 本發明大體上與半導體裝置和其製造有關。本發明特別 與半導體二極體和它們的製造方法有關。 2 .背景資訊 各種類型的半導體裝置在習知技術中廣爲所知。因爲本 發明與半導體二極體和如何製造它們有關，這個段落的焦 點將是半導體二極體。 半導體二極體廣泛地使用在各種目的電子電路中。這樣 的半導體二極體之主要目的是：在一順向偏壓之後提供一 順向的電流傳導，而在一反向偏壓之後阻斷逆向的電流傳 導。這種整流功能廣泛地使用在例如各種類型的電源之電 路以及許多其他電子電路中。 在典型的半導體二極體中，直到順向偏壓達到特定類型 的半導體裝置之特性數値之前，順向的傳導限制在漏洩電 流數値。當成範例，矽P N接面二極體直到在順向偏壓至少 是大約0.7伏特之前，不顯著地導電。許多史特基 裝 訂
k
本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) i 520570 A7 B7 五、發明説明（2 ) (Schottky)二極體，由於史特基位障的特性，可在例如〇 . 4 伏特的較低電壓開始導電。鍺P N接面二極體在室溫有大約 0.3伏特的順向傳導電壓降。然而，鍺P N接面二極體目前 不只因爲它們與矽積體電路製造的不相容只極少地使用， 而且也因爲其溫度靈敏性和其他不受歡迎的特性甚至只當 成一不連續的裝置。 在一些應用中，二極體不是因爲它們的整流特性、而是 因爲總是順向偏壓使用，以便提供它們獨特的順向導電壓 降。舉例來説，在積體電路中，二極體或二極體連接的電 晶體時常用來提供大致上等於電路中另一電晶體的基極-射 極電壓之一順向傳導壓降。雖然可能發現本發明的某些具 體實施例使用在此一般類型的電路中，如此的使用不是其 主要的目的。 在利用半導體二極體的眞實整流特性之電路中，二極體 的順向導電壓降通常是一重大的缺點。當成特定的範例， 在一直流對直流遞降轉換器中，通常使用一變壓器，其中 由一適當的控制器所控制的一半導體開關用來以一直流電 源週期性地連接和斷開變壓器的初級。次級電壓不是爲了 它的整流特性透過一二極體、就是透過另一半導體開關連 接到一轉換器輸出。控制器在需要時不是改變任務週期就 是改變對電源的初級連接之頻率，以維持所需要的輸出電 壓。如果一半導體開關用來連結次級到輸出，此次級開關 的運作也由控制器控制。 雖然有需要小心的控制轉換器的整個操作溫度範圍以維 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 520570 A7 B7
持從初級到次級的能量轉換之效率的缺點，使用_ 開關來連接次級到輸出有非常低的順向導電壓降的優/ 爲此目的使用的半導體二極體，有除去需要控制—次級開 關的優點’但有在次級電路上加上半導體：極體的順 電壓降的缺點。這至少有二個非常重要的缺點。第_，半 導體二極體裝置的順向導電壓降可大大減低轉換器的效率 。舉例來説，普遍使用在電腦系統中的較新積體電路設計 成使用例如3.3伏特、3伏特、和2·7伏特的較低電源電壓 工作。在一3伏特電源的情況，〇.7伏特系列壓降的自擔表 示轉換器實際上在一3.7伏特負載之中運作，因此甚至在考 慮其他電路損失之前限制轉換器的效率於8丨％。 其次，上面所描述的效率損失代表因二極體的發熱引起 的功率損失。這限制了積體電路轉換器的功率轉換能力， 且在許多應用中需要使用適當大小的不連續二極體，增加 整體電路大小和成本。 對父流到直流轉換另一普遍使用的電路是全波橋接整流 器’通^連接到變壓:器的次級線圈使其初級因此由交流電 源驅動。在此二個二極體電壓降加於尖峰直流輸出上，使 電路使用傳統的二極體特別地無效率，且增加電路的熱生 成而需要因所要提供的直流電力而定透過大的不連續裝置 、熱消散結構等消耗。 因此’使一半導體二極體具有一低的順向導電壓降以用 作電路中的一整流元件（其中二極體將時常接受順向和反向 兩種偏壓：）將會大大地有利。雖然這樣的二極體可能以個別
裝 訂
▲
-6' 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐） 520570 A7 B7 五、發明説明（4 ) 形式發現許多應用，這樣的二極體與積體電路製造技術結 合以便這樣的二極體能夠以積體電路形式實施爲一更大積 體電路的一部份，將更令人期待。此外，雖然反向電流漏 洩總是不想要的且通常必須由額外的順向導電電流補足， 因而減退電路效率，反向電流漏洩在某些電路上會有其他 且更實質的有害影響。因此，對這樣的半導體二極體而言 ，進一步有一低的反向偏壓漏洩電流也將會是令人期待的。
裝
在許多應用中，需要將二極體跨過例如一變壓器的線圈 。在這些實例中，將迫使二極體進入反向崩潰、特別是進 入一接合面累增情況之中的一反向電壓應用於二極體是可 能的。這在使用一快速地改變的波形，以驅動跨過二極體 電橋連接的變壓器線圈之直流對直流轉換器中特別是這樣 。在這些應用中，是一參數的”累增能量’’能力之一規格需 求通常包含在資料表中。二極體的累增能量能力對此種電 路的一設計者而言是一重要的因數。累增能量能力決定當 設計一半導體二極體到一電路之内時，一設計者有多少設 計界限。累增能量能力的數目愈大，一電路設計者有愈多 設計彈性。 累增能量能力是二極體從線圈吸收能量（其中能量 E = (1/2)*I2*L)而不破壞二極體的能力之限度。這些需求 通常是在大約數十毫焦耳（millijoules)。一二極體非破壞性 地散發這個能量的能力之一主要因數，是散發此能量的接 合面區域的總額，也就是在累增期間實際上導電的接合面 之區域。一半導體二極體的高累增能量能力增進它的利用。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 520570 A7 —-—_________ B7 五、發明説明（5 ) 同時’藉由減少它們的大小和藉由改良它們的製造方法 來降低半導體一極體的成本是令人期待的。 發明概要 本發明包括如申請專利範圍中所描述的方法和裝置。簡 言之，揭露具有一低的順向導電壓降、一低的反向漏洩電 流、一高電壓能力和累增能量能力，適合使用在積體電路 中以及用作個別裝置的半導體二極體。半導體二極體是配 置了二極體的垂直圓柱形接合面場效裝置，具有一二極體 終端當成垂直的圓柱形接合面場效裝置之閘極和源極/及極 之間的共同連接。揭露了製造垂直的圓柱形接合面場效裝 置之方法。各種裝置終端可用來完成那些二極體裝置。揭 露了各種具體實施例。 本發明的其他態樣和特徵在檢視本發明的特定具體實施 例之下列描述、結合伴隨的申請專利範園和圖式時，對熟 知該項技藝人士將會變得顯而易見。 周式概述 本發明的特徵和優點從本發明的下列詳細描述將會變的 顯而易見，其中： 圖1是其中可使用本發明之—庵歲人知, 、 笼廣馬人知使用全波橋接整流 器的交流對直流轉換器之電路圖。 圖2Α-2Β是二極體依照本發明連接的^通道和卜通道接 合面場效裝置的概要圖。 圖2C是2Α和2Β連接了二極體的接合面場效裝置的等效 電路之概要圖。 -8 - 本紙張尺度適用中國國家標準(CNS) Α4規格297公寶)-—---- 520570 A7 B7 五、發明説明（6 ) 圖3 A - 3 F是舉例説明用來製造本發明的連接了二極體的 垂直接合面場效裝置之例示程序中之步驟的斷面圖。 圖4 A - 4 I是舉例説明用來製造本發明的連接了二極體的 垂直接合面場效裝置之另一例示程序中之步驟的斷面圖。 圖5是舉例説明本發明的四個垂直接合面場效裝置（JFED) 之二極體結構的放大斷面圖。 裝 圖6A-6C是本發明的垂直JFED二極體之其他可能結構之 頂視圖。 圖7A-7B舉例説明一 N -通道垂直JFED二極體的二維空間 模型之概要等效電路。 圖7 C舉例説明一 N -通道垂直JFED二極體的三維空間模型 之概要等效電路。 圖8 A-8B舉例説明一 P -通道垂直JFED二極體的二維空間 模型之概要等效電路。
圖8 C舉例説明一 P -通道垂直JFED二極體的三維空間模型 之概要等效電路。 圖9舉例説明在一晶圓上使用複數個垂直JFED二極體的 有效二極體區域。 圖10是一有效二極體區域的電子等效物之概要圖。 在圖式中相同的參考數字和指示表示提供相似功能性的 相似元件。 發明詳述 首先參照圖1，可看到使用其中可能使用本發明的全波橋 接整流器之一廣爲人知的交流對直流轉換器的電路圖。在 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 520570 A7 B7 五、發明説明（7 ) 如此的電路中，一變壓器110用來提供在初極和次極電路之 間的直流隔絕’且時常提供^一父流電壓遞昇或遞降到由二 極體Dl、D2、D3、和D4構成的全波橋接器。當次極導線 112相對於次極導線114足夠正壓時，二極體D2將會導通阻 抗116以充電或進一步充電電容器118和提供電流到負載119 ，該電流經過二極體D 3返回到變壓器的導線114。同樣地 ，在交流輸入電壓的其他半週期期間，當次極導線114上的 電壓相對於次極導線112足夠正壓時，二極體D4將導電以 經過電阻器116提供電流來充電電容器118和提供電流到負 載119，同時電容器和負載電流經過二極體D 1回到次極導 線112。因此可發現每一次電流從二極體D 1到D 4的全波橋 接器運送到橋接器的輸出，二個二極體壓降連續地加到那 個輸出。此外，由於任何一對二極體只有當跨過變壓器110 的次極之電壓超過跨過電容器118的電壓二個二極體電壓降 時導電，很清楚的電流只在小量時間期間（即當變壓器次級 電壓是位於或靠近一正或負尖峰時）遞送到橋接器的輸出。 圖1的電路只是其中打算使用本發明的電路之類型的範例 。這些電路特徵可能在於··其中二極體將接受跨過二個二 極體連接的正（順向）和負（反向）差別電壓、且二極體的功 能是提供一直流或整流過的電流輸出之一整流功能的電路 。這與其中二極體的所需功能是當導通電流時（不論二極體 將接受負的差別電壓）、而且也是在使用中，回應二極體特 性的順向導電壓降提供一電壓基準有所區別。這些電路之 特徵也可能在於：其中二極體或一些二極體將接受跨過二 -10- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐）
裝 玎
線 520570
AT B7 五、發明説明（8 ) 極體連接的正和負差別電壓、且二極體或一些二極體的功 能是一電力整流功能，以提供足夠功率位準的一直流或整 流過電流輸出，來供電給與其連接的一或更多電路。這與 其中二極體的所需功能是提供在（不由直流或二極體整流過 的電流輸出提供電力之）一後續電路中使用或處理的一訊號 位準電流輸出有所區別。 在圖1中顯示之類型的許多電路中，除了平流電容器118 之外，一線性電壓調整器可能使用在輸出中。此外，電阻 器116(扮演一限流電阻器），可能排除爲一分開的電路元件 以幫助變壓器的次極電阻，當變壓器在大體上有興趣的所 有應用中，將是足夠大小的一實際個別元件以消除其中的 功率損失。然而，對本發明特別重要的是，二極體D 1到 D 4它們本身，因爲這些二極體中的功率損失通常不供給所 需要的電路功能，而是只產生不必要的功率消耗和熱，需 要使用較大的二極體（不論是以個別形式或積體電路形式） ，且實際上增加提供這個額外功率輸出（舉例來説，負載所 需要的電力加上二極體所消耗的電力）所需要的變壓器之大 小。 本發明指向二極體的實現、及/或具有低二極體順向導電 壓降、低反向電流漏洩、和高電壓能力的二極體功能，以 供主要地使用在其中使用實際上接受順向和反向偏壓的二 極體之電路和其他電路中。這在本發明中藉由使用連接了 二極體的場效裝置達成，分別概要地顯示在圖2 A和2 B中 爲N -通道和P -通道連接了二極體的場效裝置。依照本發明 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 玎
線 520570 A7 B7 五、發明説明（9 ) 的較佳具體實施例，這樣的裝置透過使用共閘極和；;及極連 接（通常基體上的一共導電層）製造，且透過提高產生的裝 置之電子特性的一或更多種特別的製造技術更好。圖2 C舉 例説明圖2 A和2 B有各別陽極’’ A ”和陰極” C ”終端之連接了 二極體的場效裝置之等效二極體。 本發明透過形成一垂直和圓柱形的接合面場效電晶體 (JFET)【具有一連接了二極體的配置】實現一半導體二極 體。一垂直和圓柱形的接合面場效電晶體（JFET)【具有一 連接了二極體的配置】稱爲配置了二極體的垂直接合面場 效裝置（JFED)。配置了二極體的垂直JFED提供一較高的通 道密度，且可使用一較簡單的製造程序形成。較高的通道 密度允許一半導體二極體在有相似效率的習知技術半導體 二極體的大約三分之一的矽之區域中形成。較高的通道密 度提供相當的成本和效率優點。 在製造配置了二極體的垂直JFED方面，以引用方式合併 在此處的2000年10月12日由Richard A. Metzler提出、標題 爲” METHOD AND APPARATUS FOR PATTERNING FINE DIMENSIONS”的美國專利申請案第09/689,074號中描述的 遮罩和製造技術，也可用來減少遮罩的成本和在本發明中 比其他可能使用的提供更細的線。 用以製造本發明的具體實施例之一程序與圖3 A-3F和圖 4 A - 4 I之斷面圖相關地在此處提出。該程序形成配置了二 極體的垂直接合面場效裝置（JFED)。配置了二極體的垂直 接合面場效裝置基本上可想成是一圓柱形和垂直接合面場 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝
k 520570 A7 B7 五、發明説明（1Q ) 效電晶體，二極體與共閘極和汲極連接連接在一起。本發 明的配置了二極體的垂直接合面場效裝置也可稱爲一垂直 JFED二極體。然而，本發明不是一傳統的接合面場效電晶 體（JFET)，因爲它不同地操作且由一不同的程序形成。 現在參照圖3 A - 3 F，舉例説明了用以製造本發明的連接 了二極體的垂直接合面場效裝置之一可仿效程序的步驟之 斷面圖。連接了二極體、或配置了二極體的垂直JFED使用 圓柱形基座形成。圖3 A - 3 F只顯示晶圓的一部分。已經知 道相似的處理越過較大部分或一整個半導體晶圓執行，形 成比所舉例説明更多配置了二極體的垂直JFEDs。 圖3 A展示晶圓的一開端基體300。基體300可能是矽、錠-砷化物（GaAs)、鍺、矽-碳化物（SiC)、或其他已知半導體 基體。在一具體實施例中，基體300是其中有一矽晶膜層的 矽基體。提供矽晶膜層以便形成二極體裝置的一增加的反 向偏壓崩潰電壓。在一具體實施例中，矽晶膜層有大約1: 1 歐姆-公分的電阻係數和大約3um的厚度，以便達到大約四 十五伏特的一反向偏壓崩潰電壓。可購買具有矽晶膜層的 晶膜晶圓當成開端材料，或使用廣爲人知的標準晶膜生成 技術形成爲二極體處理的一部份。 在一N-型矽基體的情況，基體300的較低或背側表面形成 陰極，而基體300頂端表面的一部分形成陽極。在一P-型矽 基體的情況，二極體終端反轉且基體300的較低或背側表面 形成陽極，而基體300頂端表面的一部分形成陽極。 一薄氧化物302生成在基體300的表面上，以便隨機化接 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 玎
線 520570 A7
著的薄板植入。薄氧化物3〇2通常是一百五十埃（i5〇A)厚。 接著的兩個薄板植入都不需要由一遮罩遮蔽，但相反地是 在整個晶圓上植入離子。 第一薄板植入是要對垂直JFED二極體的陽極區域提供一 良好的歐姆接點。第一薄板植入是以2 5千電子伏特的能量 在每一平方公分（cm2)大約3 X 10ι5個原子的砷植入。第二 薄板植入是以8 5千電子伏特的能量在每一平方公分（cm2) 大約2·0 X 1013個原子的磷植入。第二薄板植入設定類似 JFET的垂直JFED二極體之”臨限”或夾止電壓。 現在參照圖3 B，舉例説明一第一遮蔽步驟的完成。在第 一遮蔽步驟和银刻之前，一複矽層橫跨晶圓施加在薄氧化 物302的頂端上。然後使用一遮罩將複矽層製模，且蚀刻掉 那些區域以在薄氧化物3〇2的頂端上形成圓柱形結構的基座 304。圓柱形結構的基座3〇4在一具體實施例中大約是〇 1微 米（um)高。基座3〇4的形狀可以是任何圓柱形的形狀，包括 但不限於圓形、六角形、正方形、矩形、以及例如s形等其 他販售的形狀。爲使此處的説明容易，圓柱形的形狀將可 據以推斷爲形成矩形圓柱形基座的矩形、或複矽層製成的 長條。圖3 β舉例説明穿過矽晶圓形成的複數個矩形圓柱形 的基座304中的四個之斷面。矩形圓柱形結構的基座304的 大小在一具體實施例中大約是〇.15微米寬，大約0.1微米高 ，有大約0 · 4微米的間距。一般了解這些大小可以藉助植入 層次的任何調整改變，以便提供配置了二極體的垂直JFED 之相似裝置物理。矽晶圓的區域3 1〇放大到圖3 C中，以便 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 520570 A7 B7 五、發明説明（12 ) 進一步詳述圍繞著每一複數個基座304的處理。 現在參照圖3 C，舉例説明圖3 B的區域3 10之放大圖。矩 形圓柱形結構的基座304形成在基體300上薄氧化物302的表 面上。圖3D- 3 F舉例説明與圖3C的矩形圓柱形結構的基座 304有關之配置了二極體的垂直JFED之進一步處理。一般 了解相似的處理發生在每一複數個圓柱形結構的基座304附 近。 現在參照圖3D，在基座304周圍的薄氧化物302、和基座 304與基體300的一部分已經蝕刻掉，形成矽溝槽308和基體 基座309。矽溝槽308環繞著圓柱形結構基座304、基體基座 309、和氧化物圓盤302’的周圍。氧化物圓盤302’是薄氧化 物302的氧化物材料之圓柱形圓盤形的一部分，其夾在圓柱 形結構的基座304和基體基座309之間。基體基座309類似結 構基座304圓柱形地成形，但與複矽材料相反的以基體材料 300形成。ΒΓ柱形的基體基座309有一圓柱形頂端和因它們 的圓柱形形狀而定之一圓柱形側面或一些側面。此蚀刻步 驟是形成溝槽金屬氧化物半導體（MOS)電晶體和電容器的 矽處理中普遍使用的反應離子蝕刻法（RIE)。蝕刻入基體 300之内的深度（不是決定性的）在一具體實施例中大約是 0. 1微米。蝕刻進入基體300之内的深度形成矽溝槽308的深 度，最好對應於先前所描述磷的薄板植入步驟之所選擇能 量的深度。蚀刻的深度提供配置了二極體的垂直JFED之適 當臨限値或夾止控制。 現在參照圖3 E舉例説明程序中的下一步驟，在基體基座 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
裝 訂
520570 A7 ______B7 五、發明説明（13 ) 309的基極執行一硼植入31〇,其滲入矽基體3〇〇。由於散播 和催化作用的快速熱處理（RTP)，硼植入在基體基座3〇9之 下側向地擴散，而在圍繞基座304和309的一中心線形成一 稱爲閘極3 12的一擴散環。閘極3 12的擴散環有一中空圓柱 形的形狀’其圍住基體3〇〇的一垂直通道部分gig。基體3〇〇 的垂直通道邵分在基座309的中心線周圍圓柱形地成形，且 也可稱爲一圓柱形基體通道。這個硼植入31〇(i)提供適當 的表面濃度以保證一歐姆接點金屬化；（ii)提供一 p•類型 表面濃度以支援一崩潰電壓消耗區域；和“丨丨)側向地擴散來 提供一 JFET等效閘極，以在每一配置了二極體的垂直JFED I運作期間夾止在陽極（在圖3中形成的基座之頂端矽表面） 、和陰極（矽晶圓背側）之間的垂直通道中的電流流通。 現在參照圖3 F，舉例説明在形成配置了二極體的垂直 JFED 320的程序中之最後步驟，其中除去了基座3〇4的剩餘 邵分和薄氧化物302的圓盤形部分並加入一金屬化層314。 一氧化物蝕刻用來除去形成氧化物圓盤3〇2，的氧化物和切 除基座304，以便在金屬化之前浮起或拉掉任何它們剩餘的 複矽材料。然後一傳導層314(最好是一金屬），沉澱穿過晶 圓與基體300的露出之頂端表面接觸。導體3 14與p-類型閘 極3 12的擴散環、和一圓柱形頂端表面316、和基體基座 的圓柱形側表面或表面接觸。圓柱形頂端表面316和基體基 座3 09的圓柱形側表面，要不是閘極的p _類型擴散環，作用 類似於一 JFET的汲極或源極區域。基體3〇〇的底部表面作用 分別類似於一 JFET的源極或汲極區域。注意源極和汲極的 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) 520570 A7 B7 五、發明説明（14 ) , 裝
定義根據跨過二極體終端的電壓偏轉而交換。導體314接 觸閘極312的擴散環、和頂端表面316、和基體基座309的側 表面，提供其間的一連接以提供配置了二極體的垂直JFED 之二極體配置。在基體300爲一 N-型矽而閘極312爲P-類型 擴散的情況，頂端表面3 16接點形成二極體的陽極。或者如 果基體300是P型矽而閘極312爲N-型擴散，頂端表面接點 3 16形成陰極。在配置了二極體的垂直JFED中，有來自基 體基座309的側表面之小電流流量，所以這個接觸區域大半 不作用。當順向偏壓時，電流流量的大部分通過基體基座 309的頂端表面3 16。從頂端表面3 16，電流在一底部部分流 過每一配置了二極體的垂直JFED 320之中心垂直圓柱形通 道318，且朝向基體300的底部表面319。一金屬層可選擇性 地施加於基體300的底部表面3 19，或者底部表面3 19可不同 地與一傳導性表面接觸，以形成電流可流過的二極體之連 接。配置了立極體的垂直JFEDs 320也可在一積體電路基體 當中矽（與基體3 00等效）的凹盆中形成，且可對凹盆製作一 頂側表面接點，以便在凹盆的底部部分中的電流從通道的 底部導到頂側表面接點。以這種方式形成垂直JFEDs允許整 合其他的電路到一積體電路裝置之内。 現在參照圖4 A - 4 I，舉例説明對用以製造本發明的連接 了二極體的垂直接合面場效裝置之另一可仿效程序的步驟 之斷面圖。在圖4A-4I中所説明形成配置了二極體的垂直 JFED 3 20之步驟類似於圖3 A-3F中所説明的步驟，但包括 了來自2000年1 0月1 2日由Richard A. Metzler所提出題爲 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 520570 A7 B7 五、發明説明（15 ) ” METHOD AND APPARATUS FOR PATTERNING FINE DIMENSIONS"的美國專利申請案第09/689,074號中所描述 的遮蔽和製造技術之步驟。現在特別地參照圖4 C，初始的 結構基座404形成在薄氧化物302的頂端上。初始的結構基 座404由一用來形成第二基座的複矽以外的材料形成。 現在參照圖4D，基座304’（第二基座）如美國專利申請案 第09/689,074號中所描述形成在初始結構基座404周圍。 現在參照圖4 E，舉例説明了蝕刻掉初始的結構基座404和 其下的部分薄氧化物302。區域410如所説明放大到圖4F之 内。 現在參照圖4 G，程序中的下一步驟是蚀刻掉基體300露 出的部分，以圍繞基座304’形成矽溝槽308’和基體基座3 09, 。由圖4H- 41所舉例説明的程序步驟除了圍繞基座3 0 4 ’的 矽溝槽308’和基體基座309’的形狀相同於先前參照圖3E-3F 所描述那些，以便形成配置了二極體的垂直JFED 320。 現在參照圖5，舉例説明一系列四個配置了二極體的垂直 JFEDs 320A-D的斷面。金屬314可將複數個配置了二極體的 垂直JFEDs連接在一起，以提供所需要的載流量。 現在參照圖6 A - 6 C，舉例説明配置了二極體的垂直JFEDs 之可仿效陣列的頂視圖。在圖6 A中，配置了二極體的垂直 JFEDs 3 20使用圓的圓柱形基座形成。在圖6B中，配置了 二極體的垂直JFEDs 3 20使用正方形圓柱形基座的矩形形成 。在圖6C中，配置了二極體的垂直JFEDs 320使用六角形 的圓柱形基座形成。可對基座3 04和3 04’使用其他圓柱形形 -18- ------ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 520570 A7 B7 五、發明説明（16 ) 狀，以便形成配置了二極體的垂直JFEDs 320之不同形狀。 , 裝 在圖3 A-3 F和4 A-4I中的程序步驟描述爲閘極312的擴散 環是P +類型擴散而基體300是一 N類型基體。在此情況，圖 7 A舉例説明配置了二極體的垂直JFED 320之二維斷面的等 效電路。斷面由電晶體701和702表示，每一個代表一垂直 的電晶體，且是有第一終端T 1爲陽極、第二終端T 2爲陰極 的η通道JFET電晶體。圖7 B舉例説明圖7 A的二維電路之二 極體等效物，其中二個二極體70Γ和702’平行連接在一起。 圖7C舉例説明三維配置了二極體的垂直JFED 320之電子等 效物，一單一二極體720。
雖然圖3A-3F和4A-4I中的程序步驟描述爲閘極312的擴 散環是P +類型擴散而基體300是一N類型基體，它們可藉由 使用不同的初始材料和不同植入物或摻雜材料改變。在此 情況那些擴散類型在先前所描述的程序步驟中從η反轉到p 和從ρ反轉到η。圖8 Α舉例説明在圖3 F中所説明有反轉類 型的矽擴散和材料之配置了二極體的垂直JFED 320之二維 斷面的等效電路。在此情況，閘極3 12的擴散環是N +類型 擴散而基體300是一 P類型基體。在圖8A中，電晶體801和 802,每一個表示一垂直的電晶體，是ρ通道JFET電晶體而 第一終端T 1是陰極且第二終端T 2是陽極。圖8B舉例説明 圖8A的二維電路之二極體等效物，其中二個二極體80 Γ和 802’平行連接在一起。圖8 C舉例説明有改變的材料類型之 三維配置了二極體的垂直JFED之電子等效物，一單一二極 體 820。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 520570 A7 B7 五、發明説明（17 ) 現在參照圖9，複數個二極體作用區域9 0由晶圓上二極 體作用區域9 0之間的線條通道9 1分開。在每一二極體作用 區域90中是複數個配置了二極體的垂直JFEDs 320。線條通 道9 1中二極體作用區域的邊緣終結可透過一些半導體裝置 終結提供，包括1997年一月23日由Richard A. Metzler和 Vladimir Rodov 所提出標題爲 ” Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage”的美國專利第5,825,079號漸小的終結、或1999年9 月14日由Richard Metzler所提出標題爲"Method and Apparatus for Termination of Semiconductor Devices” 的美國 專利申請案第09/395,722號中描述的台地終結。此外，可使 用廣爲人知的單一或多重標準環終結；或者，電壓允許， 可使用與裝置有效擴散整合的一簡單防護環。 現在參照圖1 〇，具有平行連接在一起的多重二極體720( 每一個代表酰置了二極體的垂直JFED 320)的二極體作用區 域9 0之概要等效物。加上平行連接在一起的配置了二極體 的垂直JFED裝置320的每一個之電流能力造成一大的電流 運送能力。一般了解在一晶圓上有數百個二極體作用區域 9 0，在圖9中只顯示四個。每一個別的二極體作用區域9 〇 可包含數以千計的個別配置了二極體的垂直JFEDs 320。 與二極體的電流能力有關，順向電流是平行連接在一起 的配置了二極體的垂直JFEDs 320之數目的函數。 與臨限電壓有關，藉由適當地選擇摻雜物、它們的濃度 、和其他材料、與配置了二極體的垂直jFED的製造大小， •20- 本紙張尺度適用中國國家檩準(CNS) A4規格(210 X 297公釐） 520570 A7 _____B7 五、發明説明（18 ) 那些通道區域可製成跨過陽極和陰極實質上只在零順向偏 壓導電。因此，在例如電源等眞實的整流應用中，本發明 造成整流裝置中減少的電力消耗和升溫，和所產生電路的 較大整體效率。 與配置了二極體的垂直jFED 32〇的反向偏壓崩溃電壓有 關，在閘極312和基體300之間出現一反向偏壓，造成夾止 了通道318而在基體300中形成一空虛區。由於閘極312長形 的擴散和基座非常小的大小，反向偏壓的電場線實質上是 繞著配置了二極體的垂直JFED平面的。這個平面的場效增 加反向崩潰電壓能力。爲了進一步增加反向的偏壓崩潰^ 壓，在PN接面讓電場線保持直的和平行帶有一點擁擠、且 在靠近電場終結點（例如在靠近線條91的裝置終結）有最小 量的曲率是令人期待的。 在前面的説明中之某些實例，陳述了某些其他可能的材 料和方法。然而要注意的是，特定其它可能材料和程序的 識別不t味在製造程序中的那些程序或其他步驟、或所產 生的二極體裝置中的其他材料和程序從本發明的使用中排 除。相反的，在此處所陳述以外的其他步驟和材料對孰知 孩項技藝人士將是顯而易見的。因此雖然本發明已朱昭某 些較佳具體實施例揭露和描述，熟知該項技藝人士將了解 ’本發明的：極體和其製造方法可能不同而不脱離本發明 的精神和範疇。 -21 - 本紙張尺度適用巾g @家標準(CNS) A4規格(210X297公爱)" --—------

Claims (1)

  1. 520570 第090127405號專利申請案 ^ 中文申請專利範圍修正本（91年I2月）思 丨,1年1川 六、申請專利範圍 1. 一種二極體，包含： 在一二極體配置中的一圓柱形垂直接合面場效裝置 (JFED)，包括， 一第一導電型的基體，其具有一底部表面和一頂端 表面，包括一圓柱形基座，其有一圓柱形侧面和一圓 柱形頂端表面， 一第二導電型的環形擴散區域，在圓柱形基座的底 部圍繞圓柱形基座的中心線，和 在圓柱形基座的頂端表面上之一第一傳導層，將環 形的擴散區域和圓柱形頂端表面_合在一起。 2. 如申請專利範圍第1項之二極體，其中， 基體是一 η-型矽，且底部表面形成二極體的一陰極 ，和 環形擴散區域是一 ρ -型擴散，且第一傳導層是二極 體的一陽極。 3 .如申請專利範圍第1項之二極體，其中， 基體是一 Ρ-型矽，且底部表面形成二極體的一陽極 ，和 環形的擴散區域是一η-型擴散，且第一傳導層是二 極體的一陰極。 4 .如申請專利範圍第1項之二極體，其中， 環形的擴散區域圍繞基體中的一通道形成一閘極。 5.如申請專利範圍第4項之二極體，其中， 閘極是圍繞著通道的一圓柱形閘極。 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） .如申請專利範園第5項之二極體，其中， 圓柱形的頂端表面是圓柱形的垂直接合面場效裝置 的一源極/汲極，和 圓柱形的閘極耦接到源極/汲極以提供二極體配置。 7 ·如申請專利範圍第1項之二極體，其中， 第一傳導層是金屬。 8 ·如申請專利範圍第1項之二極體，其中， 第一傳導層形成二極體的一第一終端和 圓柱形的垂直接合面場效裝置（JFED)進一步包括， 一第二傳導層，耦接到基體的底部表面，第二傳導 層要形成二極體的一第二終端。^ 9· 一種二2體裝置，提供在一陽極終端和一陰極終端之 間的一單向電閥，該二極體裝置包含： 、一或更多個二極體作用區域，具有陽極終端平行耦 接在一起的陽極和陰極終端平行耦接在—起的陰極， 每一個二極體作用區域包括， 複數個連接了二極體的垂直圓柱形接合面場效裝置 ，每一個包括 一基體，具有一頂端表面和一底部表面，有一圓柱 形基座從頂端表面延伸， 基體中在圓柱形基座的底部之一擴散環，在基體的 頂端表面和底部表面之間形成一圓柱形的基體通 和， 一傳導層，將圓柱形基座和擴散環耦接在一起；和 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公嫠) 520570 A8 B8 C8 D8 六、申請專利範圍 圍繞著每一或更多個二極體作用區域之一裝置終結 ，以結束每一二極體作用區域。 ' 1 0 .如申請專利範圍第9項之二極體裝置，其中， 基體是一 η-型矽，且底部表面形成二極體裝置的一 陰極，和 擴散環是一 Ρ -型擴散，且傳導層是二極體的一陽極 〇 1 1 .如申請專利範圍第9項之二極體裝置，其中， 基體是一 Ρ-型矽，且底部表面形成二極體裝置的一 陽極，和 擴散環是一 η -型擴散，且傳導層是二極體的一陰極 〇 12. —種製造一二極體裝置之方法，該二極體裝置具有一 第一終端和一第二終端，該方法包含： 提供一基體，並從基體的一頂端表面當中形成複數 個圓柱形基體基座； 圍繞一條中線且在圓柱形基體基座的底部形成擴散 環；和 在基體的頂端表面上形成一金屬層，以將圓柱形基 體基座和擴散環連接在一起。 13. 如申請專利範圍第12項之製造二極體裝置之方法，其中 從基體的頂端表面當中形成複數個圓柱形基體基座包 -3- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 括 圍繞複數個圓柱形結構基座蝕刻複數個溝槽到基體中 〇 4·如申請專利範圍第丨3項之製造二極體裝置之方法，其中 複數個圓柱形結構基座是透過沉澱一層複碎，並從 其中蝕刻掉一些部分、留下複數個圓柱形結構基座不 動形成在基體的頂端表面上一薄氧化物上。 1 5 ·如申請專利範圍第丨2項之製造二極體裝置之方法，其中 j 擴政環包圍在圓柱形基體基座的中線中之圓柱形基 體通道。 16·如申請專利範圍第12項之製造二極體裝置之方法，其中 ， 擴政環透過在圓柱形基體基座的底部植入摻雜物到 基體的頂端表面之内形成。 17·如申請專利範圍第16項之製造二極體裝置之方法，其中 擴散環由於散播和催化作用的快速熱處理侧向地擴散 〇 18·如申請專利範圍第12項之製造二極體裝置之方法，其中 擴散環透過在圓柱形基體基座的底部擴散摻雜物到 基體的頂端表面之内形成。 -4 - 19.如申請專利箣 圍第12項之製造二極體裝置之方法，其中 、複數個配置了二極體的垂直圓柱形接合面場效裝置 <基體的頂端表面是源極/汲極，擴散環是間極， 體的底部表面是汲極/源極。 20·如申請專利範圍第12項之製造二極體裝置之方法，其中 基體是η-型矽，而那些摻雜物是形成卜類型擴散環 的Ρ-類型摻雜物。 、承 21·如申請專利範圍第2〇項之製造二極體裝置之方法，其中 矽基體的底部表面是一陰極，而金屬層是二極體裝 置的一陽極。 22·如申請專利範圍第12項之製造二極體裝置之方法，其中 J 基體是卜型矽，而那些摻雜物是形成心型擴散環 η-型摻雜物。 23·如申請專利範圍第22項之製造二極體裝置之方法，其中 基體的底部表面是一陽極，而金屬層是二極體裝 的一陰極。 24. —種製造在一積體電路中具有一第一終端和一第二蚁 端的二極體裝置之方法，該方法包含： " 形成一凹盆到積體電路的基體之中； -5- 520570 A8
    在凹盆的頂端表面當中形成複數個圓柱形基座； 圍繞一條中線且在圓柱形基座的底部形成擴散環； 和 形成一第一金屬連接，以將圓柱形基座和擴散環連 接在一起當成第一終端。 25·如申請專利範圍第24項之製造二極體裝置之方法，進 一步包含： 形成一第二金屬連接，以在頂端表面上連接到凹盆 的底部部分當成第二終端。 26·如申請專利範圍第24項之製造二極體裝置之方法，其中 在凹盆的頂端表面當中形成複數個圓柱形基座包括 園繞複數個圓柱形結構基座蝕刻複數個溝槽到凹盆 之内。 27.如申請專利範圍第24項之製造二極體裝置之方法，其中 複數個圓柱形結構基座是透過沉澱一層複矽，並從 其中蚀刻掉一些部分、留下複數個圓柱形結構基座不 動，形成在凹盆的頂端表面上一薄氧化物上。 2 8.如申請專利範圍第24項之製造二極體裝置之方法，其中 擴散環包圍在圓柱形基座的中線中之圓柱形通道。 2 9 .如申請專利範圍第24項之製造二極體裝置之方法，其中 -6-
    擴散環透過在圓柱形基座的底部植入摻雜物到凹盆 的頂端表面之内形成。 3〇·如申請專利範圍第29項之製造二極體裝置之方法，其中 擴散％由於散播和催化作用的快速熱處理侧向地擴散 〇 1 ·如申请專利範圍第24項之製造二極體裝置之方法，其中 擴散裱透過在圓柱形基座的底部擴散摻雜物到凹盆 的頂端表面之内形成。 32· 一種積體電路基體中的二極體，包含： 一二極體配置中的一圓柱形垂直接合面場效裝置 (JFED)，包括， 第導电型的凹盆，其具有一底部表面和一頂端 表面，包括一圓柱形基座，其有一圓柱形侧面和一圓 柱形頂端表面， ，一第二導電型的環形擴散區域，在圓柱形基座的底 部圍繞圓柱形基座的中心線，和 在圓柱形基座的頂端表面上之一第一連接，將環形 的擴散區域和圓柱形頂端表面耦合在一起。 3 3.如申請專利範圍第3 2項之二極體，其中， 圓柱形的垂直接合面場效裝置（JFED)進一步包括 、在它的頂端表面中之一第二連接，以耦接到凹盆的 底部部分。 -7- >70 A8 B8 C8 〜___ D8 — K、申請專利範圍 3 4 ·如申請專利範圍第3 3項之二極體，其中， 凹盆是一 η-型石夕，且第二連接是二極體的一陰極， 和 環形的擴散區域是一 Ρ_型擴散，且第一連接是二極 體的一陽極。 5·如申请專利範圍第3 3項之二極體，其中， 凹盆是一Ρ-型矽，且第二連接是二極體的一陽極， 和 環形的擴散區域是一η -型擴散，且第一連接是二極 體的一陰極。 3 6 ·如申請專利範圍第3 2項之二極體，其中， 環形的擴散區域在凹盆中圍繞一通道形成一閘極。 3 7 ’如申請專利範圍第3 6項之二極體，其中， 閘極是圍繞著通道的一圓柱形閘極。 3 8 ·如申請專利範圍第3 7項之二極體，其中， 圓柱形頂端表面是圓柱形的垂直接合面場效裝置的 一源極/汲極，且 圓柱形的閘極耦接到源極/汲極以提供二極體配置。 39.如申請專利範圍第32項之二極體，其中， 第一連接是金屬。 -8-
TW090127405A 2000-11-13 2001-11-05 Vertical junction field effect semiconductor diodes TW520570B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/712,449 US6580150B1 (en) 2000-11-13 2000-11-13 Vertical junction field effect semiconductor diodes

Publications (1)

Publication Number Publication Date
TW520570B true TW520570B (en) 2003-02-11

Family

ID=24862160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127405A TW520570B (en) 2000-11-13 2001-11-05 Vertical junction field effect semiconductor diodes

Country Status (10)

Country Link
US (2) US6580150B1 (zh)
EP (1) EP1336203A2 (zh)
JP (1) JP2004517473A (zh)
KR (1) KR100812202B1 (zh)
CN (1) CN1312779C (zh)
AU (1) AU2002243427A1 (zh)
CA (1) CA2428673A1 (zh)
IL (2) IL155782A0 (zh)
TW (1) TW520570B (zh)
WO (1) WO2002049116A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US7018095B2 (en) * 2002-06-27 2006-03-28 Intel Corporation Circuit for sensing on-die temperature at multiple locations
US6728275B2 (en) 2002-09-19 2004-04-27 Trw Inc. Fault tolerant laser diode package
US7030680B2 (en) * 2003-02-26 2006-04-18 Integrated Discrete Devices, Llc On chip power supply
US6894326B2 (en) * 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US7357101B2 (en) * 2005-11-30 2008-04-15 Ford Global Technologies, Llc Engine system for multi-fluid operation
US7679427B2 (en) * 2007-06-14 2010-03-16 Suvolta, Inc. Semiconductor device including a bias voltage generator
US20090039456A1 (en) * 2007-08-08 2009-02-12 Alpha & Omega Semiconductor, Ltd Structures and methods for forming Schottky diodes on a P-substrate or a bottom anode Schottky diode
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US8076056B2 (en) * 2008-10-06 2011-12-13 Sandisk 3D Llc Method of making sub-resolution pillar structures using undercutting technique
US8345720B2 (en) * 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
US7923305B1 (en) 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
US9026973B2 (en) * 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for arbitrary metal spacing for self-aligned double patterning
US9419148B2 (en) 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
US20230139205A1 (en) * 2021-11-02 2023-05-04 Analog Power Conversion LLC Semiconductor device with improved temperature uniformity

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2444255A (en) 1944-11-10 1948-06-29 Gen Electric Fabrication of rectifier cells
DE1229093B (de) 1963-01-23 1966-11-24 Basf Ag Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US3295030A (en) 1963-12-18 1966-12-27 Signetics Corp Field effect transistor and method
DE1221363B (de) 1964-04-25 1966-07-21 Telefunken Patent Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
US3617824A (en) 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US3407343A (en) 1966-03-28 1968-10-22 Ibm Insulated-gate field effect transistor exhibiting a maximum source-drain conductance at a critical gate bias voltage
US3458798A (en) 1966-09-15 1969-07-29 Ibm Solid state rectifying circuit arrangements
DE1614574A1 (de) 1967-08-04 1970-10-29 Siemens Ag Halbleiterbauelement,insbesondere Halbleiterbauelement mit pn-UEbergang
US3619737A (en) 1970-05-08 1971-11-09 Ibm Planar junction-gate field-effect transistors
US3864819A (en) 1970-12-07 1975-02-11 Hughes Aircraft Co Method for fabricating semiconductor devices
US3943547A (en) 1970-12-26 1976-03-09 Hitachi, Ltd. Semiconductor device
US3749987A (en) 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
US3769109A (en) 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS
US3935586A (en) 1972-06-29 1976-01-27 U.S. Philips Corporation Semiconductor device having a Schottky junction and method of manufacturing same
US4019248A (en) 1974-06-04 1977-04-26 Texas Instruments Incorporated High voltage junction semiconductor device fabrication
FR2289051A1 (fr) 1974-10-22 1976-05-21 Ibm Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions
US3988765A (en) 1975-04-08 1976-10-26 Rca Corporation Multiple mesa semiconductor structure
US4045250A (en) 1975-08-04 1977-08-30 Rca Corporation Method of making a semiconductor device
US4099260A (en) 1976-09-20 1978-07-04 Bell Telephone Laboratories, Incorporated Bipolar read-only-memory unit having self-isolating bit-lines
US4140560A (en) 1977-06-20 1979-02-20 International Rectifier Corporation Process for manufacture of fast recovery diodes
US4104086A (en) 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4153904A (en) 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
US4139880A (en) 1977-10-03 1979-02-13 Motorola, Inc. CMOS polarity reversal circuit
US4138280A (en) 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
US4246502A (en) 1978-08-16 1981-01-20 Mitel Corporation Means for coupling incompatible signals to an integrated circuit and for deriving operating supply therefrom
US4330384A (en) 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching
US4340900A (en) 1979-06-19 1982-07-20 The United States Of America As Represented By The Secretary Of The Air Force Mesa epitaxial diode with oxide passivated junction and plated heat sink
US4318751A (en) 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor
US4372034B1 (en) 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
US4508579A (en) 1981-03-30 1985-04-02 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
US4533988A (en) 1981-04-09 1985-08-06 Telectronics Pty. Ltd. On-chip CMOS bridge circuit
DE3124692A1 (de) 1981-06-24 1983-01-13 Robert Bosch Gmbh, 7000 Stuttgart "halbleitergleichrichter"
US4423456A (en) 1981-11-13 1983-12-27 Medtronic, Inc. Battery reversal protection
US4403396A (en) 1981-12-24 1983-09-13 Gte Laboratories Incorporated Semiconductor device design and process
US5357131A (en) 1982-03-10 1994-10-18 Hitachi, Ltd. Semiconductor memory with trench capacitor
DE3219606A1 (de) 1982-05-25 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schottky-leistungsdiode
DE3219888A1 (de) 1982-05-27 1983-12-01 Deutsche Itt Industries Gmbh, 7800 Freiburg Planares halbleiterbauelement und verfahren zur herstellung
US4638551A (en) 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
GB2134705B (en) 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
USH64H (en) 1983-08-08 1986-05-06 At&T Bell Laboratories Full-wave rectifier for CMOS IC chip
DE3334167A1 (de) 1983-09-21 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Halbleiterdiode
US4534826A (en) 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
DE3435306A1 (de) 1984-09-26 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
JPS61156882A (ja) 1984-12-28 1986-07-16 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
US4777580A (en) 1985-01-30 1988-10-11 Maxim Integrated Products Integrated full-wave rectifier circuit
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4579626A (en) 1985-02-28 1986-04-01 Rca Corporation Method of making a charge-coupled device imager
US4703554A (en) * 1985-04-04 1987-11-03 Texas Instruments Incorporated Technique for fabricating a sidewall base contact with extrinsic base-on-insulator
JPS62119972A (ja) 1985-11-19 1987-06-01 Fujitsu Ltd 接合型トランジスタ
US4745395A (en) 1986-01-27 1988-05-17 General Datacomm, Inc. Precision current rectifier for rectifying input current
US4666556A (en) 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
EP0257328B1 (de) 1986-08-11 1991-10-23 Siemens Aktiengesellschaft Verfahren zur Stabilisierung von pn-Übergängen
US4875151A (en) 1986-08-11 1989-10-17 Ncr Corporation Two transistor full wave rectifier
JPH0693498B2 (ja) 1986-08-25 1994-11-16 日立超エル・エス・アイエンジニアリング株式会社 半導体集積回路装置
EP0262356B1 (de) 1986-09-30 1993-03-31 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
US5338693A (en) 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
JPH0744213B2 (ja) 1987-02-23 1995-05-15 松下電子工業株式会社 半導体装置の製造方法
US4822601A (en) 1987-03-13 1989-04-18 R.I.T.A. Corporation Cosmetic base composition with therapeutic properties
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4857985A (en) 1987-08-31 1989-08-15 National Semiconductor Corporation MOS IC reverse battery protection
EP0311816A1 (de) 1987-10-15 1989-04-19 BBC Brown Boveri AG Halbleiterbauelement und Verfahren zu dessen Herstellung
US4822757A (en) 1987-11-10 1989-04-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US4903189A (en) 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
US4900692A (en) 1989-04-24 1990-02-13 Motorola, Inc. Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
US4974050A (en) 1989-05-30 1990-11-27 Motorola Inc. High voltage semiconductor device and method
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0750791B2 (ja) * 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US5038266A (en) 1990-01-02 1991-08-06 General Electric Company High efficiency, regulated DC supply
JP2730271B2 (ja) 1990-03-07 1998-03-25 住友電気工業株式会社 半導体装置
US5225376A (en) 1990-05-02 1993-07-06 Nec Electronics, Inc. Polysilicon taper process using spin-on glass
JPH0429372A (ja) 1990-05-24 1992-01-31 Mitsubishi Electric Corp 半導体光検出装置
JP2682202B2 (ja) 1990-06-08 1997-11-26 日本電気株式会社 電界効果トランジスタを用いた整流回路
US5184198A (en) 1990-08-15 1993-02-02 Solid State Devices, Inc. Special geometry Schottky diode
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
JP3074736B2 (ja) 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US5268833A (en) 1991-05-14 1993-12-07 U.S. Philips Corporation Rectifier circuit including FETs of the same conductivity type
US5254869A (en) 1991-06-28 1993-10-19 Linear Technology Corporation Aluminum alloy/silicon chromium sandwich schottky diode
FR2679068B1 (fr) 1991-07-10 1997-04-25 France Telecom Procede de fabrication d'un transistor a effet de champ vertical, et transistor obtenu par ce procede.
JP2858383B2 (ja) 1991-10-14 1999-02-17 株式会社デンソー 半導体装置の製造方法
WO1993019490A1 (en) 1992-03-23 1993-09-30 Rohm Co., Ltd. Voltage regulating diode
US5510641A (en) 1992-06-01 1996-04-23 University Of Washington Majority carrier power diode
US5258640A (en) 1992-09-02 1993-11-02 International Business Machines Corporation Gate controlled Schottky barrier diode
JP2809253B2 (ja) 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5396087A (en) 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JP3260197B2 (ja) 1993-02-16 2002-02-25 株式会社鷹山 加算回路
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5479626A (en) 1993-07-26 1995-12-26 Rockwell International Corporation Signal processor contexts with elemental and reserved group addressing
US5426325A (en) 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
US5780324A (en) 1994-03-30 1998-07-14 Denso Corporation Method of manufacturing a vertical semiconductor device
KR100349871B1 (ko) 1995-01-27 2002-12-26 가부시키가이샤 야스가와덴끼 회전위치검출기가 붙은 영구자석형 동기전동기의 기동방법 및 전동기 제어장치
US5536676A (en) 1995-04-03 1996-07-16 National Science Council Low temperature formation of silicided shallow junctions by ion implantation into thin silicon films
KR0154702B1 (ko) 1995-06-09 1998-10-15 김광호 항복전압을 향상시킨 다이오드 제조 방법
US5818084A (en) 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
US5825079A (en) 1997-01-23 1998-10-20 Luminous Intent, Inc. Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
US5898982A (en) 1997-05-30 1999-05-04 Luminous Intent, Inc. Thin film capacitors
KR100263912B1 (ko) * 1998-05-20 2000-09-01 김덕중 반도체 소자의 다이오드 및 그 제조방법
US6225176B1 (en) * 1999-02-22 2001-05-01 Advanced Micro Devices, Inc. Step drain and source junction formation
US6186408B1 (en) 1999-05-28 2001-02-13 Advanced Power Devices, Inc. High cell density power rectifier

Also Published As

Publication number Publication date
WO2002049116A2 (en) 2002-06-20
KR100812202B1 (ko) 2008-03-13
KR20030070894A (ko) 2003-09-02
IL155782A (en) 2007-12-03
CN1531756A (zh) 2004-09-22
US6580150B1 (en) 2003-06-17
AU2002243427A1 (en) 2002-06-24
EP1336203A2 (en) 2003-08-20
IL155782A0 (en) 2003-12-23
CN1312779C (zh) 2007-04-25
US20020066939A1 (en) 2002-06-06
CA2428673A1 (en) 2002-06-20
US6855614B2 (en) 2005-02-15
WO2002049116A3 (en) 2002-11-28
JP2004517473A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
TW520570B (en) Vertical junction field effect semiconductor diodes
TW558839B (en) Vertical metal oxide silicon field effect semiconductor diodes
KR100453264B1 (ko) 낮은 순방향 전도 전압강하와 낮은 역방향 전류 누설을 갖는반도체 다이오드
US20020008237A1 (en) Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
WO2002009174A1 (en) Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
JP2015521387A (ja) 適応的電荷平衡エッジ終端
JPH05145076A (ja) ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法
TWI229941B (en) High voltage metal-oxide semiconductor device
CN206697484U (zh) Igbt半导体器件以及半导体器件
US6420757B1 (en) Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US20100029048A1 (en) Field Effect Semiconductor Diodes and Processing Techniques
US6433370B1 (en) Method and apparatus for cylindrical semiconductor diodes
CN214848631U (zh) 低压带栅单向可控硅静电防护器件
TWI517414B (zh) 具有增強崩潰電壓之蕭基特二極體
TW526585B (en) Sidewalls as semiconductor etch stop and diffusion barrier
CN111244191A (zh) 一种利用键合硅片制造低正向的肖特基管及其制备方法
TW201115747A (en) Field effect semiconductor diodes and processing techniques
JP2005536041A (ja) 特に薄層電力デバイスといったような薄層電子デバイスならびにその製造プロセス
JPH06342913A (ja) 半導体装置
WO2011049552A1 (en) Field-effect semiconductor diode and methods of making the same
TW200531179A (en) Junction barrier schottky with low forward drop and improved reverse block voltage
JPS6089971A (ja) 縦型ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees