CN1312779C - 垂直结型场效应半导体二极管及其制造方法 - Google Patents

垂直结型场效应半导体二极管及其制造方法 Download PDF

Info

Publication number
CN1312779C
CN1312779C CNB01821925XA CN01821925A CN1312779C CN 1312779 C CN1312779 C CN 1312779C CN B01821925X A CNB01821925X A CN B01821925XA CN 01821925 A CN01821925 A CN 01821925A CN 1312779 C CN1312779 C CN 1312779C
Authority
CN
China
Prior art keywords
diode
substrate
cylinder
cylinder body
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01821925XA
Other languages
English (en)
Other versions
CN1531756A (zh
Inventor
R·A·梅茨勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEMICOA
Original Assignee
Integrated Discrete Devices LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Discrete Devices LLC filed Critical Integrated Discrete Devices LLC
Publication of CN1531756A publication Critical patent/CN1531756A/zh
Application granted granted Critical
Publication of CN1312779C publication Critical patent/CN1312779C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

半导体二极管(320)是二极管连接的垂直柱面体场效应器件，它有作为在垂直柱面体场效应器件的栅(312)和源/漏(309)之间共用连接的一个二极管引接端。对此二极管连接的垂直柱面体场效应器件的形成方法予以公开。

Description

垂直结型场效应半导体二极管及其制造方法
                  交叉参照的相关申请
本项申请涉及由Richard A.Metzler于2000年10月12日提出的名为“精细尺寸图形加工的方法与装置”的美国专利申请No.09/689,074以及由Richard A.Metzler于2000年2月10日提出的名为“柱面体半导体二极管的方法和装置”的美国专利申请No.09/502,026。
                       发明背景
发明领域
本发明一般涉及半导体器件及其制造。本发明尤其涉及半导体二极管以及它们的制造方法。
背景资料
现有技术中各色各样的半导体器件已属人所共知。由于本发明涉及半导体二极管以及它们是如何制造的，本节的焦点将是半导体二极管。
半导体二极管广泛地在电子学电路中用于各种各样的目的。这种半导体二极管的基本用途在于相应于正向偏压时在正向提供导通电流，而相应于反向偏压时则在反向截断导通电流。这种整流功能已被广泛应用于诸如各种各样的电源电路以及其它的许多电子学电路当中。
在一般的半导体二极管中，在正向偏压到达该具体类型半导体器件的一特征值以前它在正向的传导仅限于漏电流值。举例来说，硅pn结二极管达到正向偏压至少在约0.7伏之前不会明显导电。由于有肖特基势垒的特性，许多硅肖特基二极管能在诸如0.4伏这种较低的电压下开始导电。锗pn结二极管在室温下有约0.3伏的正向导通压降。但上述器件目前只有较少的使用，这不仅由于它们与硅集成电路制造的不相容，还在于即使是分立器件也有对温度的过敏以及它们其它不符需求的特性。
在有些应用当中，不是利用二极管它们的整流特性，而是往往被正向偏置用以造成它们的特征性正向导通压降。例如，在集成电路中，经常将二极管或与晶体管相连的二极管用来产生一正向导通的压降，使其与电路中另一晶体管的基极-发射极电压基本相等。当在本发明的某些实施方案中可能发现在这种一般类别电路中的应用时，这样的应用并非其主要任务。
在利用半导体二极管真正的整流特性的电路中，二极管的正向导通压降通常属于一种基本缺陷。具体举例来说，在一DC-DC的降压变换器中，一般使用一变压器在其中由一合适的控制器控制一半导体开关使变压器初级与一DC电源周期性地连接和断开。次级电压与一变换器输出相连不是经过一个二极管利用其整流特性就是经过另一半导体开关来实现的。控制器按照保持所需输出电压的要求改变初级与电源的连接周期或连接频率。若是用一半导体开关连接次级与输出，则此第二开关的运行也由控制器进行控制。
用一半导体开关使次级与输出耦连，虽然在变换器的整个工作温度范围内要保持初级至次级的能量转换效率受到仔细控制的要求有不足之处，但它具有很低的正向通导压降的优点。将半导体二极管用于此用途具有省略对次级控制开关需要的好处，但却在次级电路上带来了半导体二极管正向导通压降的缺点。它至少有两项很显著的缺点。第一，半导体二极管器件的正向导通压降能显著降低变换器的效率。例如，在计算机系统中普遍使用的较新集成电路已设计成用如3.3伏、3伏和2.7伏这样较低的电源电压运行。在3伏电源的情况下，加进0.7伏的串连压降意味着转换器实际上运行在3.7伏的负载，由此将转换器的效率限制到即使在考虑到其它电路的损耗之前也达81％。
其次，上述的效率损失代表在二极管中的功率损失，造成它的发热。这就限制集成电路转换器的功率转换能力，并在许多应用中要求使用有足够尺寸的分立二极管，使整个电路的尺寸和成本增加。
另一普遍使用的AC-DC转换电路是通常与一变压器的次级线圈耦连的全波桥式整流器，此变压器的初级由AC电源驱动。这里有两个二极管的电压降加在峰值DC输出上，造成使用常规二极管电路的特别低效，并增加电路的发热，要求根据所要提供的DC功率通过大的分立器件、散热结构等等进行散热。
因此，需要有一种具有低正向导通压降的半导体二极管，在电路中用作整流元件，它有时承受正向有时承受反向的偏压，这该是高度有利的事。当这样的一种二极管可能以分立的形式找到许多应用时，就会进一步指望这样一种二极管适合于集成电路制造技术，使它能够作为很大集成电路的部分在集成电路中实现。此外，与此同时的反向漏电流总是不符合需要而且通常必须由附加的正向导通电流组成，由此降低了电路效率，反向漏电流能对一些电路产生另外的并更具重要的有害影响。从而也希望这样一种半导体二极管还有低的反偏漏电流。
在许多应用中要求将二极管跨接在诸如一变压器之类的线圈上。在这些情况下就有可能将一反向电压加在二极管上迫使其进入反向击穿，具体地说就是进入结的雪崩态。这在DC-DC转换器中是具体的实际情况，它用一快速改变的波形驱动与二极管桥跨接的变压器线圈。在这些应用中对“雪崩能量”容量的规格要求通常是列在数据表中的一项参数。二极管的雪崩能量容量对于这种电路的设计者来说是一项重要的因素。当将一种半导体二极管设计进一电路中时，雪崩能量容量就决定了设计者究竟具有多大的设计余量。更大数量的雪崩能量容量使电路设计者具有更多设计的灵活性。
雪崩能量容量是对二极管吸收来自线圈能量的一种能力度量，其中不损伤二极管的能量E＝(1/2)*I2*L。这类要求通常为数个毫焦耳的数量级。在二极管非破坏性地耗散这种能量的能力中有一关键因数就是耗散此能量的结面积的大小，亦即雪崩时实际导通的结面积大小。半导体二极管的高雪崩能量容量改进了它的应用。
与此同时，还希望通过缩小尺寸以及通过改进制造方法降低半导体二极管的成本。
                       发明概要
简要地说，公开了具有低的正向导通压降、低的反向漏电流、高的电压容量和雪崩能量容量、适合于在集成电路中以及作为分立器件使用的半导体二极管。该半导体二极管是二极管构形的垂直柱面结型场效应器件，它在垂直柱面结型场效应器件的栅与源/漏之间有一个作为公共连接的二极管引接端。公开了制造此垂直柱面结型场效应器件的方法。可以采用各式各样的器件连接端作成二极管器件。公开了各种的实施方案。
本发明提供二极管，它包括：按照二极管构形的一柱面体垂直结型场效应器件，该器件包含一第一导电类型的基片，它有一底面和包含柱面体基座的一顶面，该柱面体基座具有一柱面体侧边和一柱面体顶面，一第二导电类型的环状扩散区，它在柱面体基座的基底处围绕柱面体基座的中心线，以及一在柱面体基座顶面上的第一导电层，它将环状扩散区和柱面体顶面耦连在一起。
根据本发明，提供一种二极管器件，此二极管器件包括：一个或多个二极管有源区，它有并联耦接在一起用作阳极端的阳极以及并联耦接在一起用作阴极端的阴极，每一个二极管有源区包含，多个二极管连接的垂直柱面体结型场效应器件，它们各自包含：一基片，它有一顶面和一底面以及由顶面扩展的柱面体基座，一在柱面体基座基底处的基片内的扩散环，它在基片顶面和底面之间形成一柱面体基片沟道，以及，将柱面体基座与扩散环耦接在一起的一导电层；以及，一器件终端，它围绕着一个或多个二极管有源区中的每一个以端接每一个二极管有源区。
根据本发明，提供一种生产有一第一引接端和一第二引接端的二极管器件的方法，该方法包括：提供一基片并从基片的项面中形成多个柱面体基片基座；围绕柱面体基片基座的一中心线并在其基底处形成扩散环；以及在基片的顶面上形成一金属层使柱面体基片基座与扩散环连接在一起。
根据本发明，提供一种生产在集成电路中有一第一引接端和一第二引接端的二极管器件的方法，该方法包括：在集成电路的基片内形成一盆；从盆的顶面中形成多个柱面体基座；围绕柱面体基座的一中心线并在其基底处形成扩散环；以及形成第一金属连接将柱面体基座和扩散环连接在一起作为第一引接端。
根据本发明，提供一种在一集成电路基片中的二极管，它包括：一按二极管构形的柱面体垂直结型场效应器件，该器件包含有，一有一底部和一顶面的第一导电类型的盆，所述顶面包含一具有一柱面体侧边和一柱面体顶面的柱面体基座，一第二导电类型的环状扩散区，它在柱面体基座的基底处围绕柱面体基座的中心线，以及一在柱面体基座顶面上的第一连接，它将环状扩散区和柱面体顶面耦连在一起。
对于本领域技术人员来说结合附图根据对如下具体实施方案描述的审阅将会弄清楚本发明的其它方面和特征。
                      附图简介
从本发明如下的具体描述中将会弄明白本发明的特征和优点，其中：
图1是一使用全波桥式整流器的已知AC-DC变换器的电路图，在此整流器中可以利用本发明。
图2A-2B是按本发明二极管连接的n沟道和p沟道结型场效应器件示意图。
图2C是图2A和2B二极管连接的结型场效应器件的等效电路图。
图3A-3F是绘示制造本发明二极管连接的垂直结型场效应器件一项示范工艺步骤的剖视图。
图4A-4I是绘示制造本发明二极管连接的垂直结型场效应器件另一项示范工艺步骤的剖视图。
图5是绘示本发明四个垂直结型场效应器件(JFED)二极管结构的放大剖视图。
图6A-6C是本发明垂直JFED二极管另外结构的俯视图。
图7A-7B是绘示N沟道垂直JFED二极管的二维模型等效电路图。
图7C是绘示N沟道垂直JFED二极管的三维模型等效电路图。
图8A-8B是绘示P沟道垂直JFED二极管的二维模型等效电路图。
图8C是绘示P沟道垂直JFED二极管的三维模型等效电路图。
图9是绘示在采用多个垂直JFED二极管的一片晶片上的有源二极管区。
图10是与一个有源二极管区电学等同的示意图。
图中的相同标号与名称表示提供相似功能的相同单元。
                 本发明的详细描述
首先参阅图1，可以看到一个使用全波桥式整流器的已知AC-DC变换器的电路图，在此整流器中可以利用本发明。在这样的电路中，用一变压器110造成初级和次级电路之间的DC隔离并频繁地向包含二极管D1、D2、D3和D4在内的全波电桥提供升或降的AC电压。当次级引线112相对于次级引线114充分正时，二极管D2就会导通经电阻116充电或进一步向电容118充电并向负载119提供电流，此电流经二极管D3回到变压器的引线114。与此类似，在输入AC电压的另半周期间，当次级引线114上的电压相对于次级引线112充分正时，二极管D4就会导通经电阻116向电容118充电并向负载119提供电流，同时电容和负载的电流经二极管D1回到变压器的次级引线112。由此可见每次电流由二极管D1直至D4的全波桥送至桥的输出，有两个二极管的压降与输出串联相加。此外，由于只有当变压器110次级两端的电压超过电容118两端电压有两个二极管的压降时，任一对二极管才导通，显然电流只是在部分时间内即当变压器的次级电压处于或接近一个正或负的峰值时才被输往桥的输出。
图1的电路只不过是确定要使用本发明的一般电路的示例。这些电路可以表征为电路中的二极管将在两个二极管的连接端承受既有正的(正向)又会有负的(反向)差动电压，并且二极管的功能是提供DC或整流电流输出的整流功能。它要和这样的应用相区别，即所要求的二极管功能是在导通电流时提供响应二极管正向导通压降特征的一个电压基准，而不论同样在使用时二极管是否会经受负的差动电压。这些电路还可以表征为电路中的单个或多个二极管将经受跨越在二极管连接端的、既会有正的又会有负的差动电压，并且单个或多个二极管的功能是为驱动所连接的一个或多个电路提供足够功率强度的DC或整流电流输出的一种电力整流功能。它要和这样的应用相区别，即所要求的二极管功能是提供在随后的电路中使用或处理的信号级电流输出，该电路不用二极管的DC或整流电流输出驱动。
在图1所示类型的多种电路中，在输出中除平滑电容器118之外还可增加一线性调压器。此外，用作限流电阻器的电阻器116，在作为分离的电路元件在有利于变压器的次级电阻时可被取消，作为变压器，基本上是在所有的重要应用中将是一实际的分离部件，它具有足以耗散其内部功率损耗的尺寸。然而，对本发明特别重要的是二极管D1至D4它们自身，因为在这些二极管中的功耗通常不提供所需的电路功能，而不过是产生无用的功率耗散和热，无论是分立的形式还是集成电路形式都要求使用更大的二极管，并在实际上增大了为提供这种额外功率输出，即负载所需的功耗加二极管耗散的功率，所需的变压器尺寸。
本发明的目标是主要在二极管在使用中实际处于正向和反向偏置的这种和其它的电路中实现具有低二极管正向导通压降、低二极管反向漏电流以及高电压容量的多个和/或单个二极管功能。这一目标在本发明中通过使用二极管连接的场效应器件得到实现，在图2A和2B中分别以n沟道和p沟道二极管连接的场效应器件作了示意性绘示。按照本发明的优选实施方案，这种器件是通过使用共用的栅与漏的连接即一般为基片上的一层共用导电层制成的，而且更可取的是要通过使用一种或多种能增强成品器件电学特性的专门制造技术。图2C以对应的阳极“A”与阴极“C”端绘示出图2A和2B中二极管连接场效应器件的等效二极管。
本发明通过形成具有二极管连接构形的一垂直和柱面体形的结型场效应晶体管(JFET)实现一半导体二极管。具有二极管连接构形的一垂直和柱面体形的结型场效应晶体管(JFET)被称为二极管构形的垂直结型场效应器件(JFED)。二极管构形的垂直JFED提供了较高的沟道密度并能使用较简单的生产工艺制成。较高的沟道密度使得能在现有类似性能半导体二极管约三分之一的硅面积内制成一半导体二极管。较高的沟道密度在成本和性能上给予了相当大的好处。
在生产二极管构形的垂直JFED中，参照这里引入的由Richard A.Metzler于2000年10月12日提出的名为“精细尺寸图形加工的方法与装置”的美国专利申请No，09/689,074中所述的掩模与生产技术也能在本发明中用于降低掩模成本和得到更精细的线条超过其它可能利用的技术。
这里联系图3A-3F和图4A-4I的剖视图陈述本发明一项制造实施方案的工艺。此工艺制成二极管构形的垂直结型场效应器件(JFED)。可以将此二极管构形的垂直结型场效应器件基本设想为是用共用栅和漏的连接进行二极管连接的柱面体与垂直结型场效应晶体管。本发明的二极管构形的垂直结型场效应器件还可称为垂直JFED二极管。然而，由于运用的不同以及用不同的工艺制成，本发明并非传统的结型场效应晶体管(JFET)。
现在参阅图3A-3F绘示的本发明制造二极管连接的垂直结型场效应器件一项示范工艺步骤的剖视图。二极管连接的或二极管构形的垂直JFED是用柱面体的基座制成的。图3A-3F仅示出一片晶片的一部分。要理解成在跨越更大部位或一整片半导体晶片上进行相同的工艺形成比图示更多的二极管构形的垂直JFEDs。
图3A示出一片原始基片300的晶片。基片300可以是硅、砷化镓(GaAs)、锗、碳化硅(SiC)或其它已知半导体基片。在一项实施方案中，基片300是一片有一层硅外延层在其中的硅基片。所提供的硅外延层是为了制成增高反偏击穿电压的二极管器件。在一项实施方案中，硅外延层有约1.1ohm-cm的电阻率以及约3μm的厚度以便获得四十五伏左右的反偏击穿电压。有硅外延层的外延晶片可以象原始材料一样买到，或是利用已知的标准外延生长技术作为二极管工艺的部分形成。
在N型硅基片的情况下，基片300下面或背侧的表面形成阴极，而基片300顶面的一部分则要形成阳极。在P型硅基片的情况下，二极管的接线端被倒过来，基片300下面或背侧表面形成阳极，而基片300顶面的一部分则要形成阳极。
在基片300的表面上生长一层薄氧化层302以便随后进行不规则分布的薄层注入。薄氧化层302一般为一百五十埃(150)的厚度。随后的两次薄层注入均无需用掩模掩蔽而是在整个晶片上注入离子。
第一次薄层注入是为垂直JFED二极管的阳极区产生一良好的欧姆接触。第一次薄层注入是一次以25KeV能量每cm2约3×1015原子的砷注入。第二次薄层注入是一次以85KeV能量每cm2约2×1013原子的磷注入。第二次薄层注入类似于JFET设定垂直JFED二极管的“阈值”或夹断电压。
现在参阅图3B绘示的完成第一次掩模步骤。在第一次掩模步骤和刻蚀之前在跨越晶片的薄氧化层302顶面覆盖上一层多晶硅。再用一掩模将多晶硅层加工图形并去除刻蚀区在薄氧化层302的顶面上形成柱面状结构的基座304。柱面状结构的基座304在一项实施方案中约有0.1微米(μm)高。基座304的形状可以是任何的柱面状，它包括(但也不限于)圆形、六边形、正方形、矩形以及诸如螺旋形等等其它的推荐形状。为了便于此处的描述，柱面状将假定为矩形，是用多晶硅层形成矩形柱面的基座或棒体。图3B绘示整个硅晶片上形成的多个矩形柱面体基座304中的四个剖面。在一项实施方案中矩形柱面体结构基座304的尺寸为约0.15微米的宽度、约0.1微米的高度，其间距约为0.4微米。要理解这些尺寸可随着任何注入浓度的调节进行协调改变以便为二极管构形的垂直JFED提供类似的器件物理性能。将硅晶片的区域310分解为图3C以便围绕着多个基座304中的每一个进一步具体描绘工艺。
现在参阅图3C绘示的图3B的区域310的分解图。在基片300上的薄氧化层302表面上形成矩形柱面体结构的基座304。图3D-3F绘示相应于图3C中矩形柱面体结构基座304的二极管构形垂直JFED的进一步工艺。当然在大量柱面体结构基座304中每一个上发生类似的工艺。
现在参阅图3D，薄氧化层302包围着基座304而且基座304和基片300的一部分被刻蚀掉形成硅沟槽308和基片的基座309。硅沟槽308围绕着柱面体结构基座304、基片的基座309以及氧化层盘302′。氧化层盘302′是夹在柱面体结构基座304与基片的基座309之间薄氧化层302的柱面体盘状部分的氧化物材料。基片的基座309是与结构基座304类似的柱面体状，但它是由不同于多晶硅材料的基片材料形成的。柱面体基片的基座309根据它们的柱面体形状而有一柱面顶端和一柱面体侧边或多侧边。这一刻蚀步骤是普遍用于在硅工艺中形成沟槽金属-氧化物-半导体(MOS)晶体管和电容的反应离子刻蚀(RIE)。刻蚀进基片300内的深度是不严格的，在一项实施方案中约为0.1微米。刻蚀进基片300内的深度形成硅沟槽308的深度，最好与上述磷薄层注入工艺所选能量的深度相对应。刻蚀深度提供了二极管构形垂直JFED合适的阈值或夹断控制。
现在参阅图3E绘示的下一步工艺，在基片基座309的基底上进行一次硼的注入310，它进入硅基片300中。由于散射与用于活化的快速热处理(RTP)，注入的硼在基片基座309的下面横向扩散，并围绕着基座304和309的中心线形成一扩散环被称之为栅312。栅312的扩散环有一空心柱的形状包围基片300的一垂直沟道部分318。基片300的垂直沟道部分是柱面体形状围绕着基座309的中心线因而还可称为柱面体的基片沟道。这次注入硼310(i)为确保金属化的欧姆接触提供了合适的表面浓度；(ii)为支持击穿电压的耗尽区提供了P型的表面浓度；以及(iii)横向扩散提供一JFET等效栅以便在各二极管构形垂直JFED运行的夹断阳极(图3中形成的基座的硅顶面)和阴极(硅晶片背侧)之间垂直沟道内的电流。
现在参阅图3F绘示的在形成二极管构形垂直JFED 320的工艺中的最后步骤，其中去掉基座304留下的部分和薄氧化层302的盘状部分并增加一层金属化层314。利用一次氧化层刻蚀去除形成氧化层盘302′的氧化层，并钻蚀基座304使得在金属化前漂除或剥离掉任何残存的多晶硅材料。然后一层导电层314，最好是一层金属，淀积在整个晶片上产生与基片300露出顶面的接触。导电层314产生了与P型栅312的扩散环以及基片基座309的柱面体顶面316和柱面侧边单面或多面的接触。除栅的P型扩散环之外，基片基座309的柱面体顶面316和柱面体侧面起着与一JFET的一个漏或源区类似的作用。基片300的底面起着与一JFET相应的一个源或漏区类似的作用。注意依据偏置在二极管引接端的电压确定源和漏的交换。导体314接触栅312的扩散环和基片基座309的顶面316与侧面在其间产生连接，以产生二极管构形垂直JFED的二极管构形。在基片300是N型硅且栅312是P型扩散的情况下，顶面316的接触形成二极管的阳极。换一种情况，若是基片300是P型硅且栅312是N型扩散，顶面316接触则形成二极管的阴极。在二极管构形垂直JFED中，来自基片基座309侧面的电流很小，以致这一接触区多数是不起作用的。主要的电流是正向偏置时经基片基座309的顶面316流过的电流。电流从顶面316经底部内各二极管构形垂直JFED 320的中央垂直柱面体沟道318并流向基片300的一底面319。为了形成二极管的连接让电流经其中流过，可选取在基片300底面319上加一层金属层或是可另外制成底面319与一导电表面的接触。二极管构形垂直JFEDs 320还可形成在一块集成电路基片中的一个硅盆(相当于基片300)内，并可制成顶侧表面与硅盆的接触，以致硅盆底部内的电流是由沟道底引向顶侧表面接触。按此方式形成的垂直JFEDs使得能和其它电路一起集成在一块集成电路器件中。
现在参阅图4A-4I绘示的本发明制造二极管连接的垂直结型场效应器件的另一示范工艺步骤剖视图。图4A-4I中绘示的形成二极管构形垂直JFED 320的步骤与图3A-3F中绘示的那些步骤类似，但那些步骤包括了出自由Richard A.Metzler于2000年10月12日提出的名为“精细尺寸图形加工的方法与装置”的美国专利申请No.09/689,074中所述的掩蔽与生产技术。现在具体地参阅图4C，在薄氧化层302顶上形成起始结构基座404。起始结构基座404是用与形成第二基座所用的多晶硅不同的材料形成的。
现在参阅图4D如在美国专利申请No.09/689,074所述，在起始结构基座404周围形成基座304′，第二基座。
现在参阅图4E绘示的刻蚀去除起始结构基座404及其下面的薄氧化层302部分。将区域410放大成图4F中所绘示的那样。
现在参阅图4G，下一工艺步骤是刻蚀掉露出基片300的部分以便围绕着基座304′形成硅沟槽308′和基片基座309′。由图4H-4I绘示的工艺步骤与以往参阅图3E-3F所描绘的相同，不过为了形成二极管构形垂直JFED 320还有围绕基座304′的硅沟槽308′和基片基座309′的形状。
现在参阅图5绘示的一系列四个二极管构形的垂直JFEDs 320A-D。金属314能将多个二极管构形垂直JFEDs连接在一起以提供所需的载流容量。
现在参阅图6A-6C绘示的二极管构形垂直JFEDs的示范阵列的俯视图。在图6A中，二极管构形垂直JFEDs 320是用圆形柱面体基座形成的。在图6B中，二极管构形垂直JFEDs 320是用矩形或正方形柱面体基座形成的。在图6C中，二极管构形垂直JFEDs 320是用六面形柱面体基座形成的。为了形成不同形状的二极管构形垂直JFEDs 320还可为基座304和304′采用其它柱面体形状。
图3A-3F和4A-4I中的工艺步骤是描述成其中的栅312扩散环为P+型扩散而基片300则为N型基片。在此情况下，图7A绘示了二极管构形垂直JFED 320的二维剖面等效电路。此剖面是用各代表一个垂直晶体管的晶体管701和702表示的，并且它们是n沟道JFET晶体管带有作阳极的第一接线端T1和作阴极的第二接线端T2。图7B绘示等效于图7A的二维电路的二极管，其中两个二极管701′和702′是并联在一起的。图7C绘示与三维二极管构形垂直JFED 320电学等效的单个二极管720。
在以栅312扩散环为P+扩散以及基片300为N型基片描述图3A-3F和4A-4I中的工艺步骤的同时，还可以改变使用不同的原始材料和不同的注入或掺杂物。在此情况下将以上所述工艺步骤中的扩散类型从n转成p以及从p转成n。图8A绘示了图3F中所绘反转了硅扩散和材料类型的二极管构形垂直JFED 320的二维剖面的等效电路。在此情况下，栅312的扩散环为N+型扩散而基片300则为P型基片。在图8A中，晶体管801和802各代表一个为P沟道JFET的垂直晶体管，并且第一引接端T1为阴极，而第二引接端T2为阳极。图8B绘示等效于图8A的二维电路的二极管，其中的两个二极管801′和802′是并联在一起的。图8C绘示与转换材料类型的三维二极管构形垂直JFED电学等效的单个二极管820。
现在参阅图9，许多二极管有源区90被晶片上二极管有源区90之间的划割沟道91分隔开。在每一个二极管有源区90内有多个二极管构形垂直JFEDs 320。可以通过几种半导体器件引接端在划割沟道91内设置二极管有源区的边缘引接端，它包括由Richard A.Metzler和Vladimir Rodov在1997年1月23日提出的题为“具有低正向导通压降和低反向漏电流的半导体二极管”的美国专利申请No.5,825,079中的斜切的引接端或由Richard Metzler在1999年9月14日提出的题为“用于半导体器件引接端的方法和装置”的美国专利申请No.09/395,722中所述的台面引接端。此外，可以使用已知的单个或多个正规环的引接端；或者在电压容许的情况下可用由器件有源扩散集成在一起的简单保护环。
现在参阅图10，二极管有源区90的等效示意图，二极管有源区90有各自代表一个二极管构形垂直JFED 320并联在一起的多个二极管720。将每一并联二极管构形垂直JFED器件320的电流容量相加就形成了大载流容量。要知道在一片晶片上就有数百个二极管有源区90，而在图9中仅表示了四个。每一单个二极管有源区90可以包含着许许多多单个二极管构形垂直JFEDs 320。
就二极管的电流容量而言，正向电流与并列耦接在一起的二极管构形垂直JFEDs 320的数量有关。
就阈值电压而言，通过为制造二极管构形垂直JFED选择合适的掺杂剂及其浓度和其它的材料与尺寸，可以将沟道区制成正好在阳极和阴极间基本处于零正偏压时导通。因此，在诸如供电及其类似的实际整流应用当中，本发明使得整流器件中的功耗和发热减少，并大大提高了整个构建电路的效率。
就二极管构形垂直JFED 320的反偏击穿电压而言，在栅312和基片300之间出现一反偏电压引起沟道318要被夹断以及在基片300内形成一耗尽区。由于栅312纵向扩散的形状和基座很小的尺寸，反偏电压的电场线基本上是平面地包围着二极管构形垂直JFED。这一平面场效应提高了反向击穿电压的容量。为进一步提高反偏击穿电压要求电场线在pn结处只有少量密集保持着平直和并行并在诸如接近划割线91的器件引接端的电场端点附近有最小量的弯曲。
在前述的某些事例中曾提到过改变某些材料和方法。但要注意到，认定具体变动的材料和工艺并不意味着在本发明中还要对用于制造工艺或成品二极管器件中的那些或别的步骤的另外的材料和工艺予以排除。与此相反，除此处陈述之外的步骤与材料对于专业技术人员来说应该是显而易见的。因此当本发明已就某些优选实施方案进行公开和描述时，就会使专业技术人员认识到本发明的二极管及其制造方法可以不脱离本发明的精神与范围而作变动。

Claims (39)

1.一种二极管，它包括：
按照二极管构形的一柱面体垂直结型场效应器件，它包含，
一第一导电类型的基片，它有一底面和包含柱面体基座的一顶面，该柱面体基座具有一柱面体侧边和一柱面体顶面，
一第二导电类型的环状扩散区，它在柱面体基座的基底处围绕柱面体基座的中心线，以及
一在柱面体基座顶面上的第一导电层，它将环状扩散区和柱面体顶面耦连在一起。
2.权利要求1的二极管，其中，
基片为n型硅且底面形成二极管的阴极，以及
环状扩散区为p型扩散且第一导电层为二极管的阳极。
3.权利要求1的二极管，其中，
基片为p型硅且底面形成二极管的阳极，以及
环状扩散区为n型扩散且第一导电层为二极管的阴极。
4.权利要求1的二极管，其中，
环状扩散区围绕着基片内的一沟道形成栅。
5.权利要求4的二极管，其中，
此栅是围绕着沟道的一柱面体栅。
6.权利要求5的二极管，其中，
柱面体顶面为柱面体垂直结型场效应器件的源/漏，并且
柱面体栅与源/漏耦连以形成二极管构形。
7.权利要求1的二极管，其中，
第一导电层为金属。
8.权利要求1的二极管，其中，
第一导电层形成二极管的一第一引接端，并且
柱面体垂直结型场效应器件还包括，
与基片底面耦连的一第二导电层，第二导电层形成二极管的一第二引接端。
9.一种二极管器件，此二极管器件包括：
一个或多个二极管有源区，它有并联耦接在一起用作阳极端的阳极以及并联耦接在一起用作阴极端的阴极，每一个二极管有源区包含，
多个二极管连接的垂直柱面体结型场效应器件，它们各自包含
一基片，它有一顶面和一底面以及由顶面扩展的柱面体基座，
一在柱面体基座基底处的基片内的扩散环，它在基片顶面和底面之间形成一柱面体基片沟道，以及，
将柱面体基座与扩散环耦接在一起的一导电层；
以及，
一器件终端，它围绕着一个或多个二极管有源区中的每一个以端接每一个二极管有源区。
10.权利要求9的二极管器件，其中，
基片为n型硅且底面形成二极管器件的阴极，以及
扩散环为p型扩散且导电层为二极管的阳极。
11.权利要求9的二极管器件，其中，
基片为p型硅且底面形成二极管器件的阳极，以及
扩散环为n型扩散且导电层为二极管的阴极。
12.一种生产有一第一引接端和一第二引接端的二极管器件的方法，该方法包括：
提供一基片并从基片的顶面中形成多个柱面体基片基座；
围绕柱面体基片基座的一中心线并在其基底处形成扩散环；以及
在基片的顶面上形成一金属层使柱面体基片基座与扩散环连接在一起。
13.权利要求12的生产二极管器件的方法，其中，
从基片的顶面中形成多个柱面体基片基座包括
围绕多个柱面体结构基座向基片内刻蚀多个沟槽。
14.权利要求13的生产二极管器件的方法，其中，
多个柱面体结构基座通过淀积一层多晶硅并从中刻蚀掉一部分留下多个完整的柱面体结构基座形成在基片顶面上的一层薄氧化物上。
15.权利要求12的生产二极管器件的方法，其中，
扩散环围绕着柱面体基片基座中心线内的柱面体基片沟道。
16.权利要求12的生产二极管器件的方法，其中，
扩散环是通过向基片顶面内注入掺杂剂在柱面体基片基座的基底处形成的。
17.权利要求16的生产二极管器件的方法，其中，
扩散环由于散射和为了活化的快速热处理而横向扩散。
18.权利要求12的生产二极管器件的方法，其中，
扩散环是通过向基片顶面内扩散掺杂剂在柱面体基片基座的基底处形成的。
19.权利要求12的生产二极管器件的方法，其中，
基片的顶面为源/漏，扩散环为栅，而基片的底面为多个二极管构形垂直柱面体结型场效应器件的漏/源。
20.权利要求12的生产二极管器件的方法，其中，
基片为n型硅而掺杂剂则为形成p型扩散环的p型掺杂剂。
21.权利要求20的生产二极管器件的方法，其中，
硅基片的底面为阴极而金属层则为二极管器件的阳极。
22.权利要求12的生产二极管器件的方法，其中，
基片为p型硅而掺杂剂则为形成n型扩散环的n型掺杂剂。
23.权利要求22的生产二极管器件的方法，其中，
基片的底面为阳极而金属层则为二极管器件的阴极。
24.一种生产在集成电路中有一第一引接端和一第二引接端的二极管器件的方法，该方法包括：
在集成电路的基片内形成一盆；
从盆的顶面中形成多个柱面体基座；
围绕柱面体基座的一中心线并在其基底处形成扩散环；以及
形成第一金属连接将柱面体基座和扩散环连接在一起作为第一引接端。
25.权利要求24的生产二极管器件的方法，它还包括：
形成第二金属连接与顶面上盆的底部相连作为第二引接端。
26.权利要求24的生产二极管器件的方法，其中，
从盆的顶面中形成多个柱面体基座包括：
围绕多个柱面体结构基座向盆内刻蚀进多个沟槽。
27.权利要求24的生产二极管器件的方法，其中，
多个柱面体结构基座通过淀积一层多晶硅并从中刻蚀掉一部分留下多个完整的柱面体结构基座形成在盆的顶面上的一薄氧化物上。
28.权利要求24的生产二极管器件的方法，其中，
扩散环围绕着柱面体基座中心线内的柱面体沟道。
29.权利要求24的生产二极管器件的方法，其中，
扩散环是通过向盆的顶面内注入掺杂剂在柱面体基座的基底处形成的。
30.权利要求29的生产二极管器件的方法，其中，
扩散环由于散射和为了活化的快速热处理而横向扩散。
31.权利要求24的生产二极管器件的方法，其中，
扩散环是通过向盆的顶面内扩散掺杂剂在柱面体基座的基底处形成的。
32.一种在一集成电路基片中的二极管，它包括：
一按二极管构形的柱面体垂直结型场效应器件，包含有，
一有一底部和一顶面的第一导电类型的盆，所述顶面包含一具有一柱面体侧边和一柱面体顶面的柱面体基座，
一第二导电类型的环状扩散区，它在柱面体基座的基底处围绕柱面体基座的中心线，以及
一在柱面体基座顶面上的第一连接，它将环状扩散区和柱面体顶面耦连在一起。
33.权利要求32的二极管，其中，
柱面体垂直结型场效应器件还包括
一第二连接与其顶面内盆的底部耦连。
34.权利要求33的二极管，其中，
盆为n型硅而第二连接为二极管的阴极，以及
环状扩散区为p型扩散而第一连接为二极管的阳极。
35.权利要求33的二极管，其中
盆为p型硅而第二连接为二极管的阳极，以及
环状扩散区为n型扩散而第一连接为二极管的阴极。
36.权利要求32的二极管，其中，
环状扩散区围绕着盆内的一沟道形成栅。
37.权利要求36的二极管，其中，
该栅为一围绕该沟道的柱面体栅。
38.权利要求37的二极管，其中，
柱面体顶面为柱面体垂直结型场效应器件的源/漏，以及柱面体栅与源/漏耦连以设置二极管构形。
39.权利要求32的二极管，其中，
第一连接为金属。
CNB01821925XA 2000-11-13 2001-10-18 垂直结型场效应半导体二极管及其制造方法 Expired - Fee Related CN1312779C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/712,449 2000-11-13
US09/712,449 US6580150B1 (en) 2000-11-13 2000-11-13 Vertical junction field effect semiconductor diodes

Publications (2)

Publication Number Publication Date
CN1531756A CN1531756A (zh) 2004-09-22
CN1312779C true CN1312779C (zh) 2007-04-25

Family

ID=24862160

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01821925XA Expired - Fee Related CN1312779C (zh) 2000-11-13 2001-10-18 垂直结型场效应半导体二极管及其制造方法

Country Status (10)

Country Link
US (2) US6580150B1 (zh)
EP (1) EP1336203A2 (zh)
JP (1) JP2004517473A (zh)
KR (1) KR100812202B1 (zh)
CN (1) CN1312779C (zh)
AU (1) AU2002243427A1 (zh)
CA (1) CA2428673A1 (zh)
IL (2) IL155782A0 (zh)
TW (1) TW520570B (zh)
WO (1) WO2002049116A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US7018095B2 (en) * 2002-06-27 2006-03-28 Intel Corporation Circuit for sensing on-die temperature at multiple locations
US6728275B2 (en) 2002-09-19 2004-04-27 Trw Inc. Fault tolerant laser diode package
US7030680B2 (en) * 2003-02-26 2006-04-18 Integrated Discrete Devices, Llc On chip power supply
US6894326B2 (en) * 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US7357101B2 (en) * 2005-11-30 2008-04-15 Ford Global Technologies, Llc Engine system for multi-fluid operation
US7679427B2 (en) * 2007-06-14 2010-03-16 Suvolta, Inc. Semiconductor device including a bias voltage generator
US20090039456A1 (en) * 2007-08-08 2009-02-12 Alpha & Omega Semiconductor, Ltd Structures and methods for forming Schottky diodes on a P-substrate or a bottom anode Schottky diode
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US8076056B2 (en) * 2008-10-06 2011-12-13 Sandisk 3D Llc Method of making sub-resolution pillar structures using undercutting technique
US8345720B2 (en) * 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
US7923305B1 (en) 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
US9026973B2 (en) * 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for arbitrary metal spacing for self-aligned double patterning
US9419148B2 (en) 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
US20230139205A1 (en) * 2021-11-02 2023-05-04 Analog Power Conversion LLC Semiconductor device with improved temperature uniformity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403396A (en) * 1981-12-24 1983-09-13 Gte Laboratories Incorporated Semiconductor device design and process
US5081509A (en) * 1989-09-20 1992-01-14 Hitachi, Ltd. Semiconductor rectifying diode with pn geometry
US5340757A (en) * 1991-07-10 1994-08-23 France Telecom Method of manufacturing a vertical field effect transistor

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2444255A (en) 1944-11-10 1948-06-29 Gen Electric Fabrication of rectifier cells
DE1229093B (de) 1963-01-23 1966-11-24 Basf Ag Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US3295030A (en) 1963-12-18 1966-12-27 Signetics Corp Field effect transistor and method
DE1221363B (de) 1964-04-25 1966-07-21 Telefunken Patent Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
US3617824A (en) 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US3407343A (en) 1966-03-28 1968-10-22 Ibm Insulated-gate field effect transistor exhibiting a maximum source-drain conductance at a critical gate bias voltage
US3458798A (en) 1966-09-15 1969-07-29 Ibm Solid state rectifying circuit arrangements
DE1614574A1 (de) 1967-08-04 1970-10-29 Siemens Ag Halbleiterbauelement,insbesondere Halbleiterbauelement mit pn-UEbergang
US3619737A (en) 1970-05-08 1971-11-09 Ibm Planar junction-gate field-effect transistors
US3864819A (en) 1970-12-07 1975-02-11 Hughes Aircraft Co Method for fabricating semiconductor devices
US3943547A (en) 1970-12-26 1976-03-09 Hitachi, Ltd. Semiconductor device
US3749987A (en) 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
US3769109A (en) 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS
US3935586A (en) 1972-06-29 1976-01-27 U.S. Philips Corporation Semiconductor device having a Schottky junction and method of manufacturing same
US4019248A (en) 1974-06-04 1977-04-26 Texas Instruments Incorporated High voltage junction semiconductor device fabrication
FR2289051A1 (fr) 1974-10-22 1976-05-21 Ibm Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions
US3988765A (en) 1975-04-08 1976-10-26 Rca Corporation Multiple mesa semiconductor structure
US4045250A (en) 1975-08-04 1977-08-30 Rca Corporation Method of making a semiconductor device
US4099260A (en) 1976-09-20 1978-07-04 Bell Telephone Laboratories, Incorporated Bipolar read-only-memory unit having self-isolating bit-lines
US4140560A (en) 1977-06-20 1979-02-20 International Rectifier Corporation Process for manufacture of fast recovery diodes
US4104086A (en) 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4153904A (en) 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
US4139880A (en) 1977-10-03 1979-02-13 Motorola, Inc. CMOS polarity reversal circuit
US4138280A (en) 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
US4246502A (en) 1978-08-16 1981-01-20 Mitel Corporation Means for coupling incompatible signals to an integrated circuit and for deriving operating supply therefrom
US4330384A (en) 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching
US4340900A (en) 1979-06-19 1982-07-20 The United States Of America As Represented By The Secretary Of The Air Force Mesa epitaxial diode with oxide passivated junction and plated heat sink
US4318751A (en) 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor
US4372034B1 (en) 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
US4508579A (en) 1981-03-30 1985-04-02 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
US4533988A (en) 1981-04-09 1985-08-06 Telectronics Pty. Ltd. On-chip CMOS bridge circuit
DE3124692A1 (de) 1981-06-24 1983-01-13 Robert Bosch Gmbh, 7000 Stuttgart "halbleitergleichrichter"
US4423456A (en) 1981-11-13 1983-12-27 Medtronic, Inc. Battery reversal protection
US5357131A (en) 1982-03-10 1994-10-18 Hitachi, Ltd. Semiconductor memory with trench capacitor
DE3219606A1 (de) 1982-05-25 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schottky-leistungsdiode
DE3219888A1 (de) 1982-05-27 1983-12-01 Deutsche Itt Industries Gmbh, 7800 Freiburg Planares halbleiterbauelement und verfahren zur herstellung
US4638551A (en) 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
GB2134705B (en) 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
USH64H (en) 1983-08-08 1986-05-06 At&T Bell Laboratories Full-wave rectifier for CMOS IC chip
DE3334167A1 (de) 1983-09-21 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Halbleiterdiode
US4534826A (en) 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
DE3435306A1 (de) 1984-09-26 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
JPS61156882A (ja) 1984-12-28 1986-07-16 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
US4777580A (en) 1985-01-30 1988-10-11 Maxim Integrated Products Integrated full-wave rectifier circuit
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4579626A (en) 1985-02-28 1986-04-01 Rca Corporation Method of making a charge-coupled device imager
US4703554A (en) * 1985-04-04 1987-11-03 Texas Instruments Incorporated Technique for fabricating a sidewall base contact with extrinsic base-on-insulator
JPS62119972A (ja) 1985-11-19 1987-06-01 Fujitsu Ltd 接合型トランジスタ
US4745395A (en) 1986-01-27 1988-05-17 General Datacomm, Inc. Precision current rectifier for rectifying input current
US4666556A (en) 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
EP0257328B1 (de) 1986-08-11 1991-10-23 Siemens Aktiengesellschaft Verfahren zur Stabilisierung von pn-Übergängen
US4875151A (en) 1986-08-11 1989-10-17 Ncr Corporation Two transistor full wave rectifier
JPH0693498B2 (ja) 1986-08-25 1994-11-16 日立超エル・エス・アイエンジニアリング株式会社 半導体集積回路装置
EP0262356B1 (de) 1986-09-30 1993-03-31 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
US5338693A (en) 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
JPH0744213B2 (ja) 1987-02-23 1995-05-15 松下電子工業株式会社 半導体装置の製造方法
US4822601A (en) 1987-03-13 1989-04-18 R.I.T.A. Corporation Cosmetic base composition with therapeutic properties
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4857985A (en) 1987-08-31 1989-08-15 National Semiconductor Corporation MOS IC reverse battery protection
EP0311816A1 (de) 1987-10-15 1989-04-19 BBC Brown Boveri AG Halbleiterbauelement und Verfahren zu dessen Herstellung
US4822757A (en) 1987-11-10 1989-04-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US4903189A (en) 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
US4900692A (en) 1989-04-24 1990-02-13 Motorola, Inc. Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
US4974050A (en) 1989-05-30 1990-11-27 Motorola Inc. High voltage semiconductor device and method
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US5038266A (en) 1990-01-02 1991-08-06 General Electric Company High efficiency, regulated DC supply
JP2730271B2 (ja) 1990-03-07 1998-03-25 住友電気工業株式会社 半導体装置
US5225376A (en) 1990-05-02 1993-07-06 Nec Electronics, Inc. Polysilicon taper process using spin-on glass
JPH0429372A (ja) 1990-05-24 1992-01-31 Mitsubishi Electric Corp 半導体光検出装置
JP2682202B2 (ja) 1990-06-08 1997-11-26 日本電気株式会社 電界効果トランジスタを用いた整流回路
US5184198A (en) 1990-08-15 1993-02-02 Solid State Devices, Inc. Special geometry Schottky diode
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
JP3074736B2 (ja) 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US5268833A (en) 1991-05-14 1993-12-07 U.S. Philips Corporation Rectifier circuit including FETs of the same conductivity type
US5254869A (en) 1991-06-28 1993-10-19 Linear Technology Corporation Aluminum alloy/silicon chromium sandwich schottky diode
JP2858383B2 (ja) 1991-10-14 1999-02-17 株式会社デンソー 半導体装置の製造方法
WO1993019490A1 (en) 1992-03-23 1993-09-30 Rohm Co., Ltd. Voltage regulating diode
US5510641A (en) 1992-06-01 1996-04-23 University Of Washington Majority carrier power diode
US5258640A (en) 1992-09-02 1993-11-02 International Business Machines Corporation Gate controlled Schottky barrier diode
JP2809253B2 (ja) 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5396087A (en) 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JP3260197B2 (ja) 1993-02-16 2002-02-25 株式会社鷹山 加算回路
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5479626A (en) 1993-07-26 1995-12-26 Rockwell International Corporation Signal processor contexts with elemental and reserved group addressing
US5426325A (en) 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
US5780324A (en) 1994-03-30 1998-07-14 Denso Corporation Method of manufacturing a vertical semiconductor device
KR100349871B1 (ko) 1995-01-27 2002-12-26 가부시키가이샤 야스가와덴끼 회전위치검출기가 붙은 영구자석형 동기전동기의 기동방법 및 전동기 제어장치
US5536676A (en) 1995-04-03 1996-07-16 National Science Council Low temperature formation of silicided shallow junctions by ion implantation into thin silicon films
KR0154702B1 (ko) 1995-06-09 1998-10-15 김광호 항복전압을 향상시킨 다이오드 제조 방법
US5818084A (en) 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
US5825079A (en) 1997-01-23 1998-10-20 Luminous Intent, Inc. Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
US5898982A (en) 1997-05-30 1999-05-04 Luminous Intent, Inc. Thin film capacitors
KR100263912B1 (ko) * 1998-05-20 2000-09-01 김덕중 반도체 소자의 다이오드 및 그 제조방법
US6225176B1 (en) * 1999-02-22 2001-05-01 Advanced Micro Devices, Inc. Step drain and source junction formation
US6186408B1 (en) 1999-05-28 2001-02-13 Advanced Power Devices, Inc. High cell density power rectifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403396A (en) * 1981-12-24 1983-09-13 Gte Laboratories Incorporated Semiconductor device design and process
US5081509A (en) * 1989-09-20 1992-01-14 Hitachi, Ltd. Semiconductor rectifying diode with pn geometry
US5340757A (en) * 1991-07-10 1994-08-23 France Telecom Method of manufacturing a vertical field effect transistor

Also Published As

Publication number Publication date
WO2002049116A2 (en) 2002-06-20
KR100812202B1 (ko) 2008-03-13
KR20030070894A (ko) 2003-09-02
IL155782A (en) 2007-12-03
CN1531756A (zh) 2004-09-22
US6580150B1 (en) 2003-06-17
AU2002243427A1 (en) 2002-06-24
EP1336203A2 (en) 2003-08-20
IL155782A0 (en) 2003-12-23
US20020066939A1 (en) 2002-06-06
CA2428673A1 (en) 2002-06-20
TW520570B (en) 2003-02-11
US6855614B2 (en) 2005-02-15
WO2002049116A3 (en) 2002-11-28
JP2004517473A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
CN1312779C (zh) 垂直结型场效应半导体二极管及其制造方法
CN1309092C (zh) 垂直金属氧化物半导体场效应二极管及制造方法
CA2278308C (en) Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
CN100492660C (zh) 纵向化合物半导体型场效应晶体管结构
US4037245A (en) Electric field controlled diode with a current controlling surface grid
EP0632503A1 (en) Integrated edge structure for high voltage semiconductor devices and related manufacturing process
CN100521207C (zh) 具有igbt和二极管的半导体器件
CN108258039A (zh) 电导率调制漏极延伸mosfet
Shenai et al. A 50-V, 0.7-m Omega* cm/sup 2/, vertical-power DMOSFET
US6420757B1 (en) Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) Method and apparatus for cylindrical semiconductor diodes
CN207517703U (zh) 一种欧姆接触和肖特基接触超级势垒整流器
CN103681662A (zh) 半导体结构及其制造方法与操作方法
US11749758B1 (en) Silicon carbide junction barrier schottky diode with wave-shaped regions
US4337475A (en) High power transistor with highly doped buried base layer
Szczerba et al. A Bipolar Smart Power Synchronous Rectifier
JPH06342913A (ja) 半導体装置
Schrimpf et al. High-voltage termination-structure design using a test chip and two-dimensional simulation
Park et al. Fast-switching and shallow saturation bipolar power transistors using corrugated base junctions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ARRAY OPTRONIX INC.

Free format text: FORMER OWNER: INTEGRATED DISCRETE DEVICES LL

Effective date: 20110926

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110926

Address after: American California

Patentee after: Semicoa

Address before: American California

Patentee before: Integrated Discrete Devices Ll

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20121018