TW519642B - Ferroelectric random access memory device - Google Patents

Description

519642 A7 B7 五、發明説明（1 ) 本申請書依賴在2000年1 0月3 0曰申請之韓國專利申請 書第2000-64055號之優先權，其内容在此全部加入藉以參 考。 發明領域 本發明大致上與一種半導體記憶體裝置相關，更特定 地，與一種鐵電隨機存取記憶體（RAM)裝置相關。 - 發明背景 近來，在電源打開期間和電源關閉期間維持儲存資料之 非揮發性記憶體（NVM)藉由採取鐵電材料，如具有磁滯 現象之PZT，而實現。 鉛-锆酸鹽-鈦酸鹽，通常稱爲P Z T，係爲一使用在積體 電路之爲人熟知的材料。該P Z T揭露在美國專利第 5，028,455 號和第 4,946,719 號發給 William D. Miller 等和 B· M. Melnick等，”製程最佳化和裝置特徵化相稱之以S ο 1 - _

Gel爲基礎之PZT於鐵電記憶體”，在鐵電，Vol 109，1-23 頁（1990)。 藉由採用PZT實現NVM之記憶體單元，該NVM可以以 簡單結構建構。具有非揮發性特徵之鐵電隨機存取記憶體 (RAM)可以在高速度操作。因此，記憶體晶片製造者之 興趣和競爭增加在鐵電（ram)中。 每個鐵電記憶體單元由一鐵電電容器和一交換電晶體組 成，其根據鐵電電容器的電子極性狀態，儲存資料的邏輯 -狀態（即，二位元資訊π 1 ”或” 〇 ”）。當一電壓載入鐵電電 容器的兩端時，鐵電材料極性化。根據應用於跨越鐵電電 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 519642 A7 B7 五、發明説明（2 ) 容器之電場的方向，鐵電材料可以有兩個極性方向。我們 可以使用一方向代表資料” 1 ’’，另一方向。在此情況 下，製造極性化之交換電壓稱爲強制電壓。儲存在單元中 的資料因應載入位元線的一數量之電子電荷的變化，藉由 載入差異電壓至鐵電電容器的兩端而被感應。 圖1係爲用於説明由1 -電晶體/1 電容器（1T/1C)組成的 -記憶體單元M C之電路圖。記憶體單元M C由一交換電晶 體TR和一鐵電電容器CF構成。即是，於每個位元來説， 記憶體單元M C包括1 -電晶體和1 -電容器。交換電晶體 TR具有兩主電極分別地耦合至鐵電電容器CF之一端和位 元線B L，汲極、源極和閘極耦合至字線W L。鐵電電容器 CF的另一端耦合至平板線PL。 參考圖2説明記憶體單元MC之讀取/寫入操作。如圖2 所顯示，鐵電電容器CF當有電壓跨越其兩端時具有磁滯 _ 現象特性。因此，當電壓爲〇 (即，V = 0 )時一位元資料儲 存至鐵電電容器C F如同在極性狀態點’ a f和 之間的極性 P之差異。該"1 π和” Ο π之1位元資料分別地對應於極性狀 態點f a ’和’ e f。該關係描述如下。 假設鐵電電容器CF在極性狀態點’a’儲存一資料” 1 ”。 當交換電晶體T R藉由載入一高電壓（即是，電源供應電壓 Vcc)至字線WL而打開和一負電壓-Ve經由位元線BL和 平板線P L裁T 乂鐵電電容器CF (或是一脈衝訊號載入平板 一 線P L )，經由極性狀態點· V和’ c ·鐵電電容器C F的極性狀 態P從極性狀態點、，改變至極性狀態點’ d1。相對應於狀 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 519642 A7 B7 五、發明説明（3 ) 態變換之電子電荷Q 1經由交換電晶體T R在位元線B L和 鐵電電容器C F之間轉移。該電荷轉移由耦合至位元線B L 之感應放大器（未顯示）偵測且該轉移表示資料” 1 "從記憶 體單元M C讀出。在從記憶體單元M C讀出資料” 1 "之後， 在字線B L上的資料” 1 ”藉由載入脈衝訊號至平板線P L寫 回記憶體單元M C。寫入結果導致相反狀態轉換經由極性 _ 狀態點’ Γ和’ g Ί足極性狀態點’ e ’至極性狀態點’ h ’。 然而，如圖2所顯示，在鐵電電容器C F在極性狀態點 • ^儲存一資料” 0 ”的情況下，當交換電晶體T R藉由載入 一高電壓（即是，電源供應電壓Vcc)至字線WL而打開而 一負電壓-Ve經由字線BL和平板線PL載入鐵電電容器CF (或是一脈衝訊號載入平板線P L )，經由極性狀態點、’和 1…鐵電電容器C F的極性狀態P從極性狀態點’ e ’改變至極 性狀態點’ d ’。相對應於狀態變換之電子電荷Q 0經由交換_ _ 電晶體T R在位元線B L和鐵電電容器C F之間轉移。該電 荷轉移由耦合至字線B L之感應放大器（未顯示）偵測且該 轉移表示資料” 0 ”從記憶體單元M C讀出。 對於鐵電RAM裝置，提供一記憶體單元陣列如圖1所顯 示。記憶體單元排列如同交叉的複數個列與行之矩陣格 式。每個記憶體單元耦合至相對應的字線和平板線。當某 字線被選擇執行讀取/寫入操作，如精通此技藝之人士所 熟知，耦合至相對應分別之未選擇字線之平板線的鐵電電 _ 容器C F之一端，在讀取/寫入期間係爲浮動的。所以，在 鐵電電容器C F之兩端之間之電壓準位可以被相鄰訊號改 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 519642 A7 B7 五、發明説明（4 ) :換句話説，汗動的平板線可以被相鄰訊號增強。在此 目況下#合至浮動的平板線之鐵電電容器c f的極性狀 態就如同電容器CF之兩端之間的電壓變化改變一樣多。 因此，可能儲存在記憶體單元MC的資料會被毁壞。 發明摘要 所这以本發明的目的係提供一種豸電記憶體*置用以防止 未選擇的平板線被相鄰訊號增強。 爲了達到上述目的，根據本發明之一觀點，提供一種非 2發性記憶體裝置，其包括：一第一字線；相對應於第一 i、泉之複數個第一字線；相對應於分別的第二字線之複數 個平板線；複數個耦合至分別的第二字線之記憶體單元， 其中每個記憶體單元具有用以轉移電子電荷之電晶體和一 鐵電電容器；以及一耦合至平板線之平板線驅動電路，其 當第一字線被選擇時，用以傳送平板線驅動訊號至平板線 且當第一字線未被選擇時，連接該平板線至第一字線。 1式簡述 本發明之更完整的賞識和其許多伴隨的優點當參照下面 詳細的描述而更加了解，且一起與隨附的圖示思考，其中 相同的參考符號代表相同或相似的元件，會變的更明顯， 其中： 圖1係爲用以説明由1 -電晶體/ i -電容器所組成的記憶 體單元之電路^圖； 圖2係爲用以説明鐵電電容器之磁滯現象特性之圖； 圖3係爲用以説明根據本發明之鐵電隨機存取記憶體單 本紙張尺度適财@國家標準(CNS) A4規格UiG X 297公爱) 519642 A7 B7 五、發明説明（5 ) 元陣列之電路圖；以及 圖4係爲用以説明顯示在圖3之記憶體單元陣列之控制 訊號之時序之時序圖。 較佳具體實施例之説明 根據本發明之一鐵電隨機存取記憶體（RAM )具有採取階 層式字線結構和摺疊位元線結構之陣列。這些結構通常使 用在記憶體中（例如，動態r A Μ裝置）。然而，另一位元 線結構’例如，一開路位元線結構可以使用於鐵電RAM 裝置對於一普通熟悉此技藝的人士係明顯的。在一階層式 孚線結構，分別地，一上層字線被稱爲一主字線（MWL ) 而下層字線被稱爲一子字線（SWL )。一主字線（或是，一 全區的字線）對子字線之比例設定爲1對η (即是，1 : n)。 其中’ η爲2或是更大的正整數。在本發明中，一主字線 對子字線之比例設定爲i對4 (即是，1 : 4 )。 圖3係爲用以説明根據本發明之較佳具體實施例的鐵電 隨機存取記憶體單元陣列之電路圖。在圖3中，只有一主 字線和相對應於主字線之陣列結構顯示。然而對應於其他 主字線之電路圖案也是如圖3所顯示的建構係爲明顯的。 參考圖〇，一鐵電RAM裝置包括一主字線MWL〇。四個 子字線驅動和解碼電路1〇(Μ〇3耦合至主字線MWL〇。每 個子罕線驅動和解碼電路簡短地在圖3中標明爲SWL解碼 器或驅動器^该四個子字線驅動和解碼電路1 分別 地接收相對應的選擇訊號S0-S3且連接到相對應的子字線 SWL0-SWL3。當選擇訊號S0-S3其中之一啓動時，其餘的 -8 _ 本紙張尺度適W ® 81家標準(CNS) Α4規格(210X297公董) " ------— 519642 A7 B7 五、發明説明（6 ) 選擇訊號不會被啓動。當主字線MWLO被選擇且選擇訊號 其中之一被啓動時，相對應於被啓動之選擇訊號之子字線 驅動和解碼電路以一預定之字線電壓驅動一相對應的子字 線。 鐵電RAM裝置包括複數個以複數之列與行排列之記憶 體單元MC。每個記憶體單元MC如圖1所顯示建構。連接 -至每列之記憶體單元M C在相對應之子字線S WLi (i = 0到3 ) 和一平板線SPLi之間耦合。連接到每一行之記憶體單元 MC耦合至一對位元線BLj和BLjB (j=0，l)，或者，構成一 摺疊的位元線結構。用於預先充電平板線SPL0-SPL3之 \ NMOS電晶體MN10-MN16分別地耦合至平板線SPL0-SPL3 。電晶體MN10-MN16由一預先充電致能訊號SPL—PRE_EN 共同地控制。位元線BLO、BLOB、BL 1和BL1B耦合至一 感應放大器，即使其在圖3未顯示。 _ _ 繼續參考圖.3，對應於一主字線MWL0之四個平板線 SPL0-SPL3經由一 NMOS電晶體MN1 8共同地耦合至平板驅 動線MPL—DRV。NMOS電晶體MN18的閘極經由一具有閘 極耦合至電源供應電壓源之NMOS電晶體MN20耦合至主 字線MWL0。平板線SPL0-SPL3經由一具有閘極耦合至平 板驅動線MPL JDRV之NMOS電晶體MN22共同地耦合至主 字線MWL0。 NMOS電晶fMN18-MN22構成平板線驅動電路且當主字 一 線選擇時，轉移平板線驅動訊號MPL JDRV至對應的平板 線SPL0-SPL3。另一方面，當主字線未被選擇時，平板線 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 519642 A7 B7 五 發明説明（ 驅動電路使對應的平板線SPL0-SPL3連接至具有接地電壓 準位之未被選擇的主字線。 圖4係爲用以説明顯示在圖3之記憶體單元陣列之控制 訊號之時序之時序圖。根據本發明之鐵電RAM裝置之操 作參照圖3和圖4説明如下。 如圖4所顯示，當預先充電致能訊號SPLJRE_EN維持一 第一邏輯狀態（例如，高）（或者，當沒有執行讀取/寫入動 作時），用於預先充電該平板線之NMOS電晶體MN10-MN16打開。因此，對應於主字線MWLO之平板線SPLO-SPL3接地。因此，在等待模式或是讀取/寫入操作週期期 間，防止了平板線之電壓變化。 如圖4所顯示，主字線MWLO被選擇以具有一邏輯高狀 態。在此時，至少一載入至子字線驅動和解碼電路100-103之選擇訊號s 〇、S 1或S 3被啓動。因此，對應於啓動 的選擇訊號之子字線SWLi具有一邏輯高狀態。此外，當 主字線MWL0具有一低到高之變換時，一 Vcc-Vth (其中， Vth係爲NMOS電晶體的門檻値電壓）之電壓經由NMOS電 晶體MN2 0載入NMOS電晶體MN18的閘極。因此，NMOS 電晶體MN20關閉（或是關上）。 隨後，預先充電致能訊號SPL JPRE JEN具有一高到低的 變換，但是在另一方面一平板線驅動訊號MPLJDRV具有 一低到高的雙換。當平板線驅動訊號MPI^DRV從邏輯低 狀態改變至邏輯高狀態時，根據增強用以足夠地，沒有電 壓降，轉移平板線驅動訊號MPL JDRV的電壓至平板驅動 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝

519642 A7 ___B7 五、發明説明（8 ) 線之系統，NMOS電晶體MN18的閘極電壓（即是，Vcc-Vth)提高。 因爲未被選擇的主字線保持邏輯低狀態，對應於每個未 被選擇字線之NMOS電晶體MN18都關閉。因此，平板線 驅動訊號MPL__DRV並未傳送到對應於每個未被選擇字線 之平板線SPL0-SPL3。即是，對應於分別未被選擇字線之 平板線SPL0-SPL3係浮動的，其表示平板線SPL0-SPL3的 電壓準位可以因與相鄰訊號耦合而改變。 然而，因爲對應於分別未被選擇的主字線之NMOS電晶 體MN22藉由平板線驅動訊號MPL JDRV打開，對應於相對 的未選#主字線之平板線SPL0-SPL3經由打開的NMOS電 晶體MN22連接到對應的具有接地電壓準位之未選擇的主 字線。在此情況下，平板線SPL0-SPL3係爲接地的而不是 浮動的。 在此情況下·，資料從/至讀取/寫入相關於選擇之子字線 之記憶體單元。之後，如圖4所顯示，分別地，選擇的主 字線訊號MWLO和平板線驅動訊號MPL JDRV具有一高到 低變換而預先充電致能訊號SPLJPRE 一 EN具有一低到高轉 變。根據預先充電致能訊號SPL JPRE-EN之低到高轉變， 耦合至主字線之分別的平板線SPL0-SPL3之NMOS電晶體 MN10-MN16打開，使得平板線預先充電至接地電壓準 位0 一 所以’在正常模式期間，根據未被選擇之主字線連接到 對應於主字線之平板線，防止對應於未被選擇之主字線之 ____ -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 519642 A7 B7 五、發明説明（9 ) 平板線浮動係可能的。 雖然本發明已經以例示之具體實施例説明，要了解其可 能如概述如上加以在本增附的申請專利範圍内之精神與範 圍之修改而實踐。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

1. 519642 A B c D 六、申請專利範圍 1. 一種非揮發性記憶體裝置，其包括： 一第一字線； 相對應於第一字線之複數個第二字線； 相對應於分別的第二字線之複數個平板線； 複數個耦合至分別的第二字線之記憶體單元，其中每 個記憶體單元具有用以轉移電子電荷之電晶體和一鐵電 電容器；以及 一耦合至平板線之平板線驅動電路，用以當第一字線 被選擇時，傳送平板線驅動訊號至平板線且當第一字線 未被選擇時，連接該平板線至第一字線。 2. 如申請專利範圍第1項之非揮發性記憶體裝置，其中該 平板線驅動電路包括： 一第一交換元件，其用以在回應在第一字線上之訊號 之同時，傳送平板線驅動訊號至平板線；以及 一第二交換元件，其用以當平板線驅動訊號啓動時， 電氣地連接平板線和第一字線。 3. 如申請專利範圍第2項之非揮發性記憶體裝置，其中該 第一和第二交換元件分別地由電晶體構成。 4. 如申請專利範圍第3項之非揮發性記憶體裝置，其中每 個電晶體係爲一 N -型Μ 0 S電晶體。 5. 如申請專利範圍第3項之非揮發性記憶體裝置，尚包括 一第三交換元件耦合在第一交換元件和第一字線之控制 電極之間，其中該第三交換元件由電晶體組成，當第一 字線被選擇時，該電晶體被關上以提高控制電極的電壓 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） A B c D 519642 六、申請專利範圍 準位。 6. 如申請專利範圍第5項之非揮發性記憶體裝置’其中該 電晶體係爲一 N -型Μ 0 S電晶體。 7. 如申請專利範圍第1項之非揮發性記憶體裝置，尚包括 複數個預先充電電晶體用以接地對應之平板線，其中該 預先充電電晶體共同地由一預先充電致能訊號控制。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)