JP2005050495A - 不揮発性強誘電体メモリ装置 - Google Patents
不揮発性強誘電体メモリ装置 Download PDFInfo
- Publication number
- JP2005050495A JP2005050495A JP2004083283A JP2004083283A JP2005050495A JP 2005050495 A JP2005050495 A JP 2005050495A JP 2004083283 A JP2004083283 A JP 2004083283A JP 2004083283 A JP2004083283 A JP 2004083283A JP 2005050495 A JP2005050495 A JP 2005050495A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- cell array
- unit
- array block
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】このような本発明は、リード動作モード時セルアレイブロックから印加されたリードデータを共通データバス部を介しタイミングデータレジスタアレイ部に格納し、ライト動作モード時タイミングデータレジスタアレイ部に格納されたリードデータ又はタイミングデータバッファ部から印加される入力データを、共通データバス部を介しセルアレイブロックに格納する不揮発性強誘電体メモリ装置において、セルアレイブロックのプレートラインを共通に用いてセルサイズを縮小することができるようにする。
【選択図】図6
Description
さらに、本発明はプレートラインが共通連結されたサブセルアレイのブロックを複数備えるサブセルアレイブロック;及び複数のサブセルアレイブロックの一側方向に形成されたプレートラインのデコーディングを制御し、一つのサブセルアレイブロック単位でプレートラインを駆動するプレートライン駆動部を備えることを特徴とする。
さらに、本発明は複数の端子セルと連結されたサブビットラインと、メインビットラインを備える単位サブセルアレイが複数備えられて一つのサブセルアレイブロックを形成し、単位サブセルアレイは複数の単位セルに各々含まれたスイッチング素子のストレージノードと連結された複数のボトム電極;複数のボトム電極が上部の前面に積層された強誘電体層;強誘電体層の上部に積層されたトップ電極;及びトップ電極の所定領域とコンタクトプラグを介し電気的接続をなすよう積層された一つのプレートラインを備えることを特徴とする。
200 データバッファバス部
300 タイミングデータレジスタアレイ部
400、402 セルアレイブロック
410 メインビットラインプルアップ制御部
420 メインビットラインセンシングロード部
430 サブセルアレイブロック
431 プレートライン駆動部
432 ワードライン/プレートライン駆動部
433 ワードライン駆動部
434、437 プレートライン駆動部
435 グローバルワードライン駆動部
436 ローカルワードライン駆動部
440 カラム選択スイッチ部
500 共通データバス部
Claims (18)
- 一つのメインビットラインに複数のサブビットラインが連結され、前記サブビットラインに各々複数の単位セルが連結された構造の単位サブセルアレイを含む不揮発性強誘電体メモリ装置において、
前記単位サブセルアレイに含まれた各単位セル等は、プレートラインを共有することを特徴とする不揮発性強誘電体メモリ装置。 - 前記プレートラインは
前記単位サブセルアレイが複数備えられて一つのサブセルアレイブロックを形成し、前記一つのサブセルアレイブロックのうちで各々のメインビットラインに帰属された前記複数の単位セルアレイのプレートラインが共通に構成されることを特徴とする請求項1記載の不揮発性強誘電体メモリ装置。 - 前記一つのサブセルアレイブロックは、セルアレイブロック内でロー及びカラム方向に複数備えられることを特徴とする請求項2記載の不揮発性強誘電体メモリ装置。
- 複数のサブセルアレイブロックの一側方向に形成され、前記プレートラインのデコーディングを制御して一つのサブセルアレイブロック単位で前記プレートラインを駆動するプレートライン駆動部をさらに備えることを特徴とする請求項3記載の不揮発性強誘電体メモリ装置。
- プレートラインが共通に連結されたサブセルアレイブロックを複数備えるセルアレイブロック;及び
複数のサブセルアレイブロックの一側方向に形成され、前記プレートラインのデコーディングを制御して一つのサブセルアレイブロック単位で前記プレートラインを駆動するプレートライン駆動部をさらに備えることを特徴とする不揮発性強誘電体メモリ装置。 - 前記サブセルアレイブロックは複数の単位サブセルアレイを備え、前記複数の単位サブセルアレイ各々は、
スイッチング素子と強誘電体キャパシタ素子を各々備える複数の単位セル;
前記複数の単位セルと前記スイッチング素子を介し連結されたサブビットライン;
前記複数の単位セルを選択的に駆動させるための複数のワードライン;及び
前記サブビットラインから印加されるセンシング電圧に従い制御されるメインビットラインを備えることを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。 - ロー方向に複数備えられる前記サブセルアレイブロックと一つのプレートライン駆動部は、一つのプレートラインアレイグループを形成することを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。
- 前記一つのプレートラインアレイグループは、前記セルアレイブロック内でカラム方向に複数備えられることを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。
- 前記プレートライン駆動部は
複数のプレートライン駆動信号を出力するが、各々のプレートライン駆動信号はこれと対応する一つのサブセルアレイブロックのみ駆動することを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。 - 前記プレートライン駆動部と同一方向に形成されワードラインのデコーディングを制御し、前記ワードラインを選択的に駆動するワードライン駆動部をさらに備えることを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。
- 前記ワードライン駆動部は
複数のワードライン駆動信号を出力するが、各々のワードライン駆動信号は各々のサブセルアレイブロックで共通に用いられることを特徴とする請求項10記載の不揮発性強誘電体メモリ装置。 - 前記サブセルアレイブロックを基準に前記プレートライン駆動部の逆方向に形成され、ワードラインのデコーディングを制御して前記ワードラインを選択的に駆動するワードライン駆動部をさらに備えることを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。
- 前記ワードライン駆動部は
複数のワードライン駆動信号を出力するが、各々のワードライン駆動信号は各々のサブセルアレイブロックで共通に用いられることを特徴とする請求項12記載の不揮発性強誘電体メモリ装置。 - 前記サブセルアレイブロックを基準に前記プレートライン駆動部の逆方向に形成され、グローバルワードラインのデコーディングを制御して前記グローバルワードラインを選択的に駆動するグローバルワードライン駆動部;及び
前記複数のサブセルアレイブロックに各々備えられ、前記グローバルワードラインの間の連結を選択的に制御する複数のローカルワードライン駆動部をさらに備えることを特徴とする請求項5記載の不揮発性強誘電体メモリ装置。 - 前記グルーバルワードライン駆動部は
複数のグローバルワードライン駆動信号を出力するが、各々のグローバルワードライン駆動信号は各々のサブセルアレイブロックで共通に用いられることを特徴とする請求項14記載の不揮発性強誘電体メモリ装置。 - 前記ローカルワードライン駆動部は
前記複数のグローバルワードライン駆動信号の入力に従い、前記複数のサブセルアレイブロックのうち入力されたグローバルワードライン駆動信号と対応する一つのサブセルアレイブロックに連結されたワードラインを駆動することを特徴とする請求項15記載の不揮発性強誘電体メモリ装置。 - 複数の単位セルと連結されたサブビットラインと、メインビットラインを備える単位サブセルアレイが複数備えられて一つのサブセルアレイブロックを形成し、
前記単位サブセルアレイは
前記複数の単位セルに各々含まれたスイッチング素子のストレージノードと連結された複数のボトム電極;
前記複数のボトム電極が上部の前面に積層された強誘電体層;
前記強誘電体の上部に積層されるトップ電極;及び
前記トップ電極の所定領域とコンタクトプラグを介し電気的接続をなすよう積層された一つのプレートラインを備えることを特徴とする不揮発性強誘電体メモリ装置。 - 前記一つのサブセルアレイブロックの中で各々のメインビットラインに帰属された前記複数の単位サブセルアレイのプレートラインが共通に構成されることを特徴とする請求項17記載の不揮発性強誘電体メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2003-052663 | 2003-07-30 | ||
KR1020030052663A KR100622757B1 (ko) | 2003-07-30 | 2003-07-30 | 불휘발성 강유전체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050495A true JP2005050495A (ja) | 2005-02-24 |
JP4813024B2 JP4813024B2 (ja) | 2011-11-09 |
Family
ID=34101782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004083283A Expired - Fee Related JP4813024B2 (ja) | 2003-07-30 | 2004-03-22 | 不揮発性強誘電体メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6956760B2 (ja) |
JP (1) | JP4813024B2 (ja) |
KR (1) | KR100622757B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338854A (ja) * | 2005-05-30 | 2006-12-14 | Hynix Semiconductor Inc | テスト制御回路を有する半導体メモリ装置 |
JP2009238318A (ja) * | 2008-03-27 | 2009-10-15 | Panasonic Corp | 半導体メモリ装置及び半導体メモリシステム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4458285B2 (ja) * | 2005-12-06 | 2010-04-28 | セイコーエプソン株式会社 | 強誘電体記憶装置 |
WO2022082750A1 (en) * | 2020-10-23 | 2022-04-28 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | ARCITECTURE, STRUCTURE, METHOD AND MEMORY ARRAY FOR 3D FeRAM |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022010A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | 半導体記憶装置 |
JP2000040377A (ja) * | 1998-07-23 | 2000-02-08 | Nec Corp | 不揮発性半導体記憶装置 |
JP2000349248A (ja) * | 1999-06-04 | 2000-12-15 | Sony Corp | 強誘電体メモリおよびそのアクセス方法 |
US20030086312A1 (en) * | 2001-11-05 | 2003-05-08 | Hynix Semiconductor Inc. | Nonovolatile ferroelectric memory device and driving method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067244A (en) | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
US6272594B1 (en) | 1998-07-31 | 2001-08-07 | Hewlett-Packard Company | Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes |
JP3606543B2 (ja) | 1998-09-02 | 2005-01-05 | ローム株式会社 | 強誘電体を用いた順序回路およびこれを用いた半導体装置 |
US6363439B1 (en) | 1998-12-07 | 2002-03-26 | Compaq Computer Corporation | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system |
JP3770171B2 (ja) * | 2002-02-01 | 2006-04-26 | ソニー株式会社 | メモリ装置およびそれを用いたメモリシステム |
US6574135B1 (en) * | 2002-04-19 | 2003-06-03 | Texas Instruments Incorporated | Shared sense amplifier for ferro-electric memory cell |
KR100506448B1 (ko) | 2002-12-27 | 2005-08-08 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 인터리브 제어 장치 |
-
2003
- 2003-07-30 KR KR1020030052663A patent/KR100622757B1/ko not_active IP Right Cessation
- 2003-12-18 US US10/737,845 patent/US6956760B2/en not_active Expired - Fee Related
-
2004
- 2004-03-22 JP JP2004083283A patent/JP4813024B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022010A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | 半導体記憶装置 |
JP2000040377A (ja) * | 1998-07-23 | 2000-02-08 | Nec Corp | 不揮発性半導体記憶装置 |
JP2000349248A (ja) * | 1999-06-04 | 2000-12-15 | Sony Corp | 強誘電体メモリおよびそのアクセス方法 |
US20030086312A1 (en) * | 2001-11-05 | 2003-05-08 | Hynix Semiconductor Inc. | Nonovolatile ferroelectric memory device and driving method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338854A (ja) * | 2005-05-30 | 2006-12-14 | Hynix Semiconductor Inc | テスト制御回路を有する半導体メモリ装置 |
JP2009238318A (ja) * | 2008-03-27 | 2009-10-15 | Panasonic Corp | 半導体メモリ装置及び半導体メモリシステム |
Also Published As
Publication number | Publication date |
---|---|
US6956760B2 (en) | 2005-10-18 |
JP4813024B2 (ja) | 2011-11-09 |
KR20050014171A (ko) | 2005-02-07 |
KR100622757B1 (ko) | 2006-09-13 |
US20050024915A1 (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4344327B2 (ja) | 直列ダイオードセルを利用した不揮発性メモリ装置 | |
KR100451762B1 (ko) | 불휘발성 강유전체 메모리 장치 및 그 구동방법 | |
JP4647313B2 (ja) | 半導体メモリ | |
JP3753331B2 (ja) | 強誘電体メモリ装置 | |
US7426130B2 (en) | Ferroelectric RAM device and driving method | |
US7728369B2 (en) | Nonvolatile ferroelectric memory device | |
KR100447223B1 (ko) | 불휘발성 강유전체 메모리 및 그 구동방법 | |
JP2003132673A (ja) | 強誘電体半導体メモリ | |
JP2007184084A (ja) | 非揮発性半導体メモリ装置 | |
US20020051377A1 (en) | Ferroelectric random access memory device | |
JP2002367367A (ja) | 不揮発性強誘電体メモリ装置の昇圧発生回路及びその発生方法 | |
JP3971536B2 (ja) | 強誘電体メモリ装置 | |
KR100301930B1 (ko) | 세그먼트 플레이트 라인 스킴을 갖는 불휘발성 강유전체 랜덤액세스 메모리 장치 및 플레이트 라인 세그먼트 구동 방법 | |
EP1485920B1 (en) | Increasing the read signal in ferroelectric memories | |
JP2002074938A (ja) | 半導体記憶装置 | |
JP4813024B2 (ja) | 不揮発性強誘電体メモリ装置 | |
KR100769492B1 (ko) | 반도체 집적 회로 | |
KR100527556B1 (ko) | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 | |
KR100596850B1 (ko) | 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 | |
JP2004164816A (ja) | リダンダンシー回路を備えた強誘電体メモリ装置 | |
JP2003123465A (ja) | 強誘電体記憶装置 | |
JP2007149295A (ja) | 半導体記憶装置 | |
JP4125743B2 (ja) | 強誘電体メモリ装置 | |
JP2009302567A (ja) | 不揮発性強誘電体メモリ装置 | |
JP2002133859A (ja) | 単一トランジスタ強誘電体メモリ及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100301 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |