TW517359B - Enhanced die-up ball grid array packages and method for making the same - Google Patents

Enhanced die-up ball grid array packages and method for making the same Download PDF

Info

Publication number
TW517359B
TW517359B TW090129877A TW90129877A TW517359B TW 517359 B TW517359 B TW 517359B TW 090129877 A TW090129877 A TW 090129877A TW 90129877 A TW90129877 A TW 90129877A TW 517359 B TW517359 B TW 517359B
Authority
TW
Taiwan
Prior art keywords
substrate
reinforcing plate
die
patent application
item
Prior art date
Application number
TW090129877A
Other languages
English (en)
Inventor
Sam Ziqun Zhao
Reza-Ur Rahman Khan
Brent Bacher
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/742,366 external-priority patent/US20020079572A1/en
Application filed by Broadcom Corp filed Critical Broadcom Corp
Application granted granted Critical
Publication of TW517359B publication Critical patent/TW517359B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

517359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1 ) 本發明之背景： 本發明之領域： 本發明係關於一種積體電路（1 c )裝置封裝技術的 領域，尤指一種在球狀柵格陣列（B G A )封裝組件中的 基板加強及散熱技術。 相關技術之說明： 典型上，積體電路（I C )晶粒被安裝在和印刷電路 板（P C B )黏著之封裝組件中或封裝組件上，其中一種 這種類型之I C晶粒封裝爲球狀柵格陣列（B G A )封裝 ，B G A封裝提供比目前可用之許多其他封裝解法還小的 涵蓋表面。一 B G A封裝組件具有一陣列的焊球位於封裝 基板的底部外表面上，焊球被回流以使封裝組件黏著於 P C B， I C晶粒被安裝在封裝基板的頂面上。典型上， 打線接合使I C晶粒中之訊號連接至基板，基板具有內部 路由，其使I C晶粒訊號電連接至底部基板表面上的焊球 〇 存在有許多的B G A封裝基板類型，包含陶瓷、塑膠 、及帶狀（也被稱爲”可撓”）。在一些B G A封裝組件 類型中，加強板可以黏著於基板，以提供平面性及剛性給 封裝組件。在這樣的封裝組件中，I C晶粒可以被安裝於 加強板，而不是基板，加強板中的缺口可以被用來讓I C 晶粒能夠打線接合於基板。 晶粒向上及晶粒向下B G A封裝組態存在著，在晶粒 (請先閱讀背面之注意事 1· •項再填· 裝-- 寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公楚） -4 - 517359 A7 B7 五、發明説明（2 ) 向上的封裝組件中，I c晶粒被安裝於基板或加強板的頂 面上，和黏著有焊球的一側相反，在晶粒向下的封裝組件 中，I C晶粒被安裝於基板或加強板的底面上，和黏著有 焊球的一側同一側。 習知B G A封裝組件遭受到高熱應力，此高熱應力係 源自在所安裝之I C晶粒的操作期間所放出之熱。由於半 導體晶粒與金屬加強板間熱膨脹係數（C T E )的不匹配 ，所以熱應力主要被加諸於I C晶粒及焊球之上。結果， 習知之可撓B G A封裝組件在符合對大於9 m m之晶粒尺 寸的可靠度要求方面有困難，參見，例如Thompson, T.，et al.，Reliability Assessment of a Thin (Flex) BGA Using a Poly imide Tape Substrate, International Electronics Manufacturing Technology Symposium, IEEE, pp. 207-2 1 3 (1999)。 在可撓B G A封裝組件中所使用之帶狀基板典型上爲 聚亞醯，其具有非常低的導熱率値，因此，I C晶粒在內 部地藉由帶狀基板熱阻障而和P C B分開，從I C晶粒到 P C B之直接熱連接的缺乏導致對從I C晶粒到電路板之 熱能傳遞相當高的阻力（theta-jb)。 一黏著於基板之加強板提高散熱，但是，用於打線接 合之加強板上的缺口傾向減少I C晶粒與加強板之邊緣間 的熱連接。結果，散熱大量被限制在I C晶粒黏著墊的區 域，而在加強板周邊的區域則對散熱沒有有效的貢獻。 此外，因爲基板路由電路的高密度，難以藉由對應之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事 •項再填· 寫本頁) 經濟部智慧財產局員工消費合作社印製 -5- 517359 A7 B7 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 接合指狀物來使I C晶粒上的各電源及接地墊接合於基板 。結果，在習知B G A封裝組件中，連接至I C晶粒之接 地及電源訊號的分布常常係妥協的。 使用塑膠基板之球狀柵格陣列封裝組件（例如B T或 FR4塑膠）一般所知的是塑膠BGAs或者PBGAs ，參見，例如 Lau，J· H·，Ball Grid Array Technology, McGraw-Hill，New York，（ 1 995)。P B G A 封裝組件，舉例 來說，可以將焊球的添加到I C晶粒之下的底部基板表面 ，以幫助將熱傳導至P C B ,諸如這些的焊球被稱爲熱球 。但是，P B G A封裝組件的成本將會隨著熱球的數目而 增加。此外，對高水準的I C裝置電源而言，將熱消散進 P C B中可能需要大陣列的熱球。 因此，所需要的是具有改善之散熱能力的B G A封裝 組件，而同時也提供高水準的I C電氣性能。 本發明之槪述： 經濟部智慧財產局員工消費合作社印製 在此敘述具有增強之電氣及熱特性的球狀柵格陣列（ B G A )封裝組件，B G A封裝組件具有一基板，此基板 具有一第一表面及一第二表面，一加強板具有一第一表面 及一第二表面，第二加強板表面被黏著於第一基板表面， 一IC晶粒具有一第一表面及一第二表面，第一IC晶粒 表面被安裝於第一加強板表面，多個焊球被黏著於第二基 板表面。 在本發明的第一樣態中，一散熱器具有一第一表面， 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X；Z97公釐） -6 - 517359 A7 B7 五、發明説明（4 ) 此第一散熱器表面被安裝於第二I C晶粒表面。 在本發明的另一樣態中，第二I C晶粒表面包含一接 觸墊，一對應於此接觸墊之打線接合使對應的接觸墊連接 至第二加強板表面，至少一電源/接地/熱焊球被黏著於 第二基板表面，各電源/接地/熱焊球經由一對應之延伸 穿過基板的通孔而被連接至加強板，該至少一電源/接地 /熱焊球被連接至第一電位。 在本發明的又一樣態中，基板具有窗形缺口，此窗形 缺口使一部分的第二加強板表面露出，第二加強板表面之 該露出部分被組構而被連接至一印刷電路板（P c B )。 在本發明的再一樣態中，一金屬環被黏著於第一加強 板表面。 在本發明的另一樣態中，一打線接合缺口係位於沿著 I C晶粒安裝位置的邊緣，該打線接合缺口延伸穿過加強 板，至少一鑲入層（stud)對應於該打線接合缺口，各鑲入 層跨過對應之打線接合缺口而橋接基板。 在本發明的又一樣態中，在此敘述具有增強之電氣及 熱特性的B G A封裝組件，一基板具有一第一表面及一第 二表面，第二基板表面包含一陣列的接觸墊，第一基板表 面被組構以安裝積體電路（I C )晶粒，多個焊球被黏著 於基板的接觸墊，一熱連接器具有一連接至第二基板表面 的第一表面，熱連接器的第二表面被組構而被連接至一印 刷電路板（P C B )。 本發明的再一樣態，及其進一步的特色和優點被敘述 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） tmtmmj ammm§B9 i— ϋιν —^ϋ ml n-ϋ '"xy^ Λ§§— ϋ (請先閲讀背面之注意事項再填寫本頁) 、·!! 經濟部智慧財產局員工消費合作社印製 517359 A7 _______B7_ _ 五、發明説明（5 ) 於下，伴隨之圖形，其在此被倂入且形成說明書的一部分 ，例舉本發明，並且連同敘述一起進一步用作解釋本發明 之原理，而且致能習於此技者製作及使用本發明。 (請先閲讀背面之注意事項再填寫本頁) 附圖之簡略說明： 伴隨之圖形，其在此被倂入且形成說明書的一部分， 例舉本發明，並且連同敘述一起進一步用作解釋本發明之 原理，而且致能習於此技者製作及使用本發明。 圖1 A及圖1 B例舉習知之可撓B G A封裝組件。 圖2 A顯示加強板之頂視圖。 圖2 B顯示在可撓B G A封裝組件中之I C裝置的操 作期間，用於加強板之溫度分布。 圖2 C顯示另一加強板組態之頂視圖。 圖3顯示習知之晶粒向上塑膠B G A封裝組件的剖面 圖。 圖4例舉依據本發明之實施例，具有散熱器之晶粒向 上可撓B G A封裝組件的剖面圖。 經濟部智慧財產局員工消費合作社印製 圖5顯示依據本發明之實施例，另一 b G A封裝組件 之剖面圖，其中，散熱器係在B G A封裝組件的內部。 圖6例舉依據本發明之實施例，具有加強板接地平面^ 之晶粒向上可撓B G A封裝組件的剖面圖。 圖7例舉依據本發明之實施例，具有經圖案化之加強. 板之晶粒向上可撓B G A封裝組件的剖面圖。 圖8例舉依據本發明之實施例，具有接地/熱連接器 本紙張尺度適用中國國豕標準（CNS ) A4規格（210X 297公羞：） -8 - 517359 A7 B7 五、發明説明（6 ) 之晶粒向上可撓B G A封裝組件的剖面圖。 圖9 A例舉依據本發明之實施例，具有金屬環之晶粒 向上帶狀B G A封裝組件的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) 圖9B例舉依據本發明之實施例，具有圖9A之金屬 環之晶粒向上帶狀B G A封裝組件的頂視圖。 圖1 Ο A例舉依據本發明之實施例，包含一或多個熱 鑲入層之加強板。 圖1 Ο B例舉依據本發明之實施例，經由圖1 〇 A之 加強板中的缺口而被打線接合於基板的I C晶粒。 圖1 1例舉依據本發明之實施例，具有接地/熱連接 器之晶粒向上P B G A封裝組件的剖面圖。 圖1 2 A例舉晶粒向上B G A封裝組件的剖面圖。 圖1 2B及圖1 2C例舉用於圖1 2A之晶·粒向上B G A封裝組件的代表性焊球配置。 圖1 3顯示基板層中的代表性路由。 圖1 4顯示相關於圖4及圖5之流程圖，其提供本發 明之代表性實施例的操作步驟。 經濟部智慧財產局員工消費合作社印製 圖1 5顯示相關於圖6之流程圖，其提供本發明之代 表性實施例的操作步驟。 圖1 6 A - D顯示相關於圖7及圖8之流程圖，其提 供本發明之代表性實施例的操作步驟。 圖1 7顯示相關於圖9 A及圖9 B之流程圖，其提供 本發明之代表性實施例的操作步驟。 圖1 8顯示相關於圖1 Ο A及圖1 Ο B之流程圖，其 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9- 517359 A7 B7 五、發明説明（7 ) 提供本發明之代表性實施例的操作步驟。 圖1 9 A - C顯示相關於圖1 1之流程圖，其提供本 發明之代表性實施例的操作步驟。 圖2 0例舉依據本發明之實施例，具有一中央窗形缺 口的基板。 圖2 1例舉依據本發明之實施例，具有一向下突出部 分之加強板的側視圖。 圖2 2例舉依據本發明之實施例，晶粒向上P B G A 封裝組件的一部分之剖面圖。 圖2 3顯示依據本發明之實施例，黏著於基板之底面 的示例接地/熱連接器。 圖2 4顯示依據本發明之代表性實施例，黏著於基板 之底面的第一及第二接地/熱連接器。 圖2 5顯示依據本發明之代表性實施例，黏著於基板 之底面的第一、第二、第三、及第四接地/熱連接器。 圖2 6顯示提供用以組合本發明之一或多個實施例之 操作步驟的流程圖。 圖2 7顯示依據本發明之代表性實施例，黏著於基板 之底面的第一及第二接地/熱連接器。 圖2 8顯示具有電位通孔位置之基板的角落部分之底 視圖。 圖2 9及圖3 0顯示依據本發明之實施例，基板之角 落部分的不例底視圖。 圖3 1顯示依據本發明之實施例，示例b G A封裝組 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡） (請先閱讀背面之注意事項再填* 寫本頁) 經濟部智慧財產局員工消費合作社印製 -10- 517359 A7 B7 五、發明説明（8 ) 件的底視圖。 (請先閲讀背面之注意事項再填寫本頁) 圖3 2顯示依據本發明之實施例，圖3 1之示例B G A封裝組件（黏著有電子裝置）的底視圖。 圖3 3顯示依據本發明之代表性實施例，用以安裝B G A封裝組件之印刷電路板的一部分。 圖3 4顯示依據本發明之實施例，圖3 3之印刷電路 板部分（黏著有電子裝置）。 圖3 5顯示依據本發明之實施例，安裝於圖3 4之印 刷電路板之圖3 2的B G A封裝組件之剖面圖。 圖3 6 A及圖3 6 B顯示提供用以組合本發明之實施 例之操作步驟的流程圖。 元件對照表 1 〇 〇，1 1 0 可撓B G A封裝組件 102, 304, 1208 I C 晶粒 104 帶狀基板 106,306,1206,106a — c 焊球 經濟部智慧財產局員工消費合作社印製 108, 308, 1210 打線接合 112,1000 加強板 114,206 缺口 116, 320, 404 環氧樹脂 118 接合墊 1 2 0 接點 2〇2 I C晶粒安裝部分 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 517359 A7 B7 五、發明説明（9 ) 2 0 4 溫度 分布 3 0 0 晶粒 向上P B G Α封裝組件 3 0 2 塑膠 基板 3 1 0 晶粒 墊 3 1 2 銅導 體 3 1 4 通孔 316,604 熱/接地通孔 3 18 焊錫遮罩 322,606 熱/接地球 400， 500， 600， 700， 800 晶粒 向上可撓B G A封裝組件 (請先閱讀背面之注意事 4 項再填· 裝— :寫本頁) 經濟部智慧財產局員工消費合作社印製 4 〇 2 混 入 散 熱 器 5 〇 2 散 熱 器 6 0 2， 11 0 6 接 地接 合 6 〇 8 接 地 接 觸 墊 6 1 〇 電 源 接 觸 墊 6 1 2 電 源 通 孔 6 1 4 金 屬 層 6 1 6 電 源 打 線 接 合 7 〇 2 加 強 板 空 腔 7 0 4 中 央 窗 形 缺 □ 8 0 2 , 11 0 2 接 地/ 熱 連 接 器 9 0 0 晶 fez 向 上 帶 狀 B G A 封 裝 組件 9 0 2 環
-12- 517359 A7 B7 五、發明説明（1〇 ) 1 0 0 2 鑲 入 層 1 1 0 0 晶 粒 向 上 P B G A 封 裝組件 1 1 0 4 黏 著 材料 1 1 〇 8 接 地 接 合 墊 1 1 1 〇 金 屬 平 面 1 1 1 2 底 面 1 2 〇 0 晶 \[，丄 松 向 上 B G A 封 裝 組件 1 2 1 2 基 板 1 2 2 4 基 板 中 央 1 3 〇 2 基 板 層 1 3 〇 4 路 由 2 2 〇 2 連 接 器 電 鍍 2 2 〇 4 黏 著 材料 局 度 2 2 〇 6 連 接 器 高 度 2 2 〇 8 連 接 器 電 鍍 高 度 2 2 1 〇 P C B 金 屬 墊 電 鍍 高 度 2 2 1 2 P C B 基 板 2 2 1 4 P C B 金 屬 墊 電 鍍 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2216, 3304 PCB金屬墊 2218 焊球高度 2220 球間距 2 2 2 2 印刷電路板（P C B ) 2224, 2226, 3502 焊球接觸墊 2402, 2502, 2702 第一接地/熱連 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 517359 A7 B7 五、發明説明（11 ) 接器 2404, 2504, 2704 第二接地/熱連 (請先閲讀背面之注意事項再填寫本頁) 接器 2 4 〇 6 ,2 5 1 0 5 2 7 0 6 第一 金 屬 平 面 2 4 〇 8 ,2 5 1 2 y 2 7 0 8 第二 金 屬 平 面 2 5 0 6 第 二 接 地 / 埶 j \ \\ 連 接 器 2 5 〇 8 第 四 接 地 / 熱 連 接 器 2 5 1 4 第 二 金 屬 平 面 2 5 1 6 第 四 金 屬 平 面 2 8 〇 2 ，2 9 0 2 2 9 0 4 3 0 0 2 j 3 0 0 4 電位 通 孔 2 8 〇 4 周 邊 域 2 8 0 6 中 央 1E 域 2 9 〇 6 焊 球 間 距 2 9 〇 8 周 邊 區 域 通 孔 間 距 2 9 1 〇 中 央 區 域 通 孔 間 距 3 1 0 〇 B G A 封 裝 組件 3 1 0 2 基 板 域 3 1 〇 4 ,3 3 0 8 外 緣 3 1 0 6 ,3 3 1 〇 內 緣 3 2 〇 2 第 一 電 子 裝 置 3 2 〇 4 第 二 電 子 裝 置 3 3 〇 〇 P C B 部 分 3 3 〇 2 ，3 5 0 8 P C B 接 觸 墊 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -14- 517359 A7 B7 五、發明説明（12 ) 3306 PCB區域 3402 第三電子裝置 (請先閲讀背面之注意事項再填寫本頁) 3404 第四電子裝置 3506 金屬平面 現在將參照伴隨之圖形來敘述本發明，在圖形中，相 同的參考數字指示相同或功能性相似的組件。除此之外， 參考數字最左邊的數位辨識參考數字第一次出現的圖形。 較佳實施例之詳細說明： 槪論 本發明係指一種用以改善B G A封裝組件之機械、熱 、及電氣性能的方法及系統，本發明係可應用於所有類型 之BGA基板，包含陶瓷、塑膠、及帶狀（可撓）BGA 封裝組件。此外，本發明係可應用於晶粒向上（鑄孔向上 )及晶粒向下（鑄孔向下）排列方向。 經濟部智慧財產局員工消費合作社印製
在此提出本發明的許多實施例。在第一實施例中，以 I C晶粒之頂面上的散熱器之導入，來釋放或改變在I c 晶粒/加強板介面處的B G A封裝組件熱應力，致使具有 高輸入及輸出（I/O)計數之大尺寸晶粒使用BGA技 術來予以封裝。在第二實施例中，藉由將熱/接地球導入 I C晶粒的下面或緊鄰I C晶粒的附近之內，以減少 B G A封裝組件熱阻及電流返回路徑的長度，在第三實施 例中，藉由去除中央的焊球，並致使晶粒墊黏著於P C B 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -15- 517359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（13 ) ，以減少封裝組件熱阻及接地電感，晶粒墊以金屬加強板 之新穎圖案化，或者藉由將熱/接地連接器放置在I C晶 粒墊與P C B之間而被黏著於P c B。在第四實施例中， 藉由將金屬環黏著於加強板之頂面，以減少封裝組件熱阻 ，在第五實施例中，藉由以金屬鑲入層而將晶粒墊橋接至 加強板的外部區域，以減少封裝組件熱阻。 在依據本發明的另一實施例中，B G A封裝組件的電 氣性能被改善。在第六實施例中，藉由使接地接合從I C 晶粒連接至加強板，以改善電氣性能。在這樣的組態中， 加強板操作爲封裝組件接地平面，此封裝組件接地平面可 以經由在上面實施例中所提及之熱/接地球或熱/接地連 接器，而被連接至P C B接地，並且在此做進一步說明。 在第七實施例中，藉由使用帶狀基板中的層作爲一電源或 接地平面，以提高封裝組件配電。 在依據本發明的又一實施例中，塑膠球狀柵格陣列（ P B G A )封裝組件熱及電氣性能被改善。在第八實施例 中，以固體導體來取代中央的焊球來減少P B G A封裝組 件之封裝組件接點-到一板的熱阻，及封裝組件接地電感 〇 球狀柵格陣列封裝類型被敘述於下，下面將提出對依 據本發明之上述實施例及其他實施例的進一步詳細內容， 在此所敘述之實施例可以用任何可應用的方式來予以組合 ，就像由特殊應用所需要的一樣。 I ^--e—. ―♦---裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 517359 A7 B7 五、發明説明（14 ) 球狀柵格陣列（B G A )封裝組件 (請先閲讀背面之注意事項再填寫本頁) 球狀柵格陣列（B G A )封裝組件被用來封裝及介接 I C晶粒與印刷電路板（P C B )，B G A封裝組件可以 和任何類型的I C晶粒一起被使用，並且特別有用於高速 I C s。在B G A封裝組件中，焊墊並不是僅圍繞封裝組 件周邊，就像在晶粒載體型封裝組件中一樣，而是覆蓋在 陣列組態中的整個底部封裝組件表面，B G A封裝組件也 被稱作墊陣列載體（P A C )、墊陣列、land柵格陣列、 及墊柵格陣列封裝組件，以下面的段落來進一步敘述B G A封裝組件類型，參照 Lau，J. H·，Ball Grid Array 丁echnology，McGraw-Hill, New York，（ 1 995)來取得對 B G A 封裝組件的額外敘述。 晶粒向上及晶粒向下B G A封裝組態存在著，在晶粒 向上的B G A封裝組件中，I C晶粒被安裝於基板或加強 板的頂面上，在離開P C B的方向上，在晶粒向下的 B G A封裝組件中，I C晶粒被安裝於基板或加強板的底 面上，在朝向PCB的方向上。 經濟部智慧財產局員工消費合作社印製 存在有許多的BGA封裝基板類型，包含陶瓷 '塑膠 (P B G A )、及帶狀（也被稱爲”可撓”）。圖1 A例 舉習知之可撓B G A封裝組件1 〇 〇，可撓B G A封裝組 件1 0 0包含一 I C晶粒1 〇 2、一帶狀基板1 0 4、多 個焊球1 0 6、及一或多個打線接合1 〇 8，帶狀或可撓 B G A封裝組件係特別適合用於具有大量的輸入及輸出之 大型I C.晶粒，例如特殊應用積體電路（a S I C )及微 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) -17- 517359 A7 _B7 五、發明説明（15 ) 處理器。 (請先閲讀背面之注意事項再填寫本頁} 帶狀基板1 0 4 —般係由與電介質材料接合之一或多 個導電層所做的，舉例來說，電介質材料可以是由各種物 質所做的，例如聚亞醯捲帶，典型上，導電層係由金屬或 金屬之組合所做的，例如銅及鋁。在導電層材料中做成軌 跡或路由圖案，基板1 0 4可以是單層捲帶、雙層捲帶、 或其他層捲帶基板類型，在雙層捲帶中，金屬層夾著電介 質層，例如銅- Upilex -銅配置。 I C晶粒1 〇 2藉由，例如環氧樹脂，而被直接黏著 於基板1 0 4 , I C晶粒1 0 2係任何類型之半導體積體 電路，和半導體晶圓隔開。 一或多個打線接合1 0 8使I C晶粒1 〇 2上之對應 的接合墊1 1 8連接至基板1 0 4上的接點1 2 0。 一密封、模製化合物，或環氧樹脂1 1 6覆蓋I C晶 粒1 0 2及打線接合1 〇 8，用於機械及環境保護。 經濟部智慧財產局員工消費合作社印製 如圖1 A所示，可撓B G A封裝組件1 〇 〇並沒有包 含加強板，在某些B G A封裝組件類型中，特別是在可撓 B G A封裝組件中，加強板能夠被黏著於基板，以便將平 面性及剛性加到封裝組件。圖1 B例舉一類似於可撓 B G A封裝組件1 〇 〇之可撓B G A封裝組件1 1 〇，其 倂入一加強板1 1 2，加強板1 1 2可以被層疊於基板 1 0 4，典型上，加強板1 1 2係由金屬或金屬之組合所 做的，例如銅、錫、及鋁，或者可以是由，舉例來說，聚 合物所做的，加強板1 1 2也可以用作散熱片，並且考慮 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -18 - 517359 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（16 ) 到B G A封裝組件1 1 〇中之較大的散熱。加強板1 1 2 中的一或多個缺口 1 1 4可以被用來讓打線接合χ 〇 8使 1 c晶粒1 0 2連接至基板1 0 4，加強板1 1 2可以用 其他方式來予以組構，並且具有和圖1 B所示不同的缺口 配置。 當企圖管理散熱時，在可撓B G A封裝組件中之加強 板的使用需要額外的考量，圖2 A顯示一加強板1 1 2的 頂視圖，加強板1 1 2包含一缺口 1 1 4 ,其相鄰於加強 板1 1 2中間內之I C晶粒安裝部分2 0 2的所有四邊， 圖2 B顯示在可撓B G A封裝組件中之I C晶粒的操作期 間，一加強板，例如加強板1 1 2之溫度分布2 0 4，溫 度分布2 0 4顯示，從I C晶粒安裝部分2 0 2到加強板 1 1 2之邊緣的熱傳遞實際上被缺口 1 1 4所限制，缺口 1 1 4用作對加強板1 1 2中之散熱的熱阻障。 圖2 C顯示依據本發明之實施例，加強板1 1 2之替 代組態的頂視圖，加強板1 1 2包含一缺口 2 0 6，其相 鄰於加強板1 1 2中間內之I C晶粒安裝部分2 0 2的所 有四邊，缺口 2 0 6係類似於圖2 A中之缺口 1 1 4，但 是形狀不同，加強板1 1 2中之進一步替代形狀的缺口皆 可應用於本發明。 圖3顯示習知之晶粒向上P B G A封裝組件3 0 〇的 剖面圖，P B G A封裝組件3 0 0包含一塑膠基板3 〇 2 、一 I C晶粒3 0 4、多個焊球3 0 6、多個打線接合 3 08、一晶粒墊3 1 0、一或多個通孔3 1 4、及一或 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I;—ϊI·---裝------訂------ (請先閱讀背面之注意事項再填寫本頁) -19- 517359 A7 塑 如B 丁 被安裝 ，例如 線接合 ，舉例 墊而被 上的接 銅導體 3 0 6 3 0 2 密 五、發明説明（17 ) 多個熱/接地通孔3 1 6 膠基板3 0 2包含一或多層形成在一有機基板（例 樹脂或F R 4環氧樹脂/玻璃），I C晶粒3 〇 4 於晶粒墊3 1 0， I C晶粒3 0 4可以用環氧樹脂 加注銀之環氧樹脂，而被黏著於晶粒墊3 1 〇。打 3 08使I C晶粒3 04之訊號連接至基板3〇2 來說，金接合導線係從I C晶粒3 0 4上之銘接合 接合於基板3 0 2上的鍍金接觸墊，此基板3 〇 2 觸墊經由基板3 0 2內之通孔3 1 4及路由，使用 3 1 2而連接至黏著於基板3 0 2之底面的焊球 。熱/接地通孔3 1 6使晶粒墊3 1 0連接至基板 之中央底面上的一或多個熱/接地球3 2 2， 封、模製化合物，或環氧樹脂3 0 2覆蓋I C晶粒3 0 4 及打線接合3 0 8，用於機械及環境保護。 如上所述，B G A封裝組件包含一陣列位於封裝基板 之底部外表面上的焊球。圖1 2 A例舉晶粒向上B G A封 裝組件1 2 0 0的剖面圖，圖1 2 B及圖1 2 C例舉用於 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 如基藉 2 路慮料 。 於 8 1 及考材 置裝 ο 2 孔。電 配安 2 1 通 6 導 球一 1 板應 ο 以 焊含粒基對 2 塡 性包晶至之 1 充 表 o C 接中球被 代 ο I 連 2 焊夠 的 2 ，電 1 的能 ο 1 8 被 2 面孔 ο 件 ο 而 1 下通 2 組 2 ο 板 2 之 1 裝 1 1 基 1 中 件封粒 2 由 2 2 組 A 晶 1 經 1 1 裝 G C 合 ο 板 2 封 B I 接 1 基 1 A ，之線 2 至板 G 示上打 1 接基 B 所 2 個合連 ， 上 A 1 多接電接 向 2 2 或線被連 粒 1 1 一 打而些 晶圖板由 ，由這 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 517359 A7 B7 五、發明説明（18 ) ，例如焊錫，焊球1 2 0 6被黏著於基板1 2 1 2，並且 被用來使B G A封裝組件黏著於p c B。 注意，雖然打線接合，例如打線接合1 2 1 0，被顯 示及敘述於此，但是I C晶粒可以用位於I C晶粒之底面 上的焊球，藉由一般被稱爲” C 4 ”或”覆晶接合”封裝 之程序，而被安裝及連接至基板。 如圖1 2 B所示，焊球1 2 0 6可以被配置成陣列， 圖1 2B顯示BGA封裝組件1 2 00之底面上之1 4x 1 4陣列的焊球，其他尺寸陣列之焊球也可以應用於本發 明。焊球1 2 0 6被回流以使B G A封裝組件1 2 0 0黏 著於P C B。此P C B可以包含接觸墊，而焊球1 2 0 6 被接合於接觸墊，P C B接觸墊一般係由金屬或金屬之組 合所做的，例如銅、鎳、錫、及金。 圖1 2 C顯示B G A封裝組件1 2 0 0之底視圖，其 具有替代之焊球陣列配置，B G A封裝組件1 2 0 0使一 陣列之焊球1 2 0 6黏著於基板1 2 1 2的底面上。如圖 1 2 C所示，焊球1 2 0 6係位在基板1 2 1 2之底面上 的周邊區域中，離開基板中央1 2 2 4，舉例來說，基板 1 2 1 2之底面上的焊球1 2 0 6可以位於I C晶粒之外 輪廓區域以外，而I C晶粒被安裝於基板1 2 1 2的相反 表面上，依據特別的B G A封裝組件應用之要求，可以用 任何數目的方式來組織焊球陣列。 圖1 2 C中所示之焊球配置係特別應用於本發明下面 所述之實施例，例如用以使散熱器或接地/熱連接器黏著 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -I ·ί I1J. awi· a····· n n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -21 - 517359 A7 B7 五、發明説明（19 ) 於B G A封裝組件的底面，散熱器或接地/熱連接器可以 被連接於基板中央1 2 2 4。 (請先閱讀背面之注意事項再填寫本頁) 如上所述，B G A封裝基板提供一或多層上之通孔及 路由，以使用於其上側表面上之打線接合的接觸墊連接至 黏著於底部基板表面的焊球。圖1 3顯示一用以達成此之 基板層1 302中的示例路由1 304。 本發明可以應用來改善在此所述之B G A封裝組件類 型及其他B G A封裝組件類型中的熱及電氣性能。 依據本發明之B GA實施例 經濟部智慧財產局員工消費合作社印製 下面的部分敘述本發明之球狀柵格陣列封裝組件之結 構及操作實施的進一步詳細內容，在此所述的這些結構及 操作實施係爲了例舉目的，而並非限定於此，舉例來說， 如同在此所述之本發明可以被應用於晶粒向上及晶粒向下 B G A封裝組件類型兩者，以及其他的I C封裝組件類型 。此外，以下所提出之各實施例係可應用於帶狀基板 B G A封裝組件、塑膠基板B G A封裝組件、及陶瓷基板 B G A封裝組件。以下的敘述係適用於這些及其他的封裝 組件類型，正如習於此技者可以從在此之教旨而得以了解 者，舉例來說，在塑膠基板B G A封裝組件及一些帶狀基 板B G A封裝組件中，在B G A封裝組件中可以不需要加 強板。 以下所提出之各實施例的特色可以獨立地倂入B G A 封裝組件中，或者可以用任何方式來予以組合，正如習於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 517359 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（20 ) 此技者可以從在此之教旨而得以領會者。 混入散熱器實施例 依據本發明之實施例，散熱器可以被使用於B G A封 裝組件中，以提供熱應力釋放及熱消散，在較佳實施例中 ，一混入散熱器被黏著於可撓B G A封裝組件中之1 C晶 粒的頂面，以提供熱應力釋放及熱消散。 圖4例舉依據本發明之實施例，晶粒向上之可撓 B G A封裝組件4 0 0的剖面圖，B G A封裝組件4 0 0 包含I C晶粒1 〇 2、基板1 〇 4、多個焊球1 0 6、一 或多個打線接合1 0 8、加強板1 1 2、環氧樹脂1 1 6 、一混入散熱器4 0 2、及一環氧樹脂4 0 4。參照上面 相關於圖1 A - 1 B的討論，取得對這些組件中的一些組 件之結構及操作上額外的詳細內容。 基板1 〇 4具有一頂面，而加強板1 1 2之底面被安 裝於此頂面，基板1 0 4之底面黏著多個焊球1 0 6，此 多個焊球1 0 6連接至基板1 〇 4之底面上的通孔及/或 點，而基板1 0 4內部之訊號被路由編定及暴露於基板 1 0 4之底面。 加強板1 1 2具有一頂面，而I C晶粒1 〇 2被安裝 於此頂面，在替代實施例中，B G A封裝組件4 0 0並不 需要加強板，而且不包含加強板1 1 2，在這樣的替代胃 施例中，I C晶粒1 〇 2被安裝於基板1 0 4。 一或多個打線接合1 0 8使對應之I C晶粒1 〇 2 J： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I ；—*—I*---裝------訂------ (請先閲讀背面之注意事項再填寫本頁) -23- 517359 A7 ______ B7 五、發明説明（21 ) (請先閲讀背面之注意事項再填寫本頁) 的接合墊1 1 8連接至基板1 〇 4上的接點1 2 0。當力口 強板1 1 2出現時，如圖4所示，打線接合1 〇 8延伸通 過加強板1 1 2中的一或多個缺口 ；l χ 4，以形成和基板 1 0 4的連接。 散熱器4 0 2使用環氧樹脂4 0 4而被黏著於I c晶 粒1 0 2的頂面（作用面）上，環氧樹脂4 〇 4可以是和 環氧樹脂1 1 6相同的物質，或者可以是不同的物質，加 注銀之環氧樹脂可以被用作環氧樹脂4 〇 4，以增強來自 I C晶粒1 〇 2的排熱。 如圖4所示，散熱器4 0 2之面積小於I C晶粒 1 0 2之頂面的面積，用於散熱器4 0 2之替代尺寸也可 應用於本發明，包含和I C晶粒1 〇 2之面積相等的尺寸 ，或者較大的面積，散熱器4 0 2被成型及組構，以自 I C晶粒1 〇 2散熱，如同由應用所需要的。 如圖4所示，散熱器4 0 2之頂面形成B G A封裝組 件4 0 0之頂面的一部分，藉由露出散熱器4 0 2之頂面 ，能夠改善消散至環境的熱。此外，在這樣的組態中，額 經濟部智慧財產局員工消費合作社印製 本其散 ，區廓 據，， 面央輪 依圖部。頂中之 示面內封之其 ο 顯剖的密 2 於 1 5 之 ο 地 ο 稱粒 圖 ο ο 全 1 對晶 。ο 5 完粒更 C 2 5 件 t 晶得 I ο 件組予 C 變於 4 組裝來I構在 器裝封 e 於結存 熱封 A11著械不 散 A GI1黏機球 於 G Bsfs2 之焊 著 B 在 ^ ο ο 熱 黏一係環 4 ο \ 被另 2 由器 4 地 以 ，ο 一錯熱件接 可例 5 係散組當 片施器2{使裝是 熱實熱 ο 由封別 散之散 5 藉 A 特 的明，器 G ， 外發中熱 B 域 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24- 517359 A7 B7 五、發明説明（22 下面的基板1 0 4之 板1 1 2之介面處的 予以釋放或改變，由 熱應力所造成的變形 以減少，藉由在B G 容量，混入散熱器4 大的尺寸及更多的I / 圖1 4顯示用以 步驟的流程圖1 4 0 序發生，如同對習於 顯而易知的。對習於 的結構實施例將會是弓 底面上時，在I C晶粒1 〇 2 熱應力實際上係藉由散熱器4 加強板1 1 2及I c晶粒1 〇 實際上經由散熱器4 〇 2的使 A封裝組件4 〇 〇中提供較大 0 2允許對I C晶粒χ 〇 2有 /〇計數。 組合本發明之一或多個實施例 0，圖1 4的步驟不必要依所 此技者而言，根據在此之教旨 此技者而言，根據下面的討論 弓顯的，這些步驟詳述於下。 和加強 0 2來 2中之 用來予 的散熱 甚至更 之操作 示的順 將會是 ，其他 f.—4------裝— (請先閲讀背面之注意事項再填寫本頁) -訂 流程圖1 4 0 0以步驟1 4 0 2開始。在步驟 1402中，提供一具有第一表 舉例來說，此 B G A封裝組 位置及/或接點被設置於一第 基板係可撓基板1 件的基板類型。舉 面及一第二表面之 〇 4，或者另一適 例來說，一 I C晶 基板， 合用於 粒安裝 上表面上，且焊球墊被 4 經濟部智慧財產局員工消費合作社印製 設置於一第二 、底面上。 4 0 4中，加強板之第一表面被黏著於第一 例來說，此加強板 在步驟1 基板表面，舉 於基板1 0 4。在替代實施例中， 在步驟1 表面，舉例來 於加強板1 1
4 0 6 中，一 I C δ兌，此I C晶丨1£爲 2。在替代實施例 係加強板1 1 2，其黏著 不需要加強板。 晶粒被安裝於第二加強板 I C晶粒1 〇 2，其安裝 中，當未使用加強板時， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
VI -25- 517359 A7 B7 五、發明説明（23 ) I c晶粒1 0 2被直接安裝於基板。 在步驟1 4 0 8中，一散熱器被安裝於I C晶粒，其 中，散熱器使來自I C晶粒之熱消散，舉例來說，此散熱 器爲散熱器4 0 2或5 0 2，典型上散熱器4 0 2或 5 0 2被安裝於I C晶粒的上表面，並且覆蓋少於I C晶 粒102的整個上表面。舉例來說，散熱器402或 5 0 2的較小表面讓接合墊1 1 8露出於I C晶粒的上表 面上，用於打線接合連接。在替代實施例中，散熱器 4 0 2或5 0 2具有相同的尺寸，或者包括一比I C晶粒 102之上表面還大的面積。 在步驟1 4 1 0中，多個焊球被黏著於第二基板表面 ，舉例來說，此多個焊球爲多個焊球1 0 6，其連接至基 板1 0 4之底面上的通孔及/或焊球墊。如圖1 2 B及圖 1 2 C所示，焊球可以被排列於基板1 〇 4之底面上，或 者以替代的配置來予以排列，焊球被用來使B G A封裝組 件黏著於P C B。 實施流程圖1 4 0 0之步驟的好處在於，散熱器釋放 在I C晶粒和第一加強板表面之介面處的熱應力。 流程圖1 4 0 0可以包含第二加強板表面被密封之額 外步驟，舉例來說，第二加強板表面可以被樹脂或模製化 合物所密封，而樹脂或模製化合物也密封I C晶粒、散熱 器及打線接合。 加強板接地平面實施例 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項 —φ裝II 項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -26- 517359 A7 _B7 五、發明説明（24 ) (請先閲讀背面之注意事項再填寫本頁) 依據本發明之實施例，藉由讓加強板用作接地平面， 可以改善晶粒I C晶粒之電氣特性，及對應之B G A封裝 組件的電氣特性。在較佳實施例中，向上帶狀B G A封裝 組件（可撓B G A )經由一或多個到接地焊球之通孔而被 連接至P C B接地，I C晶粒之接地接觸墊藉由接地打線 接合而被連接至加強板。在又一樣態中，可撓帶狀基板的 一或多個金屬層可以被連接至接地電位或電源電位，以操 作爲接地平面或電源平面。 圖6例舉依據本發明之實施例，晶粒向上可撓B G A 封裝組件6 0 0的剖面圖。B G A封裝組件6 0 0包含 I C晶粒1 〇 2、基板1 〇 4、多個焊球1 〇 6、一或多 個打線接合1 0 8、加強板1 1 2、環氧樹脂1 1 6、一 或多個到加強板之接地接合6 0 2、一或多個接地/熱通 孔6 0 4、一或多個接地/熱焊球6 0 6、一或多個接地 接觸墊6 0 8、一或多個電源接觸墊6 1 0、及一或多個 電源通孔6 1 2。 經濟部智慧財產局員工消費合作社印製 基板1 0 4具有一頂面，而一加強板1 1 2之底面被 安裝於此頂面，基板1 0 4之底面黏著多個焊球1 〇 6， 多個焊球1 0 6連接至基板1 0 4之底面上的通孔及/或 點，而基板1 0 4內部之訊號被路由編定及暴露於基板 1 0 4之底面。 加強板1 1 2具有一頂面，而I C晶粒1 〇 2被安裝 於此頂面。 一或多個打線接合1 0 8使I c晶粒1 〇 2上之對應 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐Ί ' 一 ' -27- 517359 A7 B7 五、發明説明（25 ) (請先閲讀背面之注意事項再填寫本頁) 的接合墊1 1 8連接至基板1 0 4上的接點1 2 0。打線 接合1 0 8延伸通過加強板1 1 2中的一或多個缺口 1 1 4 ,以形成和基板1 0 4的連接。 I C晶粒1 0 2具有一頂面，其包含至少一接地墊 6 0 8，接地墊6 0 8被連接至I C晶粒1 〇 2中的接地 電位訊號，一接地打線接合6 0 2使接地墊6 0 8連接至 加強板1 1 2，加強板1 1 2之底面被連接至PC B中之 接地電位訊號，而B G A封裝組件6 0 0被黏著於P C B ，以致使加強板1 1 2操作爲接地平面。加強板1 1 2經 由一或多個延伸穿過基板1 0 4之接地/熱通孔6 0 4而 被連接至P C B接地，此一或多個接地/熱通孔6 0 4係 位於基板1 0 4中，在I C晶粒1 〇 2的下面，並且能夠 以導電材料，例如焊錫，來予以充墳。一接地/熱焊球 6 0 6被黏著於基板1 〇 4之底面上的各接地/熱通孔 6 0 4，當回流以黏著於P C B時，接地/熱焊球6 0 6 形成到P C B接地之連接，各接地/熱焊球6 0 6使個別 的接地/熱焊球6 0 6電氣及熱連接至加強板1 1 2。 經濟部智慧財產局員工消費合作社印製 在又一實施例中，一帶狀基板被組構而使得一金屬層 被用作一封裝組件電源平面或接地平面。舉例來說，有了 雙層帶狀基板，底部金屬層可以被用作電源平面或接地平 面。 在圖6中，依據本發明之實施例，B G A封裝組件 6 0 0包含一雙層帶狀基板1 〇 4的底部金屬層6 1 4， 其被連接至一電位，以操作爲一電源平面。I C晶粒 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28- 517359 A7 _ B7__ 五、發明説明（26 ) (請先閲讀背面之注意事項再填寫本頁) 1 0 2上之一或多個電源接觸墊6 1 0被連接至I C晶粒 1 0 2中之電源電位訊號，I C晶粒1 0 2上之電源接觸 墊6 1 0藉由一電源打線接合6 1 6而被連接至對應的電 源通孔6 1 2。當加強板1 1 2出現時，電源打線接合 61 6延伸通過缺口 1 1 4，電源通孔6 1 2延伸通過基 板1 0 4，能夠以導電材料，例如焊錫，來充塡電源通孔 6 1 2，各電源通孔6 1 2被連接至基板1 〇 4的底部金 屬層6 1 4。此外，一或多個電源通孔6 1 2可以被連接 至基板1 0 4之底部上對應的焊球，以便當焊球被回流時 ，使底部金屬層6 1 4連接至P C B電源墊。 加強板接地平面，及/或使用帶狀基板之金屬層的電 源/接地平面之導入致使非常短的電源及接地連接，電流 返回路徑長度被縮短，跨過平面之壓降被減少，並且電源 /接地電感被減小，此較短的電源及接地路徑也明顯地使 電源/接地路徑電阻減小，其有利地減少所需之I C裝置 電力位準。 經濟部智慧財產局員工消費合作社印製 .如果需要可撓帶狀基板中之熱通孔的使用，及連接至 晶粒向下T B G A封裝組態中之散熱器的焊球之使用的進 一步說明，參照美國專利第6，0 2 0， 6 3 7號案，如 果需要塑膠基板B G A封裝組態中之熱通孔及熱球的使用 之進一步說明，參照美國專利第5 , 8 9 4，4 1 0號案 〇 圖1 5顯示用以組合本發明之一或多個實施例之操作 步驟的流程圖1 5 0 0，圖1 5的步驟不必要依所示的順 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -29- 517359 A7 ____ B7 五、發明説明（27 ) 序發生，如同對習於此技者而言，根據在此之教旨將會是 顯而易知的。對習於此技者而言，根據下面的討論，其他 的結構實施例將會是明顯的，這些步驟詳述於下。 流程圖1 5 0 0以步驟1 5 0 2開始。在步驟 1502中，提供一具有第一表面及一第二表面之基板， 舉例來說，此基板係可撓基板104，或者另一適合用於 B G A封裝組件的基板類型。舉例來說，一 I C晶粒安裝 位置及/或接點被設置於一第一、上表面上，且焊球墊被 設置於一第二、底面上。 在步驟1 5 0 4中，提供從加強板之第一表面到加強 板之第二表面之加強板中的至少一缺口，舉例來說，此至 少一缺口包含加強板1 1 2中之缺口 1 1 4。在較佳實施 例中，缺口 1 1 4係位在I C晶粒1 〇 2之四個邊緣的每 一個邊緣上。 在步驟1 5 0 6中，第一加強板表面被黏著於第一基 板表面，舉例來說，此加強板係加強板1 1 2，其黏著於 基板1 0 4。在替代實施例中，不需要加強板，並且未被 黏著於基板。 在步驟1 508中，· 一積體電路（I C)晶粒被安裝 於第二加強板表面，其中，I C晶粒之第一表面包含一接 觸墊，舉例來說，此I C晶粒爲I C晶粒1 0 2，其被安 裝於加強板。在替代實施例中，當未使用加強板時，1C 晶粒1 0 2被直接安裝於基板，舉例來說，此接觸墊爲接 地接觸墊6 0 8。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事
項再填I :寫本頁) 經濟部智慧財產局員工消費合作社印製 -30- 517359 A7 B7 五、發明説明（28 ) (請先閲讀背面之注意事項再填寫本頁) 在步驟1 5 1 0中，接觸墊被連接至第二加強板表面 ，舉例來說，接觸墊爲接地接觸墊6 0 8，其藉由接地打 線接合6 0 2而被連接至加強板1 1 2，接地打線接合 6 0 2可以被焊接或者黏著於加強板1 1 2。 在步驟1512中，多個焊球被黏著於第二基板表面 ，在I C晶粒的外尺寸輪廓之內，舉例來說，此多個焊球 包含一或多個接地/熱焊球6 0 6，其被排列於基板 1 0 4之底面上，在基板中央1 2 2 4的區域中，如圖 1 2 C所示，I C晶粒的外尺寸輪廓係由I C晶粒1 0 2 之邊緣所包圍的區域。 在步驟1 5 1 4中，多個焊球經由基板中對應的通孔 而被連接至第一加強板表面，舉例來說，通孔包含接地/ 熱通孔6 0 4。通孔能夠以導電材料，例如焊錫，來予以 充塡，以便讓焊球電連接至加強板1 1 2。 經濟部智慧財產局員工消費合作社印製 在依據流程圖1 5 0 0之又一實施例中，基板包含金 屬層，其中，此金屬層被連接至一第二電位。加強板具有 從第一加強板表面延伸至第二加強板表面之至少一缺口， 第二I C晶粒表面包含一第二接觸墊，此第二接觸墊，經 由加強板中的其中一缺口，以及經由延伸通過基板之對應 通孔，而被連接至金屬層，第二接觸墊可以被連接至IC 晶粒中的電源電位或接地電位，舉例來說，第二接觸墊爲 電源接觸墊6 1 0，金屬層爲金屬層6 1 4，且對應通孔 爲電源通孔6 1 2。 在一實施例中，流程圖1 5 0 0可以包含一額外步驟 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -31 - 517359 A7 B7 五、發明説明（29) ，其中，接觸墊被連接至I C晶粒中的接地電位，舉例來 說，接觸墊可以被連接至I C晶粒中的接地平面或接地訊 號，而I C晶粒被路由編定至接觸墊。 流程圖1 5 0 0可以包含額外步驟，其中，第二加強 板表面被密封，舉例來說，第二加強板表面可以被樹脂或 模製化合物所密封，而樹脂或模製化合物也密封I C晶粒 及打線接合。 流程圖1500可以包含額外步驟，其中，第二多個 焊球被黏著於第二基板表面，在I C晶粒的外尺寸輪廓之 外，舉例來說，第二多個焊球爲多個焊球1 0 6，其連接 至基板1 0 4之底面上的通孔及/或焊球墊。如圖1 2 B 所示，焊球被排列於基板1 〇 4之底面上，在基板中央 1 2 2 4的外部，焊球被用來使B G A封裝組件黏著於 P C B。 具有連接至P C B之加強板的實施例 依據本發明之實施例，藉由致能I C晶粒墊黏著於 P C B來改善I C裝置之電氣性能及B G A封裝組件的熱 性能。在一實施例中，I C晶粒墊藉由晶粒向上帶狀 B G A封裝組件中之金屬加強板的新穎圖案化而被黏著於 P C B。在替代實施例中，I C晶粒墊藉由將熱/接地連 接器放置在晶粒向上帶狀B G A封裝組件中的I C晶粒墊 與PCB之間而被黏著於PCB。 藉由金屬晶粒-黏著墊直接黏著於P C B ,能夠實際 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公羡] " -32- (請先閱讀背面之注意事項再填* 寫本頁) 經濟部智慧財產局員工消費合作社印製 517359 A7 __B7_ 五、發明説明（30 ) (請先閲讀背面之注意事項再填寫本頁) 地減少B G A封裝組件接點一到一板的熱阻，金屬晶粒一 黏著墊被黏著於PCB,舉例來說，用於露出墊四邊扁平 封裝（QFP)，一具有露出之散熱片在底部之QFP， 及一無引線塑膠晶片載體（亦即，L P C C，Q F N , SON, Q L P )封裝組件中之封裝組件接點一到一板的 熱阻最小化。所有既有之如此的設計皆爲”導線架”封裝 組件，其涉及露出之晶粒墊或露出之散熱片在封裝組件的 底部，本發明提供露出之晶粒-黏著墊或散熱片在可撓 B G A封裝組件的底部。 圖7例舉依據本發明之實施例，晶粒向上可撓B G A 封裝組件7 0 0的剖面圖。B G A封裝組件7 0 0包含 I C晶粒1 〇 2、基板1 0 4、多個焊球1 0 6、一或多 個打線接合1 0 8、加強板1 1 2、環氧樹脂1 1 6、一 或多個到加強板之接地接合6 0 2、接地接觸墊6 0 8、 及一加強板空腔7 0 2。 經濟部智慧財產局員工消費合作社印製 基板1 0 4具有一頂面，而一加強板1 1 2之底面被 安裝於此頂面，基板1 0 4之底面黏著多個焊球1 〇 6 , 多個焊球1 0 6連接至基板1 0 4之底面上的通孔及/或 點，而基板1 0 4內部之訊號被路由編定及暴露於基板 1 0 4之底面。圖7中之基板1 0 4具有一中央窗形缺口 7 0 4，在此中央窗形缺口 7 0 4之下，焊球較佳地未被 連接，圖2 0例舉依據本發明之實施例，具有中央窗形缺 口 7 0 4之基板1 〇 4的底視圖。 加強板1 1 2具有一頂面，而I C晶粒1 0 2被安裝 本紙張尺度適财關家標準（CNS ) ( 210X297公釐) "" ' -33- 517359 A7 B7 五、發明説明（31 ) (請先閱讀背面之注意事項再填寫本頁) 於此頂面。圖7中之加強板1 1 2被圖案化而具有一空腔 702，其向下突出，用於1C晶粒102之黏著。如上 所述，中央窗形缺口704存在於基板104中，此缺口 7 0 4存在，以便讓加強板1 1 2突出穿過，並且和 P C B上之焊接墊接觸，而b G A封裝組件7 0 0即將被 安裝於P C B。空腔7 0 2之底部露出表面能夠以焊錫來 予以電鍍，以協助表面黏著於P C B上之電鍍焊錫的金屬 墊，而BGA封裝組件700被安裝於此PCB。因此， 加強板1 1 2可以用作導管，此導管用以將熱從I C晶粒 102傳送至PCB。 經濟部智慧財產局員工消費合作社印製 加強板1 1 2可以選擇性地被組構以操作爲一接地平 面，一或多個接地墊6 0 8可以被連接至I C晶粒1 0 2 中的接地電位訊號，有了被連接至加強板6 0 2之一或多 個接地打線接合6 0 2，空腔7 0 2之底部露出表面可以 作用爲一 B G A封裝組件7 0 0之露出的接地墊及一露出 之散熱器兩者。如上所述，空腔7 0 2之底部露出表面能 夠以焊錫來予以電鍍，以便讓加強板1 1 2能夠被表面黏 著於PCB上之一或多個焊接墊，pcB上之墊能夠被連 接至P C B接地平面，以縮短電流返回路徑的長度，以及 形成從B G A封裝組件7 0 0到P C B之導電性散熱路徑 〇 藉由將散熱器黏著於加強板與p C B之間，使得從 B G A封裝組件接地到P C B接地平面之直接電氣及熱連 接也是有可能的。圖8例舉依據本發明之實施例，晶粒向 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -34- 517359 A7 B7 五、發明説明（32 ) (请先閱讀背面之注意事項存填寫本頁) 上可撓B G A封裝組件7 0 0的剖面圖，圖8中之基板 104具有一中央窗形缺口，在此中央窗形缺口之下，沒 有焊球被連接著。加強板1 1 2之底面的一部分經由基板 1 〇 4之中央窗形缺口 7 0 4而露出，一散熱器（例如， 由銅或鋁所製造的），被顯示爲接地/熱連接器8 0 2， 被連接至加強板1 1 2的露出部分，接地/熱連接器 8 0 2能夠是由和加強板1 1 2相同之材料所做的，和加 強板1 1 2不同之材料可以被用於接地/熱連接器8 0 2 ，以補償晶粒1 02與加強板1 1 2間之熱膨脹係數的不 匹配。接地/熱連接器8 0 2可以使用導電性環氧樹脂或 焊錫而被層疊於加強板1 1 2的露出部分，接地/熱連接 器8 0 2之底面可以用焊錫來予以電鍍，以協助其對 P C B上之焊接墊的表面黏著。P C B上之金屬墊可以被 連接至P C B接地平面，以縮短電流返回路徑的長度，以 及提高從I C晶粒1 〇 2到P C B之導電性散熱路徑。此 設計之優點爲在金屬連接器疊層程序上的高效率。 經濟部智慧財產局員工消費合作社印製 在又一實施例中，加強板1 1 2及接地/熱連接器 8 0 2可以是從單件金屬來予以製造的，而因此包含單一 金屬工件。圖2 1例舉依據本發明之實施例，具有一向下 突出部分2 1 0 2之加強板1 1 2的側視圖，當圖2 1中 所示之加強板1 1 2被黏著於基板1 0 4時，該部分 2 1 0 2局部或整個延伸穿過窗形缺口 7 0 4，該部分 2 1 0 2可以直接連接至P C B，或者可以連接至一被連 接至p C B之接地/熱連接器8 0 2。因爲藉由加強板 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -35- 517359 A7 B7 五、發明説明（33 ) (請先閱讀背面之注意事項再填寫本頁) 1 1 2到P C B之連接所致能的熱及電氣改善，所以能夠 藉由移動缺口 1 1 4更接近於晶粒1 0 2的附近，以減少 打線接合的長度，但不需要顯著地妥協熱性能。 圖1 6 A顯示用以組合本發明之一或多個實施例之操 作步驟的流程圖1 6 0 0 ,圖1 6 B - D提供依據進一步 實施例的操作步驟，圖1 6 A - D中之操作步驟不必要依 所示的順序發生，如同對習於此技者而言，根據在此之教 旨將會是顯而易知的。對習於此技者而言，根據下面的討 論，其他的結構實施例將會是明顯的，這些步驟詳述於下 〇 流程圖1 6 0 0以步驟1 6 0 2開始。在步驟 1 6 0 2中，提供一具有第一表面及一第二表面之基板， 舉例來說，此基板係可撓基板1 0 4，或者另一適合用於 B G A封裝組件的基板類型。舉例來說，一 I C晶粒安裝 位置及/或接點被設置於一第一、上表面上，且焊球墊被 設置於一第二、底面上。 經濟部智慧財產局員工消費合作社印製 在步驟1 6 0 4中，加強板之第一表面被黏著於第一 基板表面，舉例來說，此加強板係加強板1 1 2，其黏著 於基板1 0 4。 在步驟1 6 0 6中，第一加強板表面的一部分經由基 板中的窗形缺口而露出，舉例來說，基板1 〇 4在其中央 具有一窗形缺口 7 0 4，加強板1 1 2之底面的一部分經 由窗形缺口704而露出。 在步驟1 6 0 8中，一 I C晶粒被安裝於加強板之第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36- 517359 A7 B7 五、發明説明（34 ) 二表面，其中，I C晶粒之表面包含至少一接觸墊，舉例 來說，此I C晶粒爲I C晶粒1 〇 2，其被安裝於加強板 〇 (請先閱讀背面之注意事項再填寫本頁) 在步驟1 6 10中，多個焊球被黏著於第二基板表面 ，舉例來說，此多個焊球爲多個焊球1 0 6，其連接至基 板1 0 4之底面上的通孔及/或焊球墊。如圖1 2 B所示 ，焊球可以被排列於基板1 0 4之底面上，除了窗形缺口 7 0 4之區域以外，焊球被用來使B G A封裝組件黏著於 P C B。 在步驟1 6 1 2中，第一加強板表面的露出部分被組 構而被連接至印刷電路板（P C B )，藉此，B G A封裝 組件的電氣及熱性能被改善。 在步驟1 6 1 4中，一散熱器被連接至第一加強板表 面的露出部分，舉例來說，此散熱器爲接地/熱連接器 8 0 2，其經由窗形缺口 7 0 2而被連接至加強板1 1 2 〇 經濟部智慧財產局員工消費合作社印製 在步驟1 6 1 6中，散熱器之表面被組構而被連接至 PCB,在一實施例中，步驟16 12另包含散熱器表面 以焊錫來予以電鍍，以便讓散熱器表面能夠被表面黏著於 P C B上之焊接墊的步驟。 在替代實施例中，步驟1 6 1 2包括加強板被成型而 具有一突出穿過窗形缺口之位於中央的空腔形狀部分之步 驟。在一實施例中，步驟1 6 1 2另包含空腔形狀部分之 表面用纟千錫來予以電鑛，以便讓加強板能夠被表面黏著於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -37- 517359 A7 __B7_ 五、發明説明（35 ) (請先閲讀背面之注意事項再填寫本頁) P c B上之焊接墊的步驟，舉例來說，此加強板i 1 2被 圖案化而具有一空腔7 0 2，其向下突出於窗形缺口 7 0 4中，空腔7 0 2之底面係以焊錫來予以電鍍。 圖1 6 C提供圖1 6 A之流程圖1 6 0 0的額外代表 性步驟。 在步驟1 6 1 8中，加強板被連接至一電位，舉例來 說，加強板可以被連接至P C B上的接地或電源，空腔 7 0 2之底面可以被連接至P C B上的接地或電源電位， 或者接地/熱連接器8 0 2可以做成P C B之連接。 在步驟1 6 2 0中，至少一接觸墊之各接觸墊以對應 之打線接合而被連接至第二加強板表面。 圖1 6 D提供實施步驟1 6 1 8之代表性步驟： 在步驟1 6 2 2中，加強板被連接至一接地電位。 在步驟1 & 2 4中，讓加強板用作接地平面。 流程圖1 6 0 0可以包含第二加強板表面被密封之額 外步驟。舉例來說，第二加強板表面可以被環氧樹脂所密 封，而環氧樹脂也密封I C晶粒及打線接合。 經濟部智慧財產局員工消費合作社印製 金屬環實施例 依據本發明之實施例，藉由使一金屬環黏著於加強板 之頂面，以提高B G A封裝組件的機械及熱性能，在較佳 實施例中，在晶粒向上的封裝組件中，一金屬環被黏著於 加強板之頂面。 圖9 A例舉依據本發明之實施例，晶粒向上帶狀 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -38- 517359 A7 B7 五、發明説明（36 ) (請先閲讀背面之注意事項再填寫本頁) B G A封裝組件9 0 0的剖面圖。B G A封裝組件9 〇 〇 包含I C晶粒1 0 2、基板1 0 4、多個焊球1 〇 6、一 或多個打線接合1 0 8、加強板1 1 2、環氧樹脂丨1 6 、及一金屬環9 0 2。圖9 B例舉具有金屬環9 〇 2之晶 粒向上帶狀B G A封裝組件9 0 0的頂視圖。 基板1 0 4具有一頂面，而一加強板1 1 2之底面被 安裝於此頂面，基板1 0 4之底面黏著多個焊球1 〇 6 , 多個焊球1 0 6連接至基板1 0 4之底面上的通孔及/或 點，而基板10 4內部之訊號被路由編定及暴露於基板 1 0 4之底面。 經濟部智慧財產局員工消費合作社印製 一或多個打線接合1 0 8使I C晶粒1 〇 2上之對應 的接合墊1 1 8連接至基板1 0 4上的接點1 2 0。打線 接合1 0 8延伸通過加強板1 1 2中的一或多個缺口 1 1 4，以形成和基板1 0 4的連接。加強板1 1 2具有 一頂面，而I C晶粒1 〇 2被安裝於此頂面。此外，環 9 0 2被黏著於加強板1 1 2之頂面，在完成打線接合之 後，環9 0 2可以被層疊於加強板1 1 2。在環9 0 2的 黏著之後，環氧樹脂1 1 6被充塡且泛溢於環902。較 佳地，環9 0 2係由一金屬，例如銅或銘，或者其組合所 做的，但是可以從其他可用之材料所建構的。較佳地，環 9 0 2係由和加強板相同的材料所做的，以使熱膨脹係數 的不匹配達最小。較佳地，環9 0 2和加強板1 1 2之外 緣齊平，以形成B G A封裝組件9 0 0的外緣，但是也可 以整個位於加強板1 1 2的外部輪廓之內。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -39- 517359 A7 ____B7_ 五、發明説明（37 ) (請先閲讀背面之注意事項再填寫本頁) 使環9 0 2黏著於加強板1 1 2的主要好處在於增加 B G A封裝組件9 0 0的剛性，環9 0 2也有助於減少 B G A封裝組件9 0 0之彎曲量。此外，環9 0 2提升來 自加強板1 1 2的散熱、減少接點-到一外殻的熱阻、並 幫助外部的散熱器對B G A封裝組件9 0 0之黏著。 此外，環9 0 2增強B G A封裝組件的密封程序，環 9 〇 2，連帶加強板1 1 2，產生一可以用分散的gi〇b top 或密封材料來予以塡充之空腔，其使I c晶粒1 〇 2及周 圍組件鎖定在適當的位置。 圖1 7顯示用以組合本發明之一或多個實施例之操作 步驟的流程圖1 7 0 0，圖1 7中之操作步驟不必要依所 示的順序發生，如同對習於此技者而言，根據在此之教旨 將會是顯而易知的。對習於此技者而言，根據下面的討論 ，其他的結構實施例將會是明顯的，這些步驟詳述於下。 經濟部智慧財產局員工消費合作社印製 流程圖1 7 0 0以步驟1 7 0 2開始。在步驟 1 7 0 2中，提供一具有第一表面及一第二表面之基板， 舉例來說，此基板係可撓基板1 0 4，或者另一適合用於 B G A封裝組件的基板類型。舉例來說，一 I C晶粒安裝 位置及/或接點被設置於一第一、上表面上，且焊球墊被 設置於一第二、底面上。 在步驟1 7 0 4中，加強板之第一表面被黏著於第一 基板表面，舉例來說，此加強板係加強板1 1 2，其黏著 於基板1 0 4。在替代實施例中，不需要加強板，並且未 被黏著於基板。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -40- 517359 A7 B7 五、發明説明（38 ) (請先閱讀背面之注意事項再填寫本頁) 在步驟1 7 0 6中，一 I C晶粒被安裝於第一加強板 表面，舉例來說，此I C晶粒爲I C晶粒1 〇 2，其安裝 於加強板1 1 2。在替代實施例中，當未使用加強板時， I C晶粒1 〇 2被直接安裝於基板。 在步驟1 7 0 8中，多個焊球被黏著於第二基板表面 ，舉例來說，此多個焊球爲多個焊球1 〇 6，其連接至基 板1 0 4之底面上的通孔及/或焊球墊。如圖1 2 B及圖 1 2 C所示，焊球可以被排列於基板1 〇 4之底面上，或 者以替代的配置來予以排列，焊球被用來使B G A封裝組 件黏著於P C B。 在步驟1 7 1 0中，一金屬環被黏著於第一加強板表 面，金屬環之黏著提高來自加強板1 1 2的散熱，舉例來 說，金屬環爲環9 0 2。在替代實施例中，當未使用加強 板時，環902被直接黏著於基板。 經濟部智慧財產局員工消費合作社印製 流程圖1 7 0 0可以包含使由環所包圍之體積內的第 二加強板表面被密封之步驟，舉例來說，這樣的塡充頂面 可以被稱作” glob top” 。舉例來說，此體積可以被樹脂或 模製化合物所密封，而樹脂或模製化合物也密封I C晶粒 及打線接合。 使用金屬鑲入層以橋接加強板缺口之實施例 依據本發明之實施例，藉由橋接I C晶粒墊來改善 B G A封裝組件的熱性能，而I C晶粒被安裝於加強板的 外部區域，在較佳實施例中，在向上帶狀B G A封裝組件 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -41 - 517359 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（39 ) 中，一或多個金屬鑲入層被用作熱橋接器，以橋接包圍 I C晶粒之加強板中的缺口。 加強板表面上的缺口容許I c晶粒與基板之間的打線 接合連接，這些缺口具有減少熱之量的額外效應，此熱能 夠傳到加強板的外部表面區域、阻礙加強板用作散熱器之 能力，此效應被例舉於圖2B中，其被進一步敘述於前面 。爲了依據本發明提升散熱，加強板被圖案化，使得一或 多個短的鑲入層伸展過各打線接合缺口，多於一個的鑲入 層可以被用來橋接各打線接合缺口，以提升散熱。用於導 線架圖案化之製造程序可以被適用來圖案化一加強板，使 其具有鑲入層跨過打線接合缺口，但是，鑲入層的使用可 以減少用於打線接合之空間，並且在某些情況下，可以減 少B G A封裝組件I /〇能力。 圖1 Ο A依據本發明之實施例，例舉一加強板 1000,其包含一或多個鑲入層1002，具有一或多 個鑲入層1 0 0 2之加強板1 0 0 0可以依照爲加強板 1 1 2而在本說明書任何地方所述之相同方式而被倂入 BGA封裝組件中。如圖l〇A所示，一鑲入層1002 橋接加強板1 0 0 〇中之各缺口 1 1 4，在替代實施例中 ，每一缺口114中可以使用多於一個的鑲入層1002 。此外，各缺口 11 4可以被不同數目的鑲入層1002 所橋接，有些缺口 1 1 4可以被一或多個鑲入層1 0 0 2 所橋接，而其他的缺口 1 1 4則一點也不能橋接。 圖1 〇 B依據本發明之實施例，提供一例舉，其中， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------0^------tr------0 (請先閱讀背面之注意事項再填寫本頁) -42- ^17359 A7 __________B7_ 五、發明説明（4〇 ) (請先閱讀背面之注意事項再填寫本頁) I c晶粒1 〇 2經由加強板1 0 0 0而被打線接合於基板 1 0 4。一或多個打線接合1 〇 8使I C晶粒1 〇 2上之 對應的接合墊1 1 8連接至基板1 0 4上的接點1 2 0。 當做成到基板1 0 4之連接時，打線接合1 〇 8避免鑲入 層 1 0 〇 2。 圖1 8顯示用以組合本發明之一或多個實施例之操作 步驟的流程圖1 8 0 0，圖1 7中之操作步驟不必要依所 示的順序發生，如同對習於此技者而言，根據在此之教旨 將會是顯而易知的。對習於此技者而言，根據下面的討論 ，其他的結構實施例將會是明顯的，這些步驟詳述於下。 流程圖1 8 0 0以步驟1 8 0 2開始。在步驟 1 8 0 2中，提供一具有第一表面及一第二表面之基板， 舉例來說，此基板係可撓基板1 0 4，或者另一適合用於 B G A封裝組件的基板類型。舉例來說，一 I c晶粒安裝 位置及/或接點被設置於一第一、上表面上，且焊球墊被 設置於一第二、底面上。 經濟部智慧財產局員工消費合作社印製 在步驟1 8 0 4中，沿著加強板上之I C晶粒安裝位 置的各邊緣產生一打線接合缺口，其中，各打線接合缺口 延伸穿過加強板，舉例來說，打線接合缺口爲加強板 1 0 0 0中之打線接合缺口 1 1 4，如圖1 Ο A所示， I C晶粒安裝位置爲I c晶粒安裝位置2 0 2。 在步驟1 8 0 6中，加強板之第一表面被黏著於第一 基板表面，舉例來說，此加強板係加強板1 〇 〇 〇，其黏 著於基板1 0 4。 本蛾]旅尺度適用中國國家標準（〇奶)_八4規格（210、乂 297公釐） -43- 517359 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（41 ) 在步驟1 8 0 8中，I C晶粒被安裝於加強板的第二 表面，舉例來說，此I C晶粒爲I C晶粒1 〇 2，其被安 裝於加強板1 0 0 0，在I C晶粒安裝位置2 0 2中。 在步驟1 8 1 0中，以至少一鑲入層來橋接至少其中 一打線接合缺□，舉例來說，以一或多個鑲入層1 〇 0 2 來橋接一或多個打線接合缺口 1 1 4。鑲入層1 0 0 2容 許所增加之熱跨過對應的打線接合缺口 1 1 4而傳到加強 板1 0 0 0的外緣。 在步驟1812中，多個焊球被黏著於第二基板表面 ，舉例來說，此多個焊球爲多個焊球1 0 6，其連接至基 板1 0 4之底面上的通孔及/或焊球墊。如圖1 2 B及圖 1 2 C所示，焊球可以被排列於基板1 〇 4之底面上，或 者以替代的配置來予以排列，焊球被用來使B G A封裝組 件黏著於P C B。 流程圖1 8 0 0可以包含I C晶粒上的接觸墊以打線 接合而被連接至基板之另外步驟，其中，打線接合通過加 強板中的其中一打線接合缺口。 流程圖1 8 0 0可以包含第二加強板表面被密封之額 外步驟，舉例來說，第二加強板表面可以被樹脂或模製化 合物所密封，而樹脂或模製化合物也密封I C晶粒及打線 接合。 P B G A熱/接地連接器實施例 依據本發明之實施例，藉由使一熱/接地連接器黏著 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I.—、一.----------、訂------0 (請先閲讀背面之注意事項再填寫本頁) -44 - 經濟部智慧財產局員工消費合作社印製 517359 A7 _B7__ 五、發明説明（42 ) 於P B G A封裝組件之底面，以改善塑膠B G A ( P B G A )封裝組件的電氣及熱性能，熱/接地連接器使 晶粒向上P B GA之塑膠基板的底部中央連接至p c B， 來自I C晶粒之熱更容易經由熱/接地連接器而傳到 P C B，其黏著於I C晶粒之下的塑膠基板。 在上面有關圖8之討論中，敘述使用一熱/接地連接 器而將一可撓B G A封裝組件連接至P C B，以減少封裝 組件接點-到-板的熱阻之實施例，此上面之討論的樣態 係可適用於其他晶粒向上B G A封裝組件類型，這些類型 包含具有有機基板之B G A封裝組件，例如P B G A及細 微間距球狀柵格陣列（F B G A )封裝組件。在下面的討 論中提供進一步的詳細說明，其可應用於具有有機基板之 B G A封裝組件。
圖1 1例舉依據本發明之實施例，晶粒向上P B G A 封裝組件1 1 0 0的剖面圖，P B G A封裝組件1 1 〇 〇 包含塑膠基板3 0 2、I C晶粒3 0 4、多個焊球3 0 6 、多個打線接合3 0 8、晶粒墊3 1 0、一或多個通孔 3 1 4、一或多個熱/接地通孔3 1 6、環氧樹脂3 2 0 、一接地/熱連接器1 1 0 2、黏著劑1 1 〇 4、多個接 地接合1 1 0 6、及多個接地接合墊1 1 0 8。 I C晶粒3 0 4被安裝於晶粒墊3 1 0，打線接合 3 0 8使I C晶粒3 0 4之訊號連接至基板3 0 2上之接 觸墊，基板3 0 2上之接觸墊經由基板3 0 2內之通孔 3 1 4及路由而連接至黏著於基板3 0 2之底面的焊球 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I ---^—r -Ί—--裝------訂----- 4丨丨--ίι (請先閱讀背面之注意事項再填寫本頁) -45- 517359 A7 B7 五、發明説明（43 ) 3 0 6 ° (請先閲讀背面之注意事項再填寫本頁) 熱/接地通孔3 1 6使晶粒墊3 1 0連接至位於基板 3 0 2之底部中央的露出之金屬平面1 1 1 〇，舉例來說 ，晶粒墊31〇及金屬平面111〇可以被露出塑膠基板 3 0 2的銅墊。 焊球3 0 6未被黏著於被金屬平面1 1 1 〇所覆蓋之 基板3 0 2的底部區域，接地/熱連接器丨1 〇 2被黏著 於金屬平面1 1 1 〇，舉例來說，接地/熱連接器 1 1 0 2可以是一金屬工件（例如，銅或鋁），其使用導 電性黏著材料1 1 〇 4 (例如，導電性環氧樹脂、焊錫、 或者其他的黏著材料）而被層疊於位在基板3 0 2之底部 中央的金屬平面1 1 1 〇，接地/熱連接器1 1 02之底 面1 1 1 2可以用焊錫來予以電鍍，用以表面黏著於 P C B上的焊接墊。 經濟部智慧財產局員工消費合作社印製 B G A封裝組件1 1 〇 〇將I c晶粒3 0 4之熱路徑 提供給晶粒墊3 1 0、熱/接地通孔3 1 6、金屬平面 1 1 1 0、黏著材料1 1 04、接地/熱連接器1 1 02 (及底面1 1 1 2 ) 、P C B焊接墊。藉由從I C晶粒 3 0 4到P C B的直接熱路徑來改善散熱。 P C B上的金屬墊能夠被連接至p c B接地平面，以 便有利地縮短電流返回路徑的長度，以及縮短從I C晶粒 之裝置接面到P C B的導電性散熱路徑。 當晶粒墊3 1 0被連接至接地時，接地接合1 1 〇 6 可以被用來使I C晶粒3 0 4上之接地接合墊1 1 0 8連 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -46- 經濟部智慧財產局員工消費合作社印製 517359 A7 B7 五、發明説听（44 ) 接至晶粒墊3 1 0，這替I C晶粒3 0 4中的訊號提供了 非常短的接地連接。 圖1 9 A顯示用以組合本發明之一或多個實施例之操 作步驟的流程圖1 9 0 0 ,圖1 9 B - C提供依據進一步 實施例的操作步驟，圖1 9 A - C中之操作步驟不必要依 所示的順序發生，如同對習於此技者而言，根據在此之教 旨將會是顯而易知的。對習於此技者而言，根據下面的討 論，其他的結構實施例將會是明顯的，這些步驟詳述於下 〇 流程圖1 9 0 0以步驟1 9 0 2開始。在步驟 1 9 0 2中，提供一具有第一表面及一第二表面之基板， 舉例來說，此基板係塑膠基板3 0 2，或者另一適合用於 B G A封裝組件的基板類型。舉例來說，一 I C晶粒安裝 位置及接點被設置於一第一、上表面上，且焊球墊被設置 於一第二、底面上。 在步驟1 9 0 4中，I C晶粒被黏著於第一基板表面 ，舉例來說，此I C晶粒爲I C晶粒3 0 4，其被安裝於 基板3 0 2。I C晶粒3 0 4可以被安裝於黏著於基板之 晶粒墊3 1 0。 在步驟1 9 0 6中，多個焊球被黏著於第二基板表面 ，舉例來說，此多個焊球爲多個焊球3 0 6，其連接至基 板3 0 2之底面上的通孔及/或焊球墊。如圖1 2 B所示 ，焊球可以被排列於基板3 0 2之底面上，或者以其他的 配置來予以排列，焊球被用來使B G A封裝組件黏著於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I:—-----------IT------0· (請先閲讀背面之注意事項再填寫本頁) -47- 517359 A7 —_ B7 五、發明説明（45 ) P C B 〇 (請先閲讀背面之注意事項再填寫本頁) 在步驟1 9 0 8中，散熱器之第一表面被連接至第二 基板表面，舉例來說，此散熱器爲接地/熱連接器 1102，其係以黏著材料1104而被連接至基板 3 0 2。接地/熱連接器1 1 〇 2可以藉由黏著材料 1 1 04而被安裝於基板302上的金屬平面1 1 1 0。 在步驟1 9 1 0中，散熱器之第二表面被組構而被連 接至印刷電路板（P C B )，第二散熱器表面爲底面 1112。在第一實施例中，步驟1910可以包含散熱 器之第二表面被電鍍以焊錫的步驟。 流程圖1 9 0 0可以包括第一基板表面經由延伸通過 基板之至少一通孔而被連接至散熱器的額外步驟。舉例來 說，第一基板表面可以經由一或多個熱/接地逋孔3 1 6 而被連接至散熱器。 圖1 9 B提供用以實施步驟1 9 0 4之代表性步驟： 經濟部智慧財產局員工消費合作社印製 在步驟1 9 1 2中，一鍍銅晶粒黏著墊露出於第一基 板表面的中央，此鍍銅晶粒黏著墊，晶粒墊3 1 0，可以 是塑膠基板3 0 2之金屬層的露出部分。 在步驟1 9 1 4中，I C晶粒被安裝於鍍銅晶粒黏著 墊，舉例來說，I C晶粒可以用環氧樹脂來予以安裝。 圖1 9 C提供用以實施步驟1 9 0 8之代表性步驟： 在步驟1 9 1 6中，一鍍銅平面露出於第二基板表面 的中央，此鍍銅平面，金屬平面1 1 1 〇，係塑膠基板 302之金屬層的露出部分。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -48- 517359 A7 B7 五、發明説明（46 ) 在步驟1 9 1 8中，晶粒黏著墊係以至少一通孔而被 連接至鍍銅平面。 (請先閱讀背面之注意事項再填寫本頁) 流程圖1 9 0 0可以包含第一基板表面被密封之額外 步驟，舉例來說，第一基板表面可以被樹脂或模製化合物 所密封，而樹脂或模製化合物也密封I C晶粒及打線接合 示例P B G A熱/接地連接器實施例 在這一部分敘述晶粒向上P B G A封裝組件1 1 〇 0 之代表性實施例的額外說明。圖2 2例舉依據本發明之實 施例，晶粒向上P B G A封裝組件的一部分之剖面圖， P B G A封裝組件1 1 0 0包含塑膠基板3 0 2、I C晶 粒3 0 4、多個焊球3 0 6、多個打線接合的其中一個打 線接合3 0 8、環氧樹脂3 2 0、一接地/熱連接器 1 1 0 2、黏著材料1 1 04、金屬平面1 1 1 0、及焊 球接觸墊2 2 2 4 (通孔3 1 4及3 1 6、接地接合 1 106、和墊3 10及1 108均未顯示於圖22中） 經濟部智慧財產局員工消費合作社印製
，P B G A封裝組件1 1 〇 〇實際上如上所述地被組構， 並且被進一步敘述於下。也如圖2 2中所示的係一依據本 發明之實施例，代表性印刷電路板（P C B ) 2 2 2 2的 一部分之剖面圖，PCB 2222包含一PCB基板 2212、一 PCB金屬墊電鍍2214、一 PCB金屬 墊2 2 1 6、及多個焊球接觸墊2 2 2 6。在正常的操作 狀態下，P B G A封裝組件1 1 0 0被黏著於P C B 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -49 - 517359 A7 B7 五、發明説明（47 ) 2 2 2 2，以便I C晶粒3 0 4與電子電路系統介接。 (請先閱讀背面之注意事項再填寫本頁) 在圖2 2中所示之P B G A封裝組件1 1 〇 〇的組態 中，I C晶粒3 0 4被安裝於基板3 0 2，打線接合 3 〇 8使I C晶粒3 0 4之一或多個訊號連接至基板 3 〇 2之頂面上的接觸墊（未顯示出），這些接觸墊經由 基板3 0 2而連接至焊球接觸墊2 2 2 4，其經由基板 3 〇 2之底面上的焊錫遮罩而露出，焊球3 0 6黏著於焊 球接觸墊2 2 2 4。 經濟部智慧財產局員工消費合作社印製 接地/熱連接器1 1 〇 2被黏著於金屬平面1 1 1 0 ，金屬平面1 1 10係基板302之金屬層的一部分，其 經由基板3 0 2之底面上的焊錫遮罩而露出。如上所述， 接地/熱連接器1 1 0 2可以是一類似於在本說明書任何 地方所述之散熱器的金屬工件或金屬塊（例如，銅或鋁） ，其可以使用導電性黏著材料1 1 〇 4而被層疊於基板 3 0 2之底部中央的金屬平面1 1 1 〇 ,例如導電性環氧 樹脂、焊錫、或其他的黏著材料。接地/熱連接器 1 1 02之底面1 1 1 2可以用金屬（包含金屬合金）來 予以電鍍，例如焊錫，其可以包含鈀、鎳、錫、金、鉛、 及/或其他相關物質，以形成連接器電鍍2 2 0 2，連接 器電鍍2202增強連接器11〇2對PCB 2222 的表面黏著。 P C B基板2 2 1 2之頂面包含焊球接觸墊2 2 2 6 ，用於焊球3 0 6對P C B 2 2 2 2的表面黏著，並且 包含PCB金屬墊2216，用於連接器1102對 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -50- 經濟部智慧財產局員工消費合作社印製 517359 A7 B7 五、發明説明（48 ) P C B 2222的表面黏著。PCB金屬墊電鍍 2214可以被黏著於PCB金屬墊2216，以增強連 接器1 1 0 2對PCB金屬墊2 2 1 6的表面黏著，舉例 來說，PCB金屬墊2216可以用焊膏來予以網目印刷 ，以形成PCB金屬墊電鍍2 2 1 4。PCB金屬墊電鍍 2 2 1 4也可以用其他已知的方式，從在此或其他地方所 述之程序及物質來予以形成。 藉由從I C晶粒3 0 4經過連接器1 1 0 2而至 PCB 222 2之直接熱路徑來改善封裝組件1 1 00 的散熱。此外，PCB 2222上之PCB金屬墊 2 2 1 6能夠被連接至P C B接地平面，以便有利地縮短 電流返回路徑的長度，以及縮短從I C晶粒3 0 4之裝置 接面到P C B 2 2 2 2的導電性散熱路徑。如上所述， 通孔可以被產生於基板3 0 2中，並且被塡充以導電性材 料，以便藉由使I C晶粒3 0 4更直接地連接至連接器 1 1 0 2來提高熱及電氣性能。 現在將敘述對依據本發明之封裝組件1 1 〇 〇及 PCB 2222的示例實施，爲了例舉之目的而提供這 些實施，且並非意欲限制本發明的範圍。和本發明稍微不 同或者實質不同的替代之實施，對習於此技者而言，根據 在此之教旨將會是顯而易知的，這樣的替代實施落在本發 明的精神及範圍之內。 圖2 2例舉封裝組件1工〇 〇及p c b 2 2 2 2的 各種尺寸。對於封裝組件1 1 〇 〇來說，顯示有下面的尺 本紙張尺度適用中國國家標準（CNS ) A4胁（21〇χ297公董) 一 : -51 - I------.--~^^装------訂---------U (請先閱讀背面之注意事項再填寫本頁) 517359 經濟部智慧財產局員工消費合作社印製 A 7 B7 五、發明説明（49 ) 寸：黏著材料高度2 204、連接器高度2206、連接 器電鍍高度2 2 0 8、焊球高度2 2 1 8、及球間距 2220。對於PCB 2222來說，PCB金屬墊電 鍍高度2 2 1 〇被顯示。依據本發明，封裝組件1 1 0 〇 及P C B 2 2 2 2的這些尺寸可以有各種値。 在示例實施中，接地/熱連接器1 1 0 2可以藉由黏 著材料1 1 0 4而被黏著於基板3 0 2上的金屬平面 1110,黏著材料1104具有在1到1 · 5mi 1 ( 0 · 025到〇 . 0375mm)之範圍中的黏著材料高 度2204，連接器1102具有等於0.38mm之連接 器高度2206，連接器電鍍2202具有等於lmi 1 (0 . 0 25mm)之連接器電鍍高度2208。依據這 些示例高度値，黏著材料高度2204 (使用0·025 mm之値）、連接器高度2206、及連接器電鍍高度 2 2 0 8的總合爲0 · 4 3 m m。 此外，在對基板3 0 2的黏著之前，焊球3 0 6可以 具有，舉例來說，0 . 6 m m之高度，球間距2 2 2 0， 其表示從安裝於基板3 0 2之焊球的中心到相鄰焊球之中 心的距離，舉例來說等於1 m m。當被黏著於基板3 0 2 時，焊球3 0 6的尚度可以稍微減小，而舉例來說，具有 等於0 . 5 m m之焊球高度2 2 1 8，此高度上的減小係 由於焊球之焊錫散佈在黏著於焊球的焊球接觸墊2 2 2 4 之上。因此，在此示例組態中，焊球高度2 2 1 8 ( ◦ _ 5mm)與黏著材料高度2204、連接器高度 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦） I--ΓΙ.---0装------1T------# (請先閱讀背面之注意事項再填寫本頁) -52- 517359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5〇 ) 2206、及連接器電鍍高度2208之總合（〇 · 43 m m )間的高度差等於0 · 〇 7 m m，其係間隙距離之値 。當封裝組件1 100被黏著於PCB 2222時，此 間隙距離出現在連接器電鍍2 2 0 2與P C B 2 2 2 2 之間，在此示例實施中，間隙距離可以在2·〇到4.0 mi 1 (0 · 05到0 · 1mm)之間做改變，或者甚至 在此範圍以外，由於在上面所述之真正高度値上的改變， 其發生在製造程序期間。 如上所述，在圖2 2中所顯示及上面所述之尺寸可以 具有和上面所提出之値不同的値。在一實施例中，焊球高 度2 2 1 8係大於所黏著之連接器1 1 0 2的高度（當出 現時，包含連接器高度2206、黏著材料高度2204 、及連接器電鍍高度2 2 0 8 )，雖然在替代實施例中， 所黏著之連接器1 1 0 2的高度可以具有相等的高度。 如上所述，PCB金屬墊電鍍2210可以被形成於 PCB金屬墊2216上，PCB金屬墊電鍍2210實 際上橋接上述間隙距離，並且增強連接器1 1 0 2到 P c B 2 2 2 2的連接。舉例來說，金屬墊電鍍 2214可以被形成，使得PCB金屬墊電鍍2210係 在4到6 m i 1 ( 0 . 1到〇 . 1 5 m m )的範圍之中， 以實質地塡充該間隙距離。 在另一示例組態中，球間距2 2 2 0可以等於 1 · 27mm，且焊球高度2218可以等於0 · 75或 0 · 76mm。在進一步實施中，這些尺寸可以具有其他 本紙張尺度適用中國國家標準（CNS ) A4規格( 210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -53- 517359 A7 B7 五、發明説明（51 ) 的値。如上所述，在此部分中所提供之尺寸數値係示例， 且並非限定本發明。 (請先閲讀背面之注意事項再填寫本頁) 此外，接地/熱連接器1 1 0 2可以用其他的方式來 予以成形，以增強封裝組件1 1 〇 0之操作及製造能力。 圖2 3顯示依據本發明之代表性實施例，黏著於基板 302之底面的接地/熱連接器1102，連接器 1 1 02被黏著於金屬平面1 1 1 0,並且被鍍以連接器 電鍍2202。如圖23所示，連接器1102可以是矩 形形狀，接地/熱連接器1 1 0 2可以被形成爲其他形狀 ，例如橢圓形、多邊形、星形、及不規則形。 此外，在圖2 3所示之示例實施例中，連接器 1 1 0 2之面積小於金屬平面1 1 1 0的面積，在替代實 施例中，連接器1 1 0 2可以具有相同的面積，或者大於 金屬平面1110的面積。 經濟部智慧財產局員工消費合作社印製 接地/熱連接器1 1 0 2也可以包含兩個或兩個以上 之黏著於封裝組件1 1 0 0的分開子部分。圖2 4顯示依 據本發明之代表性實施例，黏著於基板3 0 2之底面的第 一及第二接地/熱連接器2402及2404，可以出現 於第一及第二接地/熱連接器2 4 0 2及2 4 0 4上之連 接器電鍍未被顯示於圖2 4中。第一接地/熱連接器 2 4 0 2被黏著於基板3 0 2上之第一金屬平面2 4 0 6 ，第二接地/熱連接器2 4 0 4被黏著於基板3 0 2上之 第二金屬平面2 4 0 8，在替代實施例中，第一及第二金 屬平面2 4 0 6及2 4 0 8可以被組合成單一金屬平面， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -54- 517359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（52 ) 或者各自可以被分割成任何數目的金屬平面，用以使第一 及第二接地/熱連接器2 4 0 2及2 4 0 4黏著於基板 302。此外，一或多個PCB金屬墊可以出現於PCB 基板2 2 1 2 (顯示於圖2 2中）上，以使第一及第二接地/ 熱連接器2402及2404黏著於PCB 2222。 如圖2 4所示，多於一接地/熱連接器之使用可以增 強封裝組件1 1 0 0之功能性、熱性能、電氣性能、機械 性能、及製造能力。舉例來說，藉由電隔離第一及第二接 地/熱連接器2 4 0 2及2 4 0 4，並且使他們（經由基 板3 0 2中之通孔）黏著於I C晶粒3 0 4之分開的電位 (亦即，接地或其他電位），以增強電氣性能，然後，第 一及第二接地/熱連接器2 4 0 2及2 4 0 4可以被連接 至P C B 2 2 2 2中之分開的電位訊號。 依據本發明，可以使用任何數目之額外的接地/熱連 接器，圖2 5顯示依據本發明之進一步代表性實施例，黏 著於基板3 0 2之底面的第一、第二、第三、及第四接地 / 熱連接器 2502, 2504，2506，及 2508 ，可以出現於第一、第二、第三、及第四接地/熱連接器 2502， 2504, 2506，及2508上之連接器 電鍍未被顯示於圖2 5中。第一、第二、第三、及第四接 地/熱連接器2502， 2504, 2506，及 2 5 0 8分別被黏著於基板3 0 2上之第一、第二、第三 、及第四金屬平面2510， 2512， 2514，及 2 5 16° (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -55- 517359 A7 ___B7 五、發明説明（53 ) (請先閲讀背面之注意事項再填寫本頁) 依據本發明，接地/熱連接器可以被成形且排列成各 種的組態，舉例來說，一或多個接地/熱連接器可以被形 成在接地/熱連接器的一部分，或者所有一或多個其他的 接地/熱連接器的附近。圖2 7顯示依據本發明之進一步 代表性實施例，黏著於基板3 0 2之底面的第一及第二接 地/熱連接器2702及2 704，第一及第二接地/熱 連接器2 7 0 2及2 7 0 4被黏著於第一及第二金屬平面 2 7 0 6及2 7 0 8。如圖2 7所示，第一接地/熱連接 器2 7 0 2被形成爲矩形形狀，且第二接地/熱連接器 2 7 0 4被形成爲矩形環狀形狀，其環繞基板3 0 2之底 面上的第一接地/熱連接器2 7 0 2，第一金屬平面 2 7 0 6被對應地形成爲矩形金屬平面，且第二金屬平面 2 7 0 8被形成爲矩形環狀金屬平面。如圖2 7所示，基 板3 0 2之底面的一部分出現在第一及第二金屬平面 2706及2708之間。 經濟部智慧財產局員工消費合作社印製 穿過封裝基板之通孔可以被置放在基板中的各種位置 ，一用以置放通孔於基板中之示例圖案被顯示於圖2 8中 ，圖2 8顯示具有電位通孔位置之基板3 0 2的角落部分 之底視圖，圖28之基板302被分割成周邊區域 2804及中央區域2806，中央區域2806對應到 相鄰於所安裝之I C晶粒1 0 2 (及對應之金屬墊）的基 板及/或所安裝之接地/熱連接器的部分，周邊區域 2 8 0 4對應於基板未和所安裝之I C晶粒1 0 2相鄰的 部分。如圖2 8所示，多個電位通孔2 8 0 2可以被置放 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -56- 517359 A7 _______ B7 五、發明説明（54 ) (請先閱讀背面之注意事項再填寫本頁) ^基板3 0 2中而呈陣列組態。在基板3 0 2的周邊區域 2 8 〇 4中，多個焊球3 0 6被排列成陣列，在此區域中 ’多個電位通孔2802的各個通孔被置放在環繞的焊球 306之間。在基板302的中央區域2806中，焊球 &有被黏著。在中央區域2806中，當電位通孔 2 8 0 2係在周邊區域2 8 0 4中時，他們繼續被排列成 陣列組態。 經濟部智慧財產局員工消費合作社印製 本發明可應用於圖2 8中所示之通孔組態，或者其他 的通孔組態。依據本發明之實施例，位於中央區域中之電 位通孔可以被置放得比周邊區域中還相對地彼此接近，允 許在中央區域中的給定面積中使用較多數目的通孔。通孔 之最終所增加的密度允許藉由通孔而在I C晶粒1 0 2與 黏著於基板3 0 2之底面的接地/熱連接器間之更多的連 接，這將允許經由通孔及接地/熱連接器而從I C晶粒 1 0 2到P C B之更多的熱傳導。此外，如果接地/熱連 接器被用作接地電位（或其他電位），額外的通孔將會增 強接地連接、減少接地彈跳，及其他類型之不想要的電路 雜訊。 圖2 9顯示依據本發明之實施例，基板3 0 2之角落 部分的示例底視圖。如圖2 9所示，中央區域2 8 0 6中 之電位通孔2 9 0 4的間隔比周邊區域2 8 0 4中之電位 通孔2 9 0 2的間隔還稠密。各種可能的通孔組態係可應 用於本發明，圖3 0顯示依據本發明之實施例，基板 3 0 2之角落部分的另一示例底視圖。如圖3 0所示，中 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： -57- 517359 A7 B7 五、發明説明（55 ) 央區域2 8 0 6中之電位通孔3 0 〇 4的間隔比周邊區域 (請先閲讀背面之注意事項再填寫本頁) 2 8 0 4中之電位通孔3 0 0 2的間隔還稠密，但是，中 央區域通孔3 0 0 4並不像它們在圖2 9中一樣被置放而 和焊球3 0 6相鄰。此外，雖然中央區域通孔.2 9 0 4及 3 0 0 4被排列於行及列中，但是中央區域通孔可以用任 何其他可應用的組態來予以排列。 參照圖2 9中所示之示例，一示例通孔2 9 0 2可以 具有0 · 2mm之通孔直徑，本發明係可應用於替代的通 孔直徑。在周邊區域2 8 0 4中，一焊球間距（亦即，介 於焊球中心之間的間隔）2 9 0 6可以等於1 · 〇 m m， 在周邊區域2 8 Ο 4中，一周邊區域通孔間距2 9 Ο 8可 以等於1 · Omm。在中央區域2 8 0 6中，一中央區域 通孔間距2 9 1 0係小於周邊區域通孔間距2 9 0 8，舉 例來說，中央區域通孔間距2 9 1 0可以等於0 . 4 m m 、Ο . 45mm、〇 . 5mm、或在此範圍中任何其他値 、或者少於周邊區域通孔間距2 9 0 8，這些焊球/通孔 間距値僅爲代表性目的而被提出，並且並未限定於本發明 〇 經濟部智慧財產局員工消費合作社印製 注意在圖2 9及圖3 0中，介於中央區域2 8 0 6與 周邊區域2 8 0 4中之相鄰通孔間的距離被顯示係均勻的 ，並不需要在一特別區域中，這些距離係均勻的。在替代 實施例中，在中央或周邊區域中，介於第一對相鄰通孔之 間的距離可以和第二對相鄰通孔之間的距離不同，但是， 整體來看，介於中央區域2 8 0 6中之相鄰通孔間的距離 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡) — -58- 517359 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（56 ) 平均上仍可小於介在周邊區域2 8 0 4中之相鄰通孔間的 距離，換言之，即使介於通孔對之間的距離不同，中央區 域2 8 0 6中之通孔密度將會大於周邊區域2 8 0 4中之 通孔密度。 圖2 6顯示提供用以組合本發明之一或多個實施例之 操作步驟的流程圖，圖2 6中之操作步驟不必要依所示的 順序發生，如同對習於此技者而言，根據在此之教旨將會 是顯而易知的。對習於此技者而言，根據下面的討論，其 他的結構實施例將會是明顯的，這些步驟詳述於下。 流程圖2 6 0 0以步驟2 6 0 2開始。在步驟 2 6 0 2中，提供一具有第一表面及一第二表面之基板， 舉例來說，此基板係塑膠基板3 0 2，或者另一適合用於 B G A封裝組件的基板類型。舉例來說，第一表面係圖 26中所示之基板302的底面。 在步驟2 6 0 4中，基板之第一表面上一陣列的接觸 墊及金屬平面被露出，舉例來說，接觸墊係焊球接觸墊 2224，且金屬平面爲金屬平面11 10，接觸墊及金 屬平面爲基板3 0 2之金屬層經由基板3 0 2之底面上的 焊錫遮罩而完全露出或局部露出的一部分。 在步驟2 6 0 6中，焊球被黏著於基板之第一表面上 所露出的各接觸墊，舉例來說，黏著於各接觸墊之焊球爲 多個焊球3 0 6，其黏著於焊球接觸墊2 2 2 4。 在步驟2608中，熱連接器之第一表面被連接至露 出之金屬平面，舉例來說，熱連接器爲接地/熱連接器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -59- I"--ί-----------IT------Aw (請先閲讀背面之注意事項再填寫本頁) 517359 經濟部智慧財產局員工消費合作社印製 A7 ___ B7_五、發明説明（57 ) 1102,其連接至金屬平面111〇。 在一實施例中，步驟2608可以包含一步驟，其中 ，熱連接器之第一表面被連接至露出之金屬平面，其中， 熱連接器具有一高度，此高度少於黏著於其中一露出之接 觸墊的焊球之高度。舉例來說，如圖2 2所示，接地/熱 連接器咼度2 2 0 6係少於焊球高度2 2 1 8。在替代實 施例中，接地/熱連接器高度2 2 0 6可以等於或大於焊 球局度2 2 1 8。步驟2 6 0 8可以包含另一步驟，其中 ，熱連接器之第一表面藉由導電性黏著材料而被連接至露 出之金屬平面，舉例來說，導電性環氧樹脂爲黏著材料 1 1 0 4，其可以是加注銀之環氧樹脂、焊錫、或其他類 似的物質。 流程圖2 6 0 0可以包含一額外步驟，其中，熱連接 器之第二表面係以一金屬來予以電鍍。舉例來說，如圖 2 2所不，接地/熱連接器1 1 〇 2之底面係以連接器電 鍍2 2 0 2來予以電鍍。熱連接器1 1 〇 2之第二表面係 以一金屬來予以電鍍，其中，熱連接器、導電性黏著材料 、及金屬電鍍之組合高度係少於黏著於其中一露出之接觸 墊的焊球之高度。如圖2 2所示，連接器高度2 2 0 6、 黏著材料高度2204、及連接器電鍍高度2208係少 於焊球尚度2 2 1 8。在替代實施例中，此組合高度可以 等於或大於焊球高度2 2 1 8。 流程圖2 6 0 0可以包含一額外步驟，其中，熱連接 器之第二表面被組構而被連接至一形成於P C B之金屬平 本紙張尺度適用中國國家標準（CNS ) A4規格(210X297公釐) " -60- —is - - — - — - - Is I - -I 1 (請先閲讀背面之注意事項再填寫本頁) 裝 訂 517359 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（58 ) 面上的第二金屬電鍍。如圖22所示，PCB 2222 具有一 PCB金屬墊22 16，連帶一 PCB金屬墊電鍍 2 2 1 4被形成於其上。在B G A封裝組件1 1 〇 〇對 PCB 2222的表面黏著期間，接地/熱連接器 11 0 2被組構而被連接至P CB金屬墊電鍍2 2 1 4, 舉例來說，連接器1 1 0 2可以被成形及量尺寸而和表面 黏著於PCB 2222的表面一致。熱連接器1 1〇2 之第二表面可以被組構而被連接至第二金屬電鍍，其中， 第二金屬電鍍具有一高度，舉例來說，PCB金屬墊電鍍 22 1 4具有一 PCB金屬墊電鍍高度22 1 0。熱連接 器1102之第二表面可以經由PCB金屬墊電鍍 2214而被連接至PCB金屬墊2216，這可能發生 於表面黏著程序期間，其中，封裝組件1 1 0 0被黏著於 p c B 2 2 2 2。連接器2 2 0 6可以被組構，使得當 封裝組件1 1 00被黏著於PCB 2222時，熱連接 器（例如，連接器高度2 2 0 6 )、導電性黏著材料（例 如，黏著材料高度2 2 0 4 )、第一金屬電鍍（例如，連 接器電鍍高度2208)、及第二金屬電鍍（例如， P C B金屬墊電鍍高度2 2 1 0 )之組合高度實際上可以 等於黏著於其中一露出之接觸墊（例如，焊球接觸墊 2224)及黏著於PCB 2222上之接觸墊（例如 ，P C B接觸墊2 2 2 6 )的焊球之高度（例如，焊球高 度 2 2 1 8 )。 在一實施例中，步驟2 6 0 8之熱連接器可以包含多 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I:---C 丨.---^ 裝------訂------ (請先閲讀背面之注意事項再填寫本頁) -61 - 517359 A7 B7 五、發明説明（59) (請先閱讀背面之注意事項再填寫本頁) 個分開的熱連接器，舉例來說，如圖2 4所示，一第一及 第二接地/熱連接器2402及2404。步驟2 6 08 可以包含一步驟，其中，多個分開的熱連接器之第一表面 被連接至露出之金屬平面，步驟2604之露出的金屬平 面可以包含多個分開之露出的金屬平面，舉例來說，圖 2 4顯示第一及第二接地/熱連接器2 4 0 2及2 40 4 。步驟2608可以進一步包含一步驟，其中，多個分開 的熱連接器之各熱連接器的第一表面被連接至多個分開之 露出的金屬平面之對應的一個金屬平面。圖2 4顯示分別 黏著於基板3 0 2之底面上之第一及第二金屬平面 2 4 0 6及2 4 0 8的第一及第二接地/熱連接器 2402及2404。替代地，舉例來說，多個熱連接器 可以包含第一及第二接地/熱連接器2 7 0 2及2 7 0 4 ，且露出之金屬平面可以包含第一及第二金屬平面 2706 及 2708。 經濟部智慧財產局員工消費合作社印製 在一實施例中，步驟2602可以包含一步驟，其中 ，提供一具有第一表面之有機基板，舉例來說，有機基板 可以是一塑膠基板，其包含形成於有機基板上之一或多個 金屬層（例如B T樹脂或F R 4環氧樹脂/玻璃）。 在一實施例中，流程圖2 6 0 0可以包含一額外步驟 ，其中，I C晶粒被安裝於基板之第二表面，舉例來說， I C晶松可以是I C晶粒3 0 4。如圖3所不，I C晶粒
3 0 4可以被安裝於黏著於基板3 0 2之晶粒墊3 1 0。 此外，流程圖2 6 0 0可以包含一額外步驟，其中，1C 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐） -62- 517359 經濟部智慧財產局員工消費合作社印製 A7 ____ B7五、發明説明（6〇 ) 晶粒藉由延伸穿過基板之至少一通孔而被連接至露出的金 屬平面，舉例來說，如圖1 1所示，I C晶粒3 0 4可以 經由一或多個接地/熱通孔3 1 6而被連接至金屬平面 1 1 1 0。此步驟可以包含一步驟，其中，至少一通孔可 以用導電材料，例如焊錫，來予以充塡。 在一示例實施例中，基板302具有一由金屬平面所 界定之中央部分，而I C晶粒可以被安裝於此金屬平面。 在一實施例中，流程圖2 6 0 0可以包含一額外步驟，其 中，多個通孔係位在中央區域中的基板中，並且多個通孔 係位在中央區域以外的基板中，舉例來說，此中央區域可 以是中央區域2 8 0 6，且中央區域以外的區域可以是周 邊區域2 8 0 4。在一實施例中，中央部分中之多個通孔 的第一通孔密度係大於中央部分以外之多個通孔的第二通 孔密度。 允許額外電子裝置之黏著的實施例 依據本發明之實施例，藉由組構B G A封裝組件，以 便ΰ襄電子I置黏者於B G A封裝組件之底面，來改善 B G A封裝組件之電氣性能。在一示例B g A封裝組件中 ，一熱/接地連接器使封裝基板之底部中央連接至p C B 。依據本發明，電子裝置被黏著於B G A封裝組件之底面 ，在熱/接地連接器與該陣列之焊球間的區域中，此組態 藉由讓額外的電子裝置能夠出現在B G A封裝組件中，以 使電氣性能增強。此外，電子裝置被安裝地更接近於熱/ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -63- 517359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（61 ) 接地連接器，而因此可以具有較短的接地電流路徑，如同 對習於此技者而言，從此處之教旨可以實現進一步的好處 〇 讓電子裝置黏著於B G A封裝組件之底面的實施例係 可適用於任何B G A封裝組件類型，包含任何一個在本說 明書任何地方所述之B G A封裝組件類型，這些B G A封 裝組件類型包含帶狀及有機基板B G A封裝組件，並且包 含晶粒向上及晶粒向下B G A封裝組態。爲了舉例目的， 本發明在下面針對類似於圖8中所顯示之B G A封裝組件 8 0 0的晶粒向上B G A封裝組件來做說明，但是，如同 對習於此技者而言，從此處之教旨可以了解本發明也可應 用於其他B G A封裝組態。 圖3 1顯示依據本發明之實施例，示例B G A封裝組 件3 1 0 0的底視圖。B G A封裝組件3 1 0 0類似於上 述之B G A封裝組件8 0 0地予以組構，被黏著於B G A 封裝組件3 1 0 0底部上之基板1 〇 4的是多個焊球 1 0 6及接地/熱連接器8 0 2 ,額外或較少的焊球 1 0 6可以出現，接地/熱連接器8 0 2可以直接被黏著 於基板1 0 4之底面，或者經由形成於基板1 〇 4中之中 央缺口而被黏著於B G A封裝組件3 1 0 0中的加強板， 接地/熱連接器8 0 2可以是相對較大或較小的，或者有 和圖3 1中所顯示之形狀不同的形狀，且位於基板1 〇 4 之底面的中央，或者偏離基板丨04之底面的中央。 如圖3 1所示，一基板區域3 1 0 2位於基板1 0 4 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -64- 517359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（62) 之底面上，被焊球1 0 6限制在外緣3 1 〇 4上，且® _ 連接器802限制在內緣3 106上。依據本發日月，胃$ 裝置可以被黏著/安裝於基板區域3 1 0 2中之基丰反 1 0 4的底面。 圖3 2顯示依據本發明之實施例，B G A封裝組件· 3 1 0 0的底視圖，連帶第一及第二電子裝置3 2 0 2及 3 2 0 4黏著於基板1 0 4之底面。第一及第二電子裝置 3 2 0 2及3 2 0 4可以是任何可應用類型之電子裝置， 其有用於收納在積體電路封裝組件中，以符合可應用尺寸 限制條件。舉例來說，第一及第二電子裝置3 2 0 2及 3 2 0 4可以是被動或主動元件，例如，第一及第二電子 裝置3 2 0 2及3 2 0 4可以是任何的被動元件類型，包 含電阻器、電容器、及/或電感器。此外，第一及第二電 子裝置3 2 0 2及3 2 0 4可以是有引線及/或無引線裝 置，任何數目之一或多個電子裝置可以被黏著/安裝於基 板區域3 1 0 2中之基板1 0 4的底面。 電子裝置可以被黏著於與接地/熱連接器8 0 2相鄰 之基板1 0 4的底面，在一些組態中，電子裝置可以被黏 著地比其他組件還更接近於接地/熱連接器8 0 2。舉例 來說，如上所述，接地/熱連接器8 0 2可以經由基板 1 0 4中之中央缺口而被黏著於B GA封裝組件3 1 0 0 中的加強板。當接地/熱連接器8 0 2直接被連接至基板 10 4之底面時，不需要基板1〇 4中之中央缺口，當中 央缺口出現時，接地/熱連接器8 0 2附近之基板1 0 4 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -65- 517359 A 7 ___B7_ 五、發明説明（63 ) (請先閱讀背面之注意事項再填寫本頁) 的結構整體性可能低於當中央缺口沒有出現時。因此，在 一些組態中，當中央缺口未出現於基板1 0 4中時，電子 裝置可以被黏著於基板區域3 1 0 2中比當中央缺口出現 時更接近於接地/熱連接器8 0 2。 圖3 3顯示依據本發明之代表性實施例，用以安裝例 如B G A封裝組件3 1 0 0之B G A封裝組件的P C B部 分3300。PCB部分3300包含一 PCB接觸墊 3302及一PCB金屬墊3304。當BGA封裝組件 3100被黏著於PCB部分3300時，焊球106黏 著於PCB接觸墊3302,且接地/熱連接器802黏 著於PCB金屬墊3304。舉例來說，焊球106可以 被回流而黏著於PCB接觸墊3302,並且接地/熱連 .接器8 0 2可以藉由焊錫而被黏著於P C B金屬墊 3 3 0 4。本發明係可應用於使B G A封裝組件3 1 0 0 黏著於P C B部分3 3 0 0的其他方式。 經濟部智慧財產局員工消費合作社印製 如圖33所示，一PCB區域3306位於PCB部 分3 3 0 0上，被P c B接觸墊3 3 0 2限制在外緣 3308上，且被PCB金屬墊3304限制在內緣 33 10上。依據本發明，如圖3 2所示，當BGA封裝 組件3 100被黏著於PCB部分3300時，被黏著/ 安裝於基板區域3 1 0 2中之基板1 0 4底面的電子裝置 將會出現在P C B區域3 3 0 6的上面。此外，依據本發 明之其他實施例，電子裝置可以被黏著/安裝於P c B區 域3306中之PCB部分3300。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -66 - 517359 A7 B7 五、發明説明（64 ) 圖3 4顯示依據本發明之實施例，黏著有第三及第四 (請先閲讀背面之注意事項再填寫本頁} 電子裝置3402及3404之PCB部分3306。第 二及第四電子裝置3 4 0 2及3 4 0 4可以是任何可應用 類型之電子裝置，其有用於黏著一 PC B,以符合可應用 尺寸限制條件。舉例來說，第三及第四電子裝置3 4 〇 2 及3404可以是被動或主動元件，例如，第三及第四電 子裝置3 4 0 2及3 4 0 4可以是任何的被動元件類型， 包含電阻器、電容器、及/或電感器。此外，第三及第四 電子裝置3 4 0 2及3 4 0 4可以是有引線及/或無引線 裝置，任何數目之一或多個電子裝置可以被黏著/安裝於 PCB區域3306中之PCB部分3300。 當BGA封裝組件3100被安裝於PCB部分 3306時，基板區域3102及PCB區域3306的 經濟部智慧財產局員工消費合作社印製 任何一個或兩者可以有電子裝置被黏著//安裝於其上，舉 例來說，圖3 5顯示依據本發明之實施例，安裝於p c B 部分3 3 0 0之一部分B G A封裝組件3 1 0 0的剖面圖 ，圖3 5中所示之B G A封裝組件3 1 0 0的部分包含基 板1 0 4、個別的底部基板表面接觸墊、焊球1 〇 6 a 一 c、及接地/熱連接器802，焊球106 - c，其被黏 著於基板1 0 4上之焊球接觸墊3 5 0 2，被黏著於 pCB接觸墊3302，接地/熱連接器802藉由環氧 棱f脂或其他黏著材料（未顯示出）而黏著於基板1 〇 4之 1§面上的金屬平面3 5 0 6，接地/熱連接器8 0 2藉由 焊錫或其他黏著材料（未顯示出）而黏著於p C b金屬墊 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） -67- 517359 A7 B7 五、發明説明（65) 3 3 0 4 〇 (請先閲讀背面之注意事項再填寫本頁) 如圖3 5所示，第一電子裝置3 2 0 2被黏著於接地 /熱連接器8 0 2與焊球1 0 6 b間之基板1 〇 4的底面 ，第一電子裝置3 2 0 2藉由焊錫或其他黏著材料（未顯 示出）而黏著於一或多個基板接觸墊3 5 0 4。此外，第 三電子裝置3402被黏著於PCB部分3 306,在接 地/熱連接器8 0 2與焊球1 0 6 c之間，第三電子裝置 3 4 0 2藉由焊錫或其他黏著材料（未顯示出）而而黏著 於一或多個P C B接觸墊3 5 0 8，本發明係可應用於任 何數目之黏著於B GA封裝組件3 1 0 0及/或P C B部 分3300的電子裝置。 經濟部智慧財產局員工消費合作社印製 如上所述，圖2 6顯示提供用以組合本發明之一或多 個實施例之操作步驟的流程圖2 6 0 0。圖3 6 A及圖 3 6 B顯示依據本發明之實施例，用於流程圖2 6 0 〇之 額外步驟，這些步驟不必要依所示的順序發生，如同對習 於此技者而言，根據在此之教旨將會是顯而易知的。對習 於此技者而言，根據下面的討論，其他的結構實施例將會 是明顯的，這些步驟詳述於下。 在一實施例中，步驟2 6 0 4包含一步驟，其中，接 觸墊之陣列被排列成至少一環，以環繞基板之第一表面上 的金屬平面，舉例來說，如圖3 1所示，焊球1 〇 6，其 被黏著於一陣列的接觸墊（例如，圖3 5中所示之焊球接 觸墊3 5 0 2 )，被排列成接地/熱連接器8 〇 2附近的 三個矩形環，接地/熱連接器802被黏著於金屬平面 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -68- 517359 經濟部智慧財產局員工消費合作社印製 A7 _ B7五、發明説明（66 ) 3 5 0 6，本發明係可應用於任何數目之這樣的焊球環。 如圖3 6 A所示，流程圖2 6 0 0可以包含步驟 3602。在步驟3602中，至少一被動電子裝置黏著 於一區域中之基板的第一表面，而該區域被金屬平面限制 在第一邊緣上，且被一陣列的接觸墊限制在第二邊緣上。 舉例來說，如圖3 2所示，第一及第二電子裝置3 2 0 2 及3 2 0 4被黏著於基板區域3 1 0 2中之基板1 〇 4的 底面，基板區域3 1 0 2藉由接地/熱連接器8 0 2而被 限制在內緣3 1 0 6上，且藉由焊球1 0 6而被限制在外 緣3 1 0 4上，接地/熱連接器8 0 2被黏著於金屬平面 3 5 0 6 〇 如圖3 6 B所示，流程圖2 6 0 0可以包含額外步驟 。在步驟3 6 0 4中，一第二金屬平面露出於對應於第一 金屬平面之PCB的第一表面上。舉例來說，如圖33所 示，PCB金屬墊3304露出於PCB部分3300上 ，PCB金屬墊3304對應基板104之底面上的金屬 平面3506。當BGA封裝組件3100被安裝於 P C B部分3 3 0 0時，接地/熱連接器8 0 2黏著於 PCB金屬墊3304。 在步驟3606中，一第二陣列之接觸墊被露出而排 列成至少一環，其對應第一陣列之接觸墊，舉例來說，如 圖33所示，PCB接觸墊3302之陣列露出於PCB 部分3 3 0 0上。當B G A封裝組件3 1 0 0被安裝於 P C B部分3 3 0 0時，焊球1 0 6被黏著於P C B接觸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -69- 517359 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明（67 ) 墊3302，PCB接觸墊3302被排列成三個矩形環 ，其對應由焊球1 0 6及基板1 0 4上之他們個別的接觸 墊所形成的三個矩形環，如圖3 1所示。 在步驟3 6 0 8中，至少一被動電子裝置黏著於一區 域中之PCB的第一表面，而該區域被第二金屬平面限制 在第一邊緣上，且被第二陣列的接觸墊限制在第二邊緣上 。舉例來說，如圖34所示，第三及第四電子裝置 3402及3404被黏著於PCB區域3306中的 PCB部分3300，PCB區域3306藉由PCB金 屬墊3 3 04而被限制在內緣3 3 1 0上，並藉由PCB 接觸墊3 3 0 2而被限制在外緣3 3 0 8上。 結論 在本發明之各種實施例已被敘述於上的同時，應該了 解到他們已經僅藉由舉例而被提出，且並非限制。對習於 此技者而言，各種型式上的改變及詳細內容能夠被達成於 其中，但沒有違離本發明之精神及範疇將是明顯的，因此 ，本發明之寬度及範疇應該不受上述代表性實施例所限制 ，而是應該僅依據下面的申請專利範圍及其相等之物來予 以界定。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -70-

Claims (1)

  1. 517359 A8 B8 C8 D8 々、申請專利範圍1 1 · 一種球狀柵格陣列（B G A )封裝組件，包括·· 一基板，其具有一第一表面及一第二表面； 一加強板，其具有一第一表面及一第二表面，其中該 第二加強板表面被黏著於該第一基板表面； 一 I C晶粒，其具有一第一表面及一第二表面，其中 該第一 I C晶粒表面被安裝於該第一加強板表面； 一散熱器，其具有一第一表面，其中該第一散熱器表 面被安裝於該第二I C晶粒表面；以及 多個焊球，被黏著於該第二基板表面。 2 ·如申請專利範圍第1項之封裝組件，其中該散熱 器被組構以消散由該I C晶粒所產生之熱。 3 ·如申請專利範圍第1項之封裝組件，其中該I C 晶粒用環氧樹脂而被安裝於該第一加強板表面。 4 .如申請專利範圍第3項之封裝組件，其中該環氧 樹脂係加注銀之環氧樹脂。 5 .如申請專利範圍第3項之封裝組件，其中該第二 I C晶粒表面之面積係大於該第一10晶粒表面之面積， 其中該散熱器被組構以安裝於該第二I C晶粒表面的中央 〇 6 ·如申請專利範圍第1項之封·裝組件，另包括： 該B G A封裝組件之露出的第一表面，其中該散熱器 具有一第二表面，其形成BGA封裝組件之該露出第一表 面的一部分。 7 ·如申請專利範圍第1項之封裝組件，其中該散熱 本紙張適用中關家標準（CNS ) A4«^ ( 210X 297公釐) ： '* -71 - I ----------·裝------、玎------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 517359 A8 B8 C8 D8 六、申請專利範圍2 器係在B G A封裝組件的內部。 (請先閲讀背面之注意事項再填寫本頁) 8 .如申請專利範圍第1項之封裝組件，其中該基板 爲一帶狀基板。 9 .如申請專利範圍第1項之封裝組件，其中該多個 焊球係位於該I C晶粒之外輪廓區域以外。 i 〇 .如申請專利範圍第1項之封裝組件，其中該基 板爲一有機基板。 1 1 . 一種球狀柵格陣列（B G A )封裝組件，包括 一基板，其具有一第一表面及一第二表面； 一加強板，其具有一第一表面及一第二表面，其中該 第一加強板表面被黏著於該第一基板表面； 一積體電路（I c )晶粒，其具有一第一表面及一第 二表面，其中該第一 I C晶粒表面被安裝於該第二加強板 表面，其中該第二IC晶粒表面包含一接觸墊； --打線接合，對應於該接觸墊，其中各個該打線接合 使該對應之接觸墊連接至該第二加強板表面； 經濟部智慧財產局員工消費合作社印製 至少一焊球，被黏著於該第二基板表面，其中該至少 一焊球的每一個經由一延伸穿過該基板之對應通孔而被連 接至該加強板，其中該至少一焊球被連接至一第一電位。 1 2 ·如申請專利範圍第1 1項之封裝組件，其中該 基板包含一金屬層，其中該金屬層被連接至一第二電位； 其中該加強板具有至少一缺口，從該第一加強板表面 延伸至該第二加強板表面； 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -72- 517359 A8 B8 C8 _ P8___ 々、申請專利範圍3 其中該第二I C晶粒表面包含一第二接觸墊，其中封 裝組件另包括： (請先聞讀背面之注意事項再填寫本頁) 一第二打線接合，對應於該第二接觸墊，其中該第二 打線接合藉由延伸穿過該加強板中之該至少一缺口的其中 一個缺口，並且連接至一延伸穿過該基板之對應的第二通 孔，而使該對應之第二接觸墊連接至該金屬層。 1 3 ·如申請專利範圍第1 1項之封裝組件，其中該 第一電位係一接地電位，其中該第一接觸墊爲一接地接觸 墊，藉此，該加強板用作一接地平面。 1 4 ·如申請專利範圍第1 1項之封裝組件，其中該 基板爲一帶狀基板。 1 5 .如申請專利範圍第1 1項之封裝組件，其中該 基板爲一有機基板。 1 6 . —種球狀柵格陣列（B G A )封裝組件，包括 一基板，其具有一第一表面及一第二表面； 經濟部智慧財產局員工消費合作社印製 一加強板，其具有一第一表面及一第二表面，其中該 第二加強板表面被黏著於該第一基板表面； 多個焊球，被黏著於該第二基板表面； 其中該基板具有一窗形缺口，該窗形缺口.使該第二加 強板表面的一部分露出； 其中該第二加強板表面之該露出部分被組構而被連接 至一印刷電路板（P C B )。 1 7 .如申請專利範圍第1 6項之封裝組件，另包括 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -73- 517359 B8 C8 D8 六、申請專利範圍4 (請先閲讀背面之注意事項再填寫本頁) 一散熱器，其讓該第二加強板表面之該露出部分能夠 被連接至P C B。 1 8 .如申請專利範圍第1 7項之封裝組件，其中該 散熱器具有一第一表面及一第二表面，其中該第一散熱器 表面被連接至該第二加強板表面之該露出部分，其中該散 熱器之該第二表面被組構而被連接至P c B。 1 9 .如申請專利範圍第1 8項之封裝組件，其中該 第一散熱器表面係用焊錫來予以電鍍，其讓該第一散熱器 表面能夠被表面黏著於P C B上之焊接墊。 2 〇 .如申請專利範圍第1 6項之封裝組件，其中該 加強板具有一位於中央之空腔形狀部分，其突出穿過該窗 形缺口，其中該空腔形狀部分之表面形成至少一部分該第 二加強板表面之該露出部分。 2 1 ·如申請專利範圍第1 9項之封裝組件，其中該 空腔形狀部分之該表面係用焊錫來予以電鐽，其讓該加弓虽 板能夠被表面黏著於P C B上之至少一焊接墊。 經濟部智慧財產局員工消費合作社印製 2 2 ·如申請專利範圍第1 6項之封裝組件，其中言亥 加強板被連接至一第一電位，其中該封裝組件另包括： 一積體電路（I C )晶粒，被安裝於該第一加強板表 面。 2 3 ·如申請專利範圍第2 2項之封裝組件，其中該 I C晶粒具有一表面，該表面具有至少一接地塾，其中該 封裝組件另包括： ^紙張適用中SIS!家揉準（CNS ) ( 210X297公釐) "'· '^ -74 - 517359 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍5 一接地打線接合，對應於各個該至少一接地墊，其中 各個該接地打線接合使該對應之接地墊連接至該加強板之 該第一表面。 2 4 .如申請專利範圍第1 6項之封裝組件，其中該 基板爲一帶狀基板。 2 5 .如申請專利範圍第1 6項之封裝組件，其中該 基板爲一有機基板。 2 6 . —種球狀柵格陣列（B G A )封裝組件，包括 一基板，其具有一第一表面及一第二表面，其中該第 二基板表面包含一陣列之接觸墊； 一加強板，其具有一第一表面及一第二表面，其中該 第二加強板表面被黏著於該第一基板表面； 多個焊球，被黏著於該基板之該等接觸墊；以及 一金屬環，被黏著於該第一加強板表面，藉此，該金 屬環改善自該加強板之散熱。 2 7 ·如申請專利範圍第2 6項之封裝組件，其中該 封裝組件另包括： 一積體電路（I C )晶粒，被安裝於該第一加強板表 面。 ‘ . 2 8 ·如申請專利範圍第2 6項之封裝組件，其中該 基板爲一帶狀基板。 2 9 ·如申請專利範圍第2 6項之封裝組件，其中該 基板爲一有機基板。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " ： -75- (請先閲讀背面之注意事項再填寫本頁) 517359 A8 B8 C8 D8 六、申請專利範圍6 3 0 . —種球狀柵格陣列（B G A )封裝組件，包括 (請先閲讀背面之注意事項再填寫本頁) 一基板，其具有一第一表面及一第二表面，其中該第 二基板表面包含一陣列之接觸墊； 多個焊球，被黏著於該基板之該等接觸墊； 一加強板，其包含·· 一第一表面，具有一積體電路（I C)晶粒安裝位置 ，其中該I C晶粒安裝位置被組構以安裝I C晶粒； 一第二表面，被黏著於該第一基板表面； 一打線接合缺口，位於沿I C晶粒安裝位置之邊緣， 其中該打線接合缺口延伸穿過該加強板，以及 至少一鑲入層，其對應於該打線接合缺口，其中該至 少一鑲入層跨過對應之該打線接合缺口而橋接該基板。 3 1 ·如申請專利範圍第3 0項之封裝組件，其中該 封裝組件另包括： 一積體電路（I C )晶粒，被安裝於該第一加強板表 面I C晶粒安裝位置。 . 經濟部智慧財產局員工消費合作社印製 3 2 ·如申請專利範圍第3 0項之封裝組件，其中該 基板爲一帶狀基板。 3 3 .如申請專利範圍第3 0項之封裝組件，其中該 基板爲一有機基板。 3 4 · —種球狀柵格陣列（B G A )封裝組件，包括 一基板，其具有一第一表面及一第二表面，其中該第 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -76- 517359 A8 B8 C8 D8 々、申請專利範圍7 二基板表面包含一陣列之接觸墊，其中該第一基板表面被 組構以安裝積體電路（I C )晶粒； (請先閲讀背面之注意事項再#寫本頁) 多個焊球，被黏著於該基板之該等接觸墊；以及 一散熱器，其具有一連接至該第二基板表面之第一表 面，其中該散熱器之第二表面被組構而被連接至一印刷電 路板（P C B )。 3 5 ·如申請專利範圍第3 4項之封裝組件，另包括 至少一通孔，延伸穿過該基板，其中各個該至少一通孔係 用導電材料來予以塡充，以使該第一基板表面連接至該散 熱器。 3 6 .如申請專利範圍第3 5項之封裝組件，另包括 一電鍍晶粒-黏著墊，在第一基板表面的中央，其中 該晶粒-黏著墊被組構以安裝I C晶粒； 一電鍍平面，在第二基板表面的中央，其中該第一散 熱器表面經由該電鍍平面而被連接至該第二基板表面； 經濟部智慧財產局員工消費合作社印製 其中該導電材料藉由使該晶粒-黏著墊連接至該電鍍 平面，而使該第一基板表面連接至該散熱器。 3 7 ·如申請專利範圍第3 4項之封裝組件，其中該 基板爲一有機基板。 . 3 8 ·如申請專利範圍第3 4項之封裝組件，其中該 封裝組件另包括： 一積體電路（I C )晶粒，被安裝於該第一加強板表 面。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -77- 517359 A8 B8 C8 ____D8 _ 六、申請專利範圍8 3 9 · —種用以組裝球狀柵格陣列（B G A )封裝組 件之方法，包括步驟：. 提供一帶狀基板，其具有一第一表面及一第二表面； 使一加強板之第一表面黏著於第一基板表面； 使一 I C晶粒安裝於第二加強板表面； 使一散熱器安裝於I C晶粒；以及 使多個焊球黏著於第二基板表面。 4 0 ·如申請專利範圍第3 9項之方法，其中該散熱 器安裝步驟包括一步驟： 致使在I C晶粒的操作期間，在I C晶粒和第一加強 板表面的介面處之熱應力減小。 4 1 . 一種用以組裝球狀柵格陣列（B G A )封裝組 件之方法，包括步驟： 提供一基板，其具有一第一表面及一第二表面； 提供至少一缺口於一加強板中，從加強板之第一表面 到加強板之第二表面； 使第一加強板表面黏著於第一基板表面； 使一積體電路（I c )晶粒安裝於第二加強板表面， 其中I C晶粒之第一表面包含一接觸墊； 使接觸墊連接至第二加強板表面·； . 使多個焊球黏著於第二基板表面，在I c晶粒的外輪 廓區域之內； 使多個焊球經由基板中之對應通孔而連接至第一加強 板表面。 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） " -78- ϊϊ— ϋ—· »Ηϋ·ιϋ_— VI 111« kiBU ml n (請先閲讀背面之注意Ϋ項再填寫本頁) 訂' 經濟部智慧財產局員工消費合作社印製 517359 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍9 42.如申請專利範圍第41項之方法，其中該基板 包含一金屬層，其中該金屬層被連接至一第二電位； 其中加強板具有至少一缺口，從第一加強板表面延伸 至第二加強板表面； 其中第二I C晶粒表面包含一第二接觸墊，其中該方 法另包括步驟： 使第二接觸墊經由加強板中至少一缺口的其中一個缺 口及經由一延伸穿過該基板之對應通孔而連接至金屬層。 4 3 .如申請專利範圍第4 1項之方法，另包括步驟 使第二接觸墊連接至I C晶粒中的接地電位。 4 4 .如申請專利範圍第4 2項之方法，另包括步驟 使第二接觸墊連接至I C晶粒中的電源電位。 4 5 · —種用以組裝球狀柵格陣列（B G A )封裝組 件之方法，包括步驟： 提供一基板，其具有一第一表面及一第二表面； 使一加強板之第一表面黏著於第一基板表面； 使第一基板表面的一部分經由基板中之一窗形缺口而 露出； · . 使一 I C晶粒安裝於第二加強板表面，其中I C晶粒 之表面包含至少一接觸墊； 使多個焊球黏著於第二基板表面； 組構第一加強板表面之露出部分而被連接至一印刷電 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） -79- 517359 A8 Β8 C8 _______ D8 六、申請專利範圍1〇 路板（P C Β )，藉此，B G Α封裝組件之電氣及熱性能 被改善。 (請先閲讀背面之注意事項再填寫本頁) 4 6 ·如申請專利範圍第4 5項之方法，其中該組構 步驟包括步驟： 使一散熱器連接至第一加強板表面的露出部分；以及 組構散熱器之表面而被連接至P c B。 4 7 ·如申請專利範圍第4 6項之方法，其中該組構 步驟另包括一步驟： 用焊錫來電鍍散熱器表面，以便讓散熱器表面能夠被 表面黏著於p C B上之焊接墊。 4 8 ·如申請專利範圍第4 5項之方法，其中該組構 步驟包括一步驟： 使加強板成形而具有一突出穿過窗形缺口之位於中央 的空腔形狀部分。 4 9 ·如申請專利範圍第4 8項之方法，其中該組構 步驟另包括一步驟： 經濟部智慧財產局員工消費合作社印製 用焊錫來電鍍空腔形狀部分之表面，以便讓加強板能 夠被表面黏著於p C B上之焊接墊。 5 0 ·如申請專利範圍第4 5項之方法，另包括步驟 使加強板連接至一電位； 使至少一接觸墊的各接觸墊以對應之打線接合而連接 至第二加強板表面。 · 5 1 ·如申請專利範圍第5 0項之方法，其中該加強 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -80- 517359 A8 B8 C8 ____ D8 六、申請專利範圍H 板連接步驟包括步驟： 使加強板連接至一接地電位； 讓加強板用作一接地平面。 5 2 · —種用以組裝球狀柵格陣列（B G A )封裝組 件之方法，包括步驟： 提供一基板，其具有一第一表面及一第二表面； 使一加強板之第一表面黏著於第一基板表面； 使一 I C晶粒安裝於第一加強板表面； 使多個焊球黏著於第二基板表面；以及 · 使金屬環黏著於第一加強板表面。 5 3 ·如申請專利範圍第5 2項之方法，其中該金屬 環黏著步驟包括以金屬環而從加強板散熱的步驟。 5 4 ·如申請專利範圍第5 1項之方法，另包括一步 驟： 使一 I C晶粒安裝於第一加強板表面。 5 5 · —種用以組裝球狀柵格陣列（B G A )封裝組 件之方法，包括步驟： 提供一基板，其具有一第一表面及一第二表面； 產生一打線接合缺口，其沿者加強板上之I C晶粒安 裝位置的各邊緣，其中各該打線接合缺口延伸穿過加強板 使加強板之第一表面黏著於第一基板表面； 使一 I C晶粒安裝於加強板之第二表面上的I C晶粒 安裝位置； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ▼裝· 訂 經濟部智慧財產局員工消費合作社印製 -81 - 517359 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍12 以至少一鑲入層來橋接至少其中之一打線接合缺口； 以及 使多個焊球黏著於第二基板表面。 5 6 .如申請專利範圍第5 5項之方法，其中I C晶 粒包含一接觸墊，其中該方法另包括一步驟： 以一打線接合來使接觸墊連接至基板，其中該打線接 合通過加強板中其中一個打線接合缺口。 5 7 · —種用以組裝球狀柵格陣列（B G A )封裝組 件之方法，包括步驟： ' 提供一基板，其具有一第一表面及一第二表面； 使一 I C晶粒安裝於第一基板表面； 使多個焊球黏著於第二基板表面； 使一散熱器之第一表面連接至第二基板表面； 組構散熱器之第二表面而被連接至一印刷電路板（p · C B )。 5 8 ·如申請專利範圍第5 7項之方法，另包括使第 一基板表面經由延伸穿過基板之至少一通孔而連接至散熱 器的步驟。 5 9 ·如申請專利範圍第5 8項之方法，其中該安裝 步驟包括步驟： 使一鍍銅晶粒-安裝墊露出於第一基板表面的中央； 使I C晶粒安裝於鍍銅晶粒-安裝墊。 6 0 .如申請專利範圍第5 8項之方法，其中使第一 基板表面連接至散熱器之該步驟包括步驟： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）— -- (請先閲讀背面之注意事項再填寫本頁)
    -82- 517359 A8 B8 C8 D8 六、申請專利範圍13 使一鍍銅平面露出於第二基板表面的中央； 以至少一通孔而使晶粒一安裝墊連接至鍍銅平面。 (請先閲讀背面之注意事項再填寫本頁) 6 1 ·如申請專利範圍第5 7項之方法，其中該組構 步驟包括一步驟： 用焊錫來電鍍散熱器之第二表面。 6 2 · —種球狀柵格陣列（B G A )封裝組件，包括 一基板，其具有一第一表面及一第二表面； 一加強板，其具有一第一表面及一第二表面，其、中該 第二加強板表面被黏者於該弟一基板表面， 一IC晶粒，其具有一第一表面及一第二表面，其中 該第一 I c晶粒表面被安裝於該第一加強板表面； 多個焊球，被黏著於該第二基板表面；以及 至少下面的其中之一： 一散熱器，其具有一第一表面，其中該第一散熱器表 面被安裝於該第二I c晶粒表面； 經濟部智慧財產局員工消費合作社印製 一打線接合，對應於該第二基板表面上的一接觸墊， 其中該打線接合使該對應之接觸墊連接至該第一加強板表 面； 該基板中的一窗形缺口，該窗形缺口使該第二加強板 表面的一部分露出，其中該第二加強板表面之該露出部分 被組構而被連接至一印刷電路板（p c B ); 一金屬環，被黏著於該第一加強板表面；以及 至少一鑲入層，其對應於該加強板中的一打線接合缺 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -83- 517359 A8 B8 C8 D8 六、申請專利範圍14 口，其中該至少一鑲入層跨過該對應之該打線接合缺口而 橋接該加強板。 6 3 · —種球狀柵格陣列（B G A )封裝組件，包括 一基板，其具有一第一表面及一第二表面，其中該第 二基板表面包含一陣列之露出的接觸墊及一露出之金屬平 面，其中該第一表面被組構以安裝一積體電路（I C )晶 粒； 多個焊球，其中該多個焊球之各焊球被黏著於該等露 出之接觸墊對應的一個接觸墊；以及 一熱連接器，其具有一連接至該露出之金屬平面的第 一表面，其中該熱連接器之第二表面被組構而被連接至一 印刷電路板（P C B )。 6 4 ·如申請專利範圍第6 3項之封裝組件，其中該· 熱連接器之高度係低於該多個黏著之焊球的一焊球之高度 〇 6 5 .如申請專利範圍第6 3項之封裝組件，其中該 熱連接器之第一表面藉由一導電性黏著材料而被連接至該 露出的金屬平面。 6 6 ·如申請專利範圍第6 5項之封裝組件，其中該 熱連接器之該第二表面係用一金屬來予以電鍍。 6 7 ·如申請專利範圍第6 6項之封裝組件，其中該 熱連接器、該導電性黏著材料、及該金屬電鍍之組合高度 係低於該多個黏著之焊球的一焊球之高度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） ! ·— I ί ·¥------IT------ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -84 - 517359 經濟部智慧財產局員工消费合作社印製 A8 B8 C8 _ D8 ___ 七、申請專利範圍15 6 8 .如申請專利範圍第6 7項之封裝組件，其中該 熱連接器之該第二表面被組構而被連接至一第二金屬電鍍 ，該第二金屬電鍍被形成於該PCB上的金屬平面上。 6 9 ·如申請專利範圍第6 8項之封裝組件，其中當 該熱連接器之該第二表面被連接至該第二金屬電鍍時，該 熱連接器、該導電性黏著材料、該第一金屬電鍍、及該第 二金屬電鑛之組合高度實際上係等於該多個黏著之焊球的 一焊球之高度。 7 〇 .如申請專利範圍第6 3項之封裝組件，其中該 熱連接器包括多個分開的熱連接器。 7 1 .如申請專利範圍第7 0項之封裝組件，其中該 露出的金屬平面包括多個分開的露出之金屬平面，其中該 多個分開的露出金屬平面之各金屬平面被連接至該多個分 開的熱連接器之對應的一個熱連接器。 7 2 .如申請專利範圍第6 3項之封裝組件，其中該 基板爲一有機基板。 7 3 .如申請專利範圍第6 3項之封裝組件，另包括 延伸穿過該基板之至少一通孔，其中各個該至少一通孔係 用導電材料來予以塡充。 7 4 .如申請專利範圍第7 3項之封裝組件，其中該 至少一通孔被組構而使該第一基板表面上之I C晶粒連接 至該露出的金屬平面。 7 5 .如申請專利範圍第6 3項之封裝組件，其中該 封裝組件另包括： 本紙^尺度適用中國國家標準（CNS ) Λ4規格（210X297^釐) " -85- (請先閲讀背面之注意事項再填寫本頁)
    517359 A8 B8 C8 D8 六、申請專利範圍16 一積體電路（I C )晶粒，被安裝於該第一加強板表 面。 (請先閲讀背面之注意事項再填寫本頁) 7 6 ·如申請專利範圍第6 3項之封裝組件，其中該 基板具有一由露出之金屬平面所界定的中央部分，其中該 中央部分中之通孔的第一通孔密度係大於中央部分以外之 通孔的第二通孔密度。 7 7 .如申請專利範圍第6 3項之封裝組件，其中該 陣列之露出的接觸墊被排至少一環，其環繞基板之第二表 面上露出的金屬平面。 7 8 ·如申請專利範圍第7 7項之封裝組件，另包括 至少一被動電子裝置，其被黏著於一區域中之基板的 第二表面，而該區域被露出之金屬平面限制在第一邊緣上 ，且被一陣列露出的接觸墊限制在第二邊緣上。 經濟部智慧財產局員工消費合作社印製 7 9 .如申請專利範圍第7 7項之封裝組件，其中P CB包含一第一表面，其中PCB之第一表面包含一對應 於該第一露出金屬平面的第二露出金屬平面，及一第二陣 列露出的接觸墊，被排列成至少一環，對應於該第一陣列 露出的接觸墊；以及 其中PCB包含至少一被動電子裝置，其被黏著於一 區域中之PCB的第一表面，而該區域被第二金屬平面限 制在第一邊緣上，且被第二陣列露出的接觸墊限制在第二 邊緣上。 8 0 . —種用以組裝球狀柵格陣列（B G A )封裝組 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -86- 517359 A8 B8 C8 D8 六、申請專利範圍17 件之方法，包括步驟： 提供一基板，其具有一第一表面； (請先閲讀背面之注意事項再填寫本頁) 使一陣列之接觸墊及一金屬平面露出於基板之第一表 面上； 使一焊球黏著於基板之第一表面上之各個露出的接觸 墊；以及 使熱連接器之第一表面連接至露出的金屬平面。 8 1 .如申請專利範圍第8 0項之方法，其中該熱連 接器具有一低於黏著於其中一個露出接觸墊之焊球时高度 之高度。 8 2 .如申請專利範圍第8 0項之方法，其中使熱連 接器之第一表面連接至露出的金屬平面之該步驟包含一使 用導電性黏著材料的步驟。 8 3 .如申請專利範圍第8 2項之方法，另包括一步· 驟： 以一金屬來電鍍熱連接器之第二表面。 經濟部智慧財產局員工消費合作社印製 8 4 ·如申請專利範圍第8 3項之方法，其中熱連接 器、導電性黏著材料、及金屬電鍍之組合高度係低於黏著 於其中一個露出接觸墊之焊球的高度。 8 5 ·如申請專利範圍第8 4項之方法，另包括一步 驟·· 組構熱連接器之第二表面而被連接至形成於印刷電路 板之金屬平面上的第二金屬電鍍。 8 6 ·如申請專利範圍第8 5項之方法，其中第二金 本&幻1適用中國國家標準（匚叫八视^( 210父297公釐) — -87- 517359 A8 Β8 C8 D8 六、申請專利範圍18 (請先閲讀背面之注意事項再填寫本頁) 屬電鍍具有一高度，當熱連接器之第二表面被連接至第二 金屬電鍍時，熱連接器、導電性黏著材料、第一金屬電鍍 、及第二金屬電鍍之組合高度實際上係等於黏著於其中一 個露出接觸墊及黏著於p c B上之接觸墊之焊球的高度。 87·如申請專利範圍第80項之方法，另包括一步 驟： 使多個分開之熱連接器的第一表面連接至露出的金屬 平面。 8 8 .如申請專利範圍第8 7項之方法，另包括·步驟 使多個金屬平面露出於基板之第一表面上；以及 使多個分開之熱連接器的各個熱連接器連接至多個露 出金屬平面之對應的一個金屬平面。 8 9 .如申請專利範圍第8 0項之方法，另包括一步· 驟： 使一 I C晶粒安裝於基板之第二表面。 9 〇 .如申請專利範圍第8 9項之方法，另包括一步 經濟部智慧財產局員工消費合作社印製 驟： 藉由延伸穿過基板之至少一通孔而使I C晶粒連接至 露出的金屬平面。 9 1 ·如申請專利範圍第9 0項之方法，另包括一步 驟： 以導電材料充塡該至少一通孔。 9 2 .如申請專利範圍第8 0項之方法，其中基板具 本尺度適用中國^家榡準（CNS ) A4規格（210X297公釐） " " " 一 -88- 517359 A8 B8 C8 D8 々、申請專利範圍19 有一由金屬平面所界定之中央部分，另包括步驟： 將基板中的多個通孔置於中央區域中；以及 將基板中的多個通孔置於中央區域以外； 其中中央部分中之多個通孔的第一通孔密度係大於中 央部分以外之多個通孔的第二通孔密度。 9 3 ·如申請專利範圍第8 0項之方法，其中該露出 步驟包含一步驟： 使該陣列之接觸墊排列成至少一環，以環繞基板之第 一表面上的金屬平面。 * 9 4 .如申請專利範圍第9 3項之方法，另包括一步 驟： 使至少一被動電子裝置黏著於一區域中之基板的第一 表面，而該區域被金屬平面限制在第一邊緣上，且被該陣 列之接觸墊限制在第二邊緣上。 9 5 .如申請專利範圍第9 3項之方法，另包括步驟 使一第二金屬平面露出於PCB之第一表面上，其對 應於第一金屬平面； 使排列成至少一環之第二陣列的接觸墊露出，其對應 於第一陣列的接觸墊；以及 使至少一被動電子裝置黏著於一區域中之P C B的第 一表面，而該區域被第二金屬平面限制在第一邊緣上，且 被第二陣列之接觸墊限制在第二邊緣上。 本紙張尺度適用中國國家標準（CNS )八4規^格（210X297公釐） — r--------·裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 -丨春 經濟部智慧財產局員工消費合作社印製 -89-
TW090129877A 2000-12-22 2001-12-03 Enhanced die-up ball grid array packages and method for making the same TW517359B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/742,366 US20020079572A1 (en) 2000-12-22 2000-12-22 Enhanced die-up ball grid array and method for making the same
US09/984,259 US7132744B2 (en) 2000-12-22 2001-10-29 Enhanced die-up ball grid array packages and method for making the same

Publications (1)

Publication Number Publication Date
TW517359B true TW517359B (en) 2003-01-11

Family

ID=27114002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090129877A TW517359B (en) 2000-12-22 2001-12-03 Enhanced die-up ball grid array packages and method for making the same

Country Status (4)

Country Link
US (1) US7132744B2 (zh)
EP (1) EP1356516A2 (zh)
TW (1) TW517359B (zh)
WO (1) WO2002052645A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587868B (zh) * 2008-05-19 2011-07-27 联发科技股份有限公司 方形扁平无引线半导体封装及其制作方法
TWI567911B (zh) * 2015-12-31 2017-01-21 力成科技股份有限公司 具改良佈線結構之球柵陣列封裝結構及其基板
US9832860B2 (en) 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
CN105161475B (zh) * 2015-08-19 2017-12-22 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002217987A1 (en) 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
US7199466B2 (en) 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
JP4500348B2 (ja) * 2005-02-15 2010-07-14 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7714453B2 (en) 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US20070273023A1 (en) * 2006-05-26 2007-11-29 Broadcom Corporation Integrated circuit package having exposed thermally conducting body
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8169067B2 (en) * 2006-10-20 2012-05-01 Broadcom Corporation Low profile ball grid array (BGA) package with exposed die and method of making same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7432591B1 (en) * 2008-02-28 2008-10-07 International Business Machines Corporation Thermal enhanced plastic ball grid array with heat sink attachment option
US20090289363A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Incorporated Fine-Pitch Ball Grid Array Package Design
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US9209163B2 (en) 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
US10431564B2 (en) * 2014-01-27 2019-10-01 Mediatek Inc. Structure and formation method of chip package structure
JP6312527B2 (ja) * 2014-05-23 2018-04-18 新日本無線株式会社 放熱板を備えた電子部品の実装構造
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
US9847306B2 (en) * 2016-03-16 2017-12-19 Kabushiki Kaisha Toshiba Circuit board having a ground layer including a plurality of polygonal openings
US10332851B2 (en) * 2017-06-22 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10651127B2 (en) * 2017-09-29 2020-05-12 Intel Corporation Ring-in-ring configurable-capacitance stiffeners and methods of assembling same
KR20190056190A (ko) * 2017-11-16 2019-05-24 에스케이하이닉스 주식회사 열전달 플레이트를 포함하는 반도체 패키지 및 제조 방법
US10440813B1 (en) 2018-06-28 2019-10-08 Nxp Usa, Inc. Microelectronic modules including thermal extension levels and methods for the fabrication thereof
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11990384B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
FR3116944A1 (fr) * 2020-12-02 2022-06-03 Stmicroelectronics (Grenoble 2) Sas Boîtier de circuit integre

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3790866A (en) 1973-05-14 1974-02-05 Gen Motors Corp Semiconductor device enclosure and method of making same
US4611238A (en) * 1982-05-05 1986-09-09 Burroughs Corporation Integrated circuit package incorporating low-stress omnidirectional heat sink
JPS6149446A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 樹脂封止型半導体装置
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5065281A (en) * 1990-02-12 1991-11-12 Rogers Corporation Molded integrated circuit package incorporating heat sink
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5208504A (en) * 1990-12-28 1993-05-04 Raytheon Company Saw device and method of manufacture
US5801432A (en) 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5438216A (en) 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
US5386344A (en) * 1993-01-26 1995-01-31 International Business Machines Corporation Flex circuit card elastomeric cable connector assembly
US5291062A (en) 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5650662A (en) 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5366589A (en) * 1993-11-16 1994-11-22 Motorola, Inc. Bonding pad with circular exposed area and method thereof
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
KR970005712B1 (ko) 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
US5976912A (en) 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
MY112145A (en) 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5717252A (en) 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JPH0846085A (ja) 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
US5648679A (en) * 1994-09-16 1997-07-15 National Semiconductor Corporation Tape ball lead integrated circuit package
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5572405A (en) 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5844168A (en) 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
US5650659A (en) 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield
US5691567A (en) 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
JPH09232465A (ja) 1996-02-27 1997-09-05 Fuji Kiko Denshi Kk 半導体実装用プリント配線板
KR100192760B1 (ko) 1996-02-29 1999-06-15 황인길 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
MY123146A (en) 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5986340A (en) 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5907903A (en) 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
US5726079A (en) 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5805430A (en) 1996-07-22 1998-09-08 International Business Machines Corporation Zero force heat sink
US6011694A (en) 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
JP2828053B2 (ja) 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
RU2148873C1 (ru) 1996-09-26 2000-05-10 Самсунг Электроникс Ко., Лтд. Гибридная интегральная схема свч-диапазона
US5856911A (en) 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5736785A (en) 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP3032964B2 (ja) 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH10247702A (ja) * 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk ボールグリッドアレイパッケージ及びプリントボード
US5986885A (en) 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
US6084777A (en) 1997-04-23 2000-07-04 Texas Instruments Incorporated Ball grid array package
US6011304A (en) 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US6020637A (en) 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6160705A (en) 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US5907189A (en) 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
US5889321A (en) 1997-06-17 1999-03-30 International Business Machines Corporation Stiffeners with improved adhesion to flexible substrates
US5895967A (en) 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
JPH1131751A (ja) 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
US5972734A (en) 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US5835355A (en) 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6166434A (en) 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US5949137A (en) 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US5901041A (en) 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
JP3087709B2 (ja) 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
US6114761A (en) 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5889324A (en) * 1998-03-30 1999-03-30 Nec Corporation Package for a semiconductor device
TW430959B (en) 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
US6140707A (en) 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6002169A (en) 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
US6060777A (en) 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US5977626A (en) 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6077724A (en) 1998-09-05 2000-06-20 First International Computer Inc. Multi-chips semiconductor package and fabrication method
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US6313521B1 (en) 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP2000150730A (ja) 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6069407A (en) 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration
US5982621A (en) 1998-11-23 1999-11-09 Caesar Technology Inc. Electronic device cooling arrangement
US6057601A (en) * 1998-11-27 2000-05-02 Express Packaging Systems, Inc. Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
US6162659A (en) 1999-03-05 2000-12-19 International Business Machines Corporation Method for manufacturing a package structure having a heat spreader for integrated circuit chips
US6133064A (en) 1999-05-27 2000-10-17 Lsi Logic Corporation Flip chip ball grid array package with laminated substrate
US6242279B1 (en) 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
SG87046A1 (en) 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6184580B1 (en) 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
US6380623B1 (en) 1999-10-15 2002-04-30 Hughes Electronics Corporation Microcircuit assembly having dual-path grounding and negative self-bias
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6163458A (en) 1999-12-03 2000-12-19 Caesar Technology, Inc. Heat spreader for ball grid array package
TW452956B (en) 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6246111B1 (en) 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US6278613B1 (en) 2000-09-27 2001-08-21 St Assembly Test Services Pte Ltd Copper pads for heat spreader attach
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
US6528869B1 (en) 2001-04-06 2003-03-04 Amkor Technology, Inc. Semiconductor package with molded substrate and recessed input/output terminals
US6472741B1 (en) 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587868B (zh) * 2008-05-19 2011-07-27 联发科技股份有限公司 方形扁平无引线半导体封装及其制作方法
US9832860B2 (en) 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
TWI630687B (zh) * 2014-09-26 2018-07-21 英特爾股份有限公司 具有集成之加強件的封裝基板和裝置封裝
CN105161475B (zh) * 2015-08-19 2017-12-22 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
TWI567911B (zh) * 2015-12-31 2017-01-21 力成科技股份有限公司 具改良佈線結構之球柵陣列封裝結構及其基板

Also Published As

Publication number Publication date
WO2002052645A2 (en) 2002-07-04
US7132744B2 (en) 2006-11-07
WO2002052645A3 (en) 2003-05-30
US20020079562A1 (en) 2002-06-27
EP1356516A2 (en) 2003-10-29

Similar Documents

Publication Publication Date Title
TW517359B (en) Enhanced die-up ball grid array packages and method for making the same
EP1333491B1 (en) Ball grid array package enhanced with a thermal and electrical connector
US6906414B2 (en) Ball grid array package with patterned stiffener layer
US7245500B2 (en) Ball grid array package with stepped stiffener layer
TWI282154B (en) Die-up ball grid array package with a heat spreader and method for making the same
US6861750B2 (en) Ball grid array package with multiple interposers
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6989593B2 (en) Die-up ball grid array package with patterned stiffener opening
US7719110B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
US5825628A (en) Electronic package with enhanced pad design
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TWI419243B (zh) 一種積體電路封裝體及其製造方法
US7049696B2 (en) IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US20060091542A1 (en) Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
JP2000323610A (ja) フィルムキャリア型半導体装置
JP2691352B2 (ja) 電子部品塔載装置
JP2008300390A (ja) 半導体装置
JP3378680B2 (ja) 半導体パッケージ
JP3149836B2 (ja) 半導体装置
JPH08181247A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees