TW515010B - Method for electroplated metal annealing process - Google Patents

Method for electroplated metal annealing process Download PDF

Info

Publication number
TW515010B
TW515010B TW090130574A TW90130574A TW515010B TW 515010 B TW515010 B TW 515010B TW 090130574 A TW090130574 A TW 090130574A TW 90130574 A TW90130574 A TW 90130574A TW 515010 B TW515010 B TW 515010B
Authority
TW
Taiwan
Prior art keywords
annealing
plasma
patent application
scope
ammonia
Prior art date
Application number
TW090130574A
Other languages
English (en)
Inventor
Neng-Hui Yang
Kerwin Huang
Tsung-Tang Hsieh
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW090130574A priority Critical patent/TW515010B/zh
Priority to US10/105,313 priority patent/US6827835B2/en
Priority to CN02147324.2A priority patent/CN1447402A/zh
Application granted granted Critical
Publication of TW515010B publication Critical patent/TW515010B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

515010 五、發明說明(1) 5 - 1發明領域: 本發明係有關於一種電鍍金屬回火的方法;特別係關 於一種電鍍銅回火的方法。 5 - 2發明背景: 如熟悉此領域者所知道的,當超大型積體電路元件不 斷的在縮小時’内連金屬線的RC延遲時間是會限制住元件 在高速運作下的效能。因此,採用銅製程(電阻值1. 7 m Ω -cm )可有效的解決此問題。此外,低生產成本和良好 的可靠度也是用銅金屬來取代鋁金屬的關鍵原因之一。銅 製程較佳的達成方式是採用電鍍法,這是由於它的成本低 廉,產出效率高,絕佳的填洞能力,良好的電性性質和易 相容於低K材料。由於電鍍銅在室溫下自我退火的性質及 其在元件製造中所產生的應力,因此發展出一種後電鍍銅 退火製程以在進行化學機械研磨(CMP,Chemical Mechanical Polishing)前穩定住銅薄膜的性質。在銅薄 膜的性質穩定之前,其再結晶的行為會導致最大片電阻的 4阻值下降約1 8〜2 0 % ,對每一毫微米的電鍍銅薄膜。再者 ,自我退火的現象會增加電鍍銅薄膜的化學機械研磨速率 ,此是由於薄膜的硬度下降。因此,在實施化學機械研磨 之前,進行一熱退火製程以穩定電鍍銅薄膜是必要的步驟
515010 、發明說明(2) 後 其一般 真空中 鍍鋼晶 由於電 突起缺 是採用 產生。 之後, 報歲製 電鑛銅退火製程通常在一連續爐管製程中被實施, 的退火時間約為3 0分鐘,在溫度3 5 0 °C於氮氣下或 。然而’如第一圖所示為電鍍銅結構示意圖,在電 格1 0 1相接之處,於高溫的後電鍍銅退火製程中, 鑛銅層内累積了過多的内應力,因此會產生許多的 陷102 (hillock defect)。因此,目前普遍的作法 低溫退火製程(< 20(TC )以抑制這種突起缺陷的 然而,在完成化學機械研磨製程及沉積完銅阻障層 仍然又出現了為數眾多的突起缺陷,並且其在隨後 程中沉積介電層的步驟裡會變得更嚴重。 因此,為了要克服上述的缺 的方法以解決上述的問題。、 〗品要發展一種新 5一3發明目的及概述: 根據上述傳統習知方法所引起的缺 目的係提供一種電鍍金屬退火的方法,、63,本發明之主要 取代傳統的爐管後電鍍銅每火製程。利用氨氧電漿製程 本發明之再一目的係提供一種 缺陷形成的方法,利用高溫氨氣 ^ ^電鍍金屬中突起 ,銅的應力(stress)。 水也有效釋放電鍍金屬
根據以上所述之目的,本發明提供了一種 、’的退火製程。f A,提供-半導體結構, 體結構中包括有複數個半導體元件,如一間極 汲極區及:場氧化區。接者,形成一介電層於 上,然後藉由傳統的微影和蝕刻製程形成一開 内且接觸到部分的半導體結構,並藉由一電鍍 層上形成一電鍍金屬層並填滿上述的開口。之 氨氣(ΜΙ )電漿促進化學氣相沉積法(
Enhanced Chemical Vapor Dep〇siti〇n)對上 程而形成的電鍍金屬層進行一退火處理。本發 由採用一氨氣電漿製程來取代傳統的爐營後電 程’其可有效的抑制由於電鍍銅層中的應力所 缺陷,其亦可減少在隨後步驟中所會引起的突 洞,同時,本發明也可提供一較快速且經濟的 製程,因為本發明之關鍵操作時間只需要約3〇 即可完成,大大的少於傳統爐管電鍍銅後退火 的時間(3 0分鐘)。 新奇的電鑛 其中此半導 ’ '^源極和 半導體結構 口於介電層 製程於介電 後,利用一 Plasma 述經電鍍製 明主要係藉 鍍銅退火製 產生的突起 起物及線孔 電鑛銅退火 秒到3 0 0秒 製程所需要 本&明之目的及諸多優點將藉由下列具體實施例之詳
第7頁 五、發明說明(4) 細說明,万▲ 苓知、所附圖示,而被完全的揭露 5一4發明詳細說明: 本兔明的一也眚力A* V |人, 列應用於㊉ ;;^例會詳細描述如下。然、而,除了 Ί 其他的實施例實行,::凡件外’本發明還可以廣泛地4 、鍺)上。因二I:用於不同的半導體材料(坤化金 的元件上,* *包含U : ί t在以石夕半導體材料製岛 發明的範圍不受限定,/甘+ V肚材料製造的元件上且4 ”以之後的申請專利範圍為準。 再者,半導體 製。某些尺度與其 提供更清楚的描述 明〇
凡件的不同部份並沒有依照實際尺吋綠 他t份相關的尺度比係被誇張的表示以 以幫助熟悉此技藝的相關人士瞭解本發
妹乂發明之:種電鍍金屬退火的方法,其提供-半導 9如單結晶的矽,其上具有複數個半導體元件 閘極 源極和沒極區及一場氧化區。接者,形成 介電層於半導體結構上,此介電層之材質可為二氧化矽 四乙基氧化矽酸鹽(TEOS,TetraEthy 卜 0rthoSillcate 和硼磷矽酸玻璃(BPSG,B0r0Ph0Sph0Silicate Glass) 之其中一種,或其它類似的材料。然後藉由傳統的微影和 蝕刻製程形成一開口於介電層内且接觸到部分的半導體結
第8頁 515010 五、發明說明(5) ----
構’亚藉由一電鍍製程於介電層上形成一電鍍金屬層且同 時填滿上述的開口。之後,利用一氨氣(題3 )電锻製程 對亡述經電鍍製程而形成的電鍍金屬層進行一退火處理, 此氨氣電漿製程係採用電漿促進化學氣相沉積法(pECVD, Plasma Enhanced Chemical Vap〇r Dep〇siti〇n)或高密 度電漿化學氣相沉積法(HDPCVD,High MW
Chemical Vap〇r DeP0sltl0n),高頻無線電波波頻 (HFRF )使用的電力約從〇. 1瓦/平方公分至5瓦/平方公分 ,低頻無線電波波頻(LFRF )使用的電力約從〇· 〇5瓦/平 方公分至0.5瓦/平方公分,在溫度35〇。〇至45〇 ,力= W(Torr)m〇托(τ_),操作時間約_ 秒到3 0 0秒下進行。 芩見第三圖所示為一半導體結構之
體結構1 00,例如一單社曰矽,勺扛 】面不心圖。丰V L〇C〇o ^ θ ^早、,口日日矽包括一區域氧化區55 ( ,苴上Λ疋括一有"開門口隔離區(STI)與沒極64及源極區65 緣層可。構60? 一介電層70覆蓋其上。絕 疋一羊矽,四乙基氧化矽酸鹽(TE〇s ^traEthyl-〇rthoSilicate ),硼磷矽酸破璃 ^ oroPhosphoSi 1 icate Glass )或其它哼似 , ’在本發明中,較佳的材質為二氧化石;員似:材料所組成 結構_上,厚度約為4_埃至10, _埃/、接冗積,在半導體 統的微影和蝕刻技術形成一開口 7 5,复办 者^,使用傳 與半導體結構1 〇〇,例如源極64,相接觸牙。一虱化矽層70 515010
第ίο頁 515010 五、發明說明(7) 係採用一氨氣電漿製程來取代傳統的爐管後電鍍銅退火製 程’其可有效的抑制由於電鑛銅層中的應力所產生的突起 缺陷’其亦可減少在隨後步驟中所會引起的突起物及線孔 >同’再者,本發明也可提供一較快速且經濟的電鍍銅退火 製私’因為本發明之關鍵操作時間只需要約3 〇秒到3 〇 〇秒 即可完成,大大的少於傳統爐管電鍍銅後退火製程所需要 的時間(3 0分鐘)。 广苓見第一表,其係列出電鍍銅層以爐管退火製程及以 氨氣電漿退火製程後個別之電性,其中爐管退火條 度3〇〇°C、時間30分鐘;4氣電襞條件為溫度4〇(rc上 2分鐘。從表中可看出’根據本發明之方法;間 銅之片電阻值為14.15(毫歐姆/□),其乎盥0電鍍 管退火製程中所得到的電鍍銅之片電阻值14 ^ 〃由4傳統爐 □) -樣。同樣的’由本發明之方法所得到(笔歐姆/ ^反射率紅412,其亦幾乎與由傳統爐-管退:制錢鋼之相 得到的電鍍銅之相對反射率1 41 4 一样 m 衣·程中所 明之氨氣電漿退火製程所得到的電鍍銅; :至由本發 統爐管退火製程所得到的性質是一樣的7 、丨貝與經由傳 操作時間只需要2分鐘,其遠少於傳統再者,本發明之 的操作時間30分鐘’因此,本發明相較H退火製裎所需 較為快速且經濟的後電鍍銅退火的 、得統方法係為一 下) 法。(第-表接於其
第11頁 515010 五、發明說明(8) 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其他未脫離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之申請 專利範圍内。 第一表 形成條件 溫度 (°C ) 時間 (sec ) 片電阻 (毫歐姆/□) 相對反射率 未退火 16.86 1.0119 爐管退火 300 30 14.14 1.141 氨氣電 漿退火 400 2 14.15 1.142 ❿ 第一表係列出電鍍銅層以爐管退火製程及以~氨氣電漿退火 製程後個別之電性 〇
第12頁 515010 圖式簡單說明 第一圖用以說明使用傳統爐管退火製程所引起的突起 缺陷之示意圖; 第二圖係使用本發明之方法則不具有突起缺陷之示意 圖, 第三圖係為本發明之經具有複數個半導體元件結構之 半導體結構之截面示意圖;及 第四圖係為本發明之之經電鍍一銅層及一氨氣電漿退 火製程之半導體結構之截面示意圖。 主要部分之代表符號: 55 場氧化區 60 閘極 64 源極 65 沒極 70 二氧化矽層 75 開口 80 電鍍銅層 100 半導體結構
第13頁

Claims (1)

  1. 515010
    六、申請專利範圍 1. 一種電鍍 提供一 形成一 形成一 結構; 以電鍍 口 ;及 以氨氣 2.如申請專 半導底結構 3·如申請專利範圍第!項之電鍍金屬退火的方法,|中該 第一介電層之材質係選自二氧化矽(Si〇2)、四乙基氧化 矽酸鹽(TEOS,TetraEthy 卜 〇rth〇Silicate)、硼磷矽酸 玻璃(BPSG,B0roPh〇Sph〇Silicate Glass)之一種。 4 ·如申請專利範圍第1項之電鍍金屬退火的方法,其中該 金屬層係選自銅、鋁、鎢、鈦、鈕、和上述金属的合金之 一'種0 5·如申請專利範圍第1項之電鍍金屬退火的方法,其中該 氨氣電漿方法係選自電漿促進化學氣相沉積法(PECVD, Plasma Enhanced Chemical Vapor Deposition) ^ ^ ^
    515010 六、申請專利範圍 --- 度電聚化學氣相沉積法(HDPCVD,High Density Plasma Chemical Vap〇r Dep〇siti〇n)之一種。 如申清專利範圍第5項之電鍍金屬退火的方法,其中誃 氣氣電漿方法 > 古μ卜Α Λ w η 乃/ίΓ之咼頻無線電波波頻(HFRF )使用的電力是 ip.. , ^ 方A ^至5瓦/平方公分,低頻無線電波波頻( 八 吏用的電力係從〇· 05瓦/平方公分至〇· 5瓦/平方公 m 圍第6項之電鍍金屬退火的方法,其中該 、 水/係在溫度3 5 0 °C至4 5 0 °C下進行。 8·如申請專利範圍第7 氨氣電浆方法你η ·« 其中该 係在0·1 托(Torr)到 10 托(Torr)。 9氨Ϊ Ϊ :: : Ϊ範圍第8項之電鍍金屬退火、方法,其中該 水方去所需的時間係從30秒至3 0 0秒。 〇 ι〇·-種電鍍金屬退火的方法,該方法包括: k供一半導體結構; =j = 一氧化石夕層於該半導體結構上; 結構; 於忒—氧化矽層内且接觸到部分該半導體 、“、又方去形成一金屬層於該二氧化矽層上且填滿該
    515010 六、申請專利範圍 開口;及 以氨氣(nh3 )電漿方法退火該金屬層。 11 ·如申請專利範圍第1 〇項之電鑛金屬退火的方法’其中 該半導體結構包括有場氧化區、閘極結構、沒極和源極區 1 2 ·如申請專利範圍第1 〇項之電鍍金屬退火的方法,其中 該金屬層係選自銅、鋁、鎢、鈦、鈕、和上述金屬的合金 之一種。 1 3 ·如申請專利範圍第1 〇項之電鍍金屬退火的方法,其中 該氨氣電漿方法係選自電漿促進化學氣相沉積法(PECVD, Plasma Enhanced Chemical Vapor Deposition)和高密 度電漿化學氣相沉積法(HDPCVD,High Density Plasma Chemical Vapor Deposition)之一種。一 14.如申§月專利範圍第13項之電錢 該氨氣電漿方法之高頻無線電波=的方法’其中 從0.1瓦/平方公分至5瓦/平方公分,、lllFRF)使用的電力 LFRF)使用的電力從〇〇5瓦/平刀八’低頻無線電波波頻( 。 A分至0·5瓦/平方公分 1 5 ·如申請專利範圍第丨4項之電鍍 〃屬退火的方法,其中 六、申請專利範圍 該氨氣電漿方法佐 糸在溫度3 5 0 °C至4 5 0 °C下進行。 其中 下進 16·如申請專利範 該氨氣電聚方法传圍*弟15項之電鑛金屬退火的方法 行。 ’、在 〇·1 托(Torr)到 1〇 托(Torr 1 7 ·如申請專利範 該氨氣電襞方法所+弟6 6±項之電鍵金屬退火的方法’其中 戍所吊的時間係從30秒至3〇〇秒。 18· —種電鑛金屬退火 ^φ 、火的方法,該方法包括·· k供一 +導體結構; 形,一二氧化矽層於該半導體結構上; 形成一開口於今-与 構; 、—虱化矽層中且接觸部分該半導體結 以電鑛方法形成一鋼芦 — 口;及 θ於该一虱化矽層上且填滿該開 以氨氣(Ν Η3 )電漿你;隹 々 _ 1 疋進化學氣相沉積方法Γ P F Γ V D Plasma Enhanced Chemical v .俏乃凌(尸队VU, 銅層。 Cal VaP〇r DeP〇sition )退火該 1 9 ·如申請專利範圍第1 8項 該半導體結構包括有場氧化^ 之電鍍金屬退火的方法,其中 閘極結構、汲極和源極區 <1
    第17頁 515010 六、申請專利範圍 2 0.如申請專利範圍第1 8項之電鍍金屬退火的方法,其中 該氨氣電漿方法之高頻無線電波波頻(HFRF )使用的電力 從0. 1瓦/平方公分至5瓦/平方公分,低頻無線電波波頻 (LFRF )使用的電力從0· 05瓦/平方公分至0. 5瓦/平方公 分 2 1.如申請專利範圍第2 0項之電鍍金屬退火的方法,其中 該氨氣電漿促進化學氣相沉積方法係在溫度3 5 0 °C至4 5 0 °C 下進行。 2 2.如申請專利範圍第2 1項之電鍍金屬退火的方法,其中 該氨氣電漿促進化學氣相沉積方法係在0. 1托(Torr )到 10托(Torr)下進行。 2 3.如申請專利範圍第2 2項之電鍍金屬退火的方法,其中 該氨氣電漿促進化學氣相沉積方法所需的時間係從3 0秒至 3 0 0 秒。 〇
    第18頁
TW090130574A 2001-12-11 2001-12-11 Method for electroplated metal annealing process TW515010B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW090130574A TW515010B (en) 2001-12-11 2001-12-11 Method for electroplated metal annealing process
US10/105,313 US6827835B2 (en) 2001-12-11 2002-03-26 Method for electroplated metal annealing process
CN02147324.2A CN1447402A (zh) 2001-12-11 2002-10-18 电镀金属退火的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090130574A TW515010B (en) 2001-12-11 2001-12-11 Method for electroplated metal annealing process
US10/105,313 US6827835B2 (en) 2001-12-11 2002-03-26 Method for electroplated metal annealing process

Publications (1)

Publication Number Publication Date
TW515010B true TW515010B (en) 2002-12-21

Family

ID=29782119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090130574A TW515010B (en) 2001-12-11 2001-12-11 Method for electroplated metal annealing process

Country Status (3)

Country Link
US (1) US6827835B2 (zh)
CN (1) CN1447402A (zh)
TW (1) TW515010B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321366B2 (en) * 2002-02-28 2008-01-22 Riken Method and program for converting boundary data into cell inner shape data
CN102414874A (zh) * 2009-04-13 2012-04-11 应用材料公司 含有金属化碳纳米管和纳米纤维的复合材料
CN102054757B (zh) * 2009-11-10 2013-09-11 中芯国际集成电路制造(上海)有限公司 集成电路铜互连结构的制作方法
CN102443828B (zh) * 2011-09-23 2014-11-19 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109111B2 (en) * 2002-02-11 2006-09-19 Applied Materials, Inc. Method of annealing metal layers

Also Published As

Publication number Publication date
US20030183308A1 (en) 2003-10-02
US6827835B2 (en) 2004-12-07
CN1447402A (zh) 2003-10-08

Similar Documents

Publication Publication Date Title
JP4018596B2 (ja) 半導体装置の製造方法
CN100385660C (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
JP3729882B2 (ja) アルミニウムコンタクト形成方法
TWI248214B (en) Method for fabricating MIM capacitor
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
TW200302549A (en) Semiconductor device and method of manufacturing the same
TW201123448A (en) Gate electrode for field effect transistor and field effect transistor
TW200305256A (en) Method of fabricating semiconductor device
TW200524042A (en) Structures with improved interfacial strength of sicoh dielectrics and method for preparing the same
TW200537645A (en) Method of fabricating inlaid structure
CN103094184B (zh) 一种铜互连结构的制造方法
TW515010B (en) Method for electroplated metal annealing process
JP2001298022A (ja) 半導体装置及びその製造方法
JP2005033164A (ja) 半導体素子の銅配線形成方法
JPH08116057A (ja) 半導体装置のTiNゲート電極の製造方法
JP2002164351A (ja) 自己整合型銅キャップ拡散障壁形成方法
CN101140871B (zh) 半导体器件中金属硅化物接触的制造方法
JP2008010884A (ja) 半導体装置の製造方法
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
TWI323497B (en) Method of fabricating a dual-damascene copper structure
JP3998937B2 (ja) 銅金属化プロセスにおけるTaCNバリア層の製造方法
TW455954B (en) Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure
TW504799B (en) Copper line fabrication method
TW400391B (en) Method for avoiding the delamination of the dielectrics on the copper film

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent