TW512361B - Multiple output current mirror with improved accuracy - Google Patents
Multiple output current mirror with improved accuracy Download PDFInfo
- Publication number
- TW512361B TW512361B TW090113853A TW90113853A TW512361B TW 512361 B TW512361 B TW 512361B TW 090113853 A TW090113853 A TW 090113853A TW 90113853 A TW90113853 A TW 90113853A TW 512361 B TW512361 B TW 512361B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistors
- current mirror
- mirror
- output current
- current
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5645—Multilevel memory with current-mirror arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
512361 A7 _ B7 五、發明説明(1 ) 簦背景 發明領域 請 先 閲 讀 背 面 之 注 意 事 項 再 填‘ ί轉 頁 Υ 本發明大抵上係關於電流鏡,特別是,關於具有改善 精確度之多輸出電流鏡。 背景資訊 訂 電流鏡是許多電路的一種基本的基礎材料,並且允許 流經一元件之已知電流,被複製到其他的元件上。電流鏡 的精確度,是視被複製的電流,或是其倍數,跟原來電流 的準位有多接近來決定的。在一個多輸出的電流鏡中,多 於一個原電流之複製的電流,是被提供來當作輸出。 經濟部智慧財產局員工消費合作社印製 一個多輸出電流鏡先前的技藝是顯示在圖1中,得到在 讀取多準位儲存元件上的應用。在此安排中,在讀取作業 的期間,電流Iuh流經標示的儲存元件30。此電流的準位, 是視儲存元件是在(k+ 1 )的哪一個狀態而定。爲了要決定 此狀態,電流在電流鏡1〇中被複製k次,而產生L·,12,..., U。電晶體41,42 ’…,49系列中之一 ’之後被放置來接收 個別的電流,其每一個是被個別的參考電流値1,^,1,山, …,卩…所控制的,因此扮演一系列的參考電路,來感測相 對於多個參考電流"的川値。此舉使得k個電流L·,能夠 跟結果由k個量測安培SAiK決定的結果之k個參考準位相比 較。圖1的電路是從美國專利案5虎5,172,338 (U.S. Patent Number 5,1 7 2,3 3 8 )所改編的’藉此參考文獻納入在其中, -4- 本紙張尺度適用中國國家標準(CNS ) Α4規格(X297公釐) 512361 A7 B7 五、發明説明(2 ) 其中此電路及許多的變化,被詳加地描述。圖1之週邊部分 特別的細節,除了要來提供多輸出電流鏡1 〇的內容外,別 無他用。電流鏡10之相關特性是,在沒有降低原參考電流 Iuu的情況下,提供電流L·到Ik的精確値。 電流鏡10是一種1到k的排列,其第一電晶體20是在第 一隻腳上,而一組k個第二電晶體21,22,…,29,則在第 二隻腳的每一個支路上。當電流1。^在第一隻腳流動時,在 第二隻腳的每一個支路上的第二電晶體,是當作一電流源 ,並且在其支路上提供一個複製的電流。此複製的電流與 原電流的比値,是根據第二電晶體21,22,…,29,對第一 電晶體20的相對大小,按比例來排列。在圖1中,顯示出來 的電流鏡10之所有的電晶體的大小都相同,並以符號“ X” 來表示。此導致一種1到k的電流鏡,其中第一電流是被複 製於第二隻腳所有的支路上,理論上是,而 且La並沒有減少。一個較爲一般的電流比値組,可以藉由 描述在前一段所引用的專利上,藉由改變相對寬度對長度 的比値之方法來設定。 實際上,因爲有好幾種原因,其結果並不是十分的理 想。上述的討論假設所有的電晶體都能夠以想要的尺寸來 製造,而且跟處理過程的變數無關。其同時假設電晶體所 有的功能都是理想化的,或者至少作用相同,與溫度的增 減率以及其他在電路表面將引起作業特性與一電晶體跟下 一個電晶體實體的位置不同的其他變數無關。因此,假設 加在被鏡射的電晶體20之控制閘上相同的電壓,同時也加 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一 「— -. b m n ! I is - -- I (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 512361 A7 B7 五、發明説明(3 ) 在每一個鏡射的電晶體21,22,…,29的控制閘上’而在第 —分路的電晶體2 1及第k之路的電晶體2 9之間’沒有任何的 損失。而在積體電路日益發展的情形下’如較小的體積' 以及較低的操作電壓之設計上的需求’更使得這些問題惡 化。 如同電晶體的響應是依賴其寬度對長度的比値而定’ 一種改善精確度的方法,是增加其一維或二維的大小’以 至於在任意一維大小變異的相對效應’能夠減到最小。相 反的,當設備的尺寸減小時,這些相對維數的變異’因爲 在設備特性上的設備變異’而導致較大的設備。例如’在 圖1的應用上,通常電晶體的大小是由儲存元件的節距大小 來決定的。此舉有效地限制對於將被感測的整組電晶體寬 度之鏡射電晶體的寬度。在這種安排下,鏡射電晶體的寬 度,也許能夠藉由增加節距的大小來增加,但是有許多因 素是決定節距的大小,而電流鏡電晶體的寬度只是其中之 一。電晶體的長度並沒有受到限制,但是長度的增加將導 致印膜的加大,而且產生的是任何不是在操作上的,就是 在過程上之位置相依的變異數的變大。 有了一多輸出的電流鏡,一些電晶體2 0到2 9是進一步 的被需要從一個已知的或是其他的電流鏡而來,以至於在 支腳數增加時過程的變異數,導致較不精確的鏡射。此實 體的分隔同時使得多輸出的電流鏡,對於溫度的梯度以及 在電路中操作條件上的其他變異,更加的敏感。相同的’ 一已知的鏡射電晶體愈是從被鏡射的電晶體而來,在個別 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -6- 512361 A7 B7 五、發明説明(4 ) 控制閘上的電壓愈是會因爲從在其他支腳插入的電晶體來 的損失,以及其他沿路上的損失而不同。 當設備的操作電壓變小時,電流的準位已經相對的減 小,以至於介於不同的鏡射電流Ls以及原被鏡射的參考電 流之可接受的變異數,變得更爲緊要。在多準位、非揮發 性記憶體的範例中,大量製造精確記憶體晶片的能力,關 鍵地取決於精確的電流鏡,而來區別儲存元件的狀態。此 對於在一複製的電流上之相關變異數需要被減小到最低的 類比電路也是如此的。因此,本發明的一個目的是要來提 供一較精確的多輸出電流鏡,並且對於上述描述的問題不 那麼敏感。 發明摘要 本發明提出一多輸出電流鏡。一參考電流在好幾個分 路中被鏡射,在沒有降低原電流的情形下,產生原電流的 複製電流。原電流流動所經之被鏡射的電晶體,以及提供 複製電流在每一分路上的鏡射電晶體,兩者被區分成好幾 個分開的電晶體。一對應的原電晶體之有效的頻道寬度, 是在所有形成此區分出來的部分之間共享的。這些被區分 的元件,之後被排列成好幾個部分的電流鏡,其輸出被結 合成爲總電流鏡。由於在一部份鏡射中的變異數抵銷在另 一部份鏡射中的變異數,藉由從一部份的鏡射來改變下一 個實體部分元件的安排,在跟位置相關之操作特性及製造 過程的變異減少了。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) · (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 512361 A7 B7 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 在一實施例中,產生參考電流之被鏡射的元件,以及 在每一 k分路中的鏡射元件,每一個都是由具有寬度的n個 電晶體組成,對每一個元件產生一有效寬度W = Nw,以及對 所有分路一個爲1的鏡射定量。這些以一種N部分的電流鏡 ,每一個有(k+ 1 )個電晶體之線性排列的方式來安置的所 有N ( k+ 1 )個電晶體,其中每一個部分的電流鏡,包含一 個供應被鏡射電流之部分的電晶體,以及從每一 k分路鏡射 的一個電晶體。每一個N部分的電流鏡具有以不同排列來安 排的k+ 1個元件。 本發明之額外的目的、優點、以及特性,將從下列較 佳實施例的說明而變得更淸楚,而其說明應與附加的圖形 結合在一起。 圖形之簡要說明 圖1表示先前技藝在一種特殊的應用上之多輸出電流鏡 的範例。 圖2是本發明結構的示意圖形。 經濟部智慧財產局員工消費合作社印製 圖3是從圖2之示意圖的一個實施例的實體排列。 圖4是圖3之簡化的形式,來闡明從那裡得到元件之安 置。 元件對照表 10 電流鏡 20-29 第二電晶體 -8- 本紙張尺度適用中國國家標率(CNS ) A4規格(210>< 297公釐) 512361 A7 Β7 五、發明説明(6 ) 30 標不的儲存元件 41-49 電晶體 200 元件 201-209 電晶體 211-219 電晶體 221-229 電晶體 210 元件 220 元件 290 元件 250-259 漏極線 260 導線 30 1 -305 電流鏡 351 漏極 353 控制閘 355 源極 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 較J圭實施例的說明 本發明幾個外觀是顯示在圖2中。圖二是所涉及的一些 觀念的示意圖,而並沒有描述出在一晶片上各種元件的實 體安排’實體安排的部分是描述在圖3及圖4中。如圖1般, 圖2表示一丨到k的電流鏡,而且相對應的元件是以相同的方 式標不。原參考電流1〇同樣的流到元件MIR200上,並經由 MBK290,在元件MB1 2 1 0上被鏡射,來產生I ^到Μϋ別的電 本紙張尺度適用中國國家標準(CNS ) a4規格(210X 297公釐) -9 - 512361 A7 B7 五、發明説明(7 ) 流。然而,相較於圖1,每一個在那裡得到的電晶體,一般 來說,是被區分成好幾個分開的電晶體。 圖2中具有N個電晶體的元件200,MIR〇201到MIRN209, 取代了圖1中的電晶體2 0,劃分了介於其中的原寬度w,但 卻維持頻道的長度。這些電晶體的每一個同樣的具有漏極 連接到柵極,而所有的柵極由導線2 6 0連接在一起的特性。 在這種方式下,每一個MIR〇201到MIRn209,具有一寬度W/N ,並提供1 /N的總電流。相結合的N個電晶體的總維數,是 跟標示在圖1中的電晶體20之“ X”相同,並且各個的支電 流聚集在共漏極線DLd50上,來產生I。的總電流。(具體的 說,總寬度W可能可以在MIR,*,以非對稱的方式分配,並 且可能有不同的長度;但在本實施例中,兩者均不採用, 而且如果採用這些變化的化,將模糊下面所將討論的主題 。這種變化是與本文所參考的技藝,美國專利案號5,172,3-3 8相當類似。同樣的,下面所討論的其他電晶體,除了特別 註明之外,假設一共同的頻道長度。) 同樣的,元件MB 1 2 10是被區分成nl個電晶體, Μ B 1 ! 2 1 1到Μ B 1 n! 2 1 9,其每一個柵極連接到導線2 6 0上。其 總寬度W!是在這些電晶體之間被劃分,以致於每一個具有 的寬度爲Wi/nl。經由MBL·之每一個的個別的支電流’在漏 極線DLi251上聚集,以產生由MB1 210來的總電流L·。 電流鏡其他的分路是以相同的方式來區分。在每一種 情形下,總頻道寬度W,是在m個電晶體之間被劃分,以至 於每一個具有Wi = Wi/ni的寬度。因此,每一個貢獻1/ηι部分 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) . In . In -4- --- I (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -10- 經濟部智慧財產局員工消費合作社印製 512361 A7 B7 五、發明説明(8 ) 的電流給聚集在漏極線D L i之總電流I,。有關於相互間及原 參考電流I。兩者之每一個被鏡射的電流到之相關値,是 由相對應的寬度WJ 1及\^個別的比例來決定的(或者是 ’長度)。舉例來說,如果Wi = 2W2 (或Li = 2L2 ),則L· = 2 12。此在總寬度上的差異,可以藉由使得在Μ B 1上的電晶 體的數目跟在ΜΒ2上的相等(nl=n2),但每一個在ΜΒ1上 的寬度爲在ΜΒ2上的兩倍。或者,每一個在ΜΒ1及ΜΒ2上的 電晶體能夠具有相同的尺寸(WJnl = W2/n2 ),但是在MB1 上的電晶體的數目爲在MB2上的兩倍,使得nl爲n2的兩倍。 (當然,相關的數目及大小能夠在更複雜的排列中做變化 。)因此,雖然個別的電晶體能夠被當作具有同樣的大小 ,但是電流的比率卻能夠藉由變動η 1到nk彼此及對N的關係 ,來維持固定値。 剩下來大部分的討論,將取N = η 1 = η 2 = ... = n k及W = W 1 = W 2 =…=Wk來使得討論更簡化,並且用做一個特別有用的實施 例。在此情形下,電流鏡100理想上將產生I。丄I:...丄=1:1: 1:…:1的比率。較爲常見的情形將在結尾時做評論。 將這些假設的情形帶回圖2中,並進一步考慮當k = 3的 特例,而使得電流鏡1 〇〇爲一個1到3的電流鏡。被鏡射的元 件MIR200及鏡射元件MB1 210,MB2 220,及MB3 290中的 每一個,兩者都含有寬度爲W/N的N個電晶體。再者,圖2 是一個電路的示意圖,並不是要來表示這些電晶體實際上 的實體位置。 本發明藉由電晶體實體的擺設,減少許多跟多輸出電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) Γ77] (請先閲讀背面之注意事項再填寫本頁)
512361 A7 B7 五、發明説明(9) (請先閲讀背面之注意事項再填寫本頁) 流鏡相關之精確度的問題。除了實體的安置之外,在製造 電晶體過程的變異中,將產生不具有預期的、額定之電晶 體的尺寸。這些電晶體實際上的大小應隨著一種分佈的情 形,也就是,電晶體的數目愈多,此分佈的平均値應該愈 靠近其額定値,因此,電流鏡的精確度愈高。或者,這可 以被考慮來當作是一種獲得更寬的有效頻道寬度,即使是 當提供給單一電晶體的實際之頻道寬度是受到限制的。在 發明背景部分之記憶體陣列的例題中,在電流鏡中之單一 電晶體的寬度w,是受到節距大小的限制。結合N個這種的 電晶體將使得一有效的頻寬成爲η倍節距的大小,W = N w, 因而鬆解此寬度對節距大小的依賴。 經濟部智慧財產局員工消費合作社印製 在圖2中的電晶體是以實體的安排在積體電路上,來減 少由於在處理過程及作業的變異所引起的效應,此處理過 程及作業的變異是跟位置相關的,並且跟在每一個分路MB-i 上鏡射電晶體對在ΜIR 2 0 0上被鏡射電晶體鄰近的差異相關 。此是藉由從 MIR200,ΜΒ1 210,ΜΒ2 22 〇,MBk 290 的每 一個,插入N個電晶體中的一個來達成,以形成一個次電流 鏡或部分的電流鏡。此過程之後一直重覆(N - 1 )次,但每 一次電晶體以不同的排列次序來安排。在此情形下,雖然 一溫度梯度可能會影響Μ B 1的電晶體更甚於在一部份的電 流鏡上形成MB 2的電晶體,但這將在其他MB 1及MB 2位置相 反的電流鏡上被抵銷,因而減少^及^結果的不同性。同樣 的’在其他依賴作業特性之位置的變化,以及在處理流程 的變化,在介於元件MIR 200及鏡射分路ΜΒι間被校平的。
本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)~ 7Z 512361 A7 B7 五、發明説明(10) 結果是,電晶體的總數爲(k + 1 ) N。如果所有不同的 排列都被選擇一次的話,N= ( k+Ι ) !,則一共產生(k+1 (請先閲讀背面之注意事項再填寫本頁) )(k+1 ) !的電晶體。對在此使用之k = 3的範例,一共有 9 6個電晶體。要使得電流鏡要儘可能的準確,必須要在一 電路中,對減小大小及組成元件的數量之只能選其中之一 的目標來做平衡。由於其目的是要使得每一個電流I,能夠精 確的反應出I。,最好是只選擇那些將介於部分被反射元件 MIRi以及在一已知部分的電流鏡中,在每一個分路上的部 分原件MB h到MBkdS平均距離減少到最小的安排。因此, 如果電晶體是放置在一頻道是以線性的方式放置的電路上 ,在MIR200中的MIRi將被集中地放置;也就是,在每一個 次電流鏡中,如果k是偶數的話,其將是中間的電晶體,若 k是奇數的話,則其將是兩個中間電晶體中的一個。此將最 大排列的數目,在所需要印膜的區域中,將之減少了( k + .l )倍,而成爲(k+1 ) !。 經濟部智慧財產局員工消費合作社印製 如果一些被鏡射的電流,跟其他的電流比較起來,能 夠被當作沒有那麼重要的話,則排列數可以被更進一步的 減少。這是一種必須來衡量整體的準確度對電路大小的設 計決定。例如,如在圖1中所示,在讀取多狀態儲存元件的 應用中,電流的準確性就來的比12或L·重要。在這種情況 下,一些不再加以強調h的排列能夠被忽略,以減少在記憶 體晶片上週邊緣件的數量,而只使用了比部分電流鏡之最 大數目還少的元件。 圖3表示利用這種比最大數目還少的元件之電流鏡實體 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 512361 A7 B7 五、發明説明(11) 的安排。MIR200的五個電晶體,以及三個分路MB1 210, (請先閱讀背面之注意事項再填寫本頁) Μ B 2 2 2 0,Μ B 3 2 9 0的每一個,是以直線的方式排列成共五 組、各四個,具有電晶體MIR43每一組,在一個具有從每 一個鏡射的分路完成此組之電晶體的中央部位,提供部分 的參考電流I。。圖4是圖3之簡化的圖形,只是要來指出此種 安排,而不做詳細的介紹。注意到第六個可能的排列( 1-3-0-2,從上數起),可能使得在MIR 200中的電晶體在相 同位置上的機會並不存在,降低了 h及h對於重要性。 經濟部智慧財產局員工消費合作社印製 圖3中的二十個電晶體,是以直線的方式排列成五個部 分的電流鏡Μ!’到M,,301到305,每一個電流鏡具有四個電 晶體。每一個電晶體具有一由虛線之長方形所表示的擴散 區。在這上面放置了控制閘,其由水平的橫條表示,頻道 則形成在底下。對於最底下的電晶體MB U11,這些區域被 標示出來,其中控制閘G3 5 3爲介於源極S 3 5 5及漏極D351之 間的頻道。這些區域在其他的設備上都是一樣的,但是爲 了簡化圖形而沒有標示出來。像往常一樣,在任何或所有 的設備中,源極及漏極能夠是反向的。頻道的長度是由L來 標示,並且一個單一的電晶體之寬度是由w = W/5來表示,使 得MIR 200以及分路ΜΒι之每一個的總有效頻帶寬度爲W。 觀察部分的電流鏡UOl,其是由MB3J31,MB2!221 ,MIRJ01,ΜΒ1Θ1 1 (由上而下)所組成的。當MIRJ01放 置在中央時,其到MB2J21及是爲等距離的。假設 ,當一個溫度梯度從圖3中由下往上竄升,MB2t221及 MBh21 1以及MIRJ01將相互不同地操作。此種效應在上面 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) 6 3 2 1X 5 A7 B7 五、發明説明(12 ) (請先閲讀背面之注意事項再填寫本頁) 一個電流鏡M2’3 02中剛好相反,其中MB1及MB2對應元件的 位置是相反的。因此,當在假設各種的支電流的情形時, 因爲梯度所造成在I!及12間之不同的情形減低了。同樣的, 在操作情形或處理過程中其他跟位置相關的變異,也被改 善了。對於組成I;在精確度上同樣的變異,在’到M5’, 3 01到305的其他排列中也被降低了。在沒有詳加描述圖3之 下,圖4提出這些排列的示意圖,其中“ 0”代表MIR的次元 件,“ Γ代表Μ B 1的次元件。再一次,在本實施例中値得 注意的是,一種可能的第六種排列Μ6’被省略,來指出比最 大數目還少之電流鏡的實施例,以12及b較低精確度的代價 ,可以用來節省空間。 經濟部智慧財產局員工消費合作社印製 形成部分的電流鏡的每一個之部分的電流或是支電流 ,.之後由垂直的漏極線DU到DL3所聚集起來。連接到對應 的漏極線是以點來標示。參考電流D L。2 5 0的漏極線,同時 有一個第二點,來使得MIRjfj MIR5,201到2 05的柵極,連 接到個別的漏極。爲簡化圖3,兩組額外的連接被隱藏住: 所有的柵極相連接如在圖2中油導線2 60所連接之,其還可 以藉由另一條平行於DL·之導線,連接到每一個柵極;以及 所有需要被連接到一外加電壓的源極,如在圖2所示的V。。, 其同樣也可以被完成。 具體的說,圖二之部分的電流鏡能夠被排列成跟圖3中 所示之不同的擺置。例如,個別的電流鏡仍然可以包含電 晶體之直線的排列,但是不同的支電流鏡可能不一定是成 一直線狀的。雖然實際上節距的大小可能限制適用的可能 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 512361 A7 ___________ B7______ 五、發明説明(13) 性之數目,但可能也可以利用上述的次電流鏡共同距心的 安排之各種的歸納。 各個電流的比率,可以不是1。:11:12:...:1^1:1:1:.":丨這種 的比率。此可以藉由改變在電流鏡中相對的維數之標準的 方法來達成,使得寬度對長度的比例不再是相等的。此外 ,或者能夠藉由改變每一個元件MIR或ΜΒι被區分成的次元 件相對的數目來達成。例如,在所有被製造成具有相同維 數的電晶體中,電流的比例是由包含一已知元件的次元件 之數目的比例來設定的。因此,如果MIR 200及MB 1 2 10每 一個都是由六個次元件所組成,每一個都進入到六個部分 的電流鏡中,而MB2 200只由三種元件組成,而且只出現在 三個部分的電流鏡中,其比例將可以被設定成1。丄:12:…= 2:2 :1 :…等等的比率。因此,只要其至少有一個MIRt,並不是 每一個部分的電流鏡需要包含一對應於電流鏡的每一支腳 的次元件。同樣的,每一個部分的電流鏡可以包含在被鏡 射的元件中、或ΜΒι分路元件之一個以上的次元件。電流比 之後由在形成I。: h之源極線DL〇到DU,250到25 9所聚集起來 元件之總數的比例來決定。 在圖3中電路的一個應用,是來提供一個倂入到非揮發 儲存元件之更精確的電流鏡,如圖1中所示之。此可能像是 在前述納入參考文獻之美國專利案號5, 172,338中所描述的 多準位電子式可淸除程式化唯讀記憶體或快閃記憶裝置, 或是一種像是描述在正在審理的裝置在美國專利申請序號 09/505,5 5 5 ( U.S. patent application Ser. No. 09/5 05,5 5 5 ) 本紙張尺度適用中國國家標準(CNS ) A4規格(21 OX 297公釐) _ 1β _ lcfc (請先閲讀背面之注意事項再填寫本頁) ---:---訂— 經濟部智慧財產局員工消費合作社印製 f i_ - ...... I— - -= · 512361 A7 _ _B7 _____ 五、發明説明(14) (請先閲讀背面之注意事項再填寫本頁) ,於 2000年 2 月 17日,由 Kevin M. Conley,John S. Mangan, 及 Jeffery G. Craig,所提出之 “Flash EEPROM System with Simultaneous Multiple Data Sector Programming and Storage of Physical Block Characteristics in Other Designated Blocks” 中 。 鏡射電晶體可以跟儲存元件一起形成。它們的擴散區 可能跟在記憶電晶體上適當的擴散區,在同一時間形成。 控制閘可以被形成來當作在儲存元件中用來做控制柵門第 三個表層的一部份,而漏極線形成爲第二金屬表層。多準 位儲存元件是以整組的方式來排列,對應於在一讀取單元 中元件的數目。其每一個可能包含16個元件,其實際的大 小則是介於讀取更多的複雜性、及讀取較少的緩慢性之間 設計的抉擇。此被選擇之感測組大小的節距,之後決定鏡 射電晶體所能夠放置在其中之允許的寬度。藉由取出N個電 流鏡,不但將使得一個W = Nw之有效的電晶體寬度,或是在 實施例中範例的5 w,同時也減少上述任何跟位置相關的變 異 〇 經濟部智慧財產局員工消費合作社印製 執行及方法之各種的細節,只是用來說明本發明。可 以在本發明的範疇中,對於只受限在附錄的申請專利範圍 的細節,作各種的改變。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 512361 A8 B8 C8 D8 六、申請專利範圍 1 . 一種在積體電路上的多輸出電流鏡,包含: 一 N個電晶體的第一組,N大於二,其中該第一組的每 (請先閲讀背面之注意事項再填寫本頁) 一個電晶體的漏極連接到其柵極,並且該第一組所有N個電 晶體的漏極連接在一起,以提供一參考電流;以及 多個N個電晶體的第二組,其中在該第二組之中已知一 組之所有電晶體的漏極,被連接在一起,來提供多個相對 應的電流, 其中該所有電晶體的柵極連接在一起,.而且該所有電 晶體的源極是在相同的電壓準位下, ; 其中該電晶體是以N個部分的電流鏡,實體地安置在積 體電路上,其每一個包含一在第一組的電晶體,以及在該 第二組中每一個的電晶體,其中在該電流鏡中每一個的電 晶體,是以一種線性的排列,而且在以線性安排的該電流 鏡中每一個的電晶體,是以不同的次序來排列的。 2 .如申請專利範圍第1項之多輸出電流鏡,其中該部 分的電流鏡的每一個,出自於該第一組的電晶體是集中放 經濟部智慧財產局員工消費合作社印製 咅 I 該同 中在 其是 ’ 列 鏡排 流的 電性 出線 輸該 多於 之至 項以 !-*·第 1 圍排 範安 利的 專此 請如 申是 如鏡 .流 〇 3 電 ΓΒ 置分 一 度 在長 中對 其度 ,寬 鏡有 流具 電成 出造 輸製 多被 之, 項體 第晶 圍電 範該 利的 專有 請所 申之 。.如中 的 · 組 上 4 的 線 知 直 已 率 比 的 第 該 中 其 鏡 流 電 出 輸 多 之 項 4 第 圍 範 利 專 請 甲 如 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18- 512361 經濟部智慧財產局員工消費合Α社印製 A8 B8 C8 D8 々、申請專利範圍 二組的數目是等於三。 6 ·如申請專利範圍第5項之多輸出電流鏡,其中N等 於五。 7 ·如申請專利範圍第4項之多輸出電流鏡,其中該積 體電路是一種非揮發性的記憶體®路° 8 ·如申請專利範圍第7項之多輸出電流鏡’其中該非 揮發性的記憶體電路包含一快閃電子式可淸除程式化唯讀 記憶體元件的陣列。 9 ·如申請專利範圍第8項之多輸出電流鏡,其中該快 閃電子式可淸除程式化唯讀記憶體元件事多準位的儲存元 件。 1〇·如申請專利範圍第8項之多輸出電流鏡,其中該 電晶體具有一個對應於該快閃電子式可淸除程式化唯讀記 憶體元件之陣列的感測組節距之頻道寬度。 1 1 . 一種在積體電路上形成多輸出電流鏡的方法, 其中該電流鏡包含一被鏡射的元件,來提供參考電流以及 多個鏡射的分路,其每一個提供一個別的鏡射電流,包含 區分該被鏡射的元件成爲N部分的被鏡射元件,其中N 是一個大於二的整數; 區分該多個鏡射分路的每一個,成爲部分的分路元件 形成Μ之多個部分的電流鏡,Μ並不大於N,其中該部 分分流鏡的每一個至少是由該部分被鏡射元件中的一個, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)-19- 512361 A8 B8 C8 D8 ____ 六、申請專利範圍 以及至少該部分的分路元件中的一個所組成,以& 在積體電路上以一種實體的排列,安排每一個該部分 (請先閲讀背面之注意事項再填寫本頁) 的電流鏡之元件,以至於每一個該實體的排列是不相同的 〇 1 2 ·如申請專利範圍第1 1項之形成多輸出電流鏡的 方法,其中每一個該實體的排列是一種線性的排列’而且 在以線性安排的該電流鏡中每一個的元件,是以不同的次 序來排列的。 1 3 ·如申請專利範圍第1 1項之形成多輸出電流鏡的 方法,其中該部分的電流鏡是如此的安排’以至於該線性 的排列是在同一直線上的。 1 4 ·如申請專利範圍第1 3項之形成多輸出電流鏡的 方法,其中Μ等於N · ..,並且在每一個該部分的電流鏡中’該 部分被鏡射的元件是集中放置的。 1 5 ..如申請專利範圍第1 4項之形成多輸出電流鏡的 方法,其中在該多個鏡射分路的每一個之中’部分分路元 件的數目等於Ν。 經濟部智慧財產局員工消費合作社印製 1 6 ·如申請專利範圍第1 5項之形成多輸出電流鏡的 方法,其中該多個鏡射分路的數目等於三。 1 7 ·如申請專利範圍第1 6項之形成多輸出電流鏡的 方法,其中Ν等於五。 1 8 ·如申請專利範圍第1 4項之形成多輸出電流鏡的 方法,其中該積體電路是一種非揮發性的記憶體電路。 1 9 ·如申請專利範圍第1 8項之形成多輸出電流鏡白勺 本紙張尺度適用中國國家榇準(CNS ) Α4規格(210Χ297公釐) -20- 512361 A8 B8 C8 D8 六、申請專利範圍 方法,其中該非揮發性的記憶體電路包含一快閃電子式可 淸除程式化唯讀記憶體元件的陣列。 2 0 .如申請專利範圍第11項之形成多輸出電流鏡的 方法,其中該快閃電子式可淸除程式化唯讀記憶體元件事 多準位的儲存元件。 (請先閣讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/592,469 US6285615B1 (en) | 2000-06-09 | 2000-06-09 | Multiple output current mirror with improved accuracy |
Publications (1)
Publication Number | Publication Date |
---|---|
TW512361B true TW512361B (en) | 2002-12-01 |
Family
ID=24370765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090113853A TW512361B (en) | 2000-06-09 | 2001-06-07 | Multiple output current mirror with improved accuracy |
Country Status (10)
Country | Link |
---|---|
US (2) | US6285615B1 (zh) |
EP (1) | EP1290786B1 (zh) |
JP (1) | JP5068915B2 (zh) |
KR (1) | KR100729176B1 (zh) |
CN (1) | CN100342456C (zh) |
AT (1) | ATE304748T1 (zh) |
AU (1) | AU2001269767A1 (zh) |
DE (1) | DE60113413T2 (zh) |
TW (1) | TW512361B (zh) |
WO (1) | WO2001097373A2 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6813194B2 (en) * | 2002-01-10 | 2004-11-02 | Silicon Storage Technology, Inc. | Bias distribution network for digital multilevel nonvolatile flash memory |
US6600690B1 (en) * | 2002-06-28 | 2003-07-29 | Motorola, Inc. | Sense amplifier for a memory having at least two distinct resistance states |
KR100584304B1 (ko) * | 2004-04-30 | 2006-05-26 | 엘지전자 주식회사 | 흡열/발열 물품의 열전달 능력 향상 장치 |
JP4857609B2 (ja) * | 2005-05-30 | 2012-01-18 | 株式会社デンソー | カレントミラー回路を備えた半導体装置 |
US7224630B2 (en) * | 2005-06-24 | 2007-05-29 | Freescale Semiconductor, Inc. | Antifuse circuit |
US8773934B2 (en) * | 2006-09-27 | 2014-07-08 | Silicon Storage Technology, Inc. | Power line compensation for flash memory sense amplifiers |
EP2354882B1 (en) * | 2010-02-10 | 2017-04-26 | Nxp B.V. | Switchable current source circuit and method |
JP2013088884A (ja) * | 2011-10-14 | 2013-05-13 | Yazaki Corp | 定電流回路の出力設定装置 |
US8861255B2 (en) | 2012-05-15 | 2014-10-14 | Micron Technology, Inc. | Apparatuses including current compliance circuits and methods |
CN103886903B (zh) * | 2012-12-21 | 2017-11-03 | 华邦电子股份有限公司 | 用以产生参考电流的参考单元电路以及方法 |
TWI668698B (zh) * | 2016-01-26 | 2019-08-11 | 聯華電子股份有限公司 | 記憶體電流感測器 |
CN109935273B (zh) * | 2017-12-19 | 2020-11-10 | 上海磁宇信息科技有限公司 | 一种对mtj电阻进行筛选的电路 |
CN111781986A (zh) * | 2020-06-09 | 2020-10-16 | 珠海博雅科技有限公司 | 电流镜、电流复制方法及电子设备 |
KR102410898B1 (ko) * | 2021-02-23 | 2022-06-22 | 광주과학기술원 | 전류 모드 라인 드라이버 장치 및 이의 동작 방법 |
FR3124866B1 (fr) * | 2021-06-30 | 2024-02-02 | St Microelectronics Grenoble 2 | Circuit Miroir de courant |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7405441A (nl) * | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
JPS6310908A (ja) * | 1986-07-02 | 1988-01-18 | Fuji Electric Co Ltd | 複合電流ミラ−回路 |
JPH02121511A (ja) * | 1988-10-31 | 1990-05-09 | Seiko Epson Corp | カレントミラー回路 |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
JP3039791B2 (ja) * | 1990-06-08 | 2000-05-08 | 富士通株式会社 | Daコンバータ |
EP0684537B1 (en) | 1994-05-27 | 2001-08-16 | Sgs-Thomson Microelectronics Pte Ltd. | A multiple output current mirror |
US5487045A (en) * | 1994-09-16 | 1996-01-23 | Philips Electroics North America Corporation | Sense amplifier having variable sensing load for non-volatile memory |
KR0135105B1 (ko) * | 1995-05-25 | 1998-04-25 | 김광호 | 반도체 메모리의 발진회로 |
US5621686A (en) | 1995-06-07 | 1997-04-15 | Intel Corporation | Multiply and divide current mirror |
JPH09252226A (ja) * | 1996-03-15 | 1997-09-22 | Tera Tec:Kk | 大規模集積回路 |
JP2953383B2 (ja) * | 1996-07-03 | 1999-09-27 | 日本電気株式会社 | 電圧電流変換回路 |
US6147550A (en) * | 1998-01-23 | 2000-11-14 | National Semiconductor Corporation | Methods and apparatus for reliably determining subthreshold current densities in transconducting cells |
JP3332152B2 (ja) * | 1998-02-18 | 2002-10-07 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US6166590A (en) * | 1998-05-21 | 2000-12-26 | The University Of Rochester | Current mirror and/or divider circuits with dynamic current control which are useful in applications for providing series of reference currents, subtraction, summation and comparison |
JP3843191B2 (ja) * | 1999-03-23 | 2006-11-08 | サンディスク コーポレイション | 多状態eepromの読み書き回路 |
DE69928514D1 (de) * | 1999-06-25 | 2005-12-29 | St Microelectronics Srl | Lesungsschaltung für einen Halbleiterspeicher |
KR20020041048A (ko) * | 2000-11-27 | 2002-06-01 | 박종섭 | 고집적화를 위한 다중 바이어스 전류원 |
-
2000
- 2000-06-09 US US09/592,469 patent/US6285615B1/en not_active Expired - Lifetime
-
2001
- 2001-06-07 TW TW090113853A patent/TW512361B/zh not_active IP Right Cessation
- 2001-06-08 EP EP01948299A patent/EP1290786B1/en not_active Expired - Lifetime
- 2001-06-08 AU AU2001269767A patent/AU2001269767A1/en not_active Abandoned
- 2001-06-08 CN CNB01810889XA patent/CN100342456C/zh not_active Expired - Lifetime
- 2001-06-08 AT AT01948299T patent/ATE304748T1/de not_active IP Right Cessation
- 2001-06-08 KR KR1020027016781A patent/KR100729176B1/ko active IP Right Grant
- 2001-06-08 DE DE60113413T patent/DE60113413T2/de not_active Expired - Lifetime
- 2001-06-08 WO PCT/US2001/018578 patent/WO2001097373A2/en active IP Right Grant
- 2001-06-08 JP JP2002511465A patent/JP5068915B2/ja not_active Expired - Fee Related
- 2001-07-24 US US09/912,136 patent/US6396757B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100729176B1 (ko) | 2007-06-19 |
EP1290786B1 (en) | 2005-09-14 |
CN1436351A (zh) | 2003-08-13 |
JP5068915B2 (ja) | 2012-11-07 |
CN100342456C (zh) | 2007-10-10 |
EP1290786A2 (en) | 2003-03-12 |
US6396757B1 (en) | 2002-05-28 |
WO2001097373A3 (en) | 2002-05-30 |
AU2001269767A1 (en) | 2001-12-24 |
ATE304748T1 (de) | 2005-09-15 |
DE60113413D1 (de) | 2005-10-20 |
US20020027806A1 (en) | 2002-03-07 |
US6285615B1 (en) | 2001-09-04 |
WO2001097373A2 (en) | 2001-12-20 |
KR20030007930A (ko) | 2003-01-23 |
JP2004503974A (ja) | 2004-02-05 |
DE60113413T2 (de) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW512361B (en) | Multiple output current mirror with improved accuracy | |
US20220093513A1 (en) | Method of forming power grid structures | |
US9424387B2 (en) | Methods for cell phasing and placement in dynamic array architecture and implementation of the same | |
US9530795B2 (en) | Methods for cell boundary encroachment and semiconductor devices implementing the same | |
TW480669B (en) | Standard cell, standard cell array, and system and method for placing and routing standard cells | |
CN107239092A (zh) | 用于校准的温度无关参考电流生成 | |
CN110739306A (zh) | 用于半导体器件布局的分数高度转换单元 | |
TWI430274B (zh) | 記憶體裝置、用於記憶體的方法與記憶體系統 | |
TW495957B (en) | Layout structure and method of a column path of a semiconductor memory device | |
JP3393600B2 (ja) | 半導体記憶装置 | |
US7050338B2 (en) | Semiconductor integrated circuit device having memory cells divided into groups | |
TW533414B (en) | MRAM arrangement with select transistors of great channel width | |
EP3327594A1 (en) | Methods for cell phasing and placement in dynamic array architecture and implementation of the same | |
US20220271049A1 (en) | Integrated circuit device | |
US20240098988A1 (en) | Integrated circuit with back-side metal line, method of fabricating the same, and layout method | |
Henderson et al. | The physical port approach to foundry portable designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |