TWI668698B - 記憶體電流感測器 - Google Patents
記憶體電流感測器 Download PDFInfo
- Publication number
- TWI668698B TWI668698B TW105102303A TW105102303A TWI668698B TW I668698 B TWI668698 B TW I668698B TW 105102303 A TW105102303 A TW 105102303A TW 105102303 A TW105102303 A TW 105102303A TW I668698 B TWI668698 B TW I668698B
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- mos transistor
- type mos
- current
- control
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
記憶體電流感測器包含參考電流讀取單元、參考電流鏡、M*N個感測電流讀取單元、N個感測電流鏡、及電流比較器。參考電流鏡根據參考電流產生第一複製參考電流。每一感測電流鏡根據M個感測電流讀取單元產生之感測電流產生複製感測電流。電流比較器包含電流輸入電路、N個電流輸出電路及N個電壓輸出端。電流輸入電路接收第一複製參考電流。N個電流輸出電路根據第一複製參考電流產生N個第二複製參考電流。每一電壓輸出端根據對應之感測電流鏡所產生之複製感測電流及對應之電流輸出電路所產生之第二複製參考電流輸出比較電壓。
Description
本發明是有關於一種記憶體電流感測器,特別是一種適用於低操作電壓的記憶體電流感測器。
由於電子熔絲(e-fuse)元件的操作簡易且成本較低,使得電子熔絲記憶體成為一種受歡迎的唯讀記憶體。當欲判讀電子熔絲記憶體單元中的資料時,可利用電流感測電子熔絲記憶體單元的電阻值。當電子熔絲尚未被熔斷時,其電阻值較小,此時感測出的電流較大,而當電子熔絲被熔斷後,其電阻值會變大,此時感測出的電流則較小。因此一般可將感測電子熔絲記憶體單元所產生的電流與一固定的參考電流相比較,若感測電流大於參考電流,則表示電子熔絲尚未被熔斷;相反地,若感測電流小於參考電流,則表示電子熔絲已被熔斷,藉此即可判斷電子熔絲記憶體的狀態。
在先前技術中,用以判讀電子熔絲記憶體狀態的電流感測器會先將感測電流與參考電流轉換成電壓訊號之後,再透過電壓比較器來比較兩者的大小,藉以判斷電流大小的關係以得知電子熔絲記憶體的狀態。由於電壓比較器的輸入端一般即為電流感測器內部的電晶體閘極,因此會需要較高的操作電壓來驅動導通,導致先前技術之電流比較器的製程較為複雜。此外,電壓感測器還需要額外的偏壓電路以確保判斷結果正確,因此不僅增加電路設計的複雜度,還會造成不必要的電能消耗。
本發明之一實施例提供一種記憶體電流感測器。記憶體電流感測器包含參考電流讀取單元、參考電流鏡、M*N個感測電流讀取單元、N個感測電流鏡及電流比較器。參考電流讀取單元可根據參考電阻產生參考電流。參考電流鏡耦接於參考電流讀取單元,並可根據參考電流產生第一複製參考電流。每一感測電流鏡耦接於M個感測電流讀取單元,並可根據M個感測電流讀取單元產生之感測電流產生複製感測電流。電流比較器包含電流輸入電路、N個電流輸出電路及N個電壓輸出端。電流輸入電路接收第一複製參考電流。N個電流輸出電路耦接於電流輸入電路,並可根據第一複製參考電流產生N個第二複製參考電流。每一電壓輸出端耦接於一對應之感測電流鏡及一對應之電流輸出電路,並可根據對應之感測電流鏡產生之複製感測電流及對應之電流輸出電路產生之第二複製參考電流輸出比較電壓。其中M及N皆為正整數。
第1圖為本發明一實施例之記憶體電流感測器100的示意圖。記憶體電流感測器100可用以讀取記憶體中各記憶體單元的狀態。在第1圖的實施例中,記憶體可包含M列記憶體單元,而每一列記憶體單元包含N個記憶體單元,亦即記憶體包含M*N個記憶體單元B1,1
至BM,N
,其中M及N皆為正整數。在本發明的部分實施例中,記憶體可為電熔絲記憶體(e-fuse)或可變電阻式記憶體(Resistive random-access memory,RRAM)。
記憶體電流感測器100包含參考電流讀取單元110、參考電流鏡120、M*N個感測電流讀取單元1301,1
至130M,N
、N個感測電流鏡1401
至140N
及電流比較器150。參考電流讀取單元110可根據參考電阻Rref
產生參考電流Iref
。參考電流鏡120耦接於參考電流讀取單元110,並可根據參考電流Iref
產生第一複製參考電流I’ref
。
感測電流讀取單元1301,1
至130M,N
分別耦接至記憶體之記憶體單元B1,1
至BM,N
,並可根據記憶體單元B1,1
至BM,N
的記憶體電阻產生對應的感測電流Isen1,1
至IsenM,N
。每一感測電流鏡1401
至140N
會耦接至M個感測電流讀取單元,舉例來說,感測電流鏡1401
會耦接至感測電流讀取單元1301,1
至130M,1
,而感測電流鏡140N
則會耦接至感測電流讀取單元1301,N
至130M,N
,因此每一感測電流鏡1401
至140N
可根據與之相耦接的M個感測電流讀取單元所產生之感測電流產生複製感測電流,換言之,感測電流鏡1401
可根據感測電流讀取單元1301,1
至130M,1
所產生的感測電流Isen1,1
至IsenM,1
產生複製感測電流I’sen1
,而感測電流鏡140N
可根據感測電流讀取單元1301,N
至130M,N
所產生的感測電流Isen1,N
至IsenM,N
產生複製感測電流I’senN
。
本發明的部分實施例中,在對記憶體進行讀取操作時,記憶體電流感測器100可驅動欲讀取之同一列的N個感測電流讀取單元以產生N個感測電流,而其他未被驅動的感測電流讀取單元則不會被驅動,也不會產生感測電流。舉例來說,當欲利用記憶體電流感測器100讀取第1列之N個記憶體單元B1,1
至B1,N
的狀態時,記憶體電流感測器100會驅動感測電流讀取單元1301,1
至1301,N
以產生感測電流Isen1,1
至Isen1,N
,而其他未被選擇之第2列至第M列所對應之感測電流讀取單元則不會產生感測電流,此時感測電流鏡1401
至140N
即會分別根據接收到的感測電流Isen1,1
至Isen1,N
產生複製感測電流I’sen1
至I’senN
。相似地,當欲利用記憶體電流感測器100讀取第M列之N個記憶體單元BM,1
至BM,N
的狀態時,記憶體電流感測器100會驅動感測電流讀取單元130M,1
至130M,N
以產生感測電流IsenM,1
至IsenM,N
,而其他未被選擇之第1列至第M-1列之記憶體單元所對應之感測電流讀取單元則不會產生感測電流,此時感測電流鏡1401
至140N
即會分別根據接收到的感測電流IsenM,1
至IsenM,N
產生複製感測電流I’sen1
至I’senN
。
電流比較器150包含電流輸入電路152、N個電流輸出電路1541
至154N
及N個電壓輸出端1561
至156N
。電流輸入電路152可接收第一複製參考電流I’ref
。N個電流輸出電路1541
至154N
耦接於電流輸入電路152,並可根據第一複製參考電流I’ref
產生N個第二複製參考電流I’’ref1
至I’’refN
。N個電壓輸出端1561
至156N
會耦接於對應之感測電流鏡及對應之電流輸出電路,舉例來說,電壓輸出端1561
會耦接至感測電流鏡1401
及電流輸出電路1541
,而電壓輸出端156N
會耦接至感測電流鏡140N
及電流輸出電路154N
。如此一來,電壓輸出端1561
即可根據對應之感測電流鏡1401
產生之複製感測電流I’sen1
及對應之電流輸出電路1541
所產生之第二複製參考電流I’’ref1
輸出比較電壓VCMP1
,而電壓輸出端156N
即可根據對應之感測電流鏡140N
產生之複製感測電流I’senN
及對應之電流輸出電路154N
所產生之第二複製參考電流I’’refN
輸出比較電壓VCMPN
。
在第1圖的實施例中,記憶體電流感測器100可接收並根據外部傳來的M個讀取訊號RD1
至RDM
來控制參考電流讀取單元110及感測電流讀取單元1301,1
至130M,N
。參考電流讀取單元110包含參考電阻Rref
及第一開關SW1。參考電阻Rref
具有第一端及第二端,參考電阻Rref
的第二端耦接於地端GND。第一開關SW1具有第一端、第二端及控制端,第一開關SW1的第二端耦接於參考電阻Rref
之第一端。
每一感測電流讀取單元1301,1
至130M,N
包含第二開關SW2。第二開關SW2具有第一端、第二端及控制端,第二開關SW2的第一端耦接至感測電流鏡1401
至140N
中一對應的感測電流鏡,第二開關SW2的第二端耦接於對應於感測電流讀取單元1301,1
至130M,N
之記憶體單元B1,1
至B1,N
的記憶體電阻RMEM
之第一端,第二開關SW2的控制端可接收M個讀取訊號RD1
至RDM
中一對應的讀取訊號。記憶體電阻RMEM
可為電熔絲記憶體之電熔絲電阻或可變電阻式記憶體之單元電阻,且記憶體電阻RMEM
的第二端可耦接至地端GND。
此外,記憶體電流感測器100還可包含或閘OR。或閘OR包含輸出端及M個輸入端,或閘OR的M個輸入端可分別接收讀取訊號RD1
至RDM
,而或閘OR的輸出端可耦接至第一開關SW1的控制端。在此情況下,M*N個感測電流讀取單元1301,1
至130M,N
中位於同一列的N個感測電流讀取單元之第二開關SW2的控制端會接至或閘OR之同一輸入端以接收相同的讀取訊號,且M*N個感測電流讀取單元1301,1
至130M,N
中對應於不同列之感測電流讀取單元會耦接至或閘OR的相異輸入端以接收相異的讀取訊號。
申言之,感測電流讀取單元1301,1
至1301,N
會接收到相同的讀取訊號RD1
,而感測電流讀取單元130M,1
至130M,N
會接收到相同的讀取訊號RDM
。當讀取訊號RD1
為高電位時,感測電流讀取單元1301,1
至1301,N
的第二開關SW2會被導通,此時感測電流讀取單元1301,1
至1301,N
即可根據記憶體單元B1,1
至B1,N
的記憶體電阻RMEM
產生對應的感測電流Isen1,1
至Isen1,N
。由於第一開關SW1的控制端會耦接至或閘OR的輸出端,因此只要讀取訊號RD1
至RDM
中任一讀取訊號為高電位時,第一開關SW1都會被導通,此時參考電流讀取單元110即可根據參考電阻Rref
產生對應的參考電流Iref
。
在第1圖的實施例中,參考電流鏡120包含第一P型金氧半電晶體P1A及第二P型金氧半電晶體P2A。第一P型金氧半電晶體P1A具有第一端、第二端及控制端,第一P型金氧半電晶體P1A的第一端耦接至操作電壓源VDD,第一P型金氧半電晶體P1A的第二端耦接至第一開關SW1之第一端,而第一P型金氧半電晶體P1A的控制端耦接至第一P型金氧半電晶體P1A之第二端。第二P型金氧半電晶體P2A具有第一端、第二端及控制端,第二P型金氧半電晶體P2A的第一端耦接至操作電壓源VDD,第二P型金氧半電晶體P2A的第二端耦接至電流輸入電路152,而第二P型金氧半電晶體P2A的控制端耦接至第一P型金氧半電晶體P1A之控制端。
每一感測電流鏡1401
至140N
包含第五P型金氧半電晶體P5A及第六P型金氧半電晶體P6A。第五P型金氧半電晶體P5A具有第一端、第二端及控制端,第五P型金氧半電晶體P5A的第一端耦接至操作電壓源VDD,第五P型金氧半電晶體P5A的控制端耦接至第五P型金氧半電晶體P5A之第二端,而第五P型金氧半電晶體P5A的第二端耦接至M個感測電流讀取單元之M個第二開關SW2之M個第一端,舉例來說,感測電流鏡1401
之第五P型金氧半電晶體P5A的第二端會耦接至感測電流讀取單元1301,1
至130M,1
之第二開關SW2的第一端,而感測電流鏡140N
之第五P型金氧半電晶體P5A的第二端會耦接至感測電流讀取單元1301,N
至130M,N
之第二開關SW2的第一端。第六P型金氧半電晶體P6A具有第一端、第二端及控制端,第六P型金氧半電晶體P6A的第一端耦接至操作電壓源VDD,第六P型金氧半電晶體P6A的控制端耦接至第五P型金氧半電晶體P5A之控制端,而第六P型金氧半電晶體P6A的第二端會耦接至電流比較器150之一對應的電壓輸出端,舉例來說,感測電流鏡1401
之第六P型金氧半電晶體P6A的第二端會耦接至電流比較器150之電壓輸出端1561
,而感測電流鏡140N
之第六P型金氧半電晶體P6A的第二端會耦接至電流比較器150之電壓輸出端156N
。
電流輸入電路152包含第一N型金氧半電晶體N1A。第一N型金氧半電晶體N1A具有第一端、第二端及控制端,第一N型金氧半電晶體N1A的第一端耦接至參考電流鏡120之第二P型金氧半電晶體P2A的第二端,第一N型金氧半電晶體N1A的第二端耦接至地端GND,而第一N型金氧半電晶體N1A的控制端耦接至第一N型金氧半電晶體N1A之第一端。每一電流輸出電路1541
至154N
包含第二N型金氧半電晶體N2A。第二N型金氧半電晶體N2A具有第一端、第二端及控制端,第二N型金氧半電晶體N2A的控制端耦接至第一N型金氧半電晶體N1A之控制端,第二N型金氧半電晶體N2A的第二端耦接至地端GND,而第二N型金氧半電晶體N2A的第一端耦接至N個電壓輸出端1561
至156N
之一對應的電壓輸出端。舉例來說,電流輸出電路1541
之第二N型金氧半電晶體N2A的第一端會耦接至電壓輸出端1561
,而電流輸出電路154N
之第二N型金氧半電晶體N2A的第一端會耦接至電壓輸出端156N
。
第2圖為本發明一實施例之第二N型金氧半電晶體N2A的電流對汲極-源極跨壓VDS
變化圖。以電流輸出電路1541
為例,可設定當第二N型金氧半電晶體N2A導通之電流為第二複製參考電流I’’ref1
時,第二N型金氧半電晶體N2A的汲極-源極跨壓VDS
為第二N型金氧半電晶體N2A之閘極-源極電壓VGS
與第二N型金氧半電晶體N2A之臨界電壓VTH
的差,亦即VGS
-VTH
。換言之,可將第二N型金氧半電晶體N2A之對應於第二複製參考電流I’’ref1
的汲極-源極跨壓VDS
設定在其飽和區與線性區的邊界電壓上,如此一來,只要第二N型金氧半電晶體N2A導通的電流有些微的增加,其汲極-源極跨壓VDS
也會快速且顯著的變化而有易於判斷狀態的改變。
舉例來說,當記憶體電流感測器100欲讀取記憶體單元B1,1
的狀態時,感測電流讀取單元1301,1
會產生感測電流Isen1,1
,而感測電流鏡1401
則會根據感測電流Isen1,1
產生複製感測電流I’sen1
。若記憶體單元B1,1
中的記憶體電阻RMEM
尚未被燒熔,則其電阻值會較小(在尚未燒熔前,記憶體電阻RMEM
的電阻值可例如為100歐姆,參考電阻Rref
的電阻值則可例如為1K歐姆),感測電流讀取單元1301,1
所產生之感測電流Isen1,1
較大,此時,複製感測電流I’sen1
會大於第二複製參考電流I’’ref1
,由於電壓輸出端1561
周圍並沒有其他的電流路徑,因此電壓輸出端1561
的電壓會趨近操作電壓VDD,使得第二N型金氧半電晶體N2A進入飽和區而能夠導通較大的電流。
反之,若記憶體單元B1,1
中的記憶體電阻RMEM
已燒熔,則其電阻值會變大(在燒熔後,記憶體電阻RMEM
的電阻值可例如為10K歐姆),而感測電流讀取單元1301,1
所產生之感測電流Isen1,1
會變小,此時,複製感測電流I’sen1
會小於第二複製參考電流I’’ref1
,由於電壓輸出端1561
周圍並沒有其他的電流路徑,因此電壓輸出端1561
的電壓會降低至小於VGS
-VTH
,甚至趨近地端GND的電位,亦即第二N型金氧半電晶體N2A會進入線性區,導致第二N型金氧半電晶體N2A所導通的電流減少。
如此一來,根據電壓輸出端1561
的電壓大小即可判斷記憶體單元B1,1
的狀態為何,申言之,在上述實施例中,若記憶體單元B1,1
中的記憶體電阻RMEM
未被燒熔,則電壓輸出端1561
的電壓會處於高電位,而接近操作電壓VDD;反之,若記憶體單元B1,1
中的記憶體電阻RMEM
已被燒熔,則電壓輸出端1561
的電壓會處於低電位,而接近地端GND的電壓。由於記憶體電流感測器100無須透過電壓比較器即可比較感測電流及參考電流的大小,因此相較於先前技術之電流感測器,記憶體電流感測器100可以被較低的操作電壓驅動,同時也可省去額外的偏壓電路,因此能夠簡化電路設計並節省電能消耗。
再者,在本發明的部分實施例中,若欲放大參考電流Iref
及感測電流Isen1,1
至IsenM,N
以增進記憶體電流感測器100的讀取速度,則亦可調整參考電流鏡120中第一P型金氧半電晶體P1A之通道寬長比及第二P型金氧半電晶體P2A之通道寬長比的比例,並對應地調整感測電流鏡1401
至140N
中第五P型金氧半電晶體P5A之通道寬長比及第六P型金氧半電晶體P6A之通道寬長比的比例。舉例來說,若第一P型金氧半電晶體P1A之通道寬長比為1,第二P型金氧半電晶體P2A之通道寬長比為2,則參考電流鏡120所產生的第一複製參考電流I’ref
會為參考電流Iref
的兩倍,此時也可使感測電流鏡1401
至140N
中第五P型金氧半電晶體P5A之通道寬長比及第六P型金氧半電晶體P6A之通道寬長比的比例為1:2,如此一來,複製感測電流I’sen1
至I’senN
即為對應之感測電流Isen1,1
至IsenM,N
的兩倍,電流比較器150即可利用較大的第一複製參考電流I’ref
及複製感測電流I’sen1
至I’senN
來輸出比較結果。
當然,在本發明的部分實施例中,記憶體電流感測器100亦可能根據系統的需求,將電晶體的通道寬長比調整至其他比例,或亦可使記憶體電流感測器100中之電晶體的尺寸大小皆相等,以增加電路的對稱性並提高製程良率。
此外,在第1圖的實施例中,記憶體電流感測器100還包含N個緩衝器1601
至160N
,每一緩衝器1601
至160N
耦接於N個電壓輸出端1561
至156N
中一對應之電壓輸出端,舉例來說,緩衝器1601
會耦接於電壓輸出端1561
,而緩衝器160N
會耦接於電壓輸出端156N
。在本發明的部分實施例中,緩衝器1601
至160N
可為反相器元件,用以反相並輸出電壓輸出端1561
至156N
所輸出比較電壓VCMP1
至VCMPN
。然而,在本發明的部分實施例中,記憶體電流感測器100也可省略緩衝器1601
至160N
,而直接透過電壓輸出端1561
至156N
輸出比較電壓VCMP1
至VCMPN
。
在本發明的其他實施例中,參考電流鏡120、感測電流鏡1401
至140N
及電流比較器150還可以不同的電流鏡架構實施。第3圖為本發明一實施例之記憶體電流感測器200的示意圖。記憶體電流感測器200與記憶體電流感測器100具有相似的結構並可根據相同的原理操作,兩者的差別在於記憶體電流感測器200包含參考電流鏡220、感測電流鏡2401
至240N
及電流比較器250,而記憶體電流感測器100包含參考電流鏡120、感測電流鏡1401
至140N
及電流比較器150。記憶體電流感測器200之參考電流鏡220、感測電流鏡2401
至240N
及電流比較器250可利用疊加電流鏡(cascode current mirror)的架構,產生更精確的複製電流。
參考電流鏡220包含第一P型金氧半電晶體P1B、第二P型金氧半電晶體P2B、第三P型金氧半電晶體P3B及第四P型金氧半電晶體P4B。第一P型金氧半電晶體P1B具有第一端、第二端及控制端,第一P型金氧半電晶體P1B的第一端耦接至操作電壓源VDD,而第一P型金氧半電晶體P1B的控制端耦接至第一P型金氧半電晶體P1B之第二端。第二P型金氧半電晶體P2B具有第一端、第二端及控制端,第二P型金氧半電晶體P2B的第一端耦接至操作電壓源VDD,而第二P型金氧半電晶體P2B的控制端耦接至第一P型金氧半電晶體P1B之控制端。第三P型金氧半電晶體P3B具有第一端、第二端及控制端,第三P型金氧半電晶體P3B的第一端耦接至第一P型金氧半電晶體P1B之第二端,第三P型金氧半電晶體P3B的第二端耦接至第一開關SW1之第一端,而第三P型金氧半電晶體P3B的控制端耦接至第三P型金氧半電晶體P3B之第二端。第四P型金氧半電晶體P4B具有第一端、第二端及控制端,第四P型金氧半電晶體P4B的第一端耦接至第二P型金氧半電晶體P2B之第二端,第四P型金氧半電晶體P4B的第二端耦接至電流輸入電路252,而第四P型金氧半電晶體P4B的控制端耦接至第三P型金氧半電晶體P3B之控制端。
每一感測電流鏡感測電流鏡2401
至240N
包含第五P型金氧半電晶體P5B、第六P型金氧半電晶體P6B、第七P型金氧半電晶體P7B及第八P型金氧半電晶體P8B。第五P型金氧半電晶體P5B具有第一端、第二端及控制端,第五P型金氧半電晶體P5B的第一端耦接至操作電壓源VDD,而第五P型金氧半電晶體P5B的控制端耦接至第五P型金氧半電晶體之第二端。第六P型金氧半電晶體P6B具有第一端、第二端及控制端,第六P型金氧半電晶體P6B的第一端耦接至操作電壓源VDD,而第六P型金氧半電晶體P6B的控制端耦接至第五P型金氧半電晶體P5B之控制端。第七P型金氧半電晶體P7B具有第一端、第二端及控制端,第七P型金氧半電晶體P7B的第一端耦接至第五P型金氧半電晶體P5B之第二端,第七P型金氧半電晶體P7B的控制端耦接至第七P型金氧半電晶體P7B之第二端,而第七P型金氧半電晶體P7B的第二端耦接至對應之M個感測電流讀取單元之M個第二開關之M個第一端。舉例來說,感測電流鏡2401
之第七P型金氧半電晶體P7B的第二端會耦接至對應之感測電流讀取單元1301,1
至130M,1
之第二開關之第一端,而感測電流鏡240N
之第七P型金氧半電晶體P7B的第二端會耦接至對應之感測電流讀取單元1301,N
至130M,N
之第二開關之第一端。第八P型金氧半電晶體P8B具有第一端、第二端及控制端,第八P型金氧半電晶體P8B的第一端耦接至第六P型金氧半電晶體P6B之第二端,第八P型金氧半電晶體P8B的控制端耦接至第七P型金氧半電晶體P7B之控制端,而第八P型金氧半電晶體P8B的第二端耦接至電流比較器250之一對應的電壓輸出端,舉例來說,感測電流鏡2401
之第八P型金氧半電晶體P8B的第二端會耦接至電流比較器250之電壓輸出端2561
,而感測電流鏡240N
之第八P型金氧半電晶體P8B的第二端會耦接至電流比較器250之電壓輸出端256N
。
電流輸入電路252包含第一N型金氧半電晶體N1B及第三N型金氧半電晶N3B。第一N型金氧半電晶體N1B具有第一端、第二端及控制端,第一N型金氧半電晶體N1B的第一端耦接至參考電流鏡220之第四P型金氧半電晶體P4B的第二端,而第一N型金氧半電晶體N1B的控制端耦接至第一N型金氧半電晶體N1B之第一端。第三N型金氧半電晶體N3B具有第一端、第二端及控制端,第三N型金氧半電晶體N3B的第一端耦接至第一N型金氧半電晶體N1B之第二端,第三N型金氧半電晶體N3B的第二端耦接至地端GND,而第三N型金氧半電晶體N3B的控制端耦接至第三N型金氧半電晶體N3B之第一端。
每一電流輸出電路2541
至254N
包含第二N型金氧半電晶體N2B及第四N型金氧半電晶N4B。第二N型金氧半電晶體N2B具有第一端、第二端及控制端,第二N型金氧半電晶體N2B的控制端耦接至第一N型金氧半電晶體N1B之控制端,而第二N型金氧半電晶體N2B的第一端耦接至N個電壓輸出端2561
至256N
之一對應的電壓輸出端。舉例來說,電流輸出電路2541
之第二N型金氧半電晶體N2B的第一端會耦接至電壓輸出端2561
,而電流輸出電路254N
之第二N型金氧半電晶體N2B的第一端會耦接至電壓輸出端256N
。第四N型金氧半電晶體N4B具有第一端、第二端及控制端,第四N型金氧半電晶體N4B的第一端耦接至第二N型金氧半電晶體N2B之第二端,第四N型金氧半電晶體N4B的第二端耦接至地端GND,而第四N型金氧半電晶體N4B的控制端耦接至第三N型金氧半電晶體N3B之控制端。
相較於記憶體電流感測器100之參考電流鏡120、感測電流鏡1401
至140N
及電流比較器150中的電流鏡架構,記憶體電流感測器200之參考電流鏡220、感測電流鏡2401
至240N
及電流比較器250中的電流鏡架構使用了更多的電晶體來進行穩壓,因此記憶體電流感測器200之參考電流鏡220、感測電流鏡2401
至240N
及電流比較器250能夠產生更加精確的複製電流,使得記憶體電流感測器200的操作更加穩定。且由於記憶體電流感測器200無須透過電壓比較器即可比較感測電流及參考電流的大小,因此相較於先前技術之電流感測器,記憶體電流感測器200仍可以被較低的操作電壓驅動,同時也可省去額外的偏壓電路,因此能夠簡化電路設計並節省電能消耗。
在本發明的部分實施例中,記憶體電流感測器之參考電流鏡、感測電流鏡及電流比較器中的電流鏡架構還可以根據系統的需求,疊加更多數量的電晶體,然而隨著疊加電晶體的數量增加,也可能會進而提升記憶體電流感測器所需的操作電壓,為避免較高的操作電壓增加電路設計及製程的複雜度,在本發明的部分實施例中,記憶體電流感測器也可使用寬擺幅疊加電流鏡(wide swing cascode current mirror)的架構來實作參考電流鏡、感測電流鏡及電流比較器。
第4圖為本發明一實施例之記憶體電流感測器300的示意圖。記憶體電流感測器300與記憶體電流感測器100具有相似的結構並可根據相同的原理操作,兩者的差別在於記憶體電流感測器300包含參考電流鏡320、感測電流鏡3401
至340N
及電流比較器350。記憶體電流感測器300之參考電流鏡320、感測電流鏡3401
至340N
及電流比較器350可利用寬擺幅疊加電流鏡的架構以產生精確的複製電流並避免提高所需的操作電壓。
參考電流鏡320包含第一偏壓電阻R1、第一P型金氧半電晶體P1C、第二P型金氧半電晶體P2C、第三P型金氧半電晶體P3C及第四P型金氧半電晶體P4C。第一偏壓電阻R1具有第一端及第二端,第一偏壓電阻R1的第二端耦接至第一開關SW1之第一端。第一P型金氧半電晶體P1C具有第一端、第二端及控制端,第一P型金氧半電晶體P1C的第一端耦接至操作電壓源VDD,而第一P型金氧半電晶體P1C的控制端耦接至第一偏壓電阻R1之第一端。第二P型金氧半電晶體P2C具有第一端、第二端及控制端,第二P型金氧半電晶體P2C的第一端耦接至操作電壓源VDD,而第二P型金氧半電晶體P2C控制端耦接至第一P型金氧半電晶體P1C之控制端。第三P型金氧半電晶體P3C具有第一端、第二端及控制端,第三P型金氧半電晶體P3C的第一端耦接至第一P型金氧半電晶體P1C之第二端,第三P型金氧半電晶體P3C的第二端耦接至第一偏壓電阻R1之第一端,而第三P型金氧半電晶體P3C的控制端耦接至第一偏壓電阻R1之第二端。第四P型金氧半電晶體P4C具有第一端、第二端及控制端,第四P型金氧半電晶體P4C的第一端耦接至第二P型金氧半電晶體P2C之第二端,第四P型金氧半電晶體P4C的第二端耦接至電流輸入電路352,而第四P型金氧半電晶體P4C的控制端耦接至第三P型金氧半電晶體P3C之控制端。
每一感測電流鏡3401
至340N
包含第二偏壓電阻R2、第五P型金氧半電晶體P5C、第六P型金氧半電晶體P6C、第七P型金氧半電晶體P7C及第八P型金氧半電晶體P8C。第二偏壓電阻R2具有第一端及第二端,第二偏壓電阻R2的第二端耦接至對應之M個感測電流讀取單元之M個第二開關之M個第一端。舉例來說,感測電流鏡3401
之第二偏壓電阻R2的第二端會耦接至感測電流讀取單元1301,1
至130M,1
之第二開關SW2之第一端。第五P型金氧半電晶體P5C具有第一端、第二端及控制端,第五P型金氧半電晶體P5C的第一端耦接至操作電壓源VDD,而第五P型金氧半電晶體P5C的控制端耦接至第二偏壓電阻R2之第一端。第六P型金氧半電晶體P6C具有第一端、第二端及控制端,第六P型金氧半電晶體P6C的第一端耦接至操作電壓源VDD,而第六P型金氧半電晶體P6C的控制端耦接至第五P型金氧半電晶體P5C之控制端。第七P型金氧半電晶體P7C具有第一端、第二端及控制端,第七P型金氧半電晶體P7C的第一端耦接至第五P型金氧半電晶體P5C之第二端,第七P型金氧半電晶體P7C的第二端耦接至第二偏壓電阻R2之第一端,而第七P型金氧半電晶體P7C的控制端耦接至第二偏壓電阻R2之第二端。第八P型金氧半電晶體P8B具有第一端、第二端及控制端,第八P型金氧半電晶體P8B的第一端耦接至第六P型金氧半電晶體P6B之第二端,第八P型金氧半電晶體P8B的控制端耦接至第七P型金氧半電晶體P7B之控制端,而第八P型金氧半電晶體P8B的第二端耦接至電流比較器350之一電壓輸出端,舉例來說,感測電流鏡3401
之第八P型金氧半電晶體P8B的第二端會耦接至電流比較器350之電壓輸出端3561
,而感測電流鏡340N
之第八P型金氧半電晶體P8B的第二端會耦接至電流比較器350之電壓輸出端356N
。
電流輸入電路352包含第三偏壓電阻R3、第一N型金氧半電晶體N1C及第三N型金氧半電晶體N3C。第三偏壓電阻R3具有第一端及第二端,第三偏壓電阻R3的第一端耦接至參考電流鏡320之第四P型金氧半電晶體P4C的第二端。第一N型金氧半電晶體N1C具有第一端、第二端及控制端,第一N型金氧半電晶體N1C的第一端耦接至第三偏壓電阻R3之第二端,而第一N型金氧半電晶體N1C的控制端耦接至第三偏壓電阻R3之第一端。第三N型金氧半電晶體N3C具有第一端、第二端及控制端,第三N型金氧半電晶體N3C的第一端耦接至第一N型金氧半電晶體N1C之第二端,第三N型金氧半電晶體N3C的第二端耦接至地端GND,而第三N型金氧半電晶體N3C的控制端耦接至第三偏壓電阻R3之第二端。
每一電流輸出電路3541
至354N
包含第二N型金氧半電晶體N2C及第四N型金氧半電晶體N4C。第二N型金氧半電晶體N2C具有第一端、第二端及控制端,第二N型金氧半電晶體N2C的控制端耦接至第一N型金氧半電晶體N1C之控制端,而第二N型金氧半電晶體N2C的第一端耦接至N個電壓輸出端之一電壓輸出端,舉例來說,電流輸出電路3541
之第二N型金氧半電晶體N2C的第一端會耦接至電壓輸出端3561
,而電流輸出電路354N
之第二N型金氧半電晶體N2C的第一端會耦接至電壓輸出端356N
。第四N型金氧半電晶體N4C具有第一端、第二端及控制端,第四N型金氧半電晶體N4C的第一端耦接至第二N型金氧半電晶體N2C之第二端,第四N型金氧半電晶體N4C的第二端耦接至地端GND,而第四N型金氧半電晶體N4C的控制端耦接至第三N型金氧半電晶體N3C之控制端。
相較於記憶體電流感測器200之參考電流鏡220、感測電流鏡2401
至240N
及電流比較器250中的電流鏡架構,記憶體電流感測器300之參考電流鏡320、感測電流鏡3401
至340N
及電流比較器350中的電流鏡架構使用了偏壓電阻來進行偏壓,因此記憶體電流感測器300之參考電流鏡320、感測電流鏡3401
至340N
及電流比較器350能夠避免因為疊加電晶體所造成操作電壓倍增的問題,同時也能夠產生精確的複製電流,使得記憶體電流感測器300的製程更加單純且操作更加穩定。由於記憶體電流感測器300無須透過電壓比較器即可比較感測電流及參考電流的大小,因此相較於先前技術之電流感測器,記憶體電流感測器300仍可以被較低的操作電壓驅動,同時也可省去額外的偏壓電路,因此能夠簡化電路設計並節省電能消耗。
在本發明的部分實施例中,為使記憶體電流感測器的電路特性保持對稱以增進製程良率,記憶體電流感測器之參考電流鏡、感測電流鏡及電流比較器可選擇相同的電流鏡架構,然而在本發明的其他實施例中,記憶體電流感測器之參考電流鏡、感測電流鏡及電流比較器亦可根據系統的需求,選擇不同的電流鏡架構。
綜上所述,本發明之實施例所提出的記憶體電流感測器無須透過電壓比較器即可比較感測電流及參考電流的大小,因此相較於先前技術之電流感測器,本發明之記憶體電流感測器所需的操作電壓較低,且亦無需額外的偏壓電路,因此能夠簡化電路設計並節省電能消耗。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200、300‧‧‧記憶體電流感測器
110‧‧‧參考電流讀取單元
120‧‧‧參考電流鏡
1301,1
、1301,N、130M,1、130M,N、‧‧‧感測電流讀取單元
2301,1、2301,N、230M,1、230M,N、 3301,1、3301,N、330M,1、330M,N1401
、140N、2401、240N、3401、340N‧‧‧感測電流鏡
150、250、350‧‧‧電流比較器
152、252、352‧‧‧電流輸入電路
1541、154N、2541、254N、3541、354N‧‧‧電流輸出電路
1561、156N、2561、256N、3561、356N、‧‧‧電壓輸出端
1601、160N‧‧‧緩衝器
OR‧‧‧或閘
Iref‧‧‧參考電流
I’ref‧‧‧第一複製參考電流
I’’ref1、I’’refN‧‧‧第二複製參考電流
Isen1,1、Isen1,N、IsenM,1、IsenM,N‧‧‧感測電流
I’sen1、I’senN‧‧‧複製感測電流
VCMP1、VCMPN‧‧‧比較電壓
GND‧‧‧地端
VDD‧‧‧操作電壓源
P1A、P1B、P1C‧‧‧第一P型金氧半電晶體
P2A、P2B、P2C‧‧‧第二P型金氧半電晶體
P3B、P3C‧‧‧第三P型金氧半電晶體
P4B、P3C‧‧‧第四P型金氧半電晶體
P5A、P5B、P5C‧‧‧第五P型金氧半電晶體
P6A、P6B、P6C‧‧‧第六P型金氧半電晶體
P7B、P7C‧‧‧第七P型金氧半電晶體
P8B、P7C‧‧‧第八P型金氧半電晶體
N1A、N1B、N1C‧‧‧第一N型金氧半電晶體
N2A、N2B、N2C‧‧‧第二N型金氧半電晶體
N3B、N3C‧‧‧第三N型金氧半電晶體
N4B、N4C‧‧‧第四N型金氧半電晶體
SW1‧‧‧第一開關
SW2‧‧‧第二開關
Rref‧‧‧參考電阻
RMEM‧‧‧記憶體電阻
R1‧‧‧第一偏壓電阻
R2‧‧‧第二偏壓電阻
R3‧‧‧第三偏壓電阻
B1,1、B1,N、BM,1、BM,N‧‧‧記憶體單元
RD1、RDM‧‧‧讀取訊號
VDS‧‧‧汲極-源極電壓
VGS‧‧‧閘極-源極電壓
VTH‧‧‧臨界電壓
第1圖為本發明一實施例之記憶體電流感測器的示意圖。 第2圖為本發明一實施例之第1圖之N型金氧半電晶體的電流對電壓變化圖。 第3圖為本發明另一實施例之記憶體電流感測器的示意圖。 第4圖為本發明另一實施例之記憶體電流感測器的示意圖。
Claims (13)
- 一種記憶體電流感測器,包含: 一參考電流讀取單元,用以根據一參考電阻產生一參考電流; 一參考電流鏡,耦接於該參考電流讀取單元,用以根據該參考電流產生一第一複製參考電流; M*N個感測電流讀取單元; N個感測電流鏡,每一感測電流鏡耦接於M個感測電流讀取單元,並用以根據該M個感測電流讀取單元產生之一感測電流產生一複製感測電流;及 一電流比較器,包含: 一電流輸入電路,用以接收該第一複製參考電流; N個電流輸出電路,耦接於該電流輸入電路,用以根據該第一複製參考電流產生N個第二複製參考電流;及 N個電壓輸出端,每一電壓輸出端耦接於一對應之感測電流鏡及一對應之電流輸出電路,用以根據該對應之感測電流鏡產生之一複製感測電流及該對應之電流輸出電路產生之一第二複製參考電流輸出一比較電壓; 其中M及N皆為正整數。
- 如請求項1所述之記憶體電流感測器,另包含N個緩衝器,每一緩衝器耦接於該N個電壓輸出端之一對應之電壓輸出端。
- 如請求項1所述之記憶體電流感測器,另包含: 一或閘,包含: M個輸入端,用以接收M個讀取訊號;及 一輸出端; 其中: 該參考電流讀取單元包含: 一參考電阻,具有一第一端,及一第二端耦接於一地端;及 一第一開關,具有一第一端,一第二端耦接於該參考電阻之該第一端,及一控制端,耦接至該或閘之該輸出端; 每一感測電流讀取單元包含: 一第二開關,具有一第一端,一第二端耦接於一記憶體電阻之第一端,及一控制端用以接收該M個讀取訊號之一讀取訊號;及 該M*N個感測電流讀取單元中位於同一列之N個感測電流讀取單元之N個第二開關之N個控制端係耦接至該或閘之一輸入端,且該M*N個感測電流讀取單元中位於不同列之感測電流讀取單元係耦接至該或閘之相異的輸入端。
- 如請求項3所述之記憶體電流感測器,其中該記憶體電阻係為一電熔絲記憶體(e-fuse)之一電熔絲電阻或可變電阻式記憶體(Resistive random-access memory,RRAM)之一單元電阻。
- 如請求項3所述之記憶體電流感測器,其中該參考電流鏡包含: 一第一P型金氧半電晶體,具有一第一端耦接至一操作電壓源,一第二端耦接至該第一開關之該第一端,及一控制端耦接至該第一P型金氧半電晶體之該第二端;及 一第二P型金氧半電晶體,具有一第一端耦接至該操作電壓源,一第二端耦接至該電流輸入電路,及一控制端耦接至該第一P型金氧半電晶體之該控制端。
- 如請求項3所述之記憶體電流感測器,其中該參考電流鏡包含: 一第一P型金氧半電晶體,具有一第一端耦接至一操作電壓源,一第二端,及一控制端耦接至該第一P型金氧半電晶體之該第二端; 一第二P型金氧半電晶體,具有一第一端耦接至該操作電壓源,一第二端,及一控制端耦接至該第一P型金氧半電晶體之該控制端; 一第三P型金氧半電晶體,具有一第一端耦接至該第一P型金氧半電晶體之該第二端,一第二端耦接至該第一開關之該第一端,及一控制端耦接至該第三P型金氧半電晶體之該第二端;及 一第四P型金氧半電晶體,具有一第一端耦接至該第二P型金氧半電晶體之該第二端,一第二端耦接至該電流輸入電路,及一控制端耦接至該第三P型金氧半電晶體之該控制端。
- 如請求項3所述之記憶體電流感測器,其中該參考電流鏡包含: 一第一偏壓電阻,具有一第一端,及一第二端耦接至該第一開關之該第一端; 一第一P型金氧半電晶體,具有一第一端耦接至一操作電壓源,一第二端,及一控制端耦接至該第一偏壓電阻之該第一端; 一第二P型金氧半電晶體,具有一第一端耦接至該操作電壓源,一第二端,及一控制端耦接至該第一P型金氧半電晶體之該控制端; 一第三P型金氧半電晶體,具有一第一端耦接至該第一P型金氧半電晶體之該第二端,一第二端耦接至該第一偏壓電阻之該第一端,及一控制端耦接至該第一偏壓電阻之該第二端;及 一第四P型金氧半電晶體,具有一第一端耦接至該第二P型金氧半電晶體之該第二端,一第二端耦接至該電流輸入電路,及一控制端耦接至該第三P型金氧半電晶體之該控制端。
- 如請求項3所述之記憶體電流感測器,其中每一感測電流鏡包含: 一第五P型金氧半電晶體,具有一第一端耦接至一操作電壓源,一第二端耦接至M個感測電流讀取單元之M個第二開關之M個第一端,及一控制端耦接至該第五P型金氧半電晶體之該第二端;及 一第六P型金氧半電晶體,具有一第一端耦接至該操作電壓源,一第二端耦接至該電流比較器之一電壓輸出端,及一控制端耦接至該第五P型金氧半電晶體之該控制端。
- 如請求項3所述之記憶體電流感測器,其中每一感測電流鏡包含: 一第五P型金氧半電晶體,具有一第一端耦接至一操作電壓源,一第二端,及一控制端耦接至該第五P型金氧半電晶體之該第二端; 一第六P型金氧半電晶體,具有一第一端耦接至該操作電壓源,一第二端,及一控制端耦接至該第五P型金氧半電晶體之該控制端; 一第七P型金氧半電晶體,具有一第一端耦接至該第五P型金氧半電晶體之該第二端,一第二端耦接至M個感測電流讀取單元之M個第二開關之M個第一端,及一控制端耦接至該第七P型金氧半電晶體之該第二端;及 一第八P型金氧半電晶體,具有一第一端耦接至該第六P型金氧半電晶體之該第二端,一第二端耦接至該電流比較器之一電壓輸出端,及一控制端耦接至該第七P型金氧半電晶體之該控制端。
- 如請求項3所述之記憶體電流感測器,其中每一感測電流鏡包含: 一第二偏壓電阻,具有一第一端,及一第二端耦接至M個感測電流讀取單元之M個第二開關之M個第一端; 一第五P型金氧半電晶體,具有一第一端耦接至一操作電壓源,一第二端,及一控制端耦接至該第二偏壓電阻之該第一端; 一第六P型金氧半電晶體,具有一第一端耦接至該操作電壓源,一第二端,及一控制端耦接至該第五P型金氧半電晶體之該控制端; 一第七P型金氧半電晶體,具有一第一端耦接至該第五P型金氧半電晶體之該第二端,一第二端耦接至該第二偏壓電阻之該第一端,及一控制端耦接至該第二偏壓電阻之該第二端;及 一第八P型金氧半電晶體,具有一第一端耦接至該第六P型金氧半電晶體之該第二端,一第二端耦接至該電流比較器之一電壓輸出端,及一控制端耦接至該第七P型金氧半電晶體之該控制端。
- 如請求項1所述之記憶體電流感測器,其中: 該電流輸入電路包含: 一第一N型金氧半電晶體,具有一第一端耦接至該參考電流鏡,一第二端耦接至一地端,及一控制端耦接至該第一N型金氧半電晶體之該第一端;及 每一電流輸出電路包含: 一第二N型金氧半電晶體,具有一第一端耦接至該N個電壓輸出端之一電壓輸出端,一第二端耦接至該地端,及一控制端耦接至該第一N型金氧半電晶體之該控制端。
- 如請求項1所述之記憶體電流感測器,其中: 該電流輸入電路包含: 一第一N型金氧半電晶體,具有一第一端耦接至該參考電流鏡,一第二端,及一控制端耦接至該第一N型金氧半電晶體之該第一端;及 一第三N型金氧半電晶體,具有一第一端耦接至該第一N型金氧半電晶體之該第二端,一第二端耦接至一地端,及一控制端耦接至該第三N型金氧半電晶體之該第一端;及 每一電流輸出電路包含: 一第二N型金氧半電晶體,具有一第一端耦接至該N個電壓輸出端之一電壓輸出端,一第二端,及一控制端耦接至該第一N型金氧半電晶體之該控制端;及 一第四N型金氧半電晶體,具有一第一端耦接至該第二N型金氧半電晶體之該第二端,一第二端耦接至該地端,及一控制端耦接至該第三N型金氧半電晶體之該控制端。
- 如請求項1所述之記憶體電流感測器,其中: 該電流輸入電路包含: 一第三偏壓電阻,具有一第一端耦接至該參考電流鏡,及一第二端; 一第一N型金氧半電晶體,具有一第一端耦接至該第三偏壓電阻之該第二端,一第二端,及一控制端耦接至該第三偏壓電阻之該第一端;及 一第三N型金氧半電晶體,具有一第一端耦接至該第一N型金氧半電晶體之該第二端,一第二端耦接至一地端,及一控制端耦接至該第三偏壓電阻之該第二端; 每一電流輸出電路包含: 一第二N型金氧半電晶體,具有一第一端耦接至該N個電壓輸出端之一電壓輸出端,一第二端,及一控制端耦接至該第一N型金氧半電晶體之該控制端;及 一第四N型金氧半電晶體,具有一第一端耦接至該第二N型金氧半電晶體之該第二端,一第二端耦接至該地端,及一控制端耦接至該第三N型金氧半電晶體之該控制端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105102303A TWI668698B (zh) | 2016-01-26 | 2016-01-26 | 記憶體電流感測器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105102303A TWI668698B (zh) | 2016-01-26 | 2016-01-26 | 記憶體電流感測器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201727656A TW201727656A (zh) | 2017-08-01 |
TWI668698B true TWI668698B (zh) | 2019-08-11 |
Family
ID=60186490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105102303A TWI668698B (zh) | 2016-01-26 | 2016-01-26 | 記憶體電流感測器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI668698B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340002B1 (en) | 2018-03-30 | 2019-07-02 | International Business Machines Corporation | In-cell differential read-out circuitry for reading signed weight values in resistive processing unit architecture |
US11157810B2 (en) | 2018-04-16 | 2021-10-26 | International Business Machines Corporation | Resistive processing unit architecture with separate weight update and inference circuitry |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6285615B1 (en) * | 2000-06-09 | 2001-09-04 | Sandisk Corporation | Multiple output current mirror with improved accuracy |
TWI227895B (en) * | 2002-08-02 | 2005-02-11 | Atmel Corp | Method of establishing reference levels for sensing multilevel memory cell states |
TWI260635B (en) * | 2004-05-06 | 2006-08-21 | Taiwan Semiconductor Mfg | Dynamic random access memory cell leakage current detector |
US20080019192A1 (en) * | 2006-07-20 | 2008-01-24 | Industrial Technology Research Institute | Memory and multi-state sense amplifier thereof |
CN103077745A (zh) * | 2012-12-24 | 2013-05-01 | 上海宏力半导体制造有限公司 | 存储单元的读取电路和存储器 |
US20140071766A1 (en) * | 2012-09-11 | 2014-03-13 | Winbond Electronics Corp. | Reference cell circuit and method of producing a reference current |
US20160019962A1 (en) * | 2010-10-29 | 2016-01-21 | Rambus Inc. | Resistance change memory cell circuits and methods |
-
2016
- 2016-01-26 TW TW105102303A patent/TWI668698B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6285615B1 (en) * | 2000-06-09 | 2001-09-04 | Sandisk Corporation | Multiple output current mirror with improved accuracy |
TWI227895B (en) * | 2002-08-02 | 2005-02-11 | Atmel Corp | Method of establishing reference levels for sensing multilevel memory cell states |
TWI260635B (en) * | 2004-05-06 | 2006-08-21 | Taiwan Semiconductor Mfg | Dynamic random access memory cell leakage current detector |
US20080019192A1 (en) * | 2006-07-20 | 2008-01-24 | Industrial Technology Research Institute | Memory and multi-state sense amplifier thereof |
US20160019962A1 (en) * | 2010-10-29 | 2016-01-21 | Rambus Inc. | Resistance change memory cell circuits and methods |
US20140071766A1 (en) * | 2012-09-11 | 2014-03-13 | Winbond Electronics Corp. | Reference cell circuit and method of producing a reference current |
CN103077745A (zh) * | 2012-12-24 | 2013-05-01 | 上海宏力半导体制造有限公司 | 存储单元的读取电路和存储器 |
Also Published As
Publication number | Publication date |
---|---|
TW201727656A (zh) | 2017-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509532B2 (ja) | 少なくとも2つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路 | |
JP4956460B2 (ja) | 電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器 | |
KR100246163B1 (ko) | 전압 레벨 시프트 회로 | |
JP4937865B2 (ja) | 定電圧回路 | |
JP5624441B2 (ja) | 半導体装置 | |
TWI390544B (zh) | 差動感測放大器電路 | |
US7859296B2 (en) | Calibration circuit, on die termination device and semiconductor memory device using the same | |
WO2013161571A1 (ja) | センサ装置 | |
US7483306B2 (en) | Fast and accurate sensing amplifier for low voltage semiconductor memory | |
JPWO2007017926A1 (ja) | 半導体装置およびその制御方法 | |
TWI668698B (zh) | 記憶體電流感測器 | |
US20070170956A1 (en) | Sense amplifier | |
US7034598B2 (en) | Switching point detection circuit and semiconductor device using the same | |
JP3535836B2 (ja) | 電力増幅回路 | |
JP6580847B2 (ja) | 半導体装置 | |
JP2014060484A (ja) | 半導体装置 | |
US20080024177A1 (en) | CMOS buffer with complementary outputs having reduced voltage swing | |
CN107228967B (zh) | 电流检测电路 | |
TW202308318A (zh) | 半導體裝置 | |
CN109257024B (zh) | 灵敏放大器电路 | |
JP3289136B2 (ja) | 半導体装置の出力回路 | |
JP2009225205A (ja) | Cml回路 | |
JPH08148988A (ja) | 電圧レベルシフト回路 | |
CN107665718B (zh) | 电荷转移型灵敏放大器 | |
US7053671B1 (en) | Low-jitter differential-to-single-ended data conversion circuits |