KR102410898B1 - 전류 모드 라인 드라이버 장치 및 이의 동작 방법 - Google Patents

전류 모드 라인 드라이버 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR102410898B1
KR102410898B1 KR1020210024106A KR20210024106A KR102410898B1 KR 102410898 B1 KR102410898 B1 KR 102410898B1 KR 1020210024106 A KR1020210024106 A KR 1020210024106A KR 20210024106 A KR20210024106 A KR 20210024106A KR 102410898 B1 KR102410898 B1 KR 102410898B1
Authority
KR
South Korea
Prior art keywords
current
voltage
signal
loop
amplifier
Prior art date
Application number
KR1020210024106A
Other languages
English (en)
Inventor
이민재
박창주
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020210024106A priority Critical patent/KR102410898B1/ko
Application granted granted Critical
Publication of KR102410898B1 publication Critical patent/KR102410898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 개시는 네트워크 통신을 수행하는 전류 모드 라인 드라이버 장치 및 이의 동작 방법에 관한 것이다. 일 실시 예에 의하면, 전류 모드 라인 드라이버 장치는 입력 차동 전압 신호를 획득하고, 상기 획득된 입력 차동 전압 신호를 전류로 변환하며, 상기 변환된 전류를 제공하는 전압 모드 드라이버; 상기 변환된 전류를 기 설정된 미러링 비율에 기초하여 복제함으로써 복제 전류를 생성하고, 상기 생성된 복제 전류를 제공하는 전류 복제 셀; 상기 전압 모드 드라이버 내 상기 변환된 전류 또는 상기 복제 전류의 크기 중 적어도 하나를 제어하는 적응적 진폭 튜닝부; 및 상기 복제 전류 중 적어도 일부가 제공됨으로써 양단에 상기 입력 차동 전압 신호의 크기에 대응되는 출력 전압이 인가되고, 상기 전류 모드 라인 드라이버 장치가 연결되는 부하단에 병렬로 연결되는 임피던스 저항; 을 포함할 수 있다.

Description

전류 모드 라인 드라이버 장치 및 이의 동작 방법 {CURRENT MODE LINE DRIVER AND OPERATING METHOD THERE OF}
본 개시는 전류 모드 라인 드라이버 장치 및 이의 동작 방법에 관한 것이다. 보다 상세하게는 터보 CAN(Control Area Network) 통신에 사용될 수 있는 전류 모드 라인 드라이버 장치 및 이의 동작 방법에 관한 것이다.
차량용 지능형 반도체 중 터보 CAN(Control Area Network) 통신은 다수의 제어 장치를 기존의 바이너리 CAN 및 QAM 과 같은 변조 신호를 이용하여 병렬로 제어하는 기술이다.
라인 드라이버(Linde Driver, LD)는 유선 통신 연결된 채널에서 널리 사용되고 있다. 라인 드라이버는 아날로그 버퍼로 작동하는데, 전압모드 라인 드라이버(Voltage Mode Line Driver, VMLD)는 전류 모드 라인 드라이버(Current Mode Linde Driver, CMLD)에 비해 부하에 더 적은 전류가 제공 되기 때문에 우수한 선형성 및 전력소비의 장점이 있다.
그러나, 전압 모드 라인 드라이버(VMLD)의 직렬 소스 종단은 채널 라인에 전달되는 총 신호 전력을 감소시키고, 일반적으로 신호 스윙을 높이기 위해 1:N 변압기가 필요한 한계가 있다. 따라서, 전압 모드 라인 드라이버(VMLD)는 일반적으로 추가 수동 구성 요소가 필요한 단점이 있다.
따라서, 이러한 단점을 해결하기 위한 라인드라이버 기술 개발이 요구되고 있다.
한국공개특허 제2008-0098522호
일 실시 예에 의하면, 네트워크 통신을 수행할 수 있는 전류 모드 드라이버 장치가 제공될 수 있다.
일 실시 예에 의하면 차량용 지능형 반도체 중 터보 CAN(Control Area Network) 통신에 사용될 수 있는 전류 모드 라인 드라이버 장치가 제공될 수 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 일 실시 예에 의하면, 네트워크 통신을 수행하는 전류 모드 라인 드라이버 장치는 입력 차동 전압 신호를 획득하고, 상기 획득된 입력 차동 전압 신호를 전류로 변환하며, 상기 변환된 전류를 기 설정된 미러링 비율에 기초하여 복제함으로써 복제 전류를 생성하고, 상기 생성된 복제 전류를 제공하는 전압 모드 드라이버; 상기 전압 모드 드라이버 내 상기 변환된 전류 또는 상기 복제 전류의 크기 중 적어도 하나를 제어하는 적응적 진폭 튜닝부; 및 상기 전압 모드 드라이버에서 제공되는 복제 전류 중 적어도 일부가 제공됨으로써 양단에 상기 입력 차동 전압 신호의 크기에 대응되는 출력 전압이 인가되고, 상기 전류 모드 라인 드라이버 장치가 연결되는 부하단에 병렬로 연결되는 임피던스 저항; 을 포함할 수 있다.
일 실시 예에 의하면, 상기 전류 모드 라인 드라이버 장치는 차량 내 네트워크 장치들 사이에서 수행되는 터보 CAN(Control Area Network) 통신에 사용될 수 있다.
일 실시 예에 의하면 전압 모드 드라이버의 임피던스 매칭으로 인한 신호 스윙 레벨 감소 문제를 해결할 수 있다.
서로 다른 제어기 위치에 따른 부하 로드 변화로 인하여 발생 가능한 피드백 이득 변화 및 신호 왜곡 문제를 해결할 수 있다.
도 1은 CAN (Control Area Network)의 버스라인의 개요를 설명하기 위한 도면이다.
도 2는 일 실시 예에 따른 전압 모드 버스라인 드라이버의 구조를 설명하기 위한 도면이다.
도 3은 일 실시 예에 따른 전류 모드 라인 드라이버의 구조를 설명하기 위한 도면이다.
도 4는 또 다른 실시 예에 따른 전류 모드 라인 드라이버의 구조를 설명하기 위한 도면이다.
도 5는 일 실시 예에 따른 단위 이득 폐쇄 루프 증폭부 내의 차동 증폭 회로를 포함하는 폴디드 캐스코드 회로를 설명하기 위한 도면이다.
도 6은 전류 복제 셀 및 버스라인에 대한 소신호 모델을 설명하기 위한 도면이다.
도 7은 단위 이득 폐쇄 루프 증폭부의 출력단 및 전류 복제 셀의 구조를 설명하기 위한 도면이다.
도 8는 적응적 진폭 튜닝부가 연결된 버스 라인을 포함하는 전류 복제셀 및 단위 이득 폐쇄 루프 증폭부의 출력단의 구조를 설명하기 위한 도면이다.
도 9는 일 실시 예에 따라 적응적 진폭 튜닝부에서 검출하는 제1 피크 신호, 제2 피크 신호, 양의 루프 전압 및 라인 출력 전압을 설명하기 위한 도면이다.
도 10은 일 실시 예에 따른 로드 저항 변화와 자동 이득 조절기 사용 유무에 따른 입출력 스윙 변화를 설명하기 위한 도면이다.
도 11은 일 실시 예에 따른 자동 이득 조절기 사용 유무에 따른 로드 저항 변화와 선형성 변화를 설명하기 위한 도면이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 개시에 대해 구체적으로 설명하기로 한다.
본 개시에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 CAN (Control Area Network)의 버스라인의 개요를 설명하기 위한 도면이다.
도 1을 참조하여 일 실시 예에 따른 버스 라인의 구조를 설명하기로 한다. 일 실시 예에 의하면, 도 1의 버스라인은 차량용 네트워크 시스템을 구성할 수 있다. 차량용 지능형 반도체 중 CAN 은 N개의 제어기를 하나의 버스 라인(112)을 이용하여 제어함으로써 필요한 통신 케이블의 수를 대폭적으로 줄일 수 있다. 일 실시 예에 의하면, 각 채널(101, 104 등)의 간격은 약 5m~15m 정도이며, 버스 라인(112) 끝에는 신호 반사를 방지하기 위해 120Ω (ㅁ10%)의 저항(RLOAD)이 탑재될 수 있다. CAN은 한 번에 하나의 송신부 (TX)에서 신호를 전달하며, 다른 수신부 (RX)가 신호를 받는 아날로그 전단부 (Analog Front End)를 이용한다. 예를 들어, 채널 1(101)의 CAN(102)은 송신단(103)의 드라이버(106)를 제어함으로써 데이터를 버스 라인(112)을 통하여 채널 N-1 (114)의 수신단(116)으로 송신할 수 있다.
도 2는 일 실시 예에 따른 전압 모드 버스라인 드라이버의 구조를 설명하기 위한 도면이다.
도 1의 네트워크 통신을 위한 드라이버는 일반적으로 도 2에 도시된 전압 모드 방식으로 설계될 수 있다. 완전 차동 증폭기는 차동 전압 신호(212)를 획득하고, 피드백 저항 (RFB)(206)을 이용하여 아날로그 신호를 버스 라인에 전달하게 된다. RLOAD (120Ω)(202) 는 도면 1 에서의 신호 반사 방지용 저항이고 RMATCH (60Ω)(204)는 임피던스 매칭 (Impedance Matching)을 위한 저항이다. 이러한 전압 모드 방식의 드라이버는 버스 라인에 실리는 신호의 크기를 1/3로 감소시킬 수 있다. 차량용 통신은 EMI (electro-magnetic interference)와 같은 영향으로 인해 신호에 외부 노이즈가 간섭 되기 쉬운데, 도 2에 도시된 전압 모드 방식 설계에 따른 통신의 경우 신호 대비 외부 노이즈 영향이 커지는 문제점이 있다.
도 3은 일 실시 예에 따른 전류 모드 라인 드라이버의 구조를 설명하기 위한 도면이다.
도 3을 참조하면 일 실시 예에 따른 전류 모드 라인 드라이버 장치가 도시된다. 전류 모드 라인 드라이버 장치(300)는 전압 모드 드라이버, 전류 복제 셀(320), 적응적 진폭 튜닝부(Adaptive Amplitude Tunning Circuit, 340)를 포함할 수 있다. 또한, 전압 모드 드라이버는 상술한 전압 모드 드라이버, 전류 복제 셀(320), 적응적 진폭 튜닝부(Adaptive Amplitude Tunning Circuit, 340)에 더하여, 버스 라인(330)에 연결되는 임피던스 저항(332)을 더 포함할 수도 있다.
일 실시 예에 의하면, 버스 라인(330)내 의 RLOAD 및 RMATCH(332)는 도 1과 동일하게 각각 120Ω, 60Ω으로 설계되며, 전류 복제 셀의 출력 임피던스가 30Ω으로 보이게 될 수 있다. 전압 모드 드라이버 내 단위 이득 폐쇄 루프 증폭부(310)의 출력단과 전류 복제 셀의 사이즈 비가 1:1로 설계되면 피드백 저항 RFB은 30Ω으로 전류 복제 셀의 출력 임피던스와 동일하게 마련될 수 있다. 입력부(302)로부터 획득되는 입력 차동 전압 신호를 통하여 생성된 전류는 단위 이득 폐쇄 루프 증폭부 내 폴딩 캐스코드 회로의 클래스 AB 출력단과 같은 게이트를 공유하는 전류 복제셀에 복제될 수 있고, 결과적으로, 버스 라인에 최종적으로 실리게 되는 신호 (VOUTP, VOUTN)의 크기는 입력과 동일하게 되어 임피던스 매칭으로 인한 신호 저하 문제를 해결할 수 있게 된다
즉, 본 개시에 따른 전류 모드 라인 드라이버 장치가 전류 모드로 작동하게 되는 경우, 로드 방식식에 따라 임피 던스 저항(332)는 버스 라인의 부하저항들(RLOAD)에 병렬로 연결되게 된다. 만약 도 1에서 설명한 네트워크 시스템에서 다른 채널의 수신부(RX)의 입력이 20킬로옴 이상의 높은 입력 임피던스를 지니는 전압 모드 방식으로 설계될 경우, 임피던스 매칭으로 인한 전압 신호 스윙 레벨 저하 문제가 발생하게 되는데, 도 3에 개시된 전류 모드 라인 드라이버 장치를 전류 모드로 설계하게 될 경우, 전압 신호 스윙 레벨 저하 문제를 해결할 수 있다. 이를 통하여 도 2에서 상술한 외부 노이즈로 인한 EMI 문제를 완화할 수 있다.
일 실시 예에 의하면, 전류 모드 라인 드라이버 장치(300)는 도 2에 도시된 전압 모드 드라이버에서 발생되는 신호 스윙 레벨 저하 문제를 해결하기 위한 전류 모드 방식의 드라이버 및 적응적 진폭 튜닝부(Adaptive Amplitude Tunning, 340)를 포함할 수 있다. 일 실시 예에 의하면, 적응적 진폭 튜닝부(340)는 자동 이득 조절기(Automatic Gain Controller)로 명칭될 수도 있다. 이하에서는 보다 상세하게 전류 모드 라인 드라이버 장치 내 구성들의 구조를 설명하기로 한다.
전류 모드 라인 드라이버(300)는 전압모드 드라이버 및 전류 복제 셀로 구성될 수 있다. 전압 모드 드라이버는 단일 이득 피드백을 이용한 완전 차동 드라이버일 수 있다. 상술한 바와 같이 전압 모드 드라이버는 입력부(302) 및 단위 이득 폐쇠 루프 증폭부(310)를 포함할 수 있다. 또 다른 실시 예에 의하면, 전압 모드 드라이버는 제1 차동 증폭 회로(318)를 더 포함할 수도 있다.
일 실시 예에 의하면, 전압 모드 드라이버는 입력 차동 전압 신호를 획득하고, 획득된 입력 차동 전압 신호를 전류로 변환하며, 변환된 전류를 제공할 수 있다. 일 실시 예에 의하면, 전압 모드 드라이버는 입력 차동 전압 신호(VINP, VINN)가 입력되는 입력부(302), 상기 입력된 입력 차동 전압 신호를 피드백 저항을 이용하여 전류로 변환하여 출력하는 단위 이득 폐쇄 루프 증폭부(310)를 포함할 수 있다.
단위 이득 폐쇄 루프 증폭부(OP AMP With Unity Gain Feedback, 310)는 피드백 저항들(312, 313 등)을 포함하고, 입력부(302)에서 획득된 입력 차동 전압 신호를, 피드백 저항들을 이용하여 전류로 변환할 수 있다. 단위 이득 폐쇄 루프 증폭부(310)는 증폭기(314) 및 폴딩 캐스 코드 회로(316)를 포함할 수 있다. 일 실시 예에 의하면 단위 이득 폐쇄 루프 증폭부(310)는 1단 및 2단 증폭 구조로 형성될 수 있다. 본 개시에 따른 단위 이득 폐쇄 루프 증폭부는 슬루율 및 입력 등가 트랜스 컨덕턴스가 향상되고, 결과적으로 루프 이득 및 UGF(단위 이득 주파수)를 향상시킬 수 있다. 특히, 본 개시에 따른 단위 이득 폐쇄 루프 증폭부는 플로팅 배터리가 있는 클래스 AB 출력단에서의 전력 효율이 향상되는 장점이 있다.
일 실시 예에 의하면 증폭기(314)는 GM 증폭기로 마련될 수 있다. 증폭기(314)의 입력단은 제1 피드백 저항(312) 및 제2 피드백 저항(313)사이의 노드에 연결될 수 있다. 증폭기(314)는 피드백 저항들 사이의 노드에 증폭기(314)의 입력단이 연결되고, 소정의 폐루프 게인 이득에 따라 입력 전압을 증폭하는 구조로 마련될 수 있다. 예를 들어, 제1 피드백 저항(312)의 일단은 입력부(302)로 연결되고, 제1 피드백 저항(312)의 타단은 증폭기(314)의 입력부 및 제2 피드백 저항(313)의 일단에 연결될 수 있다. 제2 피드백 저항(313)은 적응적 진폭 튜닝부(340)의 제1 튜닝 신호(342) 에 의해 제어될 수 있다. 제2 피드백 저항(313)의 타단은 폴딩 캐스 코드 회로(316)에 연결될 수 있다.
폴딩 캐스코드 회로(316)는 증폭된 전압을 인가 받고, 피드백 저항들을 이용하여 입력 차동 전압 신호로부터 생성된 전류를 제공할 수 있다. 일 실시 예에 의하면, 폴딩 캐스코드 회로(316)는 플로팅 배터리가 마련되는 클래스 AB 출력 단을 더 포함할 수 있다. 폴딩 캐스 코드 회로(316)는 입력 차동 전압 신호를 통하여 생성된 전류를 전류 복제 셀(320)로 전달할 수 있다.
일 실시 예에 의하면, 제1 차동 증폭 회로(318)는 소정의 기준 전압을 획득하고, 폴딩 캐스코드 회로(316)에서 측정되는 루프 전압(VLOOPN, VLOOPP)에 기초하여 결정되는 제1 공통 모드 전압이 기준 전압(VREF)에 매칭될 수 있도록, 증폭기(314)를 제어하기 위한 제1 공통 모드 제어 신호를 출력할 수 있다. 보다 상세하게는, 제1 차동 증폭 회로(318)는 VLOOPP, VLOOPN의 중간 값을 공통 모드 전압으로 결정하고, 공통 모드 전압이 기준 전압(VREF)에 매칭될 수 있도록 GM 증폭기(324)를 제어하기 위한 제1 공통모드 제어 신호를 출력할 수 있다.
전류 복제 셀(320)는 전압 모드 드라이버에서 생성된 전류를 복제함으로써 미러링 전류를 생성할 수 있다. 전류 복제 셀(320)은 AB 가변 전류 복제부(322) 및 제2 차동 증폭 회로(324)를 포함할 수 있다. AB 가변 전류 복제부(322)는 전압 모드 드라이버 내 단위 이득 폐쇠 루프 증폭부의 폴딩 캐스코드회로에 포함되는 클래스 AB 출력단에 연결됨으로써 폴딩 캐스코드 회로 내 변환된 전류들을 미러링할 수 있다. 일 실시 예에 의하면 전류 복제 셀(320)내 AB 가변 전류 복제부(322)는 적응적 진폭 튜닝부(340)로부터 제2 튜닝 신호를 획득하고, 획득된 제2 튜닝 신호에 기초하여, 미러링 전류의 크기를 제어할 수 있다.
일 실시 예에 의하면, 제2 차동 증폭 회로(324)는 기준 전압(VREF)을 획득하고, 클래스 AB 가변 전류 복제부(322)에서 측정되는 라인 출력 전압(VOUTP, VOUTN)에 기초하여 결정되는 제2 공통 모드 전압이 기준 전압에 매칭될 수 있도록, AB 가변 전류 복제부(322)를 제어하기 위한 제2 공통 모드 제어 신호를 출력할 수 있다.
전류 복제 셀(320)에서 생성된 복제 전류 중 적어도 일부는 버스 라인 내 부하 및 상기 부하의 양단에 병렬로 연결되는 임피던스 저항으로 제공될 수 있다. 복제 전류 중 적어도 일부는 임피던스 저항으로 제공됨으로써, 임피던스 저항의 양단에는 입력 차동 전압 신호의 크기에 대응되는 출력 전압이 인가될 수 있다.
적응적 진폭 튜닝부(340)는 전압 모드 드라이버 내 변환된 전류 또는 복제 전류의 크기 중 적어도 하나를 제어할 수 있다. 보다 상세하게는, 적응적 진폭 튜닝부(340)는 단위 이득 폐쇄 루프 증폭부 내 폴딩 캐스코드회로에서 생성되는 전류 및 전류 복제 셀의 미러링 전류의 크기 비율에 관한 미러링 비율을 결정할 수 있다.
일 실시 예에 의하면, 적응적 진폭 튜닝부(340)는 상술한 미러링 비율을 결정하기 위한 제1 튜닝 신호(342)를 전압 모드 드라이버로 제공하고, 전류 복제 셀의 라인 출력 전압(VOUTP, VOUTN)을 전압 모드 드라이버 내 루프 전압(VLOOPP, VLOOPN)과 매칭시키기 위한 제2 튜닝 신호(344)를 전류 복제 셀로 제공할 수 있다.
보다 상세하게는, 일 실시 예에 따른 적응적 진폭 튜닝부(340)는 폴딩 캐스코드 회로에서 측정되는 루프 전압들을 모니터링함으로써 제1 피크 신호를 검출하는 제1 피크 검출부, 상기 AB 가변 전류 복제부 내 라인 전압들을 모니터링함으로써 제2 피크 신호를 검출하는 제2 피크 검출부, 상기 제1 피크 신호 및 제2 피크 신호를 비교함으로써 비교 결과 신호를 출력하는 비교기, 상기 비교 결과 신호를 획득하는 SR 래치 및 소정의 리셋 신호로 재 설정되고, 상기 SR 래치의 출력 값을 획득함으로써 이진 데이터를 활성화하는 BDSR(Bi-directional shift register) 을 포함할 수도 있다. 적응적 진폭 튜닝부의 구조는 후술하는 도 9를 참조하여 구체적으로 설명하기로 한다.
도 4는 또 다른 실시 예에 따른 전류 모드 라인 드라이버의 구조를 설명하기 위한 도면이다.
또 다른 실시 예에 따른 전류 모드 라인 드라이버 장치(400)의 적응적 진폭 튜닝부(440)는 도 3에서와 같이 제1 튜닝 신호 및 제2 튜닝 신호를 각각 단위 이득 폐쇠 루프 증폭부 및 전류 복제 셀로 전송하는 것이 아니라, 제2 튜닝 신호만을 전류 복제 셀로 전송하도록 마련될 수도 있다. 즉 도 4의 실시 예에 따른 전류 모드 라인 드라이버 장치(400)의 적응적 진폭 튜닝 부(440)는 전류 복제 셀의 라인 출력 전압을 전압 모드 드라이버 내 루프 전압과 매칭시키기 위한 32 비트의 제2 튜닝 신호만을 전류 복제셀로 제공하도록 마련될 수도 있다.
적응적 진폭 튜닝부(440)에서 출력되는 제2 튜닝 신호(442)가 전송되는 장치 구성과의 차이를 제외하고, 도 4의 전류 모드 라인 드라이버 장치 내 구성 별 특징은 도 3의 전류 모드 라인 드라이버 장치의 각 구성에 대응될 수 있다. 즉, 도 4의 전류 모드 라인 드라이버 장치(400)는 단위 이득 폐쇄 루프 증폭부(410) 및 입력부를 포함하는 전압 모드 드라이버, 전류 복제 셀(420), 적응적 진폭 튜닝부(440) 및 버스라인(430)의 임피던스 저항(RMATCH)을 포함할 수 있고, 이는 도 3에서 상술한 전류 모드 라인 드라이버 장치(400)의 구성에 대응될 수 있다.
도 4를 참조하면, 단위 이득 폐쇠 루프 증폭부(410)에서 생성된 전류 (MPO, MNO)는 OP AMP의 출력단을 통해 흐르며, 전류 (MPO, MNO)는 복제됨으로써, 복제 전류 셀(420)내 복제 전류 (MPOR, MNOR, MPORV 및 MNORV)로 복제되는 것을 볼 수 있다. 도 4에서 N은 미러링 전류의 복제 비율을 나타내며, 피드백 저항 RFB 값은 하기 수학식 1에서 라인 드라이버의 이상적인 폐쇄 루프 전압 이득식을 통하여 유도될 수 있다.
Figure 112021021778024-pat00001
상기 수학식 1에서 RTERM은 120옴, RMATCH가 60옴으로 마련되고, N=4인 경우, 피드백 저항 RFB는 단위 이득(AV=-1)을 만족하기 위한 60옴으로 결정될 수 있다.
도 5는 일 실시 예에 따른 단위 이득 폐쇄 루프 증폭부 내의 차동 증폭 회로를 포함하는 폴디드 캐스코드 회로를 설명하기 위한 도면이다.
도 5의 플로팅 배터리 MPBa, b 및 MNBa, b는 OPAMP의 출력단과 전류 복제 셀의 공유 된 게이트-소스 전압 (VGS)을 정의할 수 있다. 게이트 소스 전압 VGS는 도 4에서 VFBP, VFBN 및 전원으로 정의될 수 있다. 피드백 저항 RFB는 미러링 비율 N 및 출력 임피던스 RL, 그림의 종단 저항 RTERM 및 임피던스 정합 저항 RMATCH에서 보이는 임피던스에 따라 설정될 수 있으며, OPAMP는 피드백 저항 RFB 값을 등가 부하 임피던스 (RL)와 일치시켜 적절한 양의 신호 전류를 구동 할 수 있다.
도 5에 도시되는 구조의 폴딩 캐스코드 회로(510)를 활용하면 슬루율(SLEW RATE)와 입력 등가 트랜스 컨덕턴스를 향상시킬 수 있고, 결과적으로 루프 이득 및 단위 이득 주파수(UGF, Unity Gain Frequency)가 향상될 수 있다. 게다가, 플로팅 배터리를 포함하는 클래스 AB 출력 단은 출력단에서의 더 향상된 전력 효율을 보장할 수 있다.
본 개시에 따른 전류 모드 라인 드라이버 장치는 서로 다른 두개의 차동 증폭 회로(520)를 포함할 수 있고, 전압 모드 라인 드라이버 내 단위 이득 폐쇠 루프 증폭부(410) 및 전류 복제 셀 모두에 대해 적절한 공통 모드 수준을 제공할 수 있다. 예를 들어, 차동 증폭 회로(520)는 입력 값으로 VLOOP, CM과 VOUT, CM 값을 입력으로 획득하며, 획득된 입력 값들은 단위 이득 폐쇄 루프 증폭부 및 버스라인 전압의 공통 모드 전압을 결정하는데 사용될 수 있다. 본 개시에 따른 차동 증폭 회로(520)는 더 빠른 과도 공통 모드 신호 응답을 허용하여 신호의 선형성을 향상시킬 수 있는 효과가 있다.
도 6은 전류 복제 셀 및 버스라인에 대한 소신호 모델을 설명하기 위한 도면이다.
도 7은 단위 이득 폐쇄 루프 증폭부의 출력단 및 전류 복제 셀의 구조를 설명하기 위한 도면이다.
OPAMP 출력부 및 전류 복제셀은 정확한 미러링 전류 비율 N(704)을 만족하기 위해, 동일한 입력 전압(Vgs) 및 출력 전압(Vds)을 가져야한다. 그러나, 상술한 도 3의 본원 전류 모드 드라이버 장치의 등가 부하 임피던스 (RL, 702)는 프로세스, 온도, 동작중인 수신기의 수, 수신기의 입력 임피던스 및 라인 길이에 취약할 수 있다.
도 6은 전류 복제 셀 및 버스라인에 대한 소신호 모델을 나타낸다. 도 6에서
Figure 112021021778024-pat00002
(708)
Figure 112021021778024-pat00003
(712) 및
Figure 112021021778024-pat00004
(714)는 각각 RMATCH 저항 및 RTERM의 변동 값을 나타낼 수 있다. 전류 복제 셀에 복제되는 전류의 양은 단위 이득 폐쇄 루프 증폭부의 피드백 저항 값에 의해 정의 되기 때문에, 등가 저항의 변동은 MP(N)O, MP(N)OR, and MP(N)ORV 사이에 서로 다른 드레인 전압을 생성할 수 있다. 따라서, 변동으로 인해 선형성이 저하되고, 비 단위(Non-unity) 폐쇄 루프 전압 이득이 발생할 수 있으므로, 적응적 진폭 튜닝부(또는 예컨대 자동 이득 조절부)가 필요할 수 있다.
도 7은 단위 이득 폐쇄 루프 증폭부의 출력 단(810) 및 전류 복제 셀(820)의 구조를 개략적으로 나타내는데, 도 7을 참조하면 전류 복제 셀(820)은 두개 서로 다른 클래스 AB 전류 소스/싱크 스테이지로 구성될 수 있다. 도 7에서 MPORV, MNORV는 가변 사이즈 스테이지를 나타내고, MPOR, MNOR은 고정 사이즈 스테이지를 나타낼 수 있다. 폐쇄 전압 이득은 전류 복제 셀의 MPORV 및 MNORV의 크기를 제어함으로써 조절될 수 있다.
예를 들어, 부하 임피던스가 증가하면(예컨대
Figure 112021021778024-pat00005
및
Figure 112021021778024-pat00006
가 양수이면), 도 4의 루프 전류(ILOOP)가 변하지 않기 때문에, 자동 이득 조절부(또는 적응적 진폭 튜닝부) 동작 없이 출력 전압이 증가할 수 있다. 그러나, 자동 이득 조절부는 일부 가변 전류 복제 셀을 오프시킴으로써(예컨대 N을 감소시킴으로써) 버스라인에 감소된 루프 전류(ILOOP)를 전달할 수 있다. 일 실시 예에 의하면, 부하 임피던스가 감소하면(예컨대 도 6의
Figure 112021021778024-pat00007
및
Figure 112021021778024-pat00008
가 음수이면) N(704)은 하기 수학식 2와 같이 단위 이득 AV=-1을 유지하기 위해 반대로 증가될 수 있다.
Figure 112021021778024-pat00009
상기 수학식 에서 전류 복제 셀의 출력 임피 던스 ro(706)는 약 수메가 옴으로 거의 무시될 수 있다. 전류 복제 셀은 OP AMP와 버스 라인 사이의 버퍼 역할을 하기 때문에 부하 저항 RL (702)변동에 대한 OPAMP의 안정성, 대역폭 및 루프 이득의 변동을 방지할 수 있다. 32 비트의 thermometer 디지털 코드 EN_REP(822)는 켜진 전류 복제 셀의 수를 제어할 수 있다. 본 개시에 따르면 MP (N) O, MP (N) ORV 및 MP (N) OR에 대한 게이트 핑거의 수는 동일한 단위 핑거 MOSFET 크기로 각각 32, 32 및 112로 마련될 수 있으며, 미러링 비율 N은 EN_REP가 중간 코드에서 설정 될 때 4로 설정될 수 있다.
도 8은 적응적 진폭 튜닝부가 연결된 버스 라인을 포함하는 전류 복제셀 및 단위 이득 폐쇄 루프 증폭부의 출력단의 구조를 설명하기 위한 도면이다.
일 실시 예에 의하면 적응적 진폭 튜닝부(920)는 피크 검출부(922), 비교기(924), SR 래치(926), BDSR(Bi Directional Shift Register, 928)를 포함할 수 있다. 일 실시 예에 의하면 피크 검출부(922)는 복수의 피크 검출부를 포함할 수도 있다. 예를 들어, 제1 피크 검출부는 폴딩 캐스코드 회로로부터 측정되는 루프 전압 VLOOPP, VLOOPN을 모니터링함으로써 단위 이득 폐쇄 루프 증폭부의 루프 전압 피크인 VPK1을 결정할 수 있다. 또한, 제2 피크 검출부는 전류 복제 셀 내의 AB 가변 전류 복제부 내 라인 전압들 (VOUTP, VOUTN)을 모니터링함으로써, 전류 복제 셀 내의 전압 피크인 VPK2를 결정할 수 있다.
비교기(924)는 검출된 두개 피크 신호(루프 전압 피크 VPK1, 채널 전압 피크 VPK2)를 비교하고, 차동 출력 값을 비교 결과 신호로써 SR 래치(926)로 전달 할 수 있다. ST 래치(926)를 통과한 비교 결과 신호는 thermometer 기반 BDSR(928)로 전달됨으로써, BDSR의 각 이진 데이터를 활성화 하는데 사용될 수 있다. 일 실시 예에 의하면, BDSR의 각 플립 플롭(FF)들은 RST 신호로 재 설정될 수 있다.
도 9는 일 실시 예에 따라 적응적 진폭 튜닝부에서 검출하는 제1 피크 신호, 제2 피크 신호, 양의 루프 전압 및 라인 출력 전압을 설명하기 위한 도면이다.
예를 들어, 부하 임피던스의 감소는 VPK1 > VPK2를 의미할 수 있고, 부하 임피던스가 감소되면 비교기의 출력이 높아지며, BDSR의 출력(EN_REP)가 증가할 수 있다. BDSR의 출력이 증가하면 이는 결국 VPK2 및 VOUT 신호를 증가시킬 수 있다. 또 다른 실시 예에 의하면, VPK2 > VPK1이면, 비교기의 출력은 낮아지며, BDSR의 출력(EN_REP)는 감소할 수 있다. 이후 VPK1 및 VPK2가 안정화된 교정영역에서 서로 교차할 수 있기 때문에 비교기 출력은 낮아지거나 높아짐을 반복할 수 있다.
클록 주파수가 5MHz일 때, 시간 영역 도메인에서 웨이브 폼은 도 9에 도시된 바와 같이 나타날 수 있다. 비교기(924)는 100회 실행 불일치 몬테 카를로 시뮬레이션에 따른 최대 오프셋 전압에 대해 6.32Mv를 제공할 수 있다. 오프셋은 BDSR 출력 신호인 EN_REP에서 1,2비트 오류를 유발함으로써 시뮬레이션 결과에 따라 약 0.7Db의 THD 저하를 초래할 수 있다. 오프셋 문제는 오프셋 보정을 통해 완화될 수 있다.
도 10은 일 실시 예에 따른 로드 저항 변화와 자동 이득 조절기 사용 유무에 따른 입출력 스윙 변화를 설명하기 위한 도면이다.
도 10은 도 3에서의 부호 140인인 자동 이득 조절기(예컨대 적응적 진폭 튜닝부)의 유무에 따른 입출력 스윙 변화를 나타낸다. 로드 저항의 크기가 100ohm에서 140ohm으로 변화함에 따라, 자동 이득 조절기를 사용하지 않는 경우 (output swing w/o AGC) 출력 스윙이 1V입력 전압 기준 대략 0.928V에서 1.056V까지 달라지는 것을 확인할 수 가 있다. 또한, 전류 복제셀을 통해 복사되는 전류는 그대로이나, 저항의 크기가 증가함으로써 점차 전압 스윙 레벨 역시 증가하는 것을 확인할 수 있다. 자동이득조절기를 사용하는 경우 (output swing w/ WGC) 전류 모드 드라이버의 출력 전압 스윙이 동일한 1V 입력 전압 기준 약 0.985V부터 0.995V까지 변화하는 것을 확인할 수 있다. 자동이득 조절기를 사용치 않는 경우와 사용하는 경우 각각 스윙 변화는 0.128V, 0.01V로 자동이득 조절기를 사용시 전압 이득이 잘 유지되는 것을 확인할 수 있다.
도 11은 일 실시 예에 따른 자동 이득 조절기 사용 유무에 따른 로드 저항 변화와 선형성 변화를 설명하기 위한 도면이다.
도 11은 도 3의 부호 140의 자동 이득 조절기의 사용 유무로 인한 최종 출력 단의 선형성을 나타낸다. 일 실시 예에 따라, 전류 모드 라인 드라이버 장치가 자동이득조절기를 사용하지 않게 될 경우 로드 저항의 크기 (가로축)의 크기가 120Ω이 아닐 경우 3rd-order Intermodulation (IM3)가 저하될 수 있고 그 변화의 폭은 100Ω부터 140Ω의 로드 저항 변화 구간에서 -40dB부터 -57dB까지 변화할 수 있다.
또 다른 실시 예에 따라 전류 모드 라인 드라이버 장치가 자동이득조절기를 사용하게 되는 경우, 로드 저항의 크기가 변화하더라도 같은 로드 저항 변화 구간에서 IM3가 -50dB부터 -55dB까지로 감소될 수 있다. 따라서, 신호 왜곡 변화양을 12dB로부터 5dB로 낮추어, 로드 저항 변화로 인해 왜곡되는 변화 폭을 줄일 수 있다. 결과적으로 전류 모드 라인 드라이버 장치가 자동이득조절기를 사용시 전류모드 드라이버의 로드 저항 변화에 따른 전압 이득 변화와 신호 왜곡을 완화시켜줄 수 있다는 사실을 도 10 내지 11을 통해 확인할 수 있다.
도 1 내지 11을 참조하여 터보 CAN 을 위한 적응형 진폭 튜닝 기능이 있는 전류 모드 라인 드라이버 장치의 구조가 개시되었다. 본 개시에 따른 전류 모드 라인 드라이버 장치는 단일 이득 폐쇄 루프 증폭부 및 클래스 AB 전류 복제 셀로 구성되며, 드라이버는 병렬 소스 종단을 구현하여 신호가 임피던스 매칭 감쇠를 방지할 수 있다. 또한, 적응형 진폭 튜닝은 전류 복제 셀의 크기를 제어하여 부하 임피던스 변동에 대한 폐쇠 루프 전압 이득 및 신호 왜곡 변동을 완화시킬 수 있는 장점이 있다. 본 개시에 따른 전류 모드 라인 드라이버 장치는 CMOS 180nm로 제조될 수 있다. 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.

Claims (10)

  1. 네트워크 통신을 수행하는 전류 모드 라인 드라이버 장치에 있어서,
    입력 차동 전압 신호를 획득하고, 상기 획득된 입력 차동 전압 신호를 전류로 변환하며, 상기 변환된 전류를 제공하는 전압 모드 드라이버;
    상기 변환된 전류를 기 설정된 미러링 비율에 기초하여 복제함으로써 복제 전류를 생성하고, 상기 생성된 복제 전류를 제공하는 전류 복제 셀;
    상기 전압 모드 드라이버 내 상기 변환된 전류 또는 상기 복제 전류의 크기 중 적어도 하나를 제어하는 적응적 진폭 튜닝부; 및
    상기 복제 전류 중 적어도 일부가 제공됨으로써 양단에 상기 입력 차동 전압 신호의 크기에 대응되는 출력 전압이 인가되고, 상기 전류 모드 라인 드라이버 장치가 연결되는 부하단에 병렬로 연결되는 임피던스 저항; 을 포함하고,
    상기 전압 모드 드라이버는, 상기 입력 차동 전압 신호가 획득되는 입력부; 및 피드백 저항들을 포함하고, 상기 입력부로부터 상기 입력 차동 전압 신호가 획득되면 상기 피드백 저항들을 이용하여 상기 입력 차동 전압 신호를 전류로 변환하는 단위 이득 폐쇄 루프 증폭부; 를 포함하고,
    상기 단위 이득 폐쇄 루프 증폭부는, 상기 피드백 저항들 사이의 노드에 연결되어 소정의 폐루프 게인 이득에 따라 입력 전압을 증폭하는 증폭기; 및 플로팅 배터리가 마련되는 클래스 AB 출력 단을 포함하며, 상기 증폭된 전압을 인가 받고, 상기 피드백 저항들을 이용하여 변환된 전류가 흐르는 폴딩 캐스코드 회로; 를 포함하고,
    상기 전류 복제 셀은, 상기 클래스 AB 출력 단에 연결됨으로써 상기 폴딩 캐스코드 회로 내 변환된 전류들을 미러링하는 클래스 AB 가변 전류 복제부; 및 기준 전압을 획득하고, 상기 클래스 AB 가변 전류 복제부에서 측정되는 라인 출력 전압에 기초하여 결정되는 제2 공통 모드 전압이 상기 기준 전압에 매칭될 수 있도록 상기 AB 가변 전류 복제부를 제어하기 위한 제2 공통모드 제어 신호를 출력하는 제2 차동 증폭 회로; 를 포함하고,
    상기 적응적 진폭 튜닝부는, 상기 폴딩 캐스코드 회로에서 측정되는 루프 전압들을 모니터링함으로써 제1 피크 신호를 검출하는 제1 피크 검출부;
    상기 AB 가변 전류 복제부 내 라인 전압들을 모니터링함으로써 제2 피크 신호를 검출하는 제2 피크 검출부;
    상기 제1 피크 신호 및 제2 피크 신호를 비교함으로써 비교 결과 신호를 출력하는 비교기;
    상기 비교 결과 신호를 획득하는 SR 래치; 및
    소정의 리셋 신호로 재 설정되고, 상기 SR 래치의 출력 값을 획득함으로써 이진 데이터를 활성화하는 BDSR(Bi-directional shift register) 을 포함하는 것을 특징으로 하는, 장치.
  2. 제1항에 있어서, 상기 장치는
    차량 내 네트워크 장치들 사이에서 수행되는 터보 CAN(Control Area Network) 통신에 사용되는 것을 특징으로 하는, 장치.
  3. 제1항에 있어서, 상기 전압 모드 드라이버는
    단위 이득 피드백(Unity Gain Closed Loop)을 이용한 완전 차동 드라이버인 것을 특징으로 하는, 장치.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 단위 이득 폐쇄 루프 증폭부는
    소정의 기준 전압을 획득하고, 상기 폴딩 캐스코드 회로에서 측정되는 루프 전압에 기초하여 결정되는 제1 공통 모드 전압이 상기 기준 전압에 매칭될 수 있도록 상기 증폭기를 제어하기 위한 제1 공통모드 제어 신호를 출력하는 제1 차동 증폭 회로; 를 더 포함하는 것을 특징으로 하는, 장치.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 상기 적응적 진폭 튜닝부는
    상기 기 설정된 미러링 비율을 결정하기 위한 제1 튜닝 신호를 상기 전압 모드 드라이버로 제공하고,
    상기 전류 복제 셀의 라인 출력 전압을 상기 전압 모드 드라이버 내 루프 전압과 매칭시키기 위한 제2 튜닝 신호를 상기 전류 복제 셀로 제공하는 것을 특징으로 하는, 장치.
  10. 삭제
KR1020210024106A 2021-02-23 2021-02-23 전류 모드 라인 드라이버 장치 및 이의 동작 방법 KR102410898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210024106A KR102410898B1 (ko) 2021-02-23 2021-02-23 전류 모드 라인 드라이버 장치 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210024106A KR102410898B1 (ko) 2021-02-23 2021-02-23 전류 모드 라인 드라이버 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR102410898B1 true KR102410898B1 (ko) 2022-06-22

Family

ID=82216773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210024106A KR102410898B1 (ko) 2021-02-23 2021-02-23 전류 모드 라인 드라이버 장치 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR102410898B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062583A (ko) * 1997-12-19 1999-07-26 다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나 가변이득증폭기용 소프트-리미팅 제어회로
KR20010032808A (ko) * 1997-12-08 2001-04-25 피터 엔. 데트킨 아날로그 기억장치 어레이를 위한 고속 독출 아키텍처
KR20030028424A (ko) * 2001-10-01 2003-04-08 가부시끼가이샤 유니시아 젝스 부하의 전류 제어장치
KR100729176B1 (ko) * 2000-06-09 2007-06-19 쌘디스크 코포레이션 정확성이 개선된 다중 출력 전류 미러
KR20080098522A (ko) 2006-02-06 2008-11-10 페어차일드 세미컨덕터 코포레이션 단일 전류를 사용하는 이중 출력 차동 라인 드라이버

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032808A (ko) * 1997-12-08 2001-04-25 피터 엔. 데트킨 아날로그 기억장치 어레이를 위한 고속 독출 아키텍처
KR19990062583A (ko) * 1997-12-19 1999-07-26 다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나 가변이득증폭기용 소프트-리미팅 제어회로
KR100729176B1 (ko) * 2000-06-09 2007-06-19 쌘디스크 코포레이션 정확성이 개선된 다중 출력 전류 미러
KR20030028424A (ko) * 2001-10-01 2003-04-08 가부시끼가이샤 유니시아 젝스 부하의 전류 제어장치
KR20080098522A (ko) 2006-02-06 2008-11-10 페어차일드 세미컨덕터 코포레이션 단일 전류를 사용하는 이중 출력 차동 라인 드라이버

Similar Documents

Publication Publication Date Title
US10243531B1 (en) Apparatus and method for centrally controlling common mode voltages for a set of receivers
US7724079B1 (en) Programmable logic enabled dynamic offset cancellation
US5764103A (en) Switching amplifiers into and out of circuits with reduced output noise
JP5045151B2 (ja) 送信電力制御回路
US9369103B2 (en) Variable gain multistage amplifier and receiver
US7973602B2 (en) Variable gain amplifier
US7948323B2 (en) Linear transimpedance amplifier with wide dynamic range for high rate applications
US9059874B2 (en) Switched continuous time linear equalizer with integrated sampler
US8027279B2 (en) Echo cancellation
TW200822534A (en) Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit and method thereof
US8188791B2 (en) Programmable gain amplifier and transconductance compensation system
US6891438B2 (en) Adaptive active bias compensation technique for power amplifiers
US7526043B2 (en) High speed line equalizer and method thereof
US7697601B2 (en) Equalizers and offset control
CN111865339B (zh) 传送器、接收器及混合式收发器
US20080157846A1 (en) Dc offset calibration apparatus and method
US20080157847A1 (en) Dc offset calibration apparatus and method for differential signals
KR102410898B1 (ko) 전류 모드 라인 드라이버 장치 및 이의 동작 방법
US7701284B2 (en) Line driver capable of automatically adjusting output impedance
US11855598B2 (en) Variable gain amplifier including impedance ladder circuit with exponentially dependent degeneration resistance
US20050168289A1 (en) Receiver circuit having an optical reception device
WO2017154194A1 (ja) 増幅回路、受信回路、及び半導体集積回路
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
US11658624B2 (en) Voltage gain amplifier architecture for automotive radar
CN110380698B (zh) 一种线性放大器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant