KR100729176B1 - 정확성이 개선된 다중 출력 전류 미러 - Google Patents
정확성이 개선된 다중 출력 전류 미러 Download PDFInfo
- Publication number
- KR100729176B1 KR100729176B1 KR1020027016781A KR20027016781A KR100729176B1 KR 100729176 B1 KR100729176 B1 KR 100729176B1 KR 1020027016781 A KR1020027016781 A KR 1020027016781A KR 20027016781 A KR20027016781 A KR 20027016781A KR 100729176 B1 KR100729176 B1 KR 100729176B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistors
- partial
- current
- mirror
- multiple output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5645—Multilevel memory with current-mirror arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (20)
- N개 트랜지스터의 제 1 세트; 및N개 트랜지스터의 복수의 제 2 세트들로 이루어지며,N은 2이상이며, 상기 제 1 세트의 각 트랜지스터의 드레인은 게이트에 연결되는 드레인을 구비하고, 상기 제 1 세트의 모든 트랜지스터의 드레인들이 기준 전류를 제공하도록 연결되며,상기 제 2 세트들중 일정한 하나에서 모든 트랜지스터들의 드레인들이 해당 복수의 전류를 제공하도록 함께 연결되며,상기 트랜지스터들의 모든 게이트들이 함께 연결되고 상기 트랜지스터들의 모든 소스들이 동일 전압 레벨이며,상기 트랜지스터들이 N개 부분 전류 미러로서 집적회로에 물리적으로 배열되며, 각각은 상기 제 1 세트로부터 하나의 트랜지스터 그리고 각각의 상기 제 2 세트들로부터 하나의 트랜지스터를 포함하며, 트랜지스터들은 각각의 상기 부분 전류 미러에서 선형 배열되고, 트랜지스터들은 각각의 상기 부분 전류 미러의 선형 배열에서 상이한 순열로 배열되는 것을 특징으로 하는 다중 출력 전류 미러.
- 제 1 항에 있어서, 상기 각각의 부분 전류 미러에서, 상기 제 1 세트의 트랜지스터가 중앙 위치되는 것을 특징으로 하는 다중 출력 전류 미러.
- 제 1 항에 있어서, 상기 부분 전류 미러들은 상기 선형 배열이 동일 선상이도록 배열되는 것을 특징으로 하는 다중 출력 전류 미러.
- 제 1 항에 있어서, 일정한 세트에서 상기 트랜지스터 모두는 폭 대 길이 비율을 갖도록 제조되는 것을 특징으로 하는 다중 출력 전류 미러.
- 제 4 항에 있어서, 상기 제 2 세트의 개수가 3개 인것을 특징으로 하는 다중 출력 전류 미러.
- 제 5 항에 있어서, N은 5인 것을 특징으로 하는 다중 출력 전류 미러.
- 제 4 항에 있어서, 상기 집적 회로는 비-휘빌성 메모리 회로인 것을 특징으로 하는 다중 출력 전류 미러.
- 제 7 항에 있어서, 상기 비-휘발성 메모리 회로는 플래시 EEPROM 셀의 배열을 포함하는 것을 특징으로 하는 다중 출력 전류 미러.
- 제 8 항에 있어서, 상기 플래시 EEPROM 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 다중 출력 전류 미러.
- 제 8 항에 있어서, 상기 트랜지스터들은 상기 플래시 EEPROM 셀의 배열의 센스 그룹의 피치에 상응하는 채널폭을 구비하는 것을 특징으로 하는 다중 출력 전류 미러.
- 각각의 미러링된 전류를 제공하기 위해서, 집적회로에 기준 전류와 복수의 미러링 브랜치를 제공하도록 미러링된 엘리먼트를 포함하는 다중 출력 전류 미러를 형성하는 방법에 있어서,상기 미리렁된 엘리먼트를 N개 부분 미러링된 엘리먼트를 하위 분할하는 단계;각각의 상기 복수의 미러링 브랜치를 수많은 부분 브랜치 엘리먼트로 하위 분할하는 단계;복수의 M개 부분 전류 미러를 형성하는 단계; 및각각의 물리적 배열이 상이하도록 집적회로상의 물리적 배열에 각각의 상기 부분 전류 미러들의 엘리먼트들을 배열하는 단계를 포함하며,N은 2이상의 정수이며,M은 N보다 크지 않으며, 각각의 상기 부분 전류 미러들이 상기 부분 전류 미러링된 엘리먼트들중 적어도 하나와 상기 부분 브랜치 엘리먼트들중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
- 제 11 항에 있어서, 각각의 상기 물리적 배열은 선형 배열이며, 각각의 상기 부분 전류 미러의 선형 배열에서 엘리먼트들이 상이한 순열로 배열되는 것을 특징으로 하는 방법.
- 제 12 항에 있어서, 상기 부분 전류 미러들은 상기 선형 배열들이 동일 선상에 있도록 배열되는 것을 특징으로 하는 방법.
- 제 13 항에 있어서, M은 N이고, 각각의 상기 부분 전류 미러에서, 상기 부분 미러링된 엘리먼트는 중앙에 위치되는 것을 특징으로 하는 방법.
- 제 14 항에 있어서, 부분 브랜치의 개수는 각각의 상기 복수의 미러링 브랜치에서 N개 인것을 특징으로 하는 방법.
- 제 15 항에 있어서, 상기 복수의 미러링 브랜치의 개수는 3개 인것을 특징으로 하는 방법.
- 제 16 항에 있어서, N은 5인 것을 특징으로 하는 방법.
- 제 14 항에 있어서, 상기 집적 회로는 비-휘발성 메모리 회로인 것을 특징으로 하는 방법.
- 제 18 항에 있어서, 상기 비-휘발성 메모리 회로는 플래시 EEPROM 셀의 배열을 포함하는 것을 특징으로 하는 방법.
- 제 19 항에 있어서, 상기 플래시 EEPROM 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/592,469 US6285615B1 (en) | 2000-06-09 | 2000-06-09 | Multiple output current mirror with improved accuracy |
US09/592,469 | 2000-06-09 | ||
PCT/US2001/018578 WO2001097373A2 (en) | 2000-06-09 | 2001-06-08 | Multiple output current mirror with improved accuracy |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030007930A KR20030007930A (ko) | 2003-01-23 |
KR100729176B1 true KR100729176B1 (ko) | 2007-06-19 |
Family
ID=24370765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027016781A KR100729176B1 (ko) | 2000-06-09 | 2001-06-08 | 정확성이 개선된 다중 출력 전류 미러 |
Country Status (10)
Country | Link |
---|---|
US (2) | US6285615B1 (ko) |
EP (1) | EP1290786B1 (ko) |
JP (1) | JP5068915B2 (ko) |
KR (1) | KR100729176B1 (ko) |
CN (1) | CN100342456C (ko) |
AT (1) | ATE304748T1 (ko) |
AU (1) | AU2001269767A1 (ko) |
DE (1) | DE60113413T2 (ko) |
TW (1) | TW512361B (ko) |
WO (1) | WO2001097373A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102410898B1 (ko) * | 2021-02-23 | 2022-06-22 | 광주과학기술원 | 전류 모드 라인 드라이버 장치 및 이의 동작 방법 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6813194B2 (en) * | 2002-01-10 | 2004-11-02 | Silicon Storage Technology, Inc. | Bias distribution network for digital multilevel nonvolatile flash memory |
US6600690B1 (en) * | 2002-06-28 | 2003-07-29 | Motorola, Inc. | Sense amplifier for a memory having at least two distinct resistance states |
KR100584304B1 (ko) * | 2004-04-30 | 2006-05-26 | 엘지전자 주식회사 | 흡열/발열 물품의 열전달 능력 향상 장치 |
JP4857609B2 (ja) * | 2005-05-30 | 2012-01-18 | 株式会社デンソー | カレントミラー回路を備えた半導体装置 |
US7224630B2 (en) * | 2005-06-24 | 2007-05-29 | Freescale Semiconductor, Inc. | Antifuse circuit |
US8773934B2 (en) | 2006-09-27 | 2014-07-08 | Silicon Storage Technology, Inc. | Power line compensation for flash memory sense amplifiers |
EP2354882B1 (en) * | 2010-02-10 | 2017-04-26 | Nxp B.V. | Switchable current source circuit and method |
JP2013088884A (ja) * | 2011-10-14 | 2013-05-13 | Yazaki Corp | 定電流回路の出力設定装置 |
US8861255B2 (en) * | 2012-05-15 | 2014-10-14 | Micron Technology, Inc. | Apparatuses including current compliance circuits and methods |
CN103886903B (zh) * | 2012-12-21 | 2017-11-03 | 华邦电子股份有限公司 | 用以产生参考电流的参考单元电路以及方法 |
TWI668698B (zh) * | 2016-01-26 | 2019-08-11 | 聯華電子股份有限公司 | 記憶體電流感測器 |
CN109935273B (zh) * | 2017-12-19 | 2020-11-10 | 上海磁宇信息科技有限公司 | 一种对mtj电阻进行筛选的电路 |
CN111781986A (zh) * | 2020-06-09 | 2020-10-16 | 珠海博雅科技有限公司 | 电流镜、电流复制方法及电子设备 |
FR3124866B1 (fr) * | 2021-06-30 | 2024-02-02 | St Microelectronics Grenoble 2 | Circuit Miroir de courant |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960043471A (ko) * | 1995-05-25 | 1996-12-23 | 김광호 | 반도체 메모리의 발진회로 |
KR980010682A (ko) * | 1996-07-03 | 1998-04-30 | 가네코 히사시 | 전압-전류 변환 회로 |
KR20020041048A (ko) * | 2000-11-27 | 2002-06-01 | 박종섭 | 고집적화를 위한 다중 바이어스 전류원 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7405441A (nl) * | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
JPS6310908A (ja) * | 1986-07-02 | 1988-01-18 | Fuji Electric Co Ltd | 複合電流ミラ−回路 |
JPH02121511A (ja) * | 1988-10-31 | 1990-05-09 | Seiko Epson Corp | カレントミラー回路 |
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
JP3039791B2 (ja) * | 1990-06-08 | 2000-05-08 | 富士通株式会社 | Daコンバータ |
DE69427961D1 (de) | 1994-05-27 | 2001-09-20 | Sgs Thomson Microelectronics | Stromspiegel mit mehreren Ausgängen |
US5487045A (en) * | 1994-09-16 | 1996-01-23 | Philips Electroics North America Corporation | Sense amplifier having variable sensing load for non-volatile memory |
US5621686A (en) | 1995-06-07 | 1997-04-15 | Intel Corporation | Multiply and divide current mirror |
JPH09252226A (ja) * | 1996-03-15 | 1997-09-22 | Tera Tec:Kk | 大規模集積回路 |
US6147550A (en) * | 1998-01-23 | 2000-11-14 | National Semiconductor Corporation | Methods and apparatus for reliably determining subthreshold current densities in transconducting cells |
JP3332152B2 (ja) * | 1998-02-18 | 2002-10-07 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US6166590A (en) * | 1998-05-21 | 2000-12-26 | The University Of Rochester | Current mirror and/or divider circuits with dynamic current control which are useful in applications for providing series of reference currents, subtraction, summation and comparison |
JP3843191B2 (ja) * | 1999-03-23 | 2006-11-08 | サンディスク コーポレイション | 多状態eepromの読み書き回路 |
EP1071094B1 (en) * | 1999-06-25 | 2005-11-23 | STMicroelectronics S.r.l. | A circuit for reading a semiconductor memory |
-
2000
- 2000-06-09 US US09/592,469 patent/US6285615B1/en not_active Expired - Lifetime
-
2001
- 2001-06-07 TW TW090113853A patent/TW512361B/zh not_active IP Right Cessation
- 2001-06-08 CN CNB01810889XA patent/CN100342456C/zh not_active Expired - Lifetime
- 2001-06-08 KR KR1020027016781A patent/KR100729176B1/ko active IP Right Grant
- 2001-06-08 JP JP2002511465A patent/JP5068915B2/ja not_active Expired - Fee Related
- 2001-06-08 DE DE60113413T patent/DE60113413T2/de not_active Expired - Lifetime
- 2001-06-08 EP EP01948299A patent/EP1290786B1/en not_active Expired - Lifetime
- 2001-06-08 WO PCT/US2001/018578 patent/WO2001097373A2/en active IP Right Grant
- 2001-06-08 AU AU2001269767A patent/AU2001269767A1/en not_active Abandoned
- 2001-06-08 AT AT01948299T patent/ATE304748T1/de not_active IP Right Cessation
- 2001-07-24 US US09/912,136 patent/US6396757B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960043471A (ko) * | 1995-05-25 | 1996-12-23 | 김광호 | 반도체 메모리의 발진회로 |
KR980010682A (ko) * | 1996-07-03 | 1998-04-30 | 가네코 히사시 | 전압-전류 변환 회로 |
KR20020041048A (ko) * | 2000-11-27 | 2002-06-01 | 박종섭 | 고집적화를 위한 다중 바이어스 전류원 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102410898B1 (ko) * | 2021-02-23 | 2022-06-22 | 광주과학기술원 | 전류 모드 라인 드라이버 장치 및 이의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE60113413T2 (de) | 2006-06-29 |
KR20030007930A (ko) | 2003-01-23 |
TW512361B (en) | 2002-12-01 |
US20020027806A1 (en) | 2002-03-07 |
JP2004503974A (ja) | 2004-02-05 |
CN100342456C (zh) | 2007-10-10 |
JP5068915B2 (ja) | 2012-11-07 |
ATE304748T1 (de) | 2005-09-15 |
EP1290786A2 (en) | 2003-03-12 |
US6396757B1 (en) | 2002-05-28 |
CN1436351A (zh) | 2003-08-13 |
WO2001097373A3 (en) | 2002-05-30 |
EP1290786B1 (en) | 2005-09-14 |
AU2001269767A1 (en) | 2001-12-24 |
DE60113413D1 (de) | 2005-10-20 |
US6285615B1 (en) | 2001-09-04 |
WO2001097373A2 (en) | 2001-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100729176B1 (ko) | 정확성이 개선된 다중 출력 전류 미러 | |
US10102896B2 (en) | Adaptive reference scheme for magnetic memory applications | |
JP3145722B2 (ja) | フローティングゲート型メモリセル内に記憶されるデータ読み取り用センス回路 | |
US8780613B1 (en) | Reading a memory element within a crossbar array | |
US6049481A (en) | Multiple-valued mask programmable read only memory semiconductor device with improved word level generator | |
KR100681225B1 (ko) | 정확한 내부기준전압을 발생하는 반도체 메모리 장치 | |
KR100735750B1 (ko) | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 | |
US5666304A (en) | Semiconductor memory device and method of fabricating the same | |
EP0136119A2 (en) | Plural-bit-per-cell read-only memory | |
US20030198112A1 (en) | Variable delay compensation for data-dependent mismatch in characteristic of opposing devices of a sense amplifier | |
JP2009117006A (ja) | 抵抗変化メモリ装置 | |
US8213213B2 (en) | Reference current generator for resistance type memory and method thereof | |
US6538932B2 (en) | Timing circuit and method for a compilable DRAM | |
KR100408873B1 (ko) | 반도체 기억장치 및 데이터 출력방법 | |
KR20190044542A (ko) | 더미 워드 라인 추적 회로 | |
US5905676A (en) | Semiconductor memory apparatus | |
US7928769B1 (en) | Logic circuits with current control mechanisms | |
US6259622B1 (en) | Two bit per cell ROM using a two phase current sense amplifier | |
US20030053331A1 (en) | Magnetoresistive level generator and method | |
KR100973788B1 (ko) | 플래쉬 메모리 디바이스에서 칼럼-디코딩 및 프리차징 | |
JPH07273299A (ja) | 半導体記憶装置およびその製造方法 | |
US20050018506A1 (en) | Sense amp equilibration device | |
JP2001028403A (ja) | 半導体記憶装置 | |
JP2011070711A (ja) | タイミング調整回路および半導体記憶装置 | |
JPS6061997A (ja) | 多値レベル読取り専用メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130522 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150515 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160517 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180516 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 13 |