TW508486B - Low power voltage regulator circuit for use in an integrated circuit device - Google Patents

Description

〕⑽ 486 五、發明說明d) 本發明係關於電壓調整 + -外部電源電壓作為輪入：’尤指一種電路’其接收 積體電路裝置之内部= 一規定位準之電壓，供 电塔作為輸出。 在積體電路之領域，> 六 多數電路裝置。而 ：：：要使用習知之5V電源供大 輯（如S1S WansisH需要很多電晶體-電晶體邏 ^ ^ ^5V „ t „ t ； ^ ^ 多電路予以制# A, ^ , 然而，在整合度增加時，报 消耗，電壓(諸如3V)工作，俾降低功率 (二^ Ϊ度之電場。因此’需要電壓調整器電路 轉V二2置在裝置内’以將高壓位準(5v)之外部電源 ;=至希望之位準(3V-4V)，並將該電壓供給至裝置 之内邛電路。現在有電壓調整器電路之很多設計。 节Γ-不二種九在授予Murakami等人之美國專利5, 189, 31 6 〜月牙、技氨段所說明之習知内部降壓電路1 7。所例示之 ㈣，壓電路17，基本上由一參考電壓產生器電路_及 内4電壓控制電路2GG所組成。參考電塵產生器電路1〇〇 適合產生一相對於内部電壓控制電路2〇〇之參考電壓 WEF，並包括P-溝道金屬氧化物半導體（p_channei oxide semicoductor，簡稱PMOS)電晶體ln_U5 cpM〇s 電晶體111-113予以彼此串聯連接，並插置在一供給輸入 端子300與接地GND之間。此等pm〇s電晶體lu_113分別使 用作為電阻器，並構成一電阻性分壓器電路。供給輸入端

lili 508486

子3 0 0自一外部電源（未示）接收一供給電壓Ext· Vcc。其他 PM0S電晶體114及115予以彼此串聯連接，並插置在供給輸 入端子3 0 0與接地GND之間，並聯至上述pM〇s電晶體 m-ii3。 “内部電壓控制電路200適合依據參考電壓VREF校正内部 電壓VINT，俾防止可能由供給電壓Ext· Vcc之變動所導致 内部電壓vm之變動’並係由—電流量切換電路21〇，一 電壓比較器電路220及一輸出電晶體Pm所形成。電流量 切換電路21 〇適合根據在半導體積體電路裝置之作用模式 ^備用模式間之切換’切換供給至電壓比較器電路22〇之 置，並係由二PM0S電晶體P211&p212並聯插置在供給 輸入端子3 0 0與電壓比較器電路22〇之間所形成。電壓 二1 = 220適合在自參考電壓產生器電路ι〇〇所加之參考‘ 與自輸出電晶體P225所供給之内部電壓vint之間 匕二，亚根據比較之結果控制輸出電晶體ρ225之電導性 電壓=較J :路22。係由二PM〇s電晶體ρ223謂24 。 —Ν:溝遑金屬氧化物半導體^channei㈣“丨〇xide及

SemiC〇dUCt〇r，簡稱NM0S)電晶體”以及⑽“所形成。 參考電壓產生器電路1〇〇產生 予以供給至電⑽器電其 厂㊁，之半導體積體電路裝置為在二有用圖二= 電換電咖之時鐘信號cs為在 u G至 钊）。因此，PMOS電晶體P211在作W铒'旱 時，PMOS電晶體P212始終在接通狀”、妾、。同 、隹接通狀悲，因為其閘極連接至

508486 五、發明說明（3) 接地GND。因此，PM0S電晶體P21 1及P212在作用模式均為 接通，並因此將大電流供給至電壓比較器電路2 2 〇。電屡 比較器電路22 0將參考電壓VREF與内部電壓VINT比較。在 電壓VREF例如由於供給電壓Ext· Vcc之增加或其他原因所 導致内部電壓V I NT之增加，而變成小於電壓v丨Ντ時， 電晶體P224之電導性減少。對應而言，在PM〇s電晶體p224 之汲極之電位減少，並因此NM0S電晶體N221之電導性減 少。從而，在NM0S電晶體N221之汲極之電位增加，導致輸 出電晶體P22 5之電導性之減低。因之，内部電壓VINT減少 ，與電壓VREF之相同值（VI NT = VREF)。反之，如果内部電 壓VINT減少至一值少於參考電壓VREF(VREF>VINT)，電^ 1 7以一種相反於以上所說明者之方式操作，以維持内 壓V I NT在參考電壓VREF。 如以上所說明，圖7之内部降壓電路獨立於供給電壓

Ext. Vcc產生内部電壓VINT。此内部電壓πΝτ予以施加至 在半導體積體電路裝置之各別内部電路。 在設有圖7之内部降壓電路丨7之半導體積體電路裝置為 況時，時鐘信號cs為在” Η”位準，並且pM〇s電晶 :“、f持在斷開狀態。從而，自電流量切換電路21〇供 二，，f比較器電路220之電流量減低，導致減低在備用 模式消耗功率。 箱~ =上所說明，圖7中所示先前技藝之内部降壓電路， : = 模式設定蘭電晶體P2U在斷開狀態，藉以減 杲式之消耗功率。然而，因為此pM〇s電晶體p21 2

508486 五、發明說明（4) 接通，即使在剛s電晶體P211關掉時，在備用模式也 0 S電晶體p 2 1 2供給電流至電壓比較器電路2 2 〇。而且，° 圖7中所示先前技藝之内部降壓電路具有結構，其中即 在備用模式，電流也在參考電壓產生器電路丨〇 〇流動。 2他先前技藝發明試圖置放電晶體作為與此等電 =’俾在備用模式時使其斷開，藉以減低參考電壓】 及内部電壓控制電路2°〇之功率消耗。然而， 之功率消耗’因為在作用模式時，此 多先前技藏♦攸Μ,> h、句仍然有嚴重問題。很 且，電耗約1毫安Ά之供給電流。而 管放大哭刀複，、亚且很多先月ij技藝電路需要使用一運 H益及帶隙參考，使電路大㈣“^要使用運 並且其消耗約u微安"a之共I;:其ΐΓ剛消 先前技藝。 电寬級，其為遠低於在 本务明之另一目的，為一 口 路’其佔用小面積，並且不需要調整器電 發明之个而罟便用運异放大器。 二本發明達成，其提供-種可說明為 輸入及1出之電壓維持分支電；；：支電路及許多有- 路。在輪入電壓自零伏增加時，電=成之電麼調整器電 才冤壓追蹤分支電路作用有

90112073.ptd 第8頁 五、發明說明（5) 輸出電壓追縱於帝 壓箝夾在供内二電壓維持分支電路作用將輪出電 希望之電壓，或繼浐 望電，，不論輸入電壓保持在其 升高於供内部電踗=妥=至較高電壓。在輸入電壓繼續上 中止電壓追蹤分：：：1電壓時’電壓監視分支電路作用 能控制相對於輸入二二f適當之諸電壓維持分支電路 在供内部電路之希降量，因而輪出電磨保持 由消耗很少功率：：=厲“明之電壓調節器電路主要 metal 〇xide semi 二屬虱化物半導體（comPlementary tor，簡稱CM0S)反相器所構成。 視:其 、， 安收外口戸电壓Vcc外部450，作為至電路 剧入並且也連接至接地460。電壓監視電路4 之輪 予以供給至一電壓追蹤分支電路5 0 0，及至許多電展持 分支電路550 ’5 6 0，571此等分支電路在一輸出6〇〇產生 輸出電壓，其為一至裝置之内部電路之Vcc内部信號。當 Vcc外部電壓450自零伏增加至供輸出6〇〇之希望電壓位 準’電Μ追縱分支電路50 0在輸出6 0 0提供在與Vcc外部45〇 相同位準之電壓。當Vcc外部450增加至高於希望輸出電壓 (1 X | VT丨）之臨限時’其中| VT |為在電壓調節器電路11之 PMOS及NMOS電晶體之臨限電壓，電壓追蹤分支電路5〇〇斷 開，並且第一電壓維持分支電路5 5 0接通，以維持輸出電 壓在希望之電壓。當Vcc外部增加至高於希望電壓位準之 (2x | VT | )時，第一電壓維持分支電路5 5 0斷開並且第二電

90112073.ptd 第9頁 508486 五 、發明說明（6) 壓維持分支電路5 6 0接通，以 準。可實施另外之電壓維持八呆持^出在希望之電壓位 之進-步增加，維持輸出電以通過在w外部 電路11繼續作用如以上所 在f王之位準。電壓調整器 分支電路5 7 0。 ’直到利用最後之電壓維持 請芩照圖2，示本發明之筮 ^ 401係由一系列_極許串貫施例12。電壓監視電路 由一NMOS電晶體一，而^串复ϋ妾/斤構成。此等二極體各可 等二極體操作：一：閑極連接至其汲極予以實施。此 401 ^ ^ ^ t Γ, . , ^ :體中之弟—二極體431，有在’:i之 電路401，同時第一雷：二連接至在節點410之電壓監視 分支電路以至：【=分支Λ路551及第， 隨後之電磨維持分支電= ^ 路連接在進一步沿系列二極體之節 二遠如在節點412及節點413。系列二極 ： 437連接至接地電位46〇。 夂位體 =壓追蹤分支電路5〇1由一pM〇s電晶體p5〇丨有一閘極 ，塵監視電路4G1連接至節點410，-源極連接至Vce外 ^及一汲極連接至輸出6 〇 1所組成。第一電壓維持電路 55H一電晶體p551有一閘極在電壓監視電路401連接 至第二節點41 1，一源極連接至Vcc外部，及一汲極連接至 NM0S電晶體N551之閘極所組成。電晶體.51有一汲極連接· 至Vcc外部及一源極連接至輸出6〇ι。第二電壓維持電路 508486 五、發明說明（7) 561由一多工哭7πί 士· 之第二節點4^ 有—高輸入711連接至電壓監視電路401 低輪入連接至接地電位，一時鐘輪入 NMOS tV^6；\4 ^ ^ - t , «561 , , ^ 0 輸出咖。第ΛΤ連接至Μ外部及一源極連接至 72〇連接ΪίίίΓ L之第三節點412，—低輸人 要也電位，一日守鐘輸入7 22及一輸出724所組 夕工夯702之輸出724連接至一反相器713，其在先前 鐘ίίΓ寺=1之多工器701之時鐘輸入712提供反相時 之f口1 :二=杰702之輸出724也連接至一NMOS電晶體N571 一/極，，、有一汲極連接至Vcc外部及一源極連接至一第 一 電晶體N573之閘極。電晶體㈣”有一汲極連接至 t ^ # ^ ^ ^NM〇S ^ - ^Ν575 ^ Γ, „ 〇 電日日mN575有一汲極連接至Vcc外部及—源極連 60 1。隨後之電壓維持分支電路可被加至電壓調整器^ ί持Ϊ:: 1:曾加一另外NM0S電晶體’供每-隨後之電壓 、准持刀支笔路（亦即第二分支電路561有二_s電晶體，第 二为支電路571有三NM0S電晶體，第四分支 NM0S電J體等等）’每一隨後之電壓維持電路將會：一種 相似於第二電壓維持分支電路5 7 1之方式構成。 供解釋之目的’假設在輸出6〇1之輸出電壓希望維持幻 伏。而且，假設越過每一二極體之電壓臨限下 點41 0為在低邏輯位準。此低邏輯位準在作用模式接通 508486 五、發明說明（8) PM0S電晶體P501，允許Vcc外部施加至pM〇s電晶體p5〇1之 源極’以通過至電路之輸出6〇1。在Vcc外部45〇增加至希 望電壓之位準時’在此情形為3伏，便有（3χ | ντ丨）電壓下 降二對應於越過每一二極體431，4 32，及43 3之（1χ丨ντ丨） 電壓下降，致使節點4丨〇保持在低邏輯位準。當輸入電壓 kc外部增加超過希望之電壓位準時，節點41 〇過渡至高邏 輯位準，其使PM0S電晶體P501斷開，其切斷電壓追蹤分支 電路501。 在最初’節點4 1 1也為在低邏輯位準，並且這接通第一 電壓監視電路551之PM0S電晶體P551。然而，在輸出電壓 少於希望之電壓位準時，NM〇s電晶體N551為斷開，因為名 電晶體N551之閘極之電壓位準，通過電晶體p55l iVcc外 部，由於Vcc外部等於Vcc内部，而等於在N551之源極之霄 壓位準。因此，越過電晶體N 5 5丨無電壓^ ^ ^ ^ ^ ^ ^ ^ ^ 接通電晶刪丨，將會必要如此。在使電壓丨追匕電: 501斷開後，當在輸出6〇1之輸出電壓Vcc内部開始減少 時，在電晶體N551之源極之電壓開始下降。在輸出6〇1 電壓Vcc内部，及因此在電晶體肠51之源極之電壓達 於電晶體N551之間極電壓時（lx|VT|)，電晶體N55i接通 因此，第一電壓維持分支電路551接通’並且將（Vcc ° -lxlVTI)之電壓傳至輸出601，以維持輸出電壓在 = 電壓位準，直到外部Vcc增加另外之（1χ I VT丨）伏 電壓增加（ΐχίντι)後，節點411過渡至高邏輯位準，2部 電晶體P551斷開，並因此關閉第一電壓維持分支電路、使

508486

五、發明說明（9) 55卜 在最初，在節點41 1為在低邏輯位準時，第二電壓維 分支電路5 6 1為斷開。低信號首先傳至一多工器7 〇 ^，並、 由於在此點日可鐘輸入7 1 2為在南邏輯位準，至多工哭之'含 輪入711進行至輸出714，其將低信號傳至電晶體 極。這使電晶體N 5 6 1斷開。在節點4 1 1過渡至高信號時，f 回仏號通過多工7 0 1將面信號傳至N Μ 〇 §電晶體n 5 6 1，'接 通Ν561。這接通電晶體Ν563，其將Vcc外部信號，（Vcc 部-2|VT|)之電壓傳至輸出601。由於在此點，~外部電壓 高於希望之輸出位準（2x|VT|)，越過每一電晶體-61及…' N5 63之（lx| VT| )電壓下降使輸出電壓維持在希望之位準。 在Vcc外部達到高於（Vcc外部+ 2|VT|)之電壓後，節點 4 1 2自低過渡至高。在最初，節點4丨2為低，並且 行通過多工器7〇2，以在多工器輸出724提供低信號： 致使電晶體N5 71關掉，其導致次一電壓維持分支電路571 為斷開。在724之低信號進行至一反相放大器，以在多工 器701之時鐘輸入712提供高信號，其令在輸入711之高信 號通過夕工裔至電晶體N 5 6 1之閘極，以如以上所說明，接 通第二電壓維持分支電路561。在節點412變成高時，高俨 號進行通過多工器702，並供給至反相放大器713，其提‘ 低信號至多工器701之時鐘輸入712，其使多工器7〇ι關 閉，並使分支電路561關閉。高信號也通過多工器7〇2，當 反相β M5 7 1接通時，接通次一電壓維持分支電路5 7丄。這 接通隨後之NMOS電晶體N5 73及N5 75，其提供（Vcc外部σ

508486 五、發明說明（10) jlVT^之電壓至輸出6G1。而且，當分支電路5 2路571接通，因為在電晶體N5 75之源極之電壓 :ΐ;ΐΓ = .Ν573’·71，以*輸咖提供 ，之電壓。電路可予以擴充為涵蓋在Vcc外部 形。在VCC外部之進—步上升，將會將節純3置 於阿狀恶，並且高信號將會通過反相器723 ,以使至 器气m之時左鐘輸入722斷開，其將會導致分支電路571斷 汗1 ’及一隨後之分支電路然後將會接通。 每一隨後之電壓維持分支電路有一另外之NM0S電晶體， 以便計及補償增加Vcc外部信號所必要之丨ντ丨下降之數， 並在輸出601提供固定電|。例 >，在Vcc外部為在希 與（希望值+1|VT|)之間時，第一電壓維持分支電路551摔 作。因此，在電路僅必要一NM〇s電晶體N551，以補償在 Vcc外部與希望電壓間之（lx|VT|)伏差異。為了例示，假 設希望之電壓位準為3伏，在節點4丨J已恰好接通電晶體 P551時，Vcc外部將為4伏，其將會加至電晶體N551。因 此，將需要丨lxVt丨電壓下降通過電晶體N551，以便使電壓 在輸出6 0 1自4伏減低至3伏之希望位準。隨後，在電壓維 持分支電路5 6 1操作時’ Vcc外部將會在[希望之電壓 + (2x|VT|)]，因此在電壓維持分支電路561需要二關〇3電 晶體N561及N563，俾使電壓在輸出⑽1下降2|ντ| ，降至希 望之電壓。隨後分支電路將會需要一另外之NM〇s電晶體， 供在Vcc外部之每一另外之丨VT |增加。 請參照圖4，電路輸入電壓v c c外部9 0 7對電路輸出電壓

508486 五、發明說明（11)

VeCC内部905之曲線圖900顯示带 — 壓调節電路内如何操作。 夕电1維持分支電路在電 910表示在電壓追蹤分支電路5 1圖9〇〇 士，曲線圖之一部份 圖之此部份91 0可看出，輪 之期間。如自曲線 基礎追縱輸入電動07。在輪===種對應之-對-此實例為輸出電壓之希望位 電£9〇7達到3伏時，其在 ^其導致在輸出電壓之略分支電路 壓維持分支電路55 1接通時，曲 一後，在第一電 多3伏，所希望之位準。 同"不在電壓之回增9丨2至 持固定嫌，同時輸入電壓繼K部份913，輪出權 次一臨限位準時，第一電壓維、八θ ϋ。在輸入電壓達到 9 1 4在輸出電壓之略微減少所示、，77 路—斷開，在部份 電路接通，如在電壓之回增915至炒弟一電壓維持分支 後輸出在部份91 6固定在希望之電壓：^位=所察知。然 臨限位準。目此，輸出電壓被調節至犬 ^達到次一 準，即使在輸入電壓增加超過該位準時。希望電壓位 圖3示圓2中所示電路之一種替代性: 之電路間之差異，為在圖3之實施例，在圖2及圖3 由-PMOS電晶體替代。因此，電八—夕工器電路已 一電壓維持分支電路552係以與以上支電路502及第 之相同方式構成及操作m维持、;®2之電路所說明 PMOS f 0θθ ^Ρ5 62 # - ^ t t ； J € ^5 62 ώ - 422, -源極連接至Vcc外部及一以;”路 之問極所組成。電晶體麵有… =_S電晶體 及極連接至VCC外部 90112073.ptd 第15頁 508486 五、發明說明（12) 及 源極連接至一弟一 NM0S電晶體N564。電晶體N564有一 汲極連接至Vcc外部及一源極連接至輸出6〇2。第三電壓維 持分支電路572由一 PM0S電晶體P57 2有一閘極連接至電壓 瓜視電路4 0 1之第一節點4 2 3，一源極連接至v c c外部及一 汲極連接至NM0S電晶體N5 72之閘極所組成。題〇s電晶體 N5 72以及隨後之NM0S電晶體N5 74 &N5 76，以與參照圖2之 電晶體N571，N573及N575所說明之相同方式予以連接。 以下說明第二及第三電壓維持分支電路5 62及5 72之操 由於即點422及423在最初為在低邏輯位準，PM0S電晶 Τ 5 62及Ρ572在最初為接通。然而，由於在輸入電壓Vce =部與輸出電壓Vcc内部間之差異，在Vcc外部在最初自 V、伏增加時為相同，越過NM〇s電晶體無電壓臨限差異，並 因此分支電路5 6 2之NM0S電晶體N56 2及N5 64以及分支電路 5:2之NM0S電晶體N5 72，N574及~57 6均為 ===準時，節點42°變成高，其使電： 兒墊追椒分支電路5〇2斷開。節點421仍然為在低位

而PM0S電晶體P552保持接通，將增加之^外部傳 至電晶體N552之閘極。者於人帝茂v , L 之輸出雷m «士 Γ 田輸卜部增加高於希望 體N552 Ϊ二‘之i Ϊ晶體N552之源極之電壓變成低於電晶 晶體ν55 2』Ϊ 越過電晶體N552之此電壓下降使電 _提供/定之’/Λ這接通分支電路552，俾在電路輸出 Vcc外部：(lx|VU。而且’由於電晶體N5 52提供自 塵位準i J 下降’輸出電壓保持在希望之電 丰在Vcc外部增加（1χ|ντ|)伏時，節點421

:位ΐ且ίν使電:曰曰體P552及N552斷開。Vcc外部繼續上 2 、’在以卜部為尚於輸出電壓（2X| VTI)伏時，電晶 編電麼在希望之電厂堅位準。此過二V如 二…’通過隨後之電壓維持分支電路，諸如分支電 圖5示概略方塊圖，例示本發明之電屢調整器電路之較 {土貫施例之分支電路結構。電壓調整器、電路15包括一電塵 追縱分支電路SC1，-電壓維持分支電路犯，及一對電壓 &視分支電路SC3，SC4。電壓監視分支電路可如在先前實 施例’予以合併至一分支電路，但在此情形，—電壓監視 分支電路SC3對應於電壓追蹤電路SC1，及另一電壓監視電 f SC4對應於電壓維持電路SC2，俾對其各別分支電路提供 單獨之汁日延遲。母一分支電路有至一 外部7〇及一接 地（GND)90、之接頭。分支電路SC1也自分支電路s(：3接收一 輸入31，並k供一 ycc内部信號至一内部電路。分支電 路SC2也自分支電路SC4接收一輸入42，並且也提供一輸出 至Vcc内部。 請參照圖6，分支電路SCI係由一PM0S電晶體TU有一閘 極在輸入3 1連接至一反相器I 32所構成。電晶體T1 i之源極 連接至Vcc外部，及T11之汲極連接至Vcc内部。在Vcc外部 自零伏增加直到希望之電壓時，電晶體了丨1有助Vcc内部追 5攸V c c外部’而無電壓下降。 么支電路SC2係由一反相器121，以及二NMOS電晶體T21

90112073.ptd 第17頁 五、發明說明（14) ^22所構成。反相器121連接至Vcc外部及_，並且也自 二電=SC4接收-輸入43。電晶體T21有—間極連接至輸 ^ 汲極連接至Vcc外部，及一源極連接至反相器I 2 1 别。電晶體T22有一閘極連接至反相器121之輸出，一 源極連接至Vcc外部及一汲極連接至Vcc内部。 分支電路SC3係由一二極體系列39之⑽丨 聊串聯連接所構成。此等二極體各由一有一間極連;妾至及 及極之NMOS電晶體所、組成。此等二極體工作如—分麼器。 f二極體系列内有一節點N。節點N連接至二串聯之反相 及^2。反相器132之輸出通過輸人31連接至分支電 路SCI之電晶體Til之閘極。 分支電路SC4係由一二極體系列49之〇41，D42，D43， D44及D45串聯所構成。此等二極體各由__有—間極連接至 汲極之NMOS電晶體所組成。在二極體系列有一節點q。節 點Q連接至一系列串聯之四反相器：141，142，143及144。 反相器144之輸出連接至分支電路之反相器ΐ2ι之輸 入。 以上所說明本發明之電壓調整器電路丨5工作如下。在 VCC外部自零伏增加至V1時，電晶體T11有助Vcc内部追蹤 Vcc外部’而無電壓下降。在Vcc外部開始自零伏上升時， 在電晶體τιι之汲極之電壓追隨Vcc外部。然而，在電晶體 之閘極之電壓保持在零。這使pM〇s<t晶體呆持接通。 反相器132之輸入也至少暫時保持在零伏。Vcc内部連接至 電晶體τιι之汲極；因此，Vcc内部追蹤Vcc外部，其連接至 508486

電晶體T 1 1之源極。 因為分支電路SC3之二極體系列39工作如一分壓器，在 Vcc外部上升時，在二極體系列39在節點Ν(名為Vn)之電壓 也上升。然而，Vn為比例小於Vcc外部。在二極體系列” 之=極體設計為致使在VCC外部及Vcc内部上升高於希望之 ，壓Vl^r，Vn達到電壓足夠高為一輸入至反相器131之邏 輯1。然後，反相器I 3 1之輸出變成邏輯〇，其復導致反相 器132之輸出自邏輯〇改變至邏輯！。這使電晶體ni斷開， ^且Vcc内部不再追隨vcc外部，並開始下降。然而，在此 日守間，分支電路SC2便行控制，並有助Vcc内部保持在低於 Vcc外部二倍Vtn (其中vtn為電晶體了2;1及122之臨限電 壓），即使Vcc外部繼續上升至第二電壓v2。 恰在分支電路s C1之電晶體τ 1 1斷開前，假設輸入4 3已自 邏輯0改變至邏輯1(分支電路SC4可設計為導致此種改 邊:）。這將思為電晶體T 2 1及T 2 2為接通。因為電晶體τ 2 2之 閘極連接至電晶體T 2 1之汲極，V c c内部被箝夾至低於v c c 外部二倍Vtn。電晶體T21及T22設計為致使2xVtn = V2 —V1。 分支電路SC4之作用為相似於分支電路SC3者。分支電路 SC4設計致使恰在SCI之電晶體ΤΙ 1斷開前，節點q達到電壓 足夠高使至反相器I 4 1之輸入改變至邏輯}。然後，反應沿 糸列反相裔I 4 1 - I 4 4傅播’導致在輸入4 3之電壓變成高。 這接通分支電路SC2之電晶體T21及T22，並使其容易籍失 Vcc内部。在分支電路SC4之系列反相器141-144及在分支 電路SC3之131-32，操作如一延遲電路，以提供希望之計

508486 五、發明說明（16) 時至電麼調整器電路15。 升二力中之實施例，因而如果Vcc外部上 相器，並可將：;:=。八例如’另一塊包含一系列之四反 列4 9之節點R。在▲ '支電路SC 2連接至一在二極體系 Vcc外部上升至胆系列49之二極體設計為致使僅在 以在反相器系列（在掸：倍Vtn時’節射達到電壓足夠高 入至邏m Λ/糸在：加之電路組件）改變第一反相器之輸 至低於Vcc外部四倍=〇個增加之塊將會作用將Vcc内部箝夾 之：之2調整器電路多半使用CM〇S電晶體，較 例，、電壓$二二=率消耗顯著減低。在本發明之較佳實施 於先-前-技藝之言路。4耗約〇. 5 ^之供給電流，其遠低 元件編號jgj 12 15 17 39，49 100 111-115 200 210 11 電壓調整器電路 第一實施例 電壓調整器電路 内部降壓電路 二極體系列 參考電壓產生器電路 PMOS電晶體 内部電壓控制電路 電流量切換電路

!! 508486

五、發明說明 (17) 220 電 壓 比 較 器 電 路 300 供 給 輸 入 端 子 400 電 壓 監 視 電 路 401 電 壓 監 視 分 支 電 路 402 電 壓 監 視 電 路 410 Λ/Γ 即 點 411 /r/r 即 點 412 /r/r 即 點 413 /r/r 即 點 420 Λ/Γ 即 點 421 Λ/τ 即 點 422 即 點 423 Λ/τ 即 點 431 第 一 二 極 體 432 ， 433 二 極 體 437 最 後 二 極 體 450 外 部 電 壓Vcc外部 500 電 壓 追 蹤 分 支 電 路 501 電 壓 追 蹤 分 支 電 路 502 電 壓 追 蹤 分 支 電 路 550 電 壓 維 持 分 支 電 路 551 第 _ 一 電 壓 維 持 分 支 電 路 552 第 _ 一 電 壓 維 持 分 支 電 路 560 電 壓 維 持 分 支 電 路 90112073.ptd 第21頁 508486

五、發明說明 (18) 561 第二電壓維持分支電路 562 第二電壓維持分支電路 570 電壓維持分支電路 571 第三電壓維持電路 572 第三電壓維持分支電路 701 多工器 702 多工器 712 時鐘輸入 713 反相器 723 反相器 D31 二極體 D32 二極體 D33 二極體 D34 二極體 D41 二極體 D42 二極體 D43 二極體 D44 二極體 D45 二極體 121 反相器 131 反相器 132 反相器 14 卜 144 反相器 N 節點 90112073.ptd 第22頁 508486 五、發明說明（19) N221 N222 N551 N552 N561 N562 N563 N564 N571 N572 N573 N574 N575 N576 P21 1 P223 P224 P225 P501 P502 P551 P552 P562 P572 NM0S電晶體 NM0S電晶體 NM0S電晶體 電晶體 NM0S電晶體 NM0S電晶體 電晶體 第二NM0S電晶體 NM0S電晶體 NM0S電晶體 第二NM0S電晶體 NM0S電晶體 第三NM0S電晶體 NM0S電晶體 PM0S電晶體 PM0S電晶體 PM0S電晶體 輸出電晶體 PM0S電晶體 電晶體 PM0S電晶體 PM0S電晶體 PM0S電晶體 PM0S電晶體

Μ

90112073.ptd 第23頁 508486 五、發明說明（20) Q 節點 SCI 電壓 追 蹤 分 支 電 路 SC2 電壓 維 持 分 支 電 路 SC3 電壓 監 視 分 支 電 路 SC4 電壓 監 視 分 支 電 路 Til PM0S 電 晶 體 T21 NM0S 電 晶 體 T22 NM0S 電 晶 體

90112073.ptd 第24頁 508486 圖式簡單說明 圖1為本發明之電壓調整器電路之示意方塊圖。 圖2為圖1之電壓調整器電路的第一實施例之電路圖。 圖3為圖1之電壓調整器電路的第二實施例之電路圖。 圖4為圖1之電壓調整器電路的外部電壓Vcc(輸入）對Vcc 内部信號（輸出）之曲線圖。 圖5為本發明之電壓調整器電路的較佳實施例之示意方 塊圖。 圖6為圖5之電壓調整器電路之電路圖。 圖7為電路圖，例示一如在先前技藝所已知之習知内部 降壓電路。

90112073.ptd 第25頁

Claims (1)

1. /、、申請專利範圍 以：=器電路，包二 、 節點，輪入電屢之輪入節點，及—產 二：電歷追縱分支電*生輪出電屢之輪出 =及—輪出連接至輪出$别A連接至輪八〜 沣多電壓維持分支電路出：點’ Λ即點，—第 :連接至輪入節點，！；：；〜電屋維持電路有 點’以及 輪入及-輪C-輪 一電壓監視分支電路， 要至輪出節 輸；路：：多輸出之第連接至輪入節吨及 1==;::，許多輪：匕電；追蹤分ΐ 9 /Ζΐ 之一對應者。 干各連接至4夕 2·如申鲕專利範圍第丨項 α午夕電 輸入電壓自零伏增加至希望/髮調整器電路， 啟動電壓追蹤分支電路，带兒壓時，電 /、中，在 % !建到希望之φ 3·如申請專利範圍第1項之 電 輸入電壓增加高於希望 壓^1調整器電路， 電壓追縱分支電路，並啟視分支電中路，/ 每一電壓維持分支電路維持支電路之 4.如申凊專利範圍第j項’之電壓。 壓追縱分支電路包括-有-控制問極:電其中，電 之電曰曰體，其中，控制閘極連接至電:：，及—源“ ___— 奴分支電路之J _丨丨ΙΓ/UιυΐΛί«π·νι_.»丨I...______Γ " --------- 在與輸入電屡相同之位準^追鞭分支電路；支電辟 壓。 I到輪入電屢達出電屋 3.如申請專利範圍第^貝 主之電 90112073.ptd 第26頁 508486 六、申請專利範圍 _ 二輸入，及連接至電壓監視分支電路之 及該汲極之一遠接$輸入節點a p ^ ® /原極 R h，運接至輸即點及另一連接至輸出節點。 • ϋ申睛專利範圍第4項之電壓調整器電路，其中， :電晶體為-PM0S，該汲極連接至輸 - 接至輸入節點。 及A /原極連 6·如申請專利範圍第i項之電壓調整器電路， 多電壓維持分支電路之一包括： 〃 T 终 日-f :電晶體’有一汲極，-源極，及-閘極，第— 曰曰肢之该汲極及該源極之一連接至輸入節點， 毛 至輸出節點，以及 · 及另一連接 一第二電晶體，有一汲極，一源極，及一 # 一 曰】二之該汲極及該源極之一連接至輸入節㉝，及：：電 壓監視分支電路之輸出。電…该閑極連接至電 一 7·如申請專利範圍第6項之電壓調整器 二電晶體為-PM0S，該第二電晶體，；中，第 及及弟一電曰曰脰之该沒極連接第一電晶體之該閉極^以 其中，第一電晶體為一NM0S ,第一 雕 至輸入節點，A第一電晶體之該源極連：：2該汲極連接 8.如申請專利範圍第丨項之電壓調輪出節點。 多電壓維持分支電路之一包括： 電路，其中，許 第一電晶體，有一汲極，一源極，— 晶體之該汲極及該源極之一連接二閘極，第一電 輪入即點’以及該汲極

   m 第27頁 90112073.Ptd 508486 六、申請專利範圍 及該源極之另一連接至輸出節點， 曰曰：：：電晶體，有-汲極，一源極，及一間接 曰曰to之忒汲極及該源極之一連接至入 弟電 及=源極之另一連接至第一電晶體之閑極”、、，^及該沒極 弟二電晶體’有一沒極，一、、周托 晶體之該汲極及該源極之一連接’至丄斤=閘極，第二電 該源極之另一連接至第-t日_ 别入即站，及該汲極及 之該閘極連接至電壓監視分支電路 =^弟二電晶體 9.如申請專利範圍第8項之電？：出之-。 三電晶體為-PM0S，第三電晶/;: ，其中，第 點，及筐-中曰麵 > 肢之該源極連接至於入欣 其中，第二電晶體為一 NM〇S，;二，=肢之該閑極， 至輸入節點，及第二電晶體之該 ^ :版^該汲極連接 閘極，以及 、^連接至第一電晶體之 η 一電晶體為-_s，第一電曰〜 至輸入郎點，及第一電晶體之驵之該汲極連接 π.如申請專利範園第8項之電輪出節點。 第四電晶體，有一汲極，一源極土δ周二益電路，另包括一 在第一電晶體與輸出節點之間、，第二二，極，並予以連接 源極之一連接至輸入節點，及第 电日日體之該汲極及該 極之另一連接至輸出節點， =電晶體之該汲極及該源 體之該汲極及該源極之另一。《極予以連接至第一電晶 11.如申請專利範園第8項之 多電晶體，連接在第1晶體與； 508486 六、申請專利範圍 體各有一汲極，一源極及一閘極，許多電晶體各有該汲極 及該源極之一連接至輸入節點，以及該汲極及該源極之另 一連接至一隨後電晶體之閘極，而許多電晶體之一第/者 之閘極予以連接至第一電晶體之該沒極及該源極之另一， 以及許多電晶體之一最後者之該汲極及該源極之一予以連 接至輸出節點。 1 2 ·如申請專利範圍第1項之電壓調整器電路，其中，許 多電壓維持分支電路之一包括： 一第一電晶體，有一汲極，一源極，及一閘極，第一電 晶體之該汲極及該源極之一予以連接至輸入節點，以及該 沒極及該源極之另一予以連接至輸出節點， 一第二電晶體，有一汲極，一源極及一閘極，第二電晶 體之該沒極及該源極之一予以連接至輸入節點，以及該汲 極及該源極之另一予以連接至第一電晶體之閘極，以及 一多工裔電路，有一第一輸入，一第二輸入，一時鐘輸 入及一輸出，該輸出予以連接至第二電晶體之閘極，該第 一輸入予以連接至電壓監視分支電路之許多輸出之一，以 及該第一輪入予以連接至一接地電位。 1 3 ·如申請專利範圍第1 2項之電壓調整器電路，其中， 許多電壓維持分支電路各另包括許多電晶體連接在第一電 晶體與輸出節點之間，許多電晶體各有一汲極，一源極及 一閘極’許多電晶體各有該汲極及該源極之一連接至輸入 節點，及另一連接至一隨後電晶體之閘極，而許多電晶體 之一第一者之閘極予以連接至第一電晶體之該汲極及該源

   90112073.ptd 第29頁 OH-OU OH-OU

   接m:;體之1後者…極及該源極之 壓分調 分壓器電路夕兮於入、*拉路有一輪入及一輸出， 路之4輸入連接至輪入節點。 申5月專利耗圍弟1 4項之電谭$敕 分壓器電路另包含串聯之一系列κ二整，電路’其中， 之第一二極_右_ & ^ ^ vJ —桎粗，在糸列二極體中 六、申請專利範 列二極體中之第一節點連接至分壓在系 1 6 ·如申往直剎r囹笙彳 σσ笔路之该輸出。 ^ Τ °月專利靶圍弟1 5項之電壓調整哭雷改立由 母一二極體係藉一NM0S電晶體 ^中， 極’閘極及汲極予以連接所實ί/1極，—源極及一汲 17.如申請專利範圍第丨4項之電壓調 電壓監視分支電路包括一延遲電路，。^电路，其中， 延遲電路之該輸入連接至分壓器電路之：：：及一輸出， 1 8·如申請專利範圍第丨7項之電壓 ^^ 延遲電路另包含串聯之—系列反相器，/系電列路反相其哭中中之 第一反相器有一輸入連接至分壓器電路之兮 反相器中之最後反相器有一輸出連接 ^輸出在糸歹J 视疋钱至該電壓追蹤分去雷 路及該電壓維持分支電路之一之該輪入。电&迫椒刀叉冤 1 9. 一種電壓調整器電路，包含： ° 一接收輸入電壓之輸入節點，及— 節點， p” 及產生輸出電壓之輸出 一電壓追蹤分支電路，右一第—私 輸入連接至輸入節點，

   90112073.ptd 第30頁 ^08486 力、申請專利範圍 —第二輪入，及一 一電壓維持分 ^出連接至輸出節點， —第二輪入，路，有一第一輸人連接至輸人r.. —第—電壓赶' 2出連接至輸出節點， p點， 及-輪出連接電路’有-輸入連接至輸入節 —第二電壓分支電路之第二輸入，以： -輪出連接至電壓;有-輸入連接至輸入節 其争，在輪入；ίίί支電路之第二輪入， 屡監視分支電路啟‘：：增加至希望之電壓時，第 :維持輪出電m在一與，電_分 屋j到希望之電屋，以：入電屋之相同位準，直到輪入j 視念，ΐ入電壓增加高於希望之電m日士 η 視刀支電路中止電愿 电G ST，弟一電壓監 支電路啟動電Μ維持分電2 κ並且第二電壓監視分 壓在希望之電壓。 … 甩堡維持電路維持輪出電 電 •如申明專利範圍第丨g項 。 壓追蹤分支電路包括一雷曰周整為電路，其中， 極，及-源極，其中，該於;u-控制閘極，-汲 路之該第二輸入及連接至；一；承；=壓追縱分支電 出，該源極及該汲極之一予以連接^ ^電路之該輸 以連接至輸出節點。 則入即點，及另一予 21·如申請專利範圍第20項之電壓叩 第一電晶體為，PMOS ’該汲極連接至^ ^路’其中’ 接至輪入節點。 即點，該源極連

   90112073.ptd 第31頁 508486 六、申請專利範圍 2 2.如申請專利範圍第1 9項之電壓調整器電路，其中， 電壓維持分支電路包括： 一第一電晶體，有一沒極，一源極，及一閘極，第一電 晶體之該汲極及該源極之一連接至輸入節點，及另一連接 至輸出節點， 一第一反相器，有一輸入及一輸出，第一反相器之該輸 入連接至電壓維持分支電路之該第二輸入，以及第一反相 器之該輸出連接至第一電晶體之該閘極， 一第二電晶體，有一汲極，一源極，及一閘極，第二電 晶體之該汲極及該源極之一連接至輸入節點，以及該汲極 及該源極之另一連接至輸出節點，及第二電晶體之該閘極 連接至電壓維持分支電路之該第二輸入。 2 3.如申請專利範圍第2 2項之電壓調整器電路，其中， 第二電晶體為一NM0S，第二電晶體之該汲極連接至輸入節 點，及第二電晶體之該源極連接第一電晶體之該閘極，以 及 其中，第一電晶體為一NM0S，第一電晶體之該汲極連接 至輸入節點，及第一電晶體之該源極連接至輸出節點。 2 4.如申請專利範圍第1 9項之電壓調整器電路，其中， 第一及第二電壓監視分支電路各包括： 一分壓器電路，有一輸入及一輸出，分壓器電路之該輸 入連接至輸入節點， 一延遲電路，有一輸入及一輸出，延遲電路之該輸入連 接至分壓器電路之該輸出。

   90112073.ptd 第32頁 508486

   2 5 ·如申凊專利範 4 分壓器電路另包含Φ Β β 笔&凋整裔電路，其中， 之第--極Γ :列二極體，4系列二極體中 一桎脰有一輸入，其連接至分壓哭 在=列二極體中之一節點連接至分壓器；路2::’ .如申請專利範圍第25項之電磨調整 路"， 系列反相器，在系列反相器中之 第反相裔有知入連接至分壓器電路之該於出， 在系列反相器中之最後反相器有一輪屮 = 蹤分支電路及該電壓維持分支電路之一之卞至^電壓追 ^ 輪入。 27.如申請專利範圍第26項之電壓調整哭带路盆 在第一電壓監視分支電路之系列反相器之該$輪入’達、+’ 列反相器中之該第一反相器之臨限電壓，以j在糸 器之操作，以在輸入節點之電壓增加高於希望X二」反相 中止電壓追縱分支電路。 之電壓時， 2 8 ·如申請專利範圍第2 6項之電壓調整器電路 在第二電壓監視分支電路之系列反相器之輪入’其中， 電壓監視分支電路之系列反相器之該第一二；^ 1到在第二 4目突、 電壓，以觸發系列反相器之操作，以在輸入銘、°°之臨限 加高於希望之電壓時’啟動電壓維持分支電路 < 電壓增

   90112073.ptd 第33頁