TW506020B - Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production - Google Patents

Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production Download PDF

Info

Publication number
TW506020B
TW506020B TW090108285A TW90108285A TW506020B TW 506020 B TW506020 B TW 506020B TW 090108285 A TW090108285 A TW 090108285A TW 90108285 A TW90108285 A TW 90108285A TW 506020 B TW506020 B TW 506020B
Authority
TW
Taiwan
Prior art keywords
layer
emitter
contact
patent application
isolation
Prior art date
Application number
TW090108285A
Other languages
English (en)
Inventor
Stefan Kraus
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW506020B publication Critical patent/TW506020B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

506020 五、發明説明(1 ) 本發明涉及一種具有申請專利範圍第丨項特徵之異質 雙載子電晶體之製造方法及一種依據申請專利範圍第9 項前言之異質雙載子電晶體。 本發明之技術領域是半導體組件之製造方法,其由多 個磊晶生長之半導體層所構成。在異質雙載子電晶體中 ,一些以材料爲主之組件爲人所知已有一段時間,其車交 以材料~系統AlGaAs/GaAs爲主之此種組件而言具有很多 優點。InGaP/GaAs異質雙載子電晶體例如料:半絕緣之 GaAs基板1、n +摻雜之GaAs次(Sub)集極層2、摻雜之 GaAs集極層3、p +摻雜之GaAs基極層4、η摻雜之 InGaP射極層5及η +摻雜之InGaAs -覆蓋層6(第1 圖)。此種組件例如已描述在P u b丨1 c a 11 ο η 〇 f M . H a f i z i in "IEEE Transactions on Electron Devices",Vol· 45, n〇.9
Sep 1 998, Page 1 862- 1 868中。藉由投影式微影術光阻結 構化及多個蝕刻步驟,則可由射極層5及覆蓋層6所構 成之平台式結構。 但此種組件結構之主要缺點是:射極-集極-電流Ic (如箭頭所示)由射極端接觸區9經由覆蓋區6而有一 部份靠近其側壁流至集極層3及次(Sub)集極層2。但這 些側壁會由於蝕刻過程及因此所進行之欠蝕刻而或多或 少在厚度上會受損,因此會在側壁上及其直接相鄰處造 成很多之缺陷。此種晶體缺陷會在擴大之範圍中造成表 面組合,這樣會使此組件之效率受損。 本發明之目的是提供一種異質雙載子電晶體及一種實 506020 五、發明説明(2 ) 際上且有利之製造方法以製造此種電晶體,其中形成一 種含有射極端接觸區之平台式結構,且此組件之功能不 會由於射極層之側壁及/或可能存在之射極接觸層而受 影響。 此目的是由申請專利範圍第1項及第9項之特徵來達 成。 本發1月因此描述一種方法以製造異質雙載子電晶體, 其具有以下各步驟: A·)生長一系列之磊晶層,其在半導體基板上含有一種 集極層、基極層及射極層; B·)生長一種隔離層且在此隔離層中形成一種直至射極層 之射極開口; C ·)在射極開口中沈積一種射極端接觸區,使其至系沿著 此射極口之周圍區段超越此射極開口邊緣而延伸至隔 離層之表面; D·)產生一種平台形式之結構,其是藉由一種或多種蝕 刻步驟以射極端接觸區作爲蝕刻遮罩而去除該隔離層 且至少去除射極端接觸區外部之—部份射極層; E. )在平台式結構外部之一個區段上沈積至少一個基極端 接觸區; F. )在至少一個區段上使平台式結構外部之射極層及基極 層之可能存在之剩餘部份被去除; G·)在此種未由基極層所覆蓋之區段上沈積一種集極端 接觸區。 -4- 506020 五、發明説明(3 ) 本發明因此亦同樣涉及一種異質雙載子電晶體,其具 有 —'系列之嘉晶層,其含有一種集極層、基極層、射極 層及射極端接觸區, 一射極層及射極端接觸區是平台式結構之一部份, 一在射極端接觸區和射極層之間形成一種至少沿著平台 式結“構之周圍區段而延伸之電性隔離區。 在製程中由隔離層所形成之電性隔離區在射極端接觸 區及射極層之間或另一射極接觸層或射極覆蓋層之間形 成一種孔徑,使射極層及/或射極接觸層之中央區上之 電流受到限制且由這些層之側壁所阻止。可形成射極端 接觸區,使其具有一種τ形結構,其上部位於電性隔離 區之遠離射極層之此側上且其下部是在環形延伸之電性 隔離區內部中。 射極大部份是一種縱向延伸之區域,其面積例如3 X 3 0 // m2,如以下所述之實施例所示。在此種情況下,在 製造時若沿著射極開口之縱側在沈積此射極端接觸區時 進行該邊緣覆蓋,則這樣即已足夠,此隔離區因此只形 成在縱側上。 步驟B中之隔離層例如可以是SiN層。 射極端接觸區可由各別之接觸層所構成或以習知之方 式由二個接觸層所形成。因此可爲第一接觸層(由WSi 層或W/WSi層序列所構成)及第二接觸層(由TWPt/Au 層序列所構成)。在步驟C中,首先在整面上沈積第一 506020 五、發明説明(4 ) 接觸層且然後藉由影像-反轉(I m a g e - r e v e r s a 1) _微影術而 在射極開口中及邊緣區中沈積第二接觸層,然後使第二 接觸層外部之第一接觸層去除,其中第二接觸層用作遮 罩。亦可在步驟C中去除第一接觸層且在步驟D.中直接 依序地在各別之鈾刻步驟中去除該隔離層。在去除該隔 離層之後同樣在步驟D中首先去除該射極接觸層,接著 在步驟、中去除該射極層。 步驟E中可以習知之方式在平台式結構二側對稱地沈 積二個基極端接觸區。 在步驟F中形成一種第二平台式結構,其方式是使用 第一平台式結構及基極端接觸區(以SiN來保護)作爲 蝕刻遮罩。進行此飩刻步驟直至集極層或其下方之次集 極層爲止。 但亦可在步驟F中進行一種接觸孔蝕刻直至集極層或 次集極層爲止。 然後,在每一情況中,在步驟G中在一種未由基極層 所覆蓋之區段上沈積至少一個集極端接觸區。 本發明之方法以下將依據唯一之實施例參考各圖式來 詳述,圖式簡單說明: 第1圖先前技藝之異質雙載子電晶體之橫切面。 第2 A-N圖本發明製造異質雙載子電晶體所用方法之 實施例之各步驟。 在本實施例中製成一種InGaP/GaAs異質雙載子電晶 體。爲了圖式之淸晰之故,則大部份只顯示基板之一部 -6- 506020 五、發明説明(5 ) 份,以使顯示此表面上所進行之各步驟。整個已製成之 組件顯示在第2N圖中,其是以形成此電晶體所用之平 台式結構之橫切面來表示之半導體異質雙載子電晶體。 由第2N圖開始,在半絕緣之基板1上首先生長一種 n + -GaAs -次集極層2。然後在此層2上生長一種輕微n-摻雜GaAs之集極層3。此層3上然後沈積一種p + -摻雜 之GaA〗-基極層4且此層4上又施加一種η-摻雜之 InGaP-射極-層5。最後,在射極層5上沈積一種射極覆 蓋層或射極接觸層,其可以是一種由上部之n + -摻雜之 InGaAs -覆蓋層6a及下部之n + -摻雜之GaAs -覆蓋層6b 所構成之雙層。各別之層例如可由MBE或由MOCVD或 其組合而成之方法生長而成。 依據第2A圖,在上部覆蓋層6a上首先施加一種隔離 層1 1 (例如,一種SiN層)。此隔離層之厚度例如可爲 300nm 〇 藉由微影術、光阻結構化及隨後之乾式化學蝕刻,依 據第2 B圖而在隔離層1 1中形成一種射極開口,藉此可 確定此射極之大小。射極開口之大小典型上是3 X 3 0 // m2。射極開口中使隔離層1 1完全去除,在射極開口 之底部上因此露出上部覆蓋層6a之表面。 在表面被淨化之後,然後依據第2C圖以濺鍍過程沈 積第一電性接觸層1 2。此接觸層1 2在目前情況中沈積 成一種層序列W/WSi,其總厚度是80nm。藉由濺鍍過 程,使表面均勻地塗佈第一接觸層1 2 ° 506020 五、發明説明(6 ) 然後依據第2 D圖藉由所謂影像-反轉-微影術而在此 種以第一電性接觸層1 2覆蓋之射極開口中在射極開口 之二個縱側上施加二個電性接觸層1 3 (其重疊區是〇. 5 β m)。以習知之方式沈積一種層序列Ti/Pt/Au作爲第 二電性接觸層1 3。 然後依據第2D圖藉由所謂影像-反轉-微影術而在此 種以第二電性接觸層1 2覆蓋之射極開口中在射極開口 之二個縱側上施加二個電性接觸層1 3 (其重疊區是0.5 # m )。以習知之方式沈積一種層序列Ti/Pt/Au作爲第 二電性接觸層1 3。 然後,依據第2E圖在唯一之製程中以自我對準方式 藉助於第二電性接觸層1 3作爲遮罩以乾式化學方法對 第一電性接觸層12(W/WSi)及隔離層ll(SiN)進行結構 化,上部覆蓋層6a之InGaAs-半導體表面可用作蝕刻停 止層。藉由製程參數(等向/異向蝕刻,過(over)蝕刻) 之最佳化,則可適當地影響射極-金屬層之欠(under)蝕 刻。此種蝕刻之結果是使電性隔離區1 1 a保留著。在此 區11a上形成此種由接觸層12,13所形成之射極端接觸 區以作爲T形結構。 然後首先依據第2F圖藉由自我對準之結構化過程使 該異質雙載子電晶體之InGaAs-及GaAs-覆蓋層6a和6b 被蝕刻而去除。這例如可使用一種電感耦合之電漿設備 (ICP)。其優點是:藉由底部電極上HF功率之調整可準 確地在異向(高偏壓(Bias))蝕刻和等向(低偏壓)蝕 506020 五、發明説明(7 ) 刻之間進行選擇。在一種二階段式之過程中’首先以較 大之功率(較大之物理成份)來對此種含In(銦)之層 (InGaAs)進行蝕刻且隨後立即以較低之功率來對無銦之 層(G a A s)進行飩刻。藉由發射用之電漿光束之偵測可決 定InGaAs-及GaAs-蝕刻之結束點且各蝕刻步驟可以再生 方式停止。InGaP-射極層5因此首先用作蝕刻停止層’ 其在所11取之蝕刻參數中具有一種很小之鈾刻速率。藉 由適當地選取該功率及過触刻時間’則可適當地影響此 GaAs層之欠(under)鈾刻。 然後依據第2F圖藉助於已結構化之光阻層20使此區 段(其上應形成基極端接觸區14 (第2G圖))上之射 極層5之一部份被去除。在正常摻雜時,3 0 - 5 0 n m之殘 餘厚度不可形成一種導電性連接,在基極端接觸區和射 極之間因此不會形成電性連接。此種剝飽例如可藉由氬 (Ar)濺鑛步驟來進行,第2G圖之步驟中因此對基極端 接觸區1 4進行該自我對準式之蒸鍍。在本情況中對基 極端接觸區14選取此種層序列Pt/Ti/Pt/Au,其中鉑(Pt) 須用作第一金屬層,以便藉由殘留之InGaP-層形成一種 至基極層4之平坦式接觸區。另一方式是亦可藉由濺鍍 步驟使射極層完全剝蝕或藉由先前之蝕刻而完全去除。 第2G圖之步驟中所形成之所謂基極叉(fork)(即,基 極端接觸區14之間之距離)之典型寬度是2//m。藉由 基極-金層層之高度,SiN-鈍化層之高度及射極之欠蝕刻 來決定射極及基極-金屬層之間之距離。 -9- 506020 五、發明説明(8 ) 在沈積基極辆接觸區14時’以问樣方式在射極端接 觸區13上沈積另一相同之金屬層。 然後依據第2 Η圖使此結構整面上以一種鈍化層1 5來 塗佈,鈍化層15例如由SiN構成且可具有300nm之厚 度。藉由光阻遮罩或藉由間隔層技術,則須去除S i N, 使半導體表面敞開,這對於隨後之基極蝕刻是需要的。 但射極~及基極金屬之間之區域是利用SiN來保護使不受 下一過程所影響。 在以NMP去除該光阻遮罩之後,則可直接依據第21 圖來進行基極蝕刻。這在原理上可準確地像射極蝕刻一 樣來進行。此InGaP-射極層5之現有之餘(rest)層首先以 較大之功率去除。在第二步驟中以較小之功率來對集極 層3之GaAs材料進行蝕刻。藉由集極層3和次集極層2 之間所存在之AlGaAs-蝕刻停止層,則可使此種蝕刻很 均勻地在晶圓上停止。 在集極-金屬化之前,首先在一種氬濺鍍步驟中使只 有20nm厚之-蝕刻停止層被去除。集極端接觸區16 (較 佳是由層序列Ge/Au/Ni/Au所構成)施加在平台式結構 之二側。基極-及集極端接觸區之加入可在一種步驟中 達成。 在施加該集極端接觸區1 6之前,在本發明之實施例 中依據第21圖藉由基極層4及集極層3之結構化而形成 第二平台式結構。但這在本發明中不是絕對必要的。另 一方式亦可進行一種或多種接觸孔之蝕刻,其經由基極 -10- 506020 五、發明説明(9 ) 層4而至集極層3或經由基極層4和集極層3而至次集 極層2,以便隨後以導電材料塡入各接觸孔中且因此而 形成集極金屬。 然後依據第2K圖爲了使組件相隔開而施加一種由 SiN構成之蝕刻遮罩層1 7。須使此層1 7結構化’使此 層1 7可與集極端接觸區1 6之外部邊緣相接合。在隔離 用之蝕飞!1中,一種電性隔離區由一個組件形成至另一個 組件,其方式是首先在次極層2中進行蝕刻直至一種配 置在基板1及次集極層2之間之緩衝爲止,且隨後在第 二步驟中去除該緩衝層且在基板1中蝕刻大約300nm。 然後依據第2L圖在已隔開之組件結構上施加一種由 SiN所構成之整平層1 8。此種整平層1 8是在三個步驟 中由三個厚度分別是300、200及300nm之層所生長而 成。 然後爲了以習知方式利用所謂空中橋樑來連接多個電 晶體之射極,則第2M圖中是以光阻遮罩藉由乾式化學 蝕刻步驟使射極金屬層敞開,其中依據第2N圖藉由一 種電鍍過程施加一種空中橋樑-金屬層1 9,以便藉助於 標準空中橋樑技術使各電晶體之射極互相連接。 符號說明 1…G a A s -基板 2…n'GaAs-次集極層 3…GaAs-集極層 4…GaAs-基極層 -11- 506020 五、發明説明(i〇 ) 5…InGaP-射極層 6a··* InGaP-覆盡層 6b··· GaAs-覆盡層 11…隔離層 12,13…接觸層 14···基極端接觸區 16…集極端接觸區 1 7…蝕刻遮罩層 -12-

Claims (1)

  1. Γ' -----——— 彳(年9月fO日故正 ___L_—補毛 六、申請專利範圍 第90108285號「具有T形射極端接觸區之異質雙載子電晶體 及其製造方法」專利案 (91年7月修正) 六申請專利範圍 1· 一種異質雙載子電晶體之製造方法,其特徵爲以下各步 驟: (A) 生長一系列之磊晶層,其在半導體基板(1)上含有一種 集極層(3)、基極層(4)及射極層(5); (B) 生長一種隔離層(11)且在此隔離層(11)中形成一種直 至射極層(5)之射極開口; (C) 在射極開口中沈積一種射極端接觸區(12,13),使其至 少沿著此射極口之周圍區段超越此射極開口邊緣而延 伸至隔離層(11)之表面; (D) 產生一種平台形式之結構,其是藉由一種或多種蝕刻 步驟以射極端接觸區(12,13)作爲蝕刻遮罩而去除該隔 離層(11)且至少去除射極端接觸區(12,13)外部之一部 份射極層(5); (E) 在平台式結構外部之一個區段上沈積至少一個基極端 接觸區(14); (F) 在至少一個區段上使平台式結構外部之射極層(5)及基 極層(4)之可能存在之剩餘部份被去除; (G) 在此種未由基極層(4)所覆蓋之區段上沈積至少一個集 極端接觸區(16)。 2.如申請專利範圍第1項之製造方法,其中 一在生長此射極層(5)之後在步驟A.)中生長一'種射極接觸 506020 六、申請專利範圍 層(6a,6b)且隨後在射極接觸層(6a,6b)上在步驟B.)中生 長該隔離層(11)。 3. 如申請專利範圍第1項之製造方法,其中此隔離層(11)在 步驟B中是一種SiN層。 4. 如申請專利範圍第1、2或3項之製造方法,其中射極端 接觸區(12,13)具有:第一接觸層(12),其較佳是由WSi 層或W/WSi層序列所構成;第二接觸層(13),較佳是由 Ti/Pt/Αιι層序列所構成。 5. 如申請專利範圍第4項之製造方法,其中 一步驟C中首先在整面上沈積第一接觸層(12), 一然後第二接觸層(13)藉由影像-反轉-微影術而沈積在射 極開口中及邊緣區域中, 一第二接觸層(13)外部之第一接觸層(12)去除,其中第二 接觸層(13)用作遮罩。 6. 如申請專利範圍第5項之製造方法,其中步驟C中去除 第一接觸層(12)且步驟D中直接依序在唯一之蝕刻步驟 中去除該隔離層(11)。 7. 如申請專利範圍第2項之製造方法,其中在去除該隔離 層(11)之後去除該射極接觸層(6a,6b)。 8. 如申請專利範圍第1項之製造方法,其中射極層(5)在步 驟D中藉由濺鍍(例如,以氬(Ar)來進行)而被剝蝕。 9. 一種異質雙載子電晶體,其包含: 一一系列之磊晶層,其含有集極層(3)、基極層(4)、射極 層(5)及射極端接觸區(12,13), -2 - 506020 六、申請專利範圍 一射極端接觸區(12,13)是平台式結構之一部份’其特徵 爲· 一在射極端接觸區(12,13)及射極層(5)之間形成一種至少 沿著此平台式結構之周圍區段而延伸之電性隔離區 (11a)。 10. 如申請專利範圍第9項之異質雙載子電晶體,其中此射 極端接觸區(12,13)具有一種面向射極層(5)之區段,其由 電性隔離區(11a)所圍繞。 11. 如申請專利範圍第9或10項之異質雙載子電晶體,其中 電性隔離區(11&)含有3丨1^或由3丨1^所形成。 如申請專利範圍第9或10項之異質雙載子電晶體,其中 在射極端接觸區(12,13)和射極層(5)之間配置一種射極端 接觸層(6a,6b)。
TW090108285A 2000-03-24 2001-04-06 Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production TW506020B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP00106474A EP1137073A1 (de) 2000-03-24 2000-03-24 Heterobipolar-Transistor mit T-förmigem Emitteranschlusskontakt und Herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
TW506020B true TW506020B (en) 2002-10-11

Family

ID=8168237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108285A TW506020B (en) 2000-03-24 2001-04-06 Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production

Country Status (4)

Country Link
US (1) US20030096444A1 (zh)
EP (2) EP1137073A1 (zh)
TW (1) TW506020B (zh)
WO (1) WO2001073853A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013350A1 (en) * 2003-08-01 2005-02-10 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a bipolar transistor and device with a bipolar transistor
DE102005004708B4 (de) * 2005-02-02 2006-11-02 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
US20120313146A1 (en) 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
US20160380067A1 (en) 2015-06-23 2016-12-29 Globalfoundries Inc. Shaped terminals for a bipolar junction transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236224A (ja) * 1990-02-14 1991-10-22 Toshiba Corp 半導体装置の製造方法
JPH09115919A (ja) * 1995-10-13 1997-05-02 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1275155A1 (de) 2003-01-15
US20030096444A1 (en) 2003-05-22
WO2001073853A1 (de) 2001-10-04
EP1137073A1 (de) 2001-09-26

Similar Documents

Publication Publication Date Title
US6368929B1 (en) Method of manufacturing a semiconductor component and semiconductor component thereof
JP2005191022A (ja) 電界効果トランジスタ及びその製造方法
US7923754B2 (en) Bipolar transistor
JP4288852B2 (ja) バイポーラトランジスタの製造方法
TW506020B (en) Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production
JP2003163218A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US6417035B2 (en) Method for manufacturing a field effect transistor
US5726468A (en) Compound semiconductor bipolar transistor
JP3509682B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
JP2007273538A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US20040224460A1 (en) Self-aligned process using indium gallium arsenide etching to form reentry feature in heterojunction bipolar transistors
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
TWI797012B (zh) 異質接合雙極性電晶體及其形成方法
US20230163193A1 (en) Heterojunction Bipolar Transistor and Method of Manufacturing the Same
US11411080B2 (en) Heterojunction bipolar transistor and method for forming the same
JPS63124465A (ja) バイポ−ラトランジスタの製造方法
KR100860073B1 (ko) 측벽을 이용한 이종접합 바이폴라 트랜지스터 제조방법
JP3244795B2 (ja) 半導体装置の製造方法
JP3386361B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH08241959A (ja) 半導体装置
KR100494559B1 (ko) 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법
KR100272577B1 (ko) 바이폴라 트랜지스터의 제조방법
JP2000349090A (ja) バイポーラトランジスタ、およびその製造方法
JPH10321642A (ja) 化合物半導体装置の製造方法及び化合物半導体装置
JP2002222938A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees