TW506007B - Structure evaluation method, semiconductor device manufacturing and recording medium - Google Patents

Structure evaluation method, semiconductor device manufacturing and recording medium Download PDF

Info

Publication number
TW506007B
TW506007B TW090114582A TW90114582A TW506007B TW 506007 B TW506007 B TW 506007B TW 090114582 A TW090114582 A TW 090114582A TW 90114582 A TW90114582 A TW 90114582A TW 506007 B TW506007 B TW 506007B
Authority
TW
Taiwan
Prior art keywords
evaluation
elements
film
mentioned
composition
Prior art date
Application number
TW090114582A
Other languages
English (en)
Inventor
Katsuya Nozawa
Tohru Saitoh
Minoru Kubo
Yoshihiko Kanzawa
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW506007B publication Critical patent/TW506007B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Description

506007 A7 B7 五、發明説明（1 ) 〔發明之技術領域〕 本發明係關於用以管理半導體裝置要素的製造程序之結 構評估方法、半導體裝置之製造方法及記錄媒體。 〔以往之技術〕 近年來，在基板上形成氧化膜、氮化膜、多晶矽膜等薄 膜之程序，頻繁地被採用於半導體裝置之製造上。惟如欲 製作利用這些薄膜當做要素的裝置並獲得所希望之特性， 則必須使其薄膜之膜厚及物理性質全都控制在一定範圍内 。一般而言，薄膜之物理性質或膜厚係依形成其薄膜的工 序（以下簡稱爲薄膜程序）之條件與實施程序之時間而變， 因而經實施薄膜程序後，仍需加以評估所形成之薄膜是否 擁有預期之膜厚或物理性質。並且在裝置之量產工序中若 由其評估結果得知經形成之薄膜並未擁有預期之膜厚或物 理性質時，則需要改變其程序條件。 按以往之薄膜程序，其以一次過程所形成薄膜係大致爲 均質之膜，基本上在深度方向之組成或其他物理性質不會 有大幅度變化。另方面，如Si-MOS (金屬氧半導體）電晶體 之閘部分，在閘絕緣膜之矽氧化膜上再疊上當做閘極之多 晶石夕膜之例子也不少，惟在這些情形下，其在各層内之組 成多半也是大致爲均勻且呈各層間之界面明碓者。 另方面，基板上之單層膜及多層膜的各層之膜厚及組成 之評估技術，有光學評估方法，該光學評估方法中光譜橢 圓計法（spectral ellipsometry method)及光譜反射率測定法 (spectral reflectivity measuring method)係爲一般所廣泛地使用0 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 506007
光譜反射率測定法係一種對樣本（sample)照射光而就其 光譜之各波長區域求出照射於樣本之光強度與由樣本反射 之光強度的比（反射率）之評估方法。 光譜擴圓計法係一種對樣本照射經施予直線偏振光而由 反射光的偏振光狀態之變化獲取有關樣本資訊之評估技術 。假設經直線偏振光的光之中，電場矢量（electric fidd vector)與入射面成平行的直線偏振光爲p偏振光成分，成 垂直的直線偏振光爲s偏振光成分，各自的複素反射率爲 Rp、Rs時’則ρ Ξ Rp/以仍然爲複素數。因此，p可用兩 個實數Ψ、△表示爲ρ Ξ tan^ei △。將此氺、Α之兩物理 量分別就各波長之光加以測定以獲取光譜之方法就是光譜 橢圓計法。 這些光學評估方法之共同特徵乃在於由於光之相位或反 射率係依光要通過的物質之光學常數（折射率η、消光係數 (extinction co efficiency)k)之組合方式而變，以致物質之光 學常數資訊將涵蓋在測定結果中。另外，由於光之干擾效 果會明顯出現於由被測定對象取出之光資訊中，故測定結 果多半會因薄膜膜厚等因素而起大幅度變化，因此由上述 任一種方法均可測得薄膜之膜厚等資訊。 然而，由反射率測定法或光譜橢圓計法所測得物理量（ 使用反射率測定法時爲反射率，使用光譜橢圓計法時則爲 Ψ、△)中仍涵蓋著光所通過的路徑上之所有物質之影響 ，且不能直接將這些影響部分作爲個別分離的資訊而取出 來0 - 5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 506007 A7 B7 五、發明説明（3 ) 是以，如欲在使用光譜反射率測定法或光譜橢圓計法下 測定樣本以評估薄膜之膜厚或特性時，則不得不實施如以 下之比較實測値與測定値的預測値之步驟。 圖10係顯示傳統樣本評估及薄膜製造程序中之管理步驟 流程圖。 首先，在步驟ST201，以評估方法Μ測定由某一程序P製 得之樣本A，以獲取物理量實測値（例如△、Ψ )。 另方面，在步驟ST202，設定樣本結構之幾何模型，並 在步驟ST203設定用以規定樣本結構之初始推定値後，在 步驟ST204計算物理量測定値之理論預測値。也就是説使 用光學評估方法時，則須先假設測定樣本之結構（η、k輪 廓（profile))，並計算以評估方法Μ評估該η、k輪廓時有可 能得到之物理量測定値之理論預測値。 然後在步驟ST205互相比較物理量的實測値與理論預測 値。此時，則給用以評估實測値與理論預測値間之差的程 度所需評估値下定義。 接著，在步驟ST206辨別評估値是否爲極小値，評估値 若非爲極小，則經在步驟ST207設定新推測値後，返回至 步驟ST204之處理，重復步驟ST204〜步驟ST206之處理。 然後，評估値若經在步驟ST206辨別爲極小，則進入步 驟ST208，決定樣本結構推測値後，在步骤ST209辨別樣本 結構是否在於適當範圍内。辨別結果，樣本結構若在於適 當範圍内，則進入步驟ST210，仍舊以經設定之程序條件 .下進行下一步處理。 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 506007 第090114582號專利申請案 修正 中文說明書修正頁(91年7月） g 補充 五、發明説明（4 ) 反之，經在步驟ST209之辨別結果，若樣本結構並非在 於適當範圍内，則移至步驟ST211，加以辨別樣本結構之 幾何模型是否為適當。樣本結構之幾何模型若為適當，則 進入步驟ST212，推測結構變成異常之原因，並採取加以 變更例如溫度、時間、氣體流量等對策。 另外，在步驟ST211的辨別結果，若被判斷為樣本結構 之幾何模型並非適當時，則移至步驟ST213，重新設定新 幾何模型後，返回步騾ST203，再執行步驟ST203以下之處 理0 另方面，在步驟ST205使用之評估值，通常其係使用正 的實數，且實測值與理輪預測值之差愈小即將變得愈小， 兩者完全一致時將成為零之函數。一般而言，評估值係使 用偏差平方和σ之情形較多，其係如下式（1)所示將各波 長之實測值與理輪預測值之差的平方，就全波長各值相加 在一起而得。 σ = Σ { aj (Sj-Smodj)2} (1) 式中Sj為物理量實測值，Smodj為物理量之理論預測值。 另外，aj為加權係數aj，該加權係數aj若全部為1時各波長 資訊即可以同等份量參與評估，惟也有不以1為加權係數 aj值之場合，俾加大易於顯現出樣本結構特徵的波長之貢 獻。 並且，在最小平方法（Least-Square Method)則以該評估值會 變得最小而假設之樣本結構作為測定值。就是說找出可擁 有與實測相同Ψ、△之樣本結構（II、k之深度方向輪廓）， 而以能提供最接近的Ψ、△之樣本結構做為測定值使用。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 506007 A7 B7 五、發明説明（5 ) 然在使用光譜橢圓計法之情形時，由於即使爲樣本之微小
變化，例如表面之原子層階之光學常數變化，也會使Ψ A 之測定結果發生變化，因此不能就所有樣本結構計算出其 理論預測値，俾與實測値進行比較。 因而在實際評估上，不得不採取以少數參數表示樣本結 構，並在假想値範圍内求出評估値會成爲極小的參數組合 之作業。另外，評估値固爲當倣這些參數之函數，惟該函 數一般會變得相當複雜，因而如欲求其最小値，實際上則 極其困難。於是，利用極小値以替代最小値。若用極小値 ，即可以快速下降法等算法（algorithm)求得。在這些算法 係對參數設定適當的初始値，並對參數値施予朝評估値會 變小方向之微小變化，以求出在什麼樣之微小變化也能使 評估値增大之點，亦即極小點。但是採取使用該極小點之 方法時，經求得之極小點並不一定爲能獲得最小値之點。 若只要係屬由以往之薄膜程序所形成界面明確的單一組 成膜彼此形成之疊層結構，上述方法也可在較佳再現性下 完成薄膜評估。其理由乃在於由於製程上所能製得之結構 係單純，可以較少參數數表示薄膜結構，以及除能獲得最 接近於實際薄膜結構的薄膜之模型構造參數値組合外，評 估値之極小點不容易發生之故。 以下就以上述以往之光學評估方法利用於評估含有複數 個元素的結晶膜之膜厚或特性之情形加以説明。 近年來，一種具有與以往之薄膜程序迥然不同性質之結 晶層外延生長（epitaxial growth)技術，已以HBT(異質雙極電 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 506007 A7 B7 五、發明説明（6 ) 晶體）等之製作爲中心而開始受到利用。該外延生長技術 係一種在基板等作爲底質的結晶上生長新結晶之技術，該 新結晶具有相倣構成底質結晶的原子結構之結構。該技術 可在極高的精度下控制膜厚（一般可控制於〗nm左右，特殊 條件下則可控制至-原子層）。而且欲生長之結晶若係由可 在廣泛組成率範圍下形成混晶的SiGe等材料構成時，也可 控制其組成率。因而如善加以利用這些特性，便可在任意 輪廓下建立出使組成以近似連續地向深度方向變化之狀態 。傾斜組成（graded composition) SiGe-HBT就是利用該特性的 裝置之一例子。在採取傾斜組成SiGe-HBT之情形時，則將 Ge組成設定爲在射極區爲零’在基極區内則使Ge組成缓缓 地予以增大。此時，Ge組成率一高，帶隙（band gap)即將變 窄，因而電場會朝加速内邵載子（carrier)之方向產生，以縮 短載子之基極移動時間，使得電晶體可在高速下運作。 採取像這樣的SiGe斜組成HBT之情形時，也有在基極區 内使組成接連不斷的變化，以使其呈三角形輪廓之作法， 惟一般仍以採用附加均等Ge組成率的緩衝層之梯形輪廓之 情形爲多。 圖11(a)係顯示在具有均等組成之SiGe緩衝層上沉積SiGe 傾斜組成層與Si表面保護層所構成疊層結構之深度方向Ge 組成率輪廓圖。 如上述，由於利用外延生長技術而製作一種組成以近似 連續地向深度方向變化的結構開始盛行起來，因此被認爲 有必要採取加以評估以近似連續地變化的輪廓，同時其輪 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 506007 A7 B7 五、發明説明（7 ) 廓若偏離特定範圍時則可加以補正之方法。 於是，對於如上述組成會以近似連續地向深度方向變化 的樣本，也曾有以光譜橢圓計法加以評估之嘗試。在利用 光譜橢圓計法之評估過程中，具有任意组成輪廓之樣本也 可加以測定其Ψ、△。另外，若將以近似連續地變化的組 成之輪廓，視爲相當薄的薄膜之疊層而進行近似計算時， 也可計算出Ψ、A之理論預測値。 〔發明所欲解決之課題〕 然在含有SiGe膜等複數個元素的混晶之外延生長方面， 卻有如以下之缺點。 就與具有均等組成之薄膜不同而可使Ge組成率向深度方 向以原子層階下使之變化之SiGe外延生長膜而言，其可供 採取之樣本結構雖然會極端地增多，但只要經予設定之程 序條件能使之正確的實現，則所製得之薄膜結構理應與所 意圖之薄膜結構大致一致。 然而，實際上例如打算製作如圖11 (a)所示梯形的傾斜組 成輪廓之薄膜而實施外延生長結果，假如結晶係在與設定 溫度不同的溫度下生長時，所製得薄膜之組成輪廓即不可 能如願製成爲正確的梯形輪廓。 其理由不外乎是結晶生長速率係依存於基板溫度且其依 存方式卻以依Ge組成率而變化的結果。在SiGe膜之生長過 程中，生長中的SiGe結晶之Ge組成率一增加，結晶生長中 的活化能量將變小，因而相對於基板溫度變化的生長速率 變化就變得比Si爲小。結果以基準溫度且Ge組成率爲可供 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
k
506007 A7 B7 五、發明説明（8 ) 製成梯形輪廓之條件下進行結晶生長時，比基準溫度爲高 的溫度下生長的傾斜組成SiGe結晶之Ge組成率，則將呈向 下凸出的輪廓，而比基準溫度爲低的溫度下生長之傾斜組 成SiGe結晶之Ge組成率，則將呈向上凸出的輪廓。 圖11(b)係顯示疊層結構之深度方向Ge組成率之輪廓圖， 該疊層結構具有比基準溫度爲高的溫度下所生長的傾斜組 成SiGe膜。 圖11(c)係顯示雖係屬具有圖11(b)所示Ge組成率的疊層 結構，但經施予梯形近似計算後的Ge組成率之輪廓圖。也 就是説對於具有圖11(b)所示Ge組成率之輪廓的疊層膜結構 ，使用光譜橢圓計法以採用各層膜厚與Ge組成率作爲參數 之梯形模型進行鑒定擬合（fit)的程度時，由於無法表達實 際輪廓的曲線部分，結果所得到之推測値必定是呈具有總 膜厚雖與實際輪廓大致相同，但傾斜部分之形狀卻與實際 不符的輪廓之結構。因而會把Si表面保護層與SiGe緩衝層 之厚度誤判爲較之實際爲薄，將SiGe傾斜組成層之厚度誤 判爲較之實際爲非常厚，進而將生長時間評估成比實際爲 由於並無可簡便地記述圖11(b)所示Ge組成率的輪廓之幾 何模型，因而對於以往之程序條件補正方法來説，只得採 取單純地補正疊層膜各層的生長時間之方法。 圖11(d)係顯示疊層膜之深度方向Ge組成率輪廓圖，該疊 層膜係根據梯形近似計算結果，經藉由縮短生長時間補正 疊層膜各層厚度所形成。如該圖所示，當以圖11(c)所示經 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 五、發明説明（9 由梯形近似計算所得疊層膜輪廓爲推測値，補正程序條件 時，會把SiGe傾斜組成層評估爲較之實際爲厚，並將之加 以補正，因此必然會形成出具有比設計値爲薄的傾斜 組成層之疊層膜。 亦即，就先如採用之補正方法而言，由於不能以幾何模 型恰當地表達Ge輪廓，致無法做正確評估，結果必定會做 出錯誤補正。 裝 一如上述，只有在基準溫度下生長之膜才能用如圖n⑷所 y取決於si表面保護層、傾斜組成層、SiGe緩衝層之各層 1度、與各層之Ge組成率之四項的梯形來表達&組成率之 輪廓結構。因此即使根據所生長驗膜等之厚度實測値而 f正生長條件，但Ge組成率輪廓只要仍以必須爲梯形爲其 前提條件，就難於達成正確的補正。 疋若予以增加用於規定膜的Ge組成率輪廓之參數數 而以頂點數較（梯形爲多的多角形表達^组成率輪廊時， T應可表達出任意溫度T$Ge組成率輪靡。然而，用於規 2膜的Ge組成率輪廓之參數數一增加，必然將使得用來指 疋上述偏差平方和σ的極小値之參數組合變得非常多，因 而以現實的計算量下欲求得正確推測値則有困難。理論上 =予以增加用於規定如Ge組成率輪廓的幾何模型結構之參 一數’當然應可表達出更接近實際的樣本結構。然參數數 ^ 用万；扣疋坪估値的極小値之參數値組合，就並非 =於：個。結果雖然樣本結構幾乎均爲相同，但即將因 …橢圓計法測定時之雜訊所嫩、△測定之微妙的 -12- I297公釐） ^尺度適用中國 506007 A7 B7 五、發明説明（10 ) 偏差，或因未含在結構模型之結構例如介面組成之變動等 微妙的樣本結構之差異，而造成測定結果大幅度地變化之 缺點。 本發明之目的乃在於由樣本測定値經由樣本結構而掌握 程序條件，並利用其結果而實施程序條件之補正，藉此以 提供一種可獲得大致按照設計的結構評估方法、半導體裝 置之製造方法及記錄媒體。 〔課題之解決手段〕 本發明之結構評估方法，係包括以下之步驟：步驟（a)， 其係以光學評估方法取得半導體裝置要素之物理量的複數 個實測値；步驟（b)，其係先假設爲形成該要素所需之程序 (process)條件，然後以計算求出經使用該假設程序條件之 程序下所形成的該要素之結構；步驟（c)，其係計算經以上 述光學評估方法評估由上述步驟（b)所求得該要素之結構時 所能得物理量的複數個測定値之預測値；以及步驟（d)，其 係根據該要素之物理量的上述複數個實測値與上述複數個 預測値之預測値，推測該要素之結構。 依照該方法，在步驟（d)則可根據由步驟（b)所得實際可 採取之要素結構的要素之物理量的測定値之預測値，與根 據物理量的實測値，便可推測要素之最像正確似的結構。 也就是説，與如傳統以一律結構爲前提的結構評估方式不 同，可實施反映了隨著程序條件變化而變的物理量結構之 正確結構評估。 在上述步驟（d)，則計算用以評估上述複數個物理量的 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
506007 A7 B7 五、發明説明（11 ) 實測値與上述複數個測定値之預測値間之差的數値，並且 直至該値成爲閾値以下爲止繼續經由上述步驟（b)、（C)推 測上述要素之結構，藉此便可容易利用例如藉由最小平方 法的快速下降法等算法而實施結構評估。 在上述步驟（b)則使用程序模擬器執行上述計算，藉此 便可簡便且迅速地實施結構評估。 預先以使用複數個程序條件之程序形成要素，並以上述 光學評估方法預先求出該要素之結構，且預先將上述複數 個程序條件與經由該程序條件所形成要素之結構間相關關 係予以資料庫化後，在上述步驟（b)則根據上述相關關係以 計算求出上述要素之結構，藉此便可簡便且迅速地實施結 構評估。 上述程序若係屬結晶膜之外延生長程序，特別是上述結 晶膜爲含有複數個元素之結晶膜時，適用本發明之結構評 估方法便可發揮顯著效果。 上述結晶膜若係屬包含含有Si及Ge且帶隙（band gap)係呈 傾斜而變化的結構之結晶膜時，便可實施可供作控制Ge組 成率輪廓之用的構造評估。也就是説，因結晶生長速率係 按照Ge組成率而變化，即使Ge組成率之輪廓不能達成按照 設計的傾斜結構之情況下，實際可產生的Ge組成率輪廓仍 得以作爲物理量的測定値之預測値而運算出來，因此利用 該物理量的測定値之預測値，便可得經取得實測値的結晶 膜之正確Ge組成率輪廓。 上述光學評估方法以使用光譜橢圓計法及光譜反射率測 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
506007
定法中任一種爲宜。 本發明之半導體裝置之製造方法，係包括以下之步驟： 步驟⑷’其係料包含半導體裝置的要素之複數個晶圓中 -個評估用晶圓，以光學評估方法取得上述要素之物理量 的複數個實測値；步驟(b)，其係先假設爲形成上述評估用 晶圓的要素所需程序條件，然後以計算求出經由使用該假 設程序條件的程序下所形成上述要素之結構；步驟⑷，其 係計算以上述光學評估方法評㈣由上述㈣⑻所求得上 述要素之結構的物理量的複數個測定値之制値；步驟⑷ ，其：根據上述評估用晶圓的要素之物理量的複數個測定 値之實測値與上述複數制定値之制値 '推測上述要素 之結構；以及步驟⑷，其係根據上述評估用晶圓之經予推 測的上述要素之結構與上述複數個晶圓之設計結構間之差 異，在上述複數個晶圓中至少對於上述評估用晶圓以外ς 晶圓，決定是否加以修正上述程序之程序條件。 依照該方法，使用上述結構評估方法便可在先正確地掌 握評估用晶圓的要素結構後，就其他晶圓之程序條件加以 變更.設定，因而可望提高半導體裝置之特性及減少特性 偏差。 上述程序若係屬結晶膜之外延生長程序，特別是上述結 晶膜爲含有複數個元素之結晶膜時，適用本發明之結構評 估方法便可發揮顯著效果。 上述結晶膜若係屬包含含有^及Ge且帶隙係呈傾斜而變 化的結構之結晶膜時，便可正確地實施Ge組成率輪廓之控
506007 A7 B7 五、發明説明（13 ) 制。也就是説，因結晶生長速率係按照Ge組成率而變化， 即使Ge組成率之輪廓不能達成按照設計的傾斜結構之情況 下，實際可產生的Ge組成率輪廓仍得以作爲物理量的測定 値之預測値而運算出來，因此利用該物理量的測定値之預 測値，便可得經取得實測値的結晶膜之正確Ge組成率輪廓。 本發明之記錄媒體，係可供組配於爲以光學評估方法執 行半導體裝置的要素之特性評估所使用之電腦，其記錄著 電腦可讀之供電腦執行的以下之步驟：步驟（a)，其係用於 取入上述半導體裝置的要素之物理量的複數個實測値；步 驟（b)，其係用於先假設爲形成上述評估用晶圓的要素所需 程序條件，然後以計算求出經由使用該假設程序條件的程 序下所形成上述要素之結構；步驟（c)，其係用於計算以上 述光學評估方法評估經由上述步驟（b)所求得上述要素之結 構的物理量的複數個測定値之預測値；以及步驟（d)，其係 用於根據上述要素之物理量的複數個測定値之實測値與上 述複數個測定値之預測値，推測上述要素之結構。 由於此，便可使用電腦自動執行上述結構評估。 在上述步驟（d)，則以計算用以評估上述複數個物理量 的實測値與上述複數個測定値的預測値間之差的數値，並 且直至該値成爲閾値以下爲止繼續經由上述步驟（b)、（c) 推測上述要素之結構爲宜。 〔發明之實施形態〕 -本發明之結構評估方法之基本概念_ 在本實施形態，由於利用程序模擬器以計算由程序條件 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
506007 A7 B7 五、發明説明（14 ) 實際可形成之Ge組成率輪廓，因而有必要事先瞭解程序條 件與生長速率，與SiGe層中之Ge组成率間之關係。下面係 以使用UHV-CVD法（超高眞空化學汽相沉積法）的結晶外延 生長程序之情況爲例加以説明。 按外延生長技術係指一種將新的結晶生長於現有的結晶 體面上之技術。尤其在本實施形態所採用UHV-CVD法乃係 屬外延生長程序之一種，其係經將結晶生長裝置内眞空度 提高至l(T6Pa〜10_7Pa左右後，將原料氣體引進於結晶生長 裝置内，而以經予加熱的基板表面與原料氣體間之化學反 應下使結晶生長之技術。 當該結晶在生長時，若使用含矽的矽烷（SiH4)或乙矽烷 (Si2H6)等氣体爲原料氣體時，便可生長秒。另外若與該含 矽氣體一起將含鍺的鍺烷（GeH4)等氣體引進於結晶生長裝 置内時，便可生長矽與鍺的混晶之SiGe結晶。另外，若加 上於含矽氣體與含鍺氣體而將SiH3CH3等含碳氣體引進於結 晶生長裝置内時，便可生長SiGeC結晶。 在SiGe結晶之情況下，原理上含在混晶之各元素比率（ 組成率），乃可採取任意値。該SiGe結晶之各元素組成率係 依生長結晶時之程序條件而定。惟在UHV-CVD法之情況下 ，組成率卻幾乎不會依存於基板溫度或結晶生長裝置内壓 力（總壓力），而係僅依結晶生長裝置内之矽源氣體分壓與 錯源氣體之分壓比而定。 通常一旦生長之結晶部分，直至其後再施加高溫熱處理 等結晶生長以外之程序爲止之期間，不致發生變化。例如 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
•4 506007 第090114582號專利申請案 中文說明書修正頁(91年7月） A? R7 五、發明説明（15 ) ，若最初經在結晶生長裝置内同時引進乙矽烷與鍺烷以使 SiGe層生長後，只引進乙矽烷而使Si層生長時，即可在基 板表面上形成具有SiGe層與Si層的雙重結構之膜。而且在 時間上以近似連續地使乙矽烷與鍺烷之流量比變化時，便 可建立在深度方向Ge組成率會近似連續地變化的SiGe層。 也就是說，經由外延生長程序生長的Ge組成率之輪廓， 係依宛如年輪般使各層生長時之程序條件經歷而定。因而 如欲獲得所希望的組成率輪廓，則必須以近似連續地使結 晶生長自開始至結束之生長條件予以變化。 經施予外延生長的膜之某一深度位置之組成率，雖係 依該膜的該深度位置部分正在生長時之源氣體分壓比而 定，惟若不知道生長該深度位置部分之前到底一共生長多 少厚度之膜，則不能掌握究竟何時之氣體流量比係對應於 該膜的該深度位置部分。 亦即，在SiGe膜，以原先之基板表面做為原點，而距自 膜之原點位於距離d之部分的Ge組成比X (d)，設使該部分 之結晶生長時之時刻為t(d)時，剛可以下式（2)表示之 X⑷=
Cm (Psi(t(d))，PGe(t(d))，T(d)} (2) 式中Cm係表示乙矽烷分壓Psi、鍺烷分壓PGe及基板溫度 T、與組成比間的關係之函數。 另外，假設結晶生長之開始時刻t為零，則式（2)中變數 t(d)可由下式（3)求得 d⑴= -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 506007 第090114582號專利申請案 中文說明書修正頁(91年7月） 五、發明説明（16 ) S ( r = 0~t)gr { Psi( r ) , pGe( r } , T( r } } d r (3) 、式中gi:係表示氣體分壓及基板溫度與生長速率間的關係 之函數。 因而關數Cm及gr*為既知，只要知道結晶生長自開始至 結束的任一時刻之乙矽烷及鍺烷之分壓及基板溫度，即可 求出用以決定Ge組成比（組成率）的深度方向輪廓之值χ (d)。也就是說，由程序條件便可推測樣本結構。具體而 a，這些關係式(2)、（3)係改變生長條件而製作樣本即可求 得。 另外，關係式（2)、（3)可藉由累積生長機構等之資訊而 置換為更具高精度者。至於結構方面，並非針對於作為對 象的要素之結構全部，而只是能得評估例如以組成率輪 廓等特定的結構所必要之精度便可，因此也可使用比式 (2)、（3)更為簡化之近似式。 另外，也不妨使用上述式（2)、（3)求解聯立方程式而以 解折方式由Psi( Γ )、PGe( Ο、丁（ I* )求出X⑷之方法，但 因式（2)、（3)本身就已為相當複雜，致也有無法求解之 況存在。 於是’也可採用由關係式（2)，（3)求出各變數值的數值計 算方式，而採取該數值計算方式才算是簡便的方法。亦 即，如果採用解折方式操作，便可計算出任意深度的膜組 成比（組成率），但實用上在計算由組成的深度方向輪廓使 用光譖橢圓計法所得△、ψ之光譜理論預測值之過程中， 只要在為獲得可靠的預測值所必要的精度下，能求得組成 的深度方向輪廓即可。 -19 ~ t a ® X 297^W) 506007 A7 B7 五、發明説明（17 ) 因此，爲簡化計算，則將自結晶生長程序之開始至結束 ’視爲在步驟内生長條件不至於變化的基本步驟之連續， 而指定各步驟之氣體壓力與基板溫度與各步驟之時間長短 時，則從函數Cm及gr之關係式便可求得經在各步驟生長的 膜t組成與厚度（在此情況下就是實施步驟的時間與生長 速率之單純的乘積），而求出組成之輪廓。 貝際上，以外延生長如同具有傾斜組成層的Hbt結 構般具有組成會近似連續地變化的輪廓之膜時，如欲使源 氣體分壓以近似連續地使之變化，則也同樣地有困難，因 而大都採用以按每短的階段使氣體分壓變化之方法。在此 種情況下，由於在各階段内程序條件通常可視爲一定，因 此，仍以採取按各階段計算組成與生長速率·膜厚之方法 才合乎實用。 如上述，只要知道自結晶層之生長開始至生長結束之程 序條件（氣體分壓、基板溫度），便能推測樣本結構。如此 由私序條件推測樣本結構之程式，_般稱此爲程序模擬 ，。因而在本説明書中也以該程式之語義下使用程序模擬 器0 -製造程序之基本步驟- 圖1係顯示本發明實施形態之樣本評估及薄膜製造程序 之管理步驟流程圖。 首先，在步驟STHH，假定要實施一批50片晶圓之製造 程序（程序P)時，則將最初之一片（評估用晶圓）以評估方 法（例如光譜橢圓計法）加以測定，以取得物理量的實 \__ ••么 υ - 本紙張尺度織格(贏297@ -20 - ^ 506007 A7 B7 五、發明説明（18 ) (例如△、Ψ光譜）。 另方面.，在步驟ST102設定程序條件之初始推測値，在 步驟ST103經依程序模擬器推測樣本結構後，在步驟ST104 計算物理量的測定値之理論預測値。
裝 然後，在步驟ST105互相比較物理量的實測値與理論計 算値。此時，即計算用以評估實測値與理論預測値間的差 所需評估値。 接著，在步驟ST106辨別評估値是否爲極小値，評估値 若非極小値則在步驟ST107重新設定新的推測値後回到步 驟ST103之處理，以重復步驟ST104〜步驟ST106之處理。
然後，評估値若經步驟ST106之辨別被判別爲極小値時 ，則進入步驟ST108，決定樣本結構之推測値後，在步驟 ST109辨別樣本結構是否在於適當範圍内。辨別結果，樣 本結構若在於適當範圍内，則進入步驟ST110，仍舊以經 予設定之程序條件下執行下一個處理。 惟經由步驟ST109的辨別結果，若樣本結構並非在於適 當範圍内時，則移至步驟ST111，針對於經在步驟ST108推 測的程序條件中偏離適當範圍之部分加以補正後，執行評 估用晶圓以外之其他晶圓之程序。惟也可對於評估用晶圓 再度實施程序。 -流程圖各步驟之説明- 茲將以上處理的具體内容，以評估傾斜組成SiGe-HBT結 構時之情形爲例説明如下。 步驟ST101之物理量的實測値，係以使用光學評估方法 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 506007 A7 B7 五、發明説明（19 ) 爲準，在本實施形態中則使用光譜橢圓計法。惟本發明也 可使用例如光譜反射率測定法等其他光學評估方法。特別 是物理量，若以光波長作爲變數時變數應以能取得複數個 實數者爲宜。其理由乃在於若不能取得複數個實測値，則 不能以高精度下執行使用最小平方法等實測値與推測値的 擬合（fitting)處理之故。 在本實施形態，則預先以光譜橢圓計法測定具有經由外 延生長所得SiGe膜之樣本，以求得在複數個波長下的Ψ、 △之光譜。SiGe膜的光學常數之Ge組成率依存性，雖在短 波長領域爲特別顯著，但由於波長短的光易爲Si所吸收， 因而爲執行Ge組成率之輪廓評估，則以就自紫外光至可見 光領域範圍全部加以測定爲宜。 圖2係顯示經依光譜橢圓計法測定結果所得A、Ψ光譜 之例子圖。如上述，在對於光譜之樣本照射直線偏振光之 光所得反射光中，假設電場矢量（vector)與入射面成平行之 邵分爲p偏振光成分’成垂直之部分爲s偏振光成分，且各 自之複素反射率爲Rp、Rs時，p = RP/Rs仍然是複素數。因 而P可使用兩個實數市、△而表示爲/} e tan^ ei △。圖2 係就各波長之光測定該Ψ、△之兩物理量所得之光譜。 接著，在步驟ST102則推測程序條件之初始値。在此設 定程序條件時，由於只要指定基準溫度，與乙矽烷及鍺烷 的流量之三値，便可求出生長速率與Ge組成率，因而以能 獲得如同具有傾斜組成SiGe膜的疊層膜般所希望的Ge組成 率之梯形輪廓之方式，決定基準溫度及氣體引進方法。因 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
506007 A7 B7 五、發明説明（20 ) 此需要先設定所希望的Ge組成率之輪廓結構，然後指定能 獲得該輪廓結構所需之程序條件。 圖3(a)〜（d)各自係依序顯示在傾斜組成SiGe-HBT疊層膜 之經予設計的Ge組成率輪廓，條件偏離時之輪廓，使用程序 模擬器的條件推測用輪廓，經補正後的樣本結構之輪廓。 如圖3 (a)所示，在傾斜組成SiGe-HBT之情況下，如在前 面已加以説明，爲在基極層產生用以加速載子之内部電場 ，則需設計梯形之Ge組成率輪廓。在本實施形態，則將 SiGe缓衝層之厚度設定爲40 nm，SiGe傾斜組成層之厚度設 定爲40 nm，Si表面保護層之厚度設定爲50 nm，總計爲130 nm之疊層膜以外延生長在Si基板上。並且將SiGe缓衝層之 Ge組成率設定爲均等的15%。SiGe傾斜組成層之Ge組成率 則將鄰接於SiGe緩衝層之部分設定爲15%，鄰接於SiGe層 之部分則設定爲0 %，而在SiGe傾斜組成層中則使Ge組成 率以近似直線（正確而言是以階段方式）狀使其變化。 圖4係顯示爲獲得圖3 (a)所示梯形輪廓結構所需程序條 件。爲使控制容易進行，通常在生長中則使基板溫度T 一 定，使乙矽烷（Si2H6)流量一定，而只調制鍺烷（GeH4)流量 ，藉此以拉制流量比。也就是説，以階段方式使鍺燒流量 減少，藉此以使SiGe膜的Ge組成率呈階段性變化。此時， 若予以減少鍺烷流量，固可使Ge組成率下降，但生長速率 也會跟著下降，因而需加以調制鍺烷流量俾能獲得所要求 之輪廓。 圖5係顯示在步驟ST103中使用程序模擬器的樣本結構之 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
506007 A7 B7 五、發明説明（21 ) 推測步驟流程圖。 其係首先在步驟ST150則將自開始外延生長程序至結束 ，作爲在各步驟内則可將程序條件視爲一定的基本步驟之 流程而表示，在步驟ST151則指定各步驟之氣體壓力（或流 量）、基板溫度及步驟之時間長短。具體而言，沿著如圖4 所示程序條件之流程，以構成程序條件之參數（在本例則 僅爲鍺燒流量）將變化的時刻t0、11、12、t 3、…爲界而決 定複數個基本步骤。 接著，在步驟ST152則由原料氣體之壓力比（或流量比） 計算在其步驟中生長的結晶層之組成（Ge組成率）。組成若 具有基板溫度依存性，也應參酌其而計算。也就是説，應 對應於根據上述式（2)而求出各步驟的Ge組成率d⑴之方法。 然後，在步驟ST152則由原料氣體之壓力及基板溫度計 算可能在該步驟生長之結晶層厚度（生長速率與時間之乘 積），在步驟ST154則由所有步骤的層組成、厚度計算結果 ，計算最後可能製得之結構。 圖6係顯示經由程序模擬器推測之Ge組成率的外延層厚 度方向輪靡圖。於該圖所示輪廓，看其輪廓即可知其係具 有呈稍向上的凸之形狀。 圖7係顯示SiGe層的Ge組成率之鍺烷流量比依存性圖。
Ge流量比係指相對於乙矽烷（Si2H6)與鍺烷（GeH4)的總計之 鍺烷流量比。但是SiGe層之生長速率係依存於基板溫度及 氣體流量。採用UHV-CVD法時，由於基板溫度較低，致即 使引進某一定量以上之原料氣體，在基板表面之反應也無 - 24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
第090114582號專利申請案 中文說明書修正頁(91年7月) A7 R7 補充 五、發明説明（22 ) 法趕上而容易沖入於生長速率不會再依存於氣體流量之反 應速率決定領域。通常，過程係僅在該反應速率決定領域 下進行。 在反應速率決定領域下，生長速率之溫度依存性係呈一 般所謂的熱激勵述程型，設生長速率為g、基板溫度為τ、 活化能量為Ea時，其與反應速率g及溫度T之間，則有 gocexp (-Ea/T * k) 之關係存在。式中k為波耳玆曼常數。 惟在SiGe層之外延生長中，則有活化能量Ea具有Ge組成 率依存性之特徵使得Ge組成率愈高活化能量Ea之值就愈 小。因而在同一溫度下Ge組成率愈高SiGe層之生長速率愈 增大，以致生長速率之基板溫度依存性愈小。 圖8係顯示SiGe層生長速率（nm/min)之鍺燒流量比依存 性。在該圖8中係顯示基板溫度為587°C時之生長速率與鍺 烷流量比間之關係。如該圖所示，鍺烷（GeH4)之流量比愈 高生長速率變得愈大。另外，已知在600°C附近，基板溫 度若變化1 °C (1 degree)，相對於在Si層（Ge流量比為0之部 分）之惰況下會引起3 %左右之生長速率變化，在Ge組成 率15%的SiGe層之情況下生長速率變化則會止於大約為2 %左右。 如上述，程序條件只要設定基板溫度、乙矽烷流量、 鍺烷流量之三種，並指定這些三種量在製膜程序中任意時 間之值，便可計算出可能製得之結構。但在實際工序中程 序條件偏離設定條件時，氣體流量偏離設計值之情況很少， -25- 本紙張尺度適用中國國家標準(CMS) A4規格(210X 297公釐) 506007 A7 B7 五、發明説明（23 ) 幾乎所有的情況都是基板溫度偏離設計値。另外，由於基 板溫度大體上均不會隨著時間而變，因而用以推測結構之 參數，多半只要設定將基板溫度當做一定値的變數之一個 變數即夠用。當然有時也有氣體流量偏離之情況，或基板 溫度會隨著時間而變之情況，惟在此種情況下，該等値也 可當做擬合參數處理。如上述，只要使用由程序條件推測 結構之方法，便可用參數表達所有實際可能製得的結構。 另外’由程序條件推測結構之方法，雖也可採取一種如 上述預先掌握一定的生長溫度、一定的氣體流量比、生長 速率、與Ge組成率間之相關關係後，計算在任意生長條件 下的結構之方法，惟也可與此法分開而採取一種預先將程 序條件分成幾種方式而製作樣本，並預先求出其時所能製 得之結構與程序條件値間之關係，然後以内插法 (interpolation)求出在製作樣本以外條件下之樣本結構之方 法。程序參數之數目較少時此法爲簡便的方法。 接著，在步驟ST104，則根據圖8所示Ge組成率之輪廓結 構，以光譜橢圓計法計算若實施具有像這樣的結構的疊層 膜之光學評估時可能獲得的△、Ψ之光譜（物理量的理論 預測値）。也就是説，可按照Ge組成率輪廓計算光學常數 之深度方向輪廓，並按照該光學常數輪廓即可計算出該疊 層膜使用光譜橢圓計法或光譜反射率測定法時之測定値的 理論預測値。 該理論預測値之具體計算方法曾由Azzam et. al詳述於 MEllipsometry and Polarized Light (Elsevier Science Ltd Published -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 506007 A7 B7 五、發明説明（24 ) 1987)”。其計算原理乃在於將樣本視爲在層内則由光學常 數一定的多數之層所構成之疊層膜，而由各層之光學常數 求出各層的光之傳播及在各介面之反射率及透過率。也就 是説，各層組成與光學常數（折射率η、消光係數k)間之關 係若已知，則可預測將由程序模擬器推測的疊層膜結構以 光學方式加以評估時之物理量測定値。
SiGe或SiGeC之組成與光學常數間之關係，曾記載於例如 論文"R.T.Carline et.al. Appl· Phys. Lett· 64 No· 9 p( 1114-1116, 1994"，關於由任意組成計算光學常數之算法，則曾記載 於例如論文"Snyder et.al. Appl. Phys. 68 No. 11 ρί 5925-5926, 1990” 〇 因此，只要對程序模擬器輸入程序條件値，便能計算出 樣本結構，並計算出由其樣本結構所得依光譜橢圓計法之 測定値的理論預測値。 圖9係經由本發明人等由具有圖6所示Ge組成率輪廓之 疊層膜進行模擬的△、Ψ之光譜（理論預測値）。另外，在 圖9所示光譜之模擬操作中，曾加以考慮所使用光譜橢圓 計裝置固有之裝置常數。因而就同一結構之疊層膜使用其 他之光譜橢圓計裝置測定時，並不一定能獲得相同光譜。 接著，在步驟ST105，則將圖2所示實際測値與圖9所示 理論預測値加以比較。並且例如將式（1)所示偏差平方和σ 作爲許估値而求出，然後，在步驟ST106辨別評估値是否 爲極小，並直至評估値變成極小爲止重複執行自步驟 ST107返回至步驟ST103之處理。此時，在步驟ST107之處理 -27- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐）
裝 訂
506007 A7 B7 五、發明説明（25 ) ，則予以設定只將基板溫度T自圖4所示60CTC只變化例如1°C 之程序條件，並根據該程序條件執行在步驟ST103的樣本 結構之推測。 程序條件由於設定了基板溫度、乙矽烷流量、鍺烷流量 之三種，因而在步驟ST107也可重新設定在這些三種量的 製膜程序中任意時間的新値。惟如上述在實際製程中，在 程序條件中會偏離設定之部分幾乎都爲基板溫度T，因此 在本例子中，結構推測用參數則僅使用基板溫度T之一個 變數。 另外，若使用快速下降法，則在步驟ST107就根據使基 板溫度T變化時的評估値之微分係數，朝向評估値會達到 極小之機率可能成爲最大的方向，而補正基板溫度T，使 得評估値收束於極小。 接著，在步驟ST108則根據在步驟ST101所求出物理量（圖 2所示△、Ψ之光譜），即可求得最像正確似的程序條件推 測値。然後，經由步驟ST109之辨別結果，程序條件若偏 離適當範圍（例如600°C ± 0.5°C )，則在步驟ST111補正其條 件。也就是説，藉著自步驟ST109進入步驟ST11之處理，決 定程序條件是否應加以修正。 例如圖2所示之物理量實測値，若被推測爲其係在基板 溫度T比600°C低2 °C之條件下經由外延生長的疊層膜所得 時，則將用以規定基板溫度T之參數加以變更，以使基板 溫度T增加2 °C，以便對於以後之晶圓實施程序。由於此， 可針對於異常原因採取適當措施，因而自下次起便可形成 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
506007 A7 B7 五、發明説明（26 ) 具有所期望的輪廓之結構。 -實施形態之效果- 在實際用以製作電晶體之結晶生長程序時，通常在結晶 生長之前已在基板内形成妥絕緣膜或多晶矽膜等。在如此 已形成有圖案（pattern)的基板之情況下，由於熱輻射率等 之差異，即使施加與尚未形成圖案之Si基板同樣的加熱方 法，也不可能成爲相同溫度。而且即使爲具有相同種類的 圖案之基板，因絕緣膜層厚度的工序偏差之故，生長溫度 仍會變化。因此，實際待加以評估之樣本，多半均已變成 經在溫度偏離狀態下所形成Ge組成率輪廓具有曲線部分者 。另方面，欲在面内使基板溫度維持成均勻狀態乃是極其 困難之事，致必不可免形成出在基板面内各自以不同溫度 狀態下所沉積之部分。在此種情況下，傳統方法則以如圖 11(c)所示像是實際上疊層膜不可能擁有的構造爲前提，以 光譜橢圓計法等方法推測物理量的測定値之理論預測値。 因而如圖11(d)所示只能獲得偏離設定的物理性結構（例如 Ge組成率之輪廓結構）。 與此相對，如依本實施形態，則如下面所示，預測實際 可能產生之結構，並掌握著溫度會偏離標準條件，便可根 據其而施予條件補正。 例如，以如圖3 (a)所示梯形輪廓結構作爲設計値而設定 程序條件的結果，若得到如圖3 (b)所示輪廓結構時，則在 自步驟STl〇7返回步驟ST103而重複步驟ST103〜步驟ST106 之處理的階段，便可獲得實際上疊層膜可能具有之最像正 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
裝 訂
'4 506007 A7 B7 五、發明説明（27 ) 確似的輪靡結構。 亦即，如圖3 (c)所示，包括基板溫度T比設定値爲高時 所產生的向上方呈凸之形狀，或是基板溫度T比設定値爲 低所產生的向下方呈凸之形狀之資訊在内，可獲得有關疊 層膜中各層（SiGe緩衝層、SiGe傾斜組成層及Si表面保護層） 之組成及膜厚之資訊。並且根據其資訊而補正程序條件， 因而在以後之程序中便可形成如圖3 (d)所示具有呈大致爲 按照設計値的梯形輪廓之疊層膜。 換言之，在本實施形態，則以可推測爲疊層膜所實際具 有的輪廓結構爲前提，推測依光譜橢圓計法等之物理量的 測定値之預測値。因此可獲得按照設計値之結構（在此係 指Ge組成率之梯形輪廓結構）。 也就是説，可望提高半導體裝置之特性及特性之偏差。 (其他實施形態） 另外，計算評估値之算法，基本上仍可使用傳統方法之 算法，而且也可使用式（1)所示偏差平方和値以外之評估値 。另方面，極小値之判定算法也可替代快速下降法而使用 其他現有之用以判定極小値之算法。 此外，步驟ST109之辨別處理，也可替代以用以判斷裝 置結構之推測値是否在於容許範圍内之處理。 再者，也可採取使評估裝置與執行製膜處理的製造裝置 間具有通信功能，俾根據評估結果，自動補正後續工序之 方式。此爲在採取將評估裝置與製造裝置一併收納於共同 盒體内之構成時，特別有效。 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
506007 A7 B7 五、發明説明（28 ) 像這樣的程序模擬器之結構推測，與執行物理量的理論 預測値與實測値之比較的擬合處理步驟，固也可在與測定 物理量實測値之裝置另一個裝置執行，但較佳爲予以配備 内裝有在測定器内内建了執行該擬合處理步驟算法的硬碟 之電腦，以便實施自物理量之測定起至推測最後樣本結構 爲止之一貫作業。 另外’於圖1所TF流程圖所不之處理’若預先在己錄媒 體記錄其步驟便可使其自動執行。例如預先在可供電腦讀 取之記錄媒體記上步驟ST102〜步驟ST107之步驟時，便可 自動推測形成控制對·象的結構之程序條件。記錄媒體除有 諸如：CD-ROM(唯讀光碟記憶體）、利用磁性體的磁帶、 FD (軟碟）等之外，也有EEPROM(電子可抹除可程式化唯讀 記憶體）等非揮發性記憶體、DVD(多樣化數位光碟）等，任 何一種均可使用。 再者，實施本發明時，並不需要以程序模擬器實施樣本 結構之所有部分。例如在傾斜組成HBT結構之情形下，採 取像是SiGe層部分或Si表面保護層般會成爲均勻組成之部 分，則如傳統方式直接以膜厚或組成率作爲參數使用，而 只將SiGe傾斜組成層使用程序模擬器之方式，有時可能更 爲方便。在此種情況下，也能較之傳統方法適當地表達 SiGe傾斜組成層之輪廓，因而可比傳統方法格外提高評估 精度。 上述實施形態係針對於以UHV-CVD法製作SiGe傾斜組成 HBT結構，而以光譜橢圓計法進行評估乏情況加以説明， -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
506007 A7 B7 五、發明説明（29 惟本發明並非局限於此種組合。例如由於光譜橢圓計法與 光譜反射率測定法具有共同點之處多，在圖i之流程圖所 不t步驟中只要由ψ、△置換爲反射率，幾乎便可同樣地 貫施。除此以外之評估方法，只要能推測樣本結構並計算 物理1的理論預測値，便可實施本發明。 另外，不一定是UHV-CVD法，只要已明白程序條件與使 用該程序條件時即可能形成的結構間之關係，且係屬程序 模擬器可開發的程序，便可實施本發明。例如在依Lp_ CVD(低壓化學汽相沉積法）法、刪（分子束外延生長）法 的外延生長程序等則可容易付諸實施。另外，對於用以擴 散雜質或激活、形成金屬矽化物的RTA處理（快速加熱退火 處理）而言，由於相對於其程序條件可由溫度與時間等極 其少數之參數所控制’但其所形成之結構卻具有極其複雜 的輪廓’因而適合於實施本發明。 另外’即使爲具有如氧化膜、氮化膜等單純結構之膜， 由於依照本發明之方法便可容易求得應加以補正之程序條 件値，因而適用本發明便可獲得程 惟本發明係將之適用於特別具有由複；r元素所構成且 其組成會變化的結構’才特別有其意義存在。在像這樣的 結構情況下，組成若有變化則生長狀態(例如生 半也會跟著變化，因此對於傳統方法而言，如欲掌握正確 結構或施予正確的條件補正則有困難存在。與此相對，如 :發明方式，先掌握改變程序條件時實際可能產生的物理 里（結構）’然後根據其而預^理量的測定値，藉此便可 _______ 师；52- 本紙張尺度適财目s家鮮(CNi) Α4規格(21GX297公爱)-
裝 訂
506007 A7 B7 五、發明説明（30 ) 將會複雜地變化的膜控制成大致按照設計値之結構。此種 由複數個元素構成之膜除有SiGe結晶膜之外，尚有SiGeC結 晶膜、AlGaA$<鋁鎵砷）結晶膜、SiyCi-y膜、InP(銦磷）膜等化 合物半導體膜，對於任一種半導體膜均可適用本發明。 〔發明之效果〕 如依照本發明，則由於將半導體裝置之要素結構實際可 能產生之結構作爲媒介而預測依光學評估方法的實測値， 並將該預測値與實測値相比較而評估半導體裝置之要素結 構，因此，可達成反映到實際可能產生的結構之正確的結 構評估，及提供利用其之半導體裝置及用以自動執行其之 記錄媒體。 〔圖式之簡要説明〕 圖1係顯示本發明實施形態之樣本評估及薄膜製造程序 之管理步骤流程圖。 圖2係顯示經依光譜橢圓計法測定結果所得△、Ψ光譜 之例子圖。 圖3 (a)〜（d)各自係依序顯示在傾斜組成SiGe-HBT疊層膜 之經予設計的GE組成率輪廓，條件偏離時之輪廓，使用程 序模擬器的條件推測用輪廓，經補正後的樣本結構之輪廓。 圖4係顯示爲獲得圖3 (a)所示梯形輪廓結構所需程序條 件0 圖5係顯示使用程序模擬器的樣本結構之推測步驟流程 圖。 圖6係顯示經由程序模擬器推測之Ge組成率的外延層厚 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 506007 A7 B7 五、發明説明（31 ) 度方向輪廓圖。 圖7係顯示SiGe層的Ge組成率之鍺烷流量比依存性圖。 圖8係顯示SiGe層生長速率之鍺烷流量比依存性。 圖9係經由本發明人等由具有圖6所示Ge組成率輪廓之 疊層膜進行模擬的A、Ψ之光譜。 圖10係顯示傳統樣本評估及薄膜製造程序中之管理步驟 流程圖。 圖11(a)〜（d)各自係依序顯示在傾斜組成SiGe-HBT疊層膜 之經予設計的Ge組成率輪廓，條件偏離時之輪廓，假定爲一 律結構之傳統推測輪廓，經補正後的樣本結構之輪廓。 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 506007
    裝
    、申請專利範圍 相關關係予以資料庫化後， 在上述步驟（b)則根據上述相關關係以計算求出上述 要素之結構。 ^ 5·如申請專利範圍第丨至4項中任一項之結構評估方法， 其中之程序係結晶膜之外延生長程序。 6·如申請專利範圍第5項之結構評估方法，其中之結晶膜 係含有複數個元素之結晶膜。 7. 如申請專利範圍第6項之結構評估方法，其中之結晶膜 係包含含有Si及以且帶隙係呈傾斜而變化的結構：：晶 膜0 8. 如申請專利範圍第…項中任_項之結構評估方法， 其中之光學評估方法係使用光譜橢圓計法及光譜反射 測定法中任一種。 9. 一種半導體裝置之製造方法，包括以下之步驟： 步驟（a)，其係對於包含半導體裝 子策罝的要素之複數個 晶圓中一個評估用晶圓，以光學評 子1^在万法取得上述要素 之物理量的複數個實測值； 步驟（b)，其係先假設為形成上述 q y Μ工处P干估用晶圓的要素 所需程序條件，然後以計算求出經由 升 > 疋·，，工田使用該假設程序條 件的程序下所形成上述要素之結構； 步驟（C)，其係計算以上述光學 、尤予汁估万法評估經由上 述步驟（b)所求得上述要辛之处槿的 κ…稱的物理量的複數個測
    定值之預測值； 步驟（d)，其係根據上述評估用晶圓的要素之物理量 的複數個實測值與上述複數個測定值之預測值、推測上 述要素之結構；以及 步驟（e)，其係上述評估用晶圓之上述要素之推測結構 與上述複數個晶圓之設計結構間之差異若在於容許範圍 外時，則在上述複數個晶圓中至少對於上述評估用晶圓 以外之晶圓加以修正上述程序之程序條件。 10·如申請專利範圍第9項之半導體裝置之製造方法，其中 之程序係結晶膜之外延生長程序。 11·如申請專利範圍第10項之半導體裝置之製造方法，其中 之結晶膜係包含複數個元素之結晶膜。 12·如申請專利範圍第u項之半導體裝置之製造方法，其中 I結晶膜係包含Si及Ge且帶隙係呈傾斜而變化的結構之 結晶膜。 13·—種記錄媒體，係可供組配於為以光學評估方法執行半 導體裝置的要素之特性評估所使用之電腦，其記錄著電 腦可讀之供電腦執行的以下之步驟： 步驟（a) ’其係用於取入上述半導體裝置的要素之物 理量的複數個實測值； 步驟（b) ’其係用於先假設為形成上述評估用晶圓的 要素所需程序條件，然後以計算求出經由使用該假設程 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 川6007 A8
    序條件的程序下所形成上述要素之結構； 步驟（C)，其係用於計算以上说* 丨井以上迷先學評估方法評估經 由上述步驟（b)所求得上述要去 > 纟士 晋常足、、‘σ構的物理量的複數 個測定值之預測值；以及 步驟（d) ’其係用於根據上述要素之物理量的複數個測 定值之實測值與上述複數個測定值之預測值，推測上述 要素之結構。 14·如申請專利範圍第13項之記錄媒體，其中在上述步驟⑷ 计鼻用以評估上述複數個物理量的實測值與上述複數個 測定值的預測值間之差的數值，並且直至該值成為閾值 以下為止繼、續經由上述步驟（b)、（c)推測上述要素之結 構。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090114582A 2000-06-16 2001-06-15 Structure evaluation method, semiconductor device manufacturing and recording medium TW506007B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000181097 2000-06-16

Publications (1)

Publication Number Publication Date
TW506007B true TW506007B (en) 2002-10-11

Family

ID=18682078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114582A TW506007B (en) 2000-06-16 2001-06-15 Structure evaluation method, semiconductor device manufacturing and recording medium

Country Status (6)

Country Link
US (1) US6720587B2 (zh)
EP (1) EP1223608A1 (zh)
KR (1) KR100467178B1 (zh)
CN (1) CN1169195C (zh)
TW (1) TW506007B (zh)
WO (1) WO2001097267A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347229A (ja) 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6858454B1 (en) 2003-10-01 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for measuring semiconductor constituent element content and method for manufacturing a semiconductor device
US7399975B2 (en) * 2004-08-11 2008-07-15 Metrosol, Inc. Method and apparatus for performing highly accurate thin film measurements
JP4558405B2 (ja) * 2004-08-17 2010-10-06 株式会社アドバンテスト 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法
EP1922419A4 (en) * 2005-06-10 2010-11-17 Life Technologies Corp METHOD AND SYSTEM FOR GENETIC MULTIPLEX ANALYSIS
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法
US7511835B2 (en) * 2007-04-12 2009-03-31 Tokyo Electron Limited Optical metrology using a support vector machine with simulated diffraction signal inputs
DE102007019122B3 (de) 2007-04-23 2008-06-26 Texas Instruments Deutschland Gmbh Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern
KR100982306B1 (ko) 2008-06-09 2010-09-15 삼성모바일디스플레이주식회사 가상 계측 장치 및 계측 방법
JP2013089804A (ja) * 2011-10-19 2013-05-13 Renesas Electronics Corp 半導体装置のスクリーニング装置、半導体装置のスクリーニング方法及びプログラム
KR20180080930A (ko) * 2017-01-05 2018-07-13 삼성전자주식회사 박막층 품질 평가 방법 및 평가 장치
US10141430B1 (en) * 2017-07-27 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structures with uniform threshold voltage distribution and method of making the same
JP6959190B2 (ja) 2018-07-24 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法およびプログラム
CN116562173B (zh) * 2023-07-07 2023-09-12 南京邮电大学 基于模拟退火算法的半导体器件结终端几何参数设计方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382017A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置の製造装置
JP2908629B2 (ja) * 1992-02-21 1999-06-21 キヤノン株式会社 マイクロ波プラズマｃｖｄ法及びロール・ツー・ロール法を用いた堆積膜形成方法
JPH05238880A (ja) * 1992-02-28 1993-09-17 Fujitsu Ltd エピタキシャル成長方法
JPH05308053A (ja) * 1992-04-08 1993-11-19 Nec Corp 化学的気相成長装置
JP2803460B2 (ja) * 1992-04-15 1998-09-24 日本電気株式会社 減圧気相成長装置
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH0855145A (ja) * 1994-08-08 1996-02-27 Fujitsu Ltd 半導体プロセスシミュレーション方法及びそのための装置
JPH10300432A (ja) 1997-02-26 1998-11-13 Fujitsu Ltd エリプソメトリ及びエリプソメ−タ、形状測定方法および半導体装置の製造方法
US6037614A (en) * 1997-03-07 2000-03-14 California Institute Of Technology Methods for manufacturing group IV element alloy semiconductor materials and devices that include such materials
JPH10300732A (ja) * 1997-04-22 1998-11-13 Hitachi Ltd 超音波検査装置
JP3781245B2 (ja) * 1997-12-26 2006-05-31 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020031410A (ko) 2002-05-01
US20020106819A1 (en) 2002-08-08
WO2001097267A1 (en) 2001-12-20
CN1169195C (zh) 2004-09-29
EP1223608A1 (en) 2002-07-17
US6720587B2 (en) 2004-04-13
KR100467178B1 (ko) 2005-01-24
CN1383579A (zh) 2002-12-04

Similar Documents

Publication Publication Date Title
TW506007B (en) Structure evaluation method, semiconductor device manufacturing and recording medium
Pickering et al. Spectroscopic ellipsometry characterization of strained and relaxed Si1− x Ge x epitaxial layers
TW565878B (en) Manufacturing method of semiconductor device
US8791034B2 (en) Chemical vapor deposition process for aluminum silicon nitride
JP2002512441A (ja) 反射率スペクトル測定を用いた半導体の非破壊分析
US11022428B2 (en) Growth rate detection apparatus, vapor deposition apparatus, and vapor deposition rate detection method
WO1998057146A1 (fr) Procede d'evaluation de couche semi-conductrice, procede de fabrication de dispositif semi-conducteur, et support d'enregistrement
JP4642276B2 (ja) 半導体装置の製造方法及び記録媒体
KR20040004632A (ko) 처리층 컨포멀리티의 결정을 위한 방법 및 장치
Peters et al. In situ monitoring of GaN metal-organic vapor phase epitaxy by spectroscopic ellipsometry
KR20010080237A (ko) 층 처리 방법 및 장치
Himcinschi et al. Spectroscopic ellipsometric characterization of organic films obtained via organic vapor phase deposition
Zollner Spectroscopic ellipsometry for inline process control in the semiconductor industry
EP1039514A1 (en) Apparatus for manufacturing semiconductor device and its manufacturing method
TW201640092A (zh) 積層基板的測量方法、積層基板及測量裝置
US7129168B2 (en) Method of estimating substrate temperature
JP2019519937A5 (zh)
Balmer et al. In situ optical monitoring of AlGaN thickness and composition during MOVPE growth of AlGaN/GaN microwave HFETs
KR100510996B1 (ko) 선택적 에피텍셜 성장 공정의 최적화 방법
US6303397B1 (en) Method for benchmarking thin film measurement tools
Chaaben et al. Simulation of in situ reflectance-time during MOVPE of GaN on sapphire substrate
CN110499533B (zh) 氮化物晶体基板以及氮化物晶体基板的制造方法
JP3848833B2 (ja) 半導体層の評価方法及び半導体装置の製造方法
US20140256119A1 (en) Cyclic epitaxial deposition and etch processes
JP7063736B2 (ja) 窒化物結晶基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees