KR100467178B1 - 구조평가방법, 반도체장치의 제조방법 및 기록매체 - Google Patents

구조평가방법, 반도체장치의 제조방법 및 기록매체 Download PDF

Info

Publication number
KR100467178B1
KR100467178B1 KR10-2002-7002010A KR20027002010A KR100467178B1 KR 100467178 B1 KR100467178 B1 KR 100467178B1 KR 20027002010 A KR20027002010 A KR 20027002010A KR 100467178 B1 KR100467178 B1 KR 100467178B1
Authority
KR
South Korea
Prior art keywords
value
evaluation
composition
evaluation method
physical quantity
Prior art date
Application number
KR10-2002-7002010A
Other languages
English (en)
Other versions
KR20020031410A (ko
Inventor
노자와가츠야
사이토도루
구보미노루
간자와요시히코
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020031410A publication Critical patent/KR20020031410A/ko
Application granted granted Critical
Publication of KR100467178B1 publication Critical patent/KR100467178B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

공정조건의 초기 추정값을 설정하고, 공정 시뮬레이터에 의한 반도체 장치의 요소의 구조 추정을 행한 후, 물리량측정값의 예상값을 계산한다. 그리고, 광학적 평가방법에 의한 반도체 장치의 요소의 물리량의 실측값과 이론계산값을 서로 비교하여, 예컨대, 급속강하법 등을 이용하여 측정된 반도체 장치의 요소의 확실한 구조를 구한다. 이 결과를 이용하여 다른 반도체 장치의 요소에 대한 공정에서의 공정조건을 보정할 수도 있다.

Description

구조평가방법, 반도체장치의 제조방법 및 기록매체{STRUCTURE EVALUATING METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES, AND RECORDING MEDIUM}
최근, 산화막, 질화막, 폴리실리콘막 등의 박막을 기판 상에 형성하는 공정은 반도체 장치의 제조에서 자주 이용되고 있다. 이들 박막을 요소로서 이용한 장치를 작성하고, 원하는 특성을 얻기 위해서는 박막의 막두께 및 물성이 소정의 범위 내에 포함될 필요가 있다. 일반적으로, 박막의 물성이나 막두께는 그 박막을 형성하는 공정(이하, 박막 공정)의 조건과 공정을 행하는 시간에 의해 변화되기 때문에, 박막 공정을 행한 후 형성된 박막이 소정의 막두께나 물성을 가지고 있는지를 평가한다. 그리고, 장치의 양산공정에서는, 그 평가결과로부터 형성된 박막이 원하는 막두께나 물성을 가지고 있지 않으면, 공정조건을 변경할 필요가 있다.
여기서, 종래의 박막 공정의 경우, 일회의 공정으로 형성되는 박막은 기본적으로 깊이 방향으로 조성이나 그 밖의 물성이 크게 변화하지 않는 거의 균질의 막이다. 한편, Si-M0S 트랜지스터의 게이트부분과 같이, 게이트절연막이 되는 실리콘산화막 상에 게이트전극이 되는 폴리실리콘막을 적층하는 예도 적지 않지만, 이들경우에서도, 각 층 내에서는 조성이 거의 균일하고, 각 층간의 계면이 명료한 경우가 대부분이다.
또한, 기판 상의 단층막 및 다층막의 각 층의 막두께 및 조성의 평가기술로서 광학적 평가방법이 있으며, 광학적 평가방법의 예로서, 분광 타원 편광반사 측정법(ellipsometry) 및 분광 반사율 측정법이 널리 이용되고 있다.
분광 반사율 측정법이란, 샘플에 광을 조사하여, 샘플에 조사한 광의 강도와 샘플로부터 반사되는 광의 강도와의 비(반사율)를 분광된 각 파장영역에서 구하는 평가방법이다.
분광 타원 편광반사 측정법은 샘플에 직선편광시킨 광을 조사하여, 반사광의 편광상태의 변화로부터 샘플에 관한 정보를 얻는 평가기술이다. 직선편광시킨 광 중, 전계(電界) 벡터가 입사면에 평행하게 되어 있는 것을 p 편광성분, 수직으로 되어 있는 것을 s 편광성분으로 하고, 각각의 복소(複素)반사율을 Rp, Rs로 한 경우, ρ≡Rp/Rs는 역시 복소수가 된다. 따라서, ρ는 2개의 실수 ψ, △를 이용하여 ρ≡tan ψei△로 표현할 수 있다. 이 ψ, △의 두 물리량을 각 파장의 광에 대해서 측정하여 분광을 얻는 것이 분광 타원 편광반사 측정법이다.
이들 광학평가법의 공통의 특징으로서, 광이 통과하는 물질의 광학정수(굴절율 n, 소광계수 k)의 조합에 의해 광의 위상이나 반사율이 변화하기 때문에, 측정결과에 물질의 광학정수의 정보가 포함되는 것을 들 수 있다. 또한, 피측정대상으로부터 도출되는 광정보에는 광의 간섭효과가 현저하게 나타나 있기 때문에, 박막의 막두께 등에 의해 측정결과가 크게 변화하는 경우가 많으며, 상기의 어떤 평가방법으로도, 박막의 막두께 등의 정보를 얻을 수 있다.
그러나, 반사율 측정법 또는 분광 타원 편광반사 측정법에 있어서, 측정된 물리량(반사율 측정법의 경우는 반사율, 분광 타원 편광반사 측정법의 경우는 ψ, △)에는 광이 통과한 경로 상의 모든 물질의 영향이 포함되어 있어, 그들의 영향을 개별적으로 분리된 정보로서 직접 도출할 수는 없다.
따라서, 분광 반사율 측정법 또는 분광 타원 편광반사 측정법을 이용해 샘플을 측정하고 박막의 막두께나 특성을 평가하는 경우에는, 이하와 같은 실측값과 측정값의 예상값의 비교 절차를 밟을 필요가 있다.
도 10은 종래의 샘플평가 및 박막의 제조 공정에서의 관리 절차를 나타내는 플로우차트이다.
우선, 단계 ST201에서 어떤 공정 P에 의해 작성된 샘플 A를 평가방법 M으로 측정하여, 물리량의 실측값(예컨대, △, ψ)을 얻는다.
한편, 단계 ST202에서 샘플구조의 기하학적 모델을 설정하고, 단계 ST203에서 샘플구조를 규정하는 초기추정값을 설정한 후, 단계 ST204에서 물리량 측정값의 이론예상값을 계산한다. 즉, 광학적평가를 이용하는 경우에는, 측정 샘플의 구조(n, k 프로파일)를 가정하여, 이 n, k 프로파일을 평가방법 M으로 평가했을 때에 얻어질 물리량 측정값의 이론예상값을 계산한다.
그리고, 단계 ST205에서 물리량의 실측값과 이론예상값을 서로 비교한다. 이 때에, 실측값과 이론예상값과의 차의 정도를 평가하기 위한 평가값을 정의한다.
다음에, 단계 ST206에서 평가값이 극소값인지의 여부를 판별하여 평가값이극소가 아니면, 단계 ST207에서 새로운 추정값을 설정하고 나서, 단계 ST204의 처리로 되돌아가 단계 ST204∼ST206의 처리를 반복한다.
그리고, 단계 ST206의 판별에서 평가값이 극소라고 판별되면, 단계 ST208로 진행하여 샘플구조의 추정값을 결정한 후, 단계 ST209에서 샘플구조가 적정범위인지의 여부를 판별한다. 이 판별 결과, 샘플구조가 적정범위 내에 있으면, 단계 ST210으로 진행하여 설정한 공정조건대로 다음 처리를 수행한다.
한편, 단계 ST209에서의 판별 결과, 샘플구조가 적정범위 내에 없는 경우에는 단계 ST211로 이행하여, 샘플구조의 기하학적 모델이 적절한지의 여부를 판별한다. 그리고, 샘플구조의 기하학적 모델이 적절하면 단계 ST212로 진행하여 구조가 이상해진 원인을 추정하여, 예컨대, 온도, 시간, 가스유량(流量) 등을 변경하는 등의 대책을 강구한다.
또한, 단계 ST211에서의 판별 결과, 샘플구조의 기하학적 모델이 적절하지 않은 것으로 판단했을 때는 단계 ST213으로 이행하여, 새로운 기하학적 모델을 설정하고 나서, 단계 ST203으로 되돌아가 단계 ST203 이하의 처리를 다시 수행한다.
여기서, 단계 ST205에서 이용되는 평가값으로서는 통상 양의 실수로, 실측값과 이론예상값과의 차가 작을수록 작아져, 양자가 완전히 일치하였을 때에 0이 되는 함수가 이용된다. 일반적으로는, 평가값으로서 하기 수학식 1에서 나타나는 각 파장에서의 실측값과 이론예상값의 차의 제곱을 전 파장에 걸쳐 가산한 분산값 σ
를 이용하는 경우가 많다. 단, Sj는 물리량의 실측값이고, Smodj는 물리량의 이론예상값이다. 또한, aj는 가중계수이고, 가중계수 aj가 모두 1일 때에는 각 파장의 정보가 모두 동등하게 평가에 이용되지만, 샘플의 구조의 특징이 나타나기 쉬운 파장의 기여가 커지도록, 가중계수 aj의 값을 1로 하지 않는 경우도 있다.
그리고, 최소 제곱법에서는 이 평가값이 최소가 된다고 가정한 샘플구조를 측정값으로 한다. 즉, 실측과 같은 ψ, △를 부여하는 샘플의 구조(n, k의 깊이 방향 프로파일)를 찾아내, 가장 가까운 ψ, △를 부여한 샘플의 구조를 측정값으로서 이용하는 것이다. 그러나, 분광 타원 편광반사 측정법의 경우, 샘플의 미묘한 변화 예를 들면, 표면의 원자층 레벨의 광학정수변화로도 ψ△의 측정결과가 변화하기 때문에, 모든 샘플구조에서의 이론예상값을 계산하여 실측값과 비교할 수는 없다.
따라서, 실제의 평가에서는, 샘플의 구조를 소수의 파라미터로 표현하여, 평가값이 극소가 되는 파라미터값의 조합을 상정한 값의 범위 내에서 구하는 작업을 한다. 또한, 평가값은 이들 파라미터의 함수가 되지만, 일반적으로 이 함수는 복잡해지기 때문에, 최소값을 구하는 것은 실제로 매우 곤란하다. 그래서, 최소값 대신에 극소값을 이용한다. 극소값이면, 최속강하(最速降下)법 등의 알고리즘으로 구할 수 있다. 이들 알고리즘에서는 파라미터에 대하여 적당한 초기값을 부여하고, 평가값이 작아지는 방향으로 파라미터값에 미소한 변화를 주어, 어떠한 미소한 변화라도 평가값이 증대하는 점, 즉, 극소점을 구한다. 단, 이 극소점을 이용하는 방법의 경우, 구한 극소점이 최소값을 부여하는 점이라고는 한정하지 않는다.
종래의 박막 공정에서 형성되는 계면이 명료한 단일조성의 막끼리의 적층구조라면, 상기의 방법으로도 비교적 재현성 좋게 박막을 평가할 수 있다. 이것은 공정 상 생길 수 있는 구조가 단순하기 때문에, 박막의 구조를 비교적 적은 파라미터수로 표현할 수 있는 것, 실제의 박막 구조에 가장 가까운 박막의 모델구조를 부여하는 파라미터값의 조합 이외에 평가값의 극소점이 발생하기 어려운 것이 그 이유이다.
다음에, 상기 종래의 광학적 평가방법을 복수의 원소를 포함하는 결정막의 막두께나 특성의 평가에 이용하는 것에 관해서 고찰한다.
최근, 결정층의 에피택셜 성장기술이라는 종래의 박막 공정과는 다른 성질을 갖는 기술이 HBT(헤테로 바이폴라 트랜지스터) 등의 작성을 중심으로 이용되기 시작하고 있다. 에피택셜 성장기술이란, 기판 등의 하지가 되는 결정 상에 하지의 결정을 구성하는 원자의 구조를 모방한 구조를 갖는 새로운 결정을 성장시키는 기술이다. 이 기술의 경우, 막두께를 매우 높은 정밀도(일반적으로는 1nm 정도, 특수한 조건하에서는 하나의 원자층까지)로 제어할 수 있다. 또한, 성장시키는 결정이 넓은 조성율의 범위에서 혼합결정을 형성하는 SiGe 등의 재료로 구성되어 있는 경우, 조성율을 제어하는 것이 가능하다. 따라서, 이들 특성을 이용하면, 임의의 프로파일에서 깊이 방향으로 거의 연속적으로 조성이 변화한 상태를 만들 수 있다. 이 특성을 이용하는 장치의 일례가 경사조성 SiGe-HBT이다. 경사조성 SiGe-HBT의 경우, Ge 조성을 이미터영역에서 0으로 하여, 베이스영역 내에서 Ge 조성을 서서히 증대시키는 것이다. 이 때, Ge 조성율이 높아지면 밴드갭이 좁아지므로, 내부의 캐리어를 가속하는 방향으로 전계가 발생한다. 그 결과, 캐리어의 베이스 주행시간이 단축되어, 트랜지스터의 고속동작이 가능해진다.
이러한 SiGe 경사조성 HBT의 경우, 베이스영역 내에서 조성을 계속 바꿔 삼각형의 프로파일을 갖게 하는 경우도 있지만, 일반적으로는 Ge 조성율이 균일한 버퍼층을 부가한 사다리꼴 프로파일을 채용하는 경우가 많다.
도 11의 (a)는 균일조성의 SiGe 버퍼층 상에 SiGe 경사조성층과 Si 캡층을 퇴적하여 구성되는 적층구조의 깊이 방향에서의 Ge 조성율의 프로파일을 나타내는 도면이다.
이와 같이, 에피택셜 성장기술을 이용하여, 거의 연속적으로 조성이 변화하는 구조를 작성하기 시작했기 때문에, 거의 연속적으로 변화하는 프로파일을 평가하는 동시에, 그 프로파일이 소정의 범위로부터 일탈하고 있는 경우, 보정을 하는 방법이 필요하게 되었다.
그래서, 이와 같이 깊이 방향으로 거의 연속적으로 조성이 변화하는 샘플도, 분광 타원 편광반사 측정법으로 평가하는 시도가 이루어지고 있다. 분광 타원 편광반사 측정법에 의한 평가과정에서 임의의 조성 프로파일을 갖는 샘플로도 ψ, △의 측정은 가능하다. 또한, 거의 연속적으로 변화하는 조성의 프로파일을 충분히 얇은 박막의 적층으로서 근사하면, ψ, △의 이론예상값의 계산도 가능하다.
그러나, SiGe막 등의 복수의 원소를 포함하는 혼합결정의 에피택셜 성장에서는 이하와 같은 문제점이 있었다.
균일조성을 갖는 박막과는 달리, Ge 조성율을 깊이 방향으로 향하여 원자층 레벨로 변화시킬 수 있는 SiGe 에피택셜 성장막에서는, 취할 수 있는 샘플구조가매우 많아지지만, 설정한 공정조건이 정확히 실현되고 있으면, 완성된 박막의 구조는 의도한 박막의 구조에 거의 일치할 것이다.
그러나, 예를 들면 도 11의 (a)에 나타내는 바와 같은 사다리꼴의 경사조성 프로파일을 갖는 박막의 작성을 의도하여 결정성장을 한 바, 설정한 온도와는 다른 온도로 결정이 성장되었다고 하면, 완성된 박막 조성의 프로파일은 정확한 사다리꼴의 프로파일이 되지 않는 것을 알았다.
그 이유는 결정성장속도가 기판온도에 의존하고, 또한, 그 의존 방법이 Ge 조성율에 의해 변화하는 것에 따른 것으로 생각된다. SiGe막의 성장단계에서, 성장 중의 SiGe 결정의 Ge 조성율이 증대하면, 결정성장에서의 활성화 에너지가 작아지므로, 기판온도의 변화에 대한 성장속도의 변화가 Si에 비해 작아진다. 그 결과, 기준온도에서 Ge 조성율이 사다리꼴 프로파일이 되는 조건으로 결정성장을 행한 경우, 기준온도보다도 높은 온도에서 성장된 경사조성 SiGe 결정의 Ge 조성율은 아래로 볼록한 프로파일을 갖고, 기준온도보다도 낮은 온도에서 성장된 경사조성 SiGe 결정의 Ge 조성율은 위로 볼록한 프로파일을 갖는다.
도 11의 (b)는 기준온도보다도 높은 온도에서 성장된 경사조성 SiGe막을 갖는 적층구조의 깊이 방향에서의 Ge 조성율의 프로파일을 나타내는 도면이다.
도 11의 (c)는 도 11의 (b)에 나타내는 Ge 조성율의 프로파일을 갖는 적층막임에도 불구하고, 사다리꼴 근사를 행하였을 때의 Ge 조성율의 프로파일을 나타내는 도면이다. 즉, 도 11의 (b)에 나타내는 Ge 조성율의 프로파일을 갖는 적층막의 구조를 분광 타원 편광반사 측정법을 이용하여, 파라미터로서 각 층의 막두께와 Ge조성율을 채용한 사다리꼴 모델로 맞춘 경우, 실제의 프로파일의 곡선부분을 표현할 수 없기 때문에, 총 막두께는 실제의 프로파일과 거의 동일해지지만, 경사부분의 형상이 실제와는 다른 프로파일을 갖는 구조가 추정값으로서 얻어진다. 그 결과, Si 캡과 SiGe 버퍼층의 두께를 실제보다도 얇은 것으로 판단하고, SiGe 경사조성층의 두께를 실제보다도 상당히 두꺼운 것으로 판단하여, 성장시간을 실제보다 긴 것으로 평가한다.
여기서, 도 11의 (b)에 나타내는 바와 같은 Ge 조성율의 프로파일을 간편하게 기술하는 기하학적 모델은 없기 때문에, 종래의 공정조건의 보정방법으로는 적층막의 각 층의 성장시간을 단순히 보정하는 방법이 이용된다.
도 11의 (d)는 사다리꼴 근사한 결과를 바탕으로, 적층막의 각 층의 두께를 성장시간을 단축함으로써 보정하여 형성되는 적층막의 깊이 방향에서의 Ge 조성율의 프로파일을 나타내는 도면이다. 도 11의 (d)에 나타내는 바와 같이, 도 11의 (c)에 나타내는 사다리꼴 근사에 의해 얻어진 적층막의 프로파일을 추정값으로 하여 공정조건을 보정하면, SiGe 경사조성층을 실제보다도 두꺼운 것으로 평가하여 이것을 보정하므로, 설계값보다도 얇은 SiGe 경사조성층을 갖는 적층막이 형성된다.
즉, 종래 이용되고 있는 보정방법으로는 기하학적 모델에 의해 Ge 프로파일을 적절하게 표현할 수 없기 때문에 정확하게 평가할 수 없고, 잘못된 보정을 행하는 결과가 된다.
이상과 같이, Ge 조성율의 프로파일의 구조를 도 11의 (a)에 나타내는 바와같이, Si 캡층, 경사조성층, SiGe 버퍼층의 각 층의 두께와, 각 층에서의 Ge 조성율의 네 가지로 정해지는 사다리꼴로 표현할 수 있는 것은 기준온도에서 성장된 막뿐이다. 따라서, 성장된 SiGe막 등의 두께의 실측값을 바탕으로 성장조건을 보정해도, Ge 조성율의 프로파일이 항상 사다리꼴인 것을 전제로 하고 있는 한, 정확한 보정을 하는 것은 곤란하다.
그래서, 막의 Ge 조성율의 프로파일을 규정하는 파라미터수를 늘려, 사다리꼴보다도 정점이 많은 다각형으로 Ge 조성율의 프로파일을 표현하면, 임의의 온도에서의 Ge 조성율의 프로파일을 표현할 수 있다. 그러나, Ge 조성율을 프로파일을 규정하는 파라미터수를 늘리면, 상술한 분산값 x의 극소값을 부여하는 파라미터의 조합이 매우 많아지기 때문에, 현실적인 계산량으로 정확한 추정값을 얻기가 어려워진다. 이론적으로는 Ge 조성율의 프로파일과 같은 기하학적 모델의 구조를 규정하는 파라미터의 수를 늘리면, 당연히 보다 실제에 가까운 샘플구조를 표현할 수 있을 것이다. 그러나, 파라미터수를 늘리면 평가값의 극소값을 부여하는 파라미터값의 조합이 하나로 한정되지 않는다. 그 결과, 샘플구조는 거의 같은데, 분광 타원 편광반사 측정법에 의한 측정시의 잡음 등에 의한 ψ, △ 측정의 미묘한 편차나, 구조 모델에 포함되어 있지 않은 구조 예를 들면, 계면의 조성변동 등의 미묘한 샘플구조의 차이에 의해, 측정결과가 크게 변화한다는 문제점이 발생한다.
본 발명은 반도체 장치의 요소의 제조 공정 관리에 이용되는 구조평가방법, 반도체장치의 제조방법 및 기록매체에 관한 것이다.
도 1은 본 발명의 실시예에서의 샘플평가 및 박막의 제조 공정에서의 관리 절차를 나타내는 플로우차트.
도 2는 분광 타원 편광반사 측정법에 의한 측정의 결과 얻어지는 △, ψ분광의 예를 나타내는 도면.
도 3의 (a)∼(d)는 각각 순서대로, 경사조성 SiGe-HBT의 적층막에서 설계된 Ge 조성율의 프로파일, 조건을 벗어난 경우의 프로파일, 공정 시뮬레이터를 이용한 조건의 추정용 프로파일, 보정 후의 샘플구조의 프로파일을 나타내는 도면.
도 4는 도 3의 (a)에 나타내는 사다리꼴 프로파일구조를 얻기 위한 공정조건을 나타내는 도면.
도 5는 공정 시뮬레이터에 의한 샘플구조의 추정절차를 나타내는 플로우차트.
도 6은 공정 시뮬레이터에 의해서 추정된 Ge 조성율의 에피택셜층 두께 방향에서의 프로파일을 나타내는 도면.
도 7은 SiGe층에서의 Ge 조성율의 게르만 유량비 의존성을 나타내는 도면.
도 8은 SiGe층의 성장속도의 게르만 유량비 의존성을 나타내는 도면.
도 9는 도 6에 나타내는 Ge 조성율의 프로파일을 갖는 적층막에서 시뮬레이션을 행한 △, ψ의 분광을 나타내는 도면.
도 10은 종래의 샘플평가 및 박막의 제조 공정에서의 관리 절차를 나타내는 플로우차트.
도 11의 (a)∼(d)는 각각 순서대로, 경사조성 SiGe-HBT의 적층막에서 설계된 Ge 조성율의 프로파일, 조건을 벗어난 경우의 프로파일, 일률적인 구조를 가정한 종래의 추정 프로파일, 보정 후의 샘플구조의 프로파일을 나타내는 도면.
본 발명의 목적은 샘플의 측정값으로부터 샘플구조를 개재시켜 공정조건을 파악하고, 그 결과를 이용하여 공정조건을 보정함으로써, 거의 설계대로의 구조를얻기 위한 구조평가방법, 반도체장치의 제조방법 및 기록매체의 제공을 도모하는 것에 있다.
본 발명의 구조평가방법은 광학적 평가방법에 의해, 반도체 장치의 요소의 물리량의 복수의 실측값을 얻는 단계 (a)와, 상기 요소를 형성하기 위한 공정조건을 가정하고, 이 가정된 공정조건을 이용한 공정을 거쳐 형성되는 상기 요소의 구조를 계산에 의해 구하는 단계 (b)와, 상기 단계 (b)에서 구해진 상기 요소의 구조를 상기 광학적 평가방법으로 평가했을 때에 얻어지는 물리량의 복수의 측정값의 예상값을 계산하는 단계 (c)와, 상기 요소의 물리량의 상기 복수의 실측값과 상기 복수의 측정값의 예상값에 기초하여, 상기 요소의 구조를 추정하는 단계 (d)를 포함하고 있다.
이 방법에 의해, 단계 (d)에서는 단계 (b)에서 얻어진 현실에서 채용할 수 있는 요소의 구조에 기초하는 요소의 물리량의 측정값의 예상값과, 물리량의 실측값에 기초하여, 요소의 가장 확실한 구조가 추정된다. 즉, 종래와 같은 일률적인 구조를 전제로 한 구조평가와는 달리, 공정조건의 변화에 따라서 변화하는 물리량의 구조를 반영한 정확한 구조평가를 행할 수 있다.
상기 단계 (d)에서는 상기 복수의 물리량의 실측값과 상기 복수의 측정값의 예상값과의 차를 평가하는 수치를 계산하여, 그 값이 임계값 이하가 될 때까지 상기 단계 (b), (c)를 거쳐 상기 요소의 구조를 추정함으로써, 예컨대, 최소제곱법을 이용한 급속강하법 등의 알고리즘을 이용하여 구조평가가 용이해진다.
상기 단계 (b)에서는 공정 시뮬레이터를 이용하여 상기 계산을 행함으로써,간편하고 또한 신속하게 구조평가를 행할 수 있다.
미리 복수의 공정조건을 이용한 공정에 의해 요소를 형성하고, 상기 광학적 평가방법에 의해 이 요소의 구조를 구해 놓으며, 상기 복수의 공정조건과 이 공정조건에 의해 형성된 요소의 구조와의 상관관계를 데이터 베이스화해 놓고, 상기 단계 (b)에서는 상기 상관관계에 기초하여 상기 요소의 구조를 계산에 의해 구함으로써, 구조평가를 보다 간편하고 또한 신속하게 행할 수 있게 된다.
상기 공정이 결정막의 에피택셜 성장 공정인 경우, 특히, 상기 결정막이 복수의 원소를 포함하는 결정막인 경우에, 본 발명의 구조평가방법을 적용함으로써, 현저한 효과를 발휘할 수 있다.
상기 결정막은 Si 및 Ge를 포함하고 밴드갭이 경사지게 변화하는 구조를 포함하는 결정막인 경우에, Ge 조성율의 프로파일의 제어에 이용할 수 있는 구조평가를 행할 수 있다. 즉, Ge 조성율에 따라서 결정성장속도가 변화하므로, Ge 조성율의 프로파일이 설계대로의 경사구조로 되지 않는 경우에도, 실제로 일어날 수 있는 Ge 조성율의 프로파일이 물리량의 측정값의 예상값으로서 연산되기 때문에, 이 물리량의 측정값의 예상값을 이용하여, 실측값이 얻어진 결정막에서의 정확한 Ge 조성율의 프로파일이 얻어진다.
상기 광학적 평가방법은 분광 타원 편광반사 측정법 및 분광 반사율 측정법 중 어느 한 쪽인 것이 바람직하다.
본 발명의 반도체장치의 제조방법은 반도체 장치의 요소를 포함하는 복수의 웨이퍼 중 하나의 평가용 웨이퍼에 대해서, 광학적 평가방법에 의해 상기 요소의물리량의 복수의 실측값을 얻는 단계 (a)와, 상기 평가용 웨이퍼의 상기 요소를 형성하기 위한 공정조건을 가정하고, 이 가정된 공정조건을 이용한 공정을 거쳐 형성되는 상기 요소의 구조를 계산에 의해 구하는 단계 (b)와, 상기 단계 (b)에서 구해진 상기 요소의 구조를 상기 광학적 평가방법으로 평가했을 때에 얻어지는 물리량의 복수의 측정값의 예상값을 계산하는 단계 (c)와, 상기 평가용 웨이퍼의 상기 요소의 물리량의 상기 복수의 실측값과 상기 복수의 측정값의 예상값에 기초하여, 상기 요소의 구조를 추정하는 단계 (d)와, 상기 평가용 웨이퍼의 상기 요소의 추정된 구조와 상기 복수의 웨이퍼의 설계구조와의 상위(相違)에 기초하여, 상기 복수의 웨이퍼 중 적어도 상기 평가용 웨이퍼 이외의 웨이퍼에 대해서, 상기 공정의 공정조건을 수정하는지의 여부를 결정하는 단계 (e)를 포함하고 있다.
이 방법에 의해, 상술한 구조평가법을 이용하여 평가용 웨이퍼의 요소의 구조를 정확히 파악한 후에, 다른 웨이퍼에 관한 공정조건의 변경·설정이 가능해지므로, 반도체 장치의 특성의 향상 및 특성편차의 저감을 도모할 수 있다.
상기 공정은 결정막의 에피택셜 성장 공정인 경우, 특히, 복수의 원소를 포함하는 결정막인 경우에, 본 발명의 반도체장치의 제조방법을 적용함으로써, 현저한 효과를 발휘할 수 있다.
상기 결정막은 Si 및 Ge를 포함하고 밴드갭이 경사지게 변화하는 구조를 포함하는 결정막인 경우에, Ge 조성율의 프로파일을 정확히 제어할 수 있다. 즉, Ge 조성율에 따라서 결정성장속도가 변화하므로, Ge 조성율의 프로파일이 설계대로의 경사구조로 되지 않는 경우에도, 실제로 일어날 수 있는 Ge 조성율의 프로파일이물리량의 측정값의 예상값으로서 연산되기 때문에, 이 물리량의 측정값의 예상값을 이용하여, 실측값이 얻어진 결정막에서의 정확한 Ge 조성율의 프로파일이 얻어진다.
본 발명의 기록매체는 광학적 평가법으로 반도체 장치의 요소의 특성을 평가하기 위해서 사용되는 컴퓨터에 내장 가능한 기록매체로서, 상기 반도체 장치의 요소의 물리량의 복수의 실측값을 도입하는 절차 (a)와, 상기 요소를 형성하기 위한 공정조건을 가정하고, 이 가정된 공정조건을 이용한 공정을 거쳐 형성되는 상기 요소의 구조를 계산에 의해 구하는 절차 (b)와, 상기 절차 (b)에서 구해진 상기 요소의 구조를 상기 광학적 평가방법으로 평가했을 때에 얻어지는 물리량의 복수의 측정값의 예상값을 계산하는 절차 (c)와, 상기 요소의 물리량의 상기 복수의 실측값과 상기 복수의 측정값의 예상값에 기초하여, 상기 요소의 구조를 추정하는 절차 (d)를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록매체이다.
이로 인해, 상술한 구조평가를 컴퓨터를 이용하여 자동적으로 행하는 것이 가능해진다.
상기 절차 (d)에서는, 상기 복수의 물리량의 실측값과 상기 복수의 측정값의 예상값과의 차를 평가하는 수치를 계산하여, 그 값이 임계값 이하가 될 때까지 상기 절차 (b), (c)를 거쳐 상기 요소의 구조를 추정하는 것이 바람직하다.
-본 발명의 구조평가방법의 기본적인 사고방식-
본 실시예에서는 공정조건에서 실제로 작성되는 Ge 조성율의 프로파일을 계산하는 공정 시뮬레이터를 이용하기 때문에, 공정조건과 성장속도와, SiGe층 중의 Ge 조성율과의 관계를 분명히 해 둘 필요가 있다. 여기서는, UHV-CVD법(초고진공 기상화학 퇴적법)에 의한 결정의 에피택셜 성장 공정의 경우를 예로 들어 설명한다.
에피택셜 성장기술이란, 기존의 결정체의 면 상에 새로운 결정을 성장시키는 기술이다. 특히, 본 실시예에서 이용하는 UHV-CVD법은 에피택셜 성장 공정의 일종으로, 결정성장장치 내의 진공도를 10-6Pa∼10-7Pa 정도까지 향상시킨 후, 결정성장장치 내에 원료 가스를 도입하여, 가열한 기판표면과 원료 가스와의 화학반응으로 결정을 성장시키는 기술이다.
이 결정성장시에 실리콘을 포함하는 실란(SiH4)이나 디실란(Si2H6) 등의 가스를 원료 가스로서 이용하면 실리콘을 성장시킬 수 있다. 또한, 이 실리콘을 포함하는 가스와 함께, 게르마늄을 포함하는 게르만(GeH4) 등의 가스를 결정성장장치 내에 도입하면, 실리콘과 게르마늄과의 혼합결정인 SiGe 결정을 성장시킬 수 있다. 또한, 실리콘을 포함하는 가스와 게르마늄을 포함하는 가스에 부가하여, SiH3CH3등의 탄소를 포함하는 가스를 결정성장장치 내에 도입하면, SiGeC 결정을 성장시킬 수 있다.
SiGe 결정의 경우, 원리적으로는 혼합결정에 포함되는 각 원소의 비율(조성율)은 임의의 값을 취할 수 있다. 이 SiGe 결정의 각 원소의 조성율은 결정을 성장시켰을 때의 공정조건에 의해서 정해진다. UHV-CVD법의 경우에는, 조성율은 기판온도나 결정성장장치 내의 압력(총압력)에 거의 의존하지 않고, 결정성장장치 내의 실리콘의 소스 가스의 분압과, 게르마늄의 소스 가스의 분압비만으로 정해진다.
통상, 한번 성장시킨 결정부분은 그 후에 고온열처리 등의 결정성장 이외의 공정을 수행할 때까지는 변화하지 않는다. 예컨대, 최초 결정성장장치 내에 디실란과 게르만을 동시에 도입하여 SiGe층을 성장시킨 후, 디실란만을 도입하여 Si층을 성장시키면, 기판표면 상에 SiGe층과 Si층의 이중구조를 갖는 막을 형성할 수 있다. 디실란과 게르만과의 유량비를 시간적으로 거의 연속적으로 변화시키면, 깊이 방향으로 Ge 조성율이 거의 연속적으로 변화하는 SiGe층을 만들 수 있다. 즉, 에피택셜 성장 공정에 의해 성장된 막의 Ge 조성율의 프로파일은 마치 연륜과 같이, 각 층을 성장시켰을 때의 공정조건의 이력에 의해 정해진다. 따라서, 원하는 조성율의 프로파일을 얻기 위해서는, 결정성장의 개시에서 종료까지의 성장조건을 거의 연속적으로 변화시킬 필요가 있다.
에피택셜 성장시킨 막의 어떤 깊이 위치에서의 조성율은 그 막의 그 깊이 위치의 부분이 성장하고 있을 때의 소스 가스분압비로 정해지지만, 어떤 시각의 가스유량비가 그 막의 그 깊이 위치의 부분에 대응하는지는, 그 깊이 위치의 부분을 성장시킬 때까지 어느 만큼의 두께의 막을 성장시켰는지를 알지 못하면 파악할 수 없다.
즉, SiGe막에서는 원래의 기판표면을 원점으로 하고, 막의 원점으로부터 거리 d에 있는 부분의 Ge 조성비 x(d)는, 당해 부분의 결정을 성장시켰을 때의 시각을 t(d)로 하면, 하기 수학식 2
에 의해서 나타난다. 단, Cm은 디실란분압 Psi, 게르만분압 PGe및 기판온도 T와, 조성비와의 관계를 나타내는 함수이다.
또한, 수학식 2에서의 변수 t(d)는 결정성장의 개시시각 t를 0으로 하여, 하기 수학식 3
에 의해 구할 수 있다. 단, gr은 가스분압 및 기판온도와 성장속도와의 관계를 나타내는 함수이다.
따라서, 함수 Cm 및 gr을 미리 알고, 결정성장의 개시에서 종료까지의 임의의 시각의 디실란 및 게르만의 분압 및 기판온도를 알면, Ge 조성비(조성율)의 깊이 방향의 프로파일을 규정하는 값 x(d)를 구할 수 있다. 즉, 공정조건으로부터 샘플구조를 추정할 수 있다. 또, 구체적으로 이들 수학식 2, 3은 성장조건을 바꿔 샘플을 작성함으로써 구할 수 있다.
또한, 상기 수학식 2, 3은 성장기구 등의 정보의 축적에 의해서, 보다 고정밀하게 치환할 수 있다. 또한, 구조에 관해서도, 대상이 되는 요소의 구조 전부가 아니라, 예컨대, Ge 조성율의 프로파일 등의 특정한 구조 평가에 필요한 정도의 정밀도만 얻어지면 되기 때문에, 수학식 2, 3보다도 간단한 근사식을 이용할 수도 있다.
또, 상기 수학식 2, 3을 이용해 연립방정식을 풀어, 해석적으로 PSi(τ), PGe(τ), T(τ)로부터 x(d)를 구해도 되지만, 수학식 2, 3 자체가 복잡하기 때문에, 해를 구할 수 없는 경우도 있을 수 있다.
그래서, 수학식 2, 3에서 각 변수의 값을 구하는 수치계산적 처리를 하는 것도 가능하고, 이 수치계산적 처리를 행하는 편이 간편하다. 즉, 해석적 처리를 하면, 임의의 깊이에서의 막의 조성비(조성율)를 계산할 수 있지만, 실용적으로는 조성의 깊이 방향에서의 프로파일로부터 분광 타원 편광반사 측정법을 이용해 얻어지는 △, ψ의 분광의 이론예상값을 계산하는 과정에서, 신뢰할 수 있는 예상값을 얻기 위해서 필요한 정도의 정밀도로, 조성의 깊이 방향에서의 프로파일을 구하면 된다.
그래서, 계산을 간략화하기 위해서, 결정성장 공정의 개시에서 완료까지를 단계 내에서는 성장조건이 변화하지 않는다고 간주할 수 있는 기본 단계의 연속으로 간주하고, 각 단계에서의 가스압력과 기판온도와 각 단계의 시간길이를 부여하면, 함수 Cm 및 gr의 관계식으로부터 각 단계에서 성장된 막의 조성과 두께(이 경우는 단계를 행하는 시간과 성장속도와의 단순한 곱이 된다)가 구해져, 조성의 프로파일을 구할 수 있다.
실제, SiGe 경사조성층을 갖는 HBT 구조와 같이, 거의 연속적으로 조성이 변화하는 프로파일을 갖는 막을 에피택셜 성장시키는 경우에도, 현실적으로 소스 가스의 분압을 거의 연속적으로 변화시키는 것은 곤란하기 때문에, 짧은 단계마다 가스분압을 변화시키는 방법을 채용하는 것이 대부분이다. 그 경우, 각 단계 내에서는 공정조건은 통상 일정하다고 간주할 수 있기 때문에, 각 단계마다의 조성과 성장속도·막두께를 계산하는 방법이 실용적이다.
상술한 바와 같이, 결정층의 성장 개시에서 성장 종료까지의 공정조건(가스분압, 기판온도)을 알면 샘플구조를 추정할 수 있다. 이와 같이, 공정조건으로부터 샘플구조를 추정하는 프로그램은 일반적으로는 공정 시뮬레이터라고 하고 있다. 따라서, 본 명세서에서도 공정 시뮬레이터를 이 프로그램의 의미로 이용하기로 한다.
-제조 공정의 기본절차-
도 1은 본 발명의 실시예에서의 샘플평가 및 박막의 제조 공정에서의 관리 절차를 나타내는 플로우차트이다.
우선, 단계 ST101에서, 1묶음(lot) 50장의 웨이퍼의 제조 공정(공정 P)을 행하는 것을 상정한 경우에, 최초의 1장의 웨이퍼(평가용 웨이퍼)를 평가방법 M(예컨대, 분광 타원 편광반사 측정법)으로 측정하여, 물리량의 실측값(예컨대, △, ψ분광)을 얻는다.
한편, 단계 ST102에서 공정조건의 초기 추정값을 설정하여, 단계 ST103에서 공정 시뮬레이터에 의한 샘플구조의 추정을 행한 후, 단계 ST104에서 물리량 측정값의 이론예상값을 계산한다.
그리고, 단계 ST105에서 물리량의 실측값과 이론계산값을 서로 비교한다. 이 때에, 실측값과 이론예상값과의 차의 정도를 평가하기 위한 평가값을 계산한다.
다음에, 단계 ST106에서 평가값이 극소값인지의 여부를 판별하여, 평가값이 극소가 아니면 단계 ST107에서 새로운 추정값의 설정을 하고 나서 단계 ST103의 처리로 되돌아가, 단계 ST104∼ST106의 처리를 반복한다.
그리고, 단계 ST106의 판별에서 평가값이 극소라고 판별되면, 단계 ST108로 진행하여 샘플구조의 추정값을 결정한 후, 단계 ST109에서 샘플구조가 적정범위인지의 여부를 판별한다. 이 판별 결과, 샘플구조가 적정범위 내에 있으면, 단계 ST110으로 진행하여, 설정한 공정조건대로 다음 처리를 수행한다.
한편, 단계 ST109에서의 판별 결과, 샘플구조가 적정범위 내에 없는 경우에는 단계 ST111로 이행하여, 단계 ST108에서 추정한 공정조건 중 적정범위에서 벗어나 있는 것을 보정하여, 평가용 웨이퍼 이외의 다른 웨이퍼의 공정을 수행한다. 단, 평가용 웨이퍼에 관해서도 다시 공정을 수행해도 된다.
-플로우차트의 각 단계의 설명-
이하, 이상의 처리의 구체적인 내용을 경사조성 SiGe-HBT 구조의 평가를 하는 경우를 예로 들어 설명한다.
단계 ST101의 물리량의 실측값은 광학적 평가방법을 이용하는 것으로서, 본 실시예에서는 분광 타원 편광반사 측정법을 이용한다. 본 발명은 예컨대, 분광 반사율 측정법 등의 다른 광학적 평가방법을 이용해도 실시가 가능하다. 특히, 물리량으로서는 광의 파장을 변수로 했을 때에 변수가 복수의 실수를 채용할 수 있는 것이 바람직하다. 복수의 실측값이 얻어지지 않으면, 최소제곱법 등을 이용한 실측값과 추정값의 맞춤(fitting)처리를 높은 정밀도로 행할 수 없기 때문이다.
본 실시예에서는 에피택셜 성장된 SiGe 막을 갖는 샘플을 분광 타원 편광반사 측정법으로 측정하여, 복수의 파장에서의 ψ, △의 분광을 얻고 있다. SiGe막의 광학적 정수의 Ge 조성율 의존성은 단파장영역에서 현저하지만, 파장이 짧은 광은 Si에 흡수되기 쉽기 때문에, Ge 조성율의 프로파일평가를 하기 위해서는 자외에서 가시광영역에 걸쳐 측정을 행하는 것이 바람직하다.
도 2는 분광 타원 편광반사 측정법에 의한 측정의 결과 얻어지는 △, ψ분광의 예를 나타내는 도면이다. 상술한 바와 같이, 분광의 샘플에 직선편광한 광을 조사하여 얻어진 반사광에서, 전계 벡터가 입사면에 평행하게 되어 있는 것을 p 편광성분, 수직으로 되어 있는 것을 s 편광성분으로 하고, 각각의 복소반사율을 Rp, Rs로 한 경우, ρ≡Rp/Rs는 역시 복소수가 된다. 따라서, ρ는 두개의 실수 ψ, △를 이용하여 ρ≡tan ψei △로 표현할 수 있다. 도 2는 이 ψ, △의 두 물리량을 각 파장의 광에 대해서 측정하여 얻어진 분광이다.
다음에, 단계 ST102에서는 공정조건의 초기값을 추정한다. 여기서, 공정조건의 설정시에는 기판온도와, 디실란 및 게르만의 유량의 세 가지 값을 지정하면, 성장속도와 Ge 조성율이 구해지므로, 경사조성을 갖는 SiGe막을 갖는 적층막과 같은 원하는 Ge 조성율의 사다리꼴 프로파일이 얻어지도록, 기판온도 및 가스의 흐름 방법이 결정되어 있다. 따라서, 우선, 원하는 Ge 조성율의 프로파일구조를 설정하여,이 프로파일구조가 얻어지는 공정조건을 정해 놓을 필요가 있다.
도 3의 (a)∼(d)는 각각 순서대로 경사조성 SiGe-HBT의 적층막에서 설계된 Ge 조성율의 프로파일, 조건이 벗어난 경우의 프로파일, 공정 시뮬레이터를 이용한 조건의 추정용 프로파일, 보정 후의 샘플구조의 프로파일을 나타내는 도면이다.
도 3의 (a)에 나타내는 바와 같이, 경사조성 SiGe-HBT의 경우, 이미 설명한 바와 같이 베이스층에 캐리어를 가속하기 위한 내부전계를 발생시키기 위해서, 사다리꼴의 Ge 조성율의 프로파일을 설계한다. 본 실시예에서는 SiGe 버퍼층의 두께를 40nm로 하고, SiGe 경사조성층의 두께를 40nm로 하며, Si 캡층의 두께를 50nm로 하여, 합계 130nm의 적층막을 Si 기판 상에 에피택셜 성장시키는 것으로 한다. 그리고, SiGe 버퍼층의 Ge 조성율을 균일한 15%로 한다. SiGe 경사조성층의 Ge 조성율을 SiGe 버퍼층에 인접하는 부분에서는 15%로 하고, Si 캡층에 인접하는 부분에서는 0%로 하며, SiGe 경사조성층 중에서는 Ge 조성율을 거의 직선적으로(정확히는 단계적으로) 변화시킨다.
도 4는 도 3의 (a)에 나타내는 사다리꼴 프로파일구조를 얻기 위한 공정조건을 나타내는 도면이다. 통상, 제어를 쉽게 하기 위해서, 성장 중에는 기판온도 T를 일정하게 하고 디실란(Si2H6)의 유량을 일정하게 하여, 게르만(GeH4)의 유량만 변조함으로써, 유량비를 제어하고 있다. 즉, 게르만의 유량을 단계적으로 감소시킴으로써, SiGe막의 Ge 조성율을 단계적으로 변화시키는 것이다. 이 때, 게르만유량을 줄이면 Ge 조성율을 내릴 수 있지만, 동시에 성장속도가 저하되므로, 구하는 프로파일이 되도록 게르만의 유량변조를 행한다.
도 5는 단계 ST103에서의 공정 시뮬레이터에 의한 샘플구조의 추정절차를 나타내는 플로우차트이다.
우선, 단계 ST150에서 에피택셜 성장 공정의 개시에서 종료까지를 각 단계 내에서는 공정조건이 일정한 것으로 간주할 수 있는 기본 단계의 흐름으로서 나타내고, 단계 ST151에서 각 단계에서의 가스압력(또는 유량), 기판온도 및 단계의 시간길이를 부여한다. 구체적으로는, 도 4에 나타내는 바와 같은 공정조건의 흐름에 따라, 공정조건을 구성하는 파라미터(이 예에서는 게르만의 유량만)가 변화하는 시각 t0, t1, t2, t3, ···을 경계로 하여 복수의 기본 단계를 정한다.
다음에, 단계 ST152에서 원료 가스의 압력비(또는 유량비)로부터, 그 단계에서 성장하는 결정층의 조성(Ge 조성율)을 계산한다. 조성이 기판온도 의존성을 갖는 경우에는 그것도 고려하여 계산한다. 즉, 상술한 수학식 2에 기초하여 각 단계에서의 Ge 조성율 d(t)를 구하는 것에 대응한다.
그리고, 단계 ST152에서 원료 가스의 압력 및 기판온도로부터, 그 단계에서 성장하는 결정층의 두께(성장속도와 시간의 곱)를 계산하고, 단계 ST154에서 모든 단계에서의 층의 조성, 두께의 계산결과로부터 최종적으로 완성되는 구조를 계산한다.
도 6은 공정 시뮬레이터에 의해서 추정된 Ge 조성율의 에피택셜층 두께 방향에서의 프로파일을 나타내는 도면이다. 도 6에 나타내는 프로파일은 윤곽을 보면 약간 위에 볼록 형상을 갖고 있는 것을 알 수 있다.
도 7은 SiGe층에서의 Ge 조성율의 게르만유량비 의존성을 나타내는 도면이다. Ge 유량비란, 디실란(Si2H6)과 게르만(GeH4)과의 합계유량에 대한 게르만의 유량비이다. 단, SiGe층의 성장속도는 기판온도 및 가스유량에 의존한다. UHV-CVD법의 경우, 기판온도가 비교적 저온이기 때문에 어떤 일정량 이상의 원료 가스를 흐르게 해도, 기판표면에서의 반응이 따라 붙지 않고 성장속도가 가스유량에 의존하지 않게 되는 반응율속영역에 용이하게 돌입한다. 통상의 공정은 이 반응율속영역에서만 행하고 있다.
반응율속영역에서는 성장속도의 온도의존성은 소위 열여기과정형이 되어, 성장속도를 g, 기판온도를 T, 활성화 에너지를 Ea로 한 경우, 반응속도 g와 온도 T와의 사이에는 하기
g∝exp(-Ea/T*k)
의 관계가 있다. 단, k는 볼츠만 정수이다.
여기서, SiGe층의 에피택셜 성장에서는 활성화 에너지 Ea가 Ge 조성율 의존성을 갖는다는 특징이 있어, Ge 조성율이 높아질수록 활성화 에너지 Ea의 값이 작아진다. 그 결과, 동일한 온도에서는 Ge 조성율이 높아질수록 SiGe층의 성장속도가 증대하여, 성장속도의 기판온도 의존성이 작아진다.
도 8은 SiGe층의 성장속도(nm/min)의 게르만유량비 의존성을 나타내는 도면이다. 도 8에서는 기판온도가 587℃일 때의 성장속도와 게르만의 유량비와의 관계가 나타나 있다. 도 8에 나타나는 바와 같이, 게르만(GeH4)의 유량비가 높아질수록성장속도가 커지고 있다. 또, 600℃ 근방에서는 기판온도가 1℃(1 degree) 변화하면, Si층(Ge 유량비가 0인 점)의 경우에는 3% 정도의 성장속도의 변화가 일어나는 데 대하여, Ge 조성율 15%의 SiGe층에서는 성장속도변화는 약 2% 정도에 그치는 것을 알고 있다.
이상과 같이, 공정조건으로서 기판온도, 디실란유량, 게르만유량의 세 가지를 설정하여, 이들 세 가지 양의 성막 공정 중의 임의의 시간에서의 값을 지정하면 완성되는 구조를 계산할 수 있다. 단, 실제의 공정에서 공정조건이 설정조건에서 벗어나 있을 때, 가스유량이 설정값에서 벗어나 있는 경우는 드물고, 대부분의 경우, 기판온도가 설정값에서 벗어나 있다. 또한, 기판온도는 시간과 동시에 변화하는 일은 거의 없기 때문에, 구조추정의 파라미터로서는 기판온도를 일정한 값의 변수로 하는 하나의 변수를 설정하는 것만으로 충분한 경우가 많다. 물론, 상황에 따라서는 가스유량이 벗어나는 경우나, 기판온도가 시간과 동시에 변화하는 경우도 있으므로, 이러한 경우에는 그들 값도 맞춤 파라미터로 할 수 있다. 이와 같이, 공정조건으로부터 구조를 추정하는 방법을 이용하면, 실제로 작성될 수 있는 구조를 모두 파라미터로 표현하는 것이 가능하게 된다.
또, 공정조건으로부터 구조를 추정하는 방법으로서는, 앞서 설명한 바와 같은 일정한 성장온도와, 일정한 가스유량비와, 성장속도와, Ge 조성율과의 관계를 분명히 해 두고, 임의의 성장조건에서의 구조를 계산하는 방법을 취할 수 있지만, 이 방법과는 별도로 미리 공정조건을 몇 가지로 나눠 샘플을 작성해 놓고, 그 때에 완성되는 구조와 공정조건값의 관계를 구해 놓고, 샘플을 작성한 이외의 조건에서의 샘플구조를 보간에 의해 구하는 방법을 취할 수도 있다. 공정 파라미터의 수가 적은 경우에는 이 방법이 간편하다.
다음에, 단계 ST104에서는 도 8에 나타내는 Ge 조성율의 프로파일구조에 기초하여 분광 타원 편광반사 측정법으로, 이러한 구조를 갖는 적층막의 광학적 평가를 하면 얻을 수 있는 △, ψ의 분광(물리량의 이론예상값)을 계산한다. 즉, Ge 조성율의 프로파일에 따라서 광학정수의 깊이 방향에서의 프로파일을 계산할 수 있고, 그 광학정수의 프로파일에 따라서, 이 적층막의 분광 타원 편광반사 측정법 또는 분광 반사율 측정법에 의한 측정값의 이론예상값을 계산할 수 있다.
이 이론예상값의 구체적인 계산방법에 관해서는, Azzam 등에 의한 "Ellipsometry and Polarized Light(Elsevier Science Ltd Published 1987)"에 상술되어 있다. 그 계산원리는 샘플을 층 내에서는 광학정수가 일정한 다수의 층으로 이루어지는 적층막이라고 하여, 각 층에서의 광의 전파 및 각 계면에서의 반사율 및 투과율을 각 층의 광학정수로부터 구하는 것에 있다. 즉, 각 층의 조성과 광학정수(굴절율 n, 소광계수 k)와의 관계를 미리 알면, 공정 시뮬레이터로 추정한 적층막의 구조를 광학적으로 평가했을 때의 물리량의 측정값을 예상할 수 있다.
SiGe 또는 SiGeC의 조성과 광학정수와의 관계는 예컨대, 논문 "R.T.Carline et.al. App1.Phys.Lett. 64 No.9 p.1114-1116, 1994"에 기재되어 있고, 임의의 조성으로부터 광학정수를 계산하는 알고리즘에 관해서는, 예컨대, 논문 "Snyder et.al. App1.Phys. 68 No.11 p.5925-5926, 1990"에 기재되어 있다.
따라서, 공정 시뮬레이터에 공정조건값을 입력하면, 샘플구조를 계산할 수있고, 그 샘플구조로부터 얻어지는 분광 타원 편광반사 측정법에 의한 측정값의 이론예상값을 계산할 수 있다.
도 9는 본 발명자들이 도 6에 나타내는 Ge 조성율의 프로파일을 갖는 적층막으로부터 시뮬레이션을 행한 △, ψ의 분광(이론예상값)이다. 또, 도 9에 나타내는 분광의 시뮬레이션에서는 이용한 타원 편광반사 측정 분광장치 고유의 장치정수를 고려하고 있다. 따라서, 같은 구조의 적층막에 관해서 다른 타원 편광반사 측정 분광장치를 이용하여 측정하는 것을 전제로 하는 경우에는, 도 9에 나타내는 바와 같은 분광이 얻어지는 것으로 한하지 않는다.
다음에, 단계 ST105에서는 도 2에 나타내는 실제의 측정값과 도 9에 나타내는 이론예상값을 비교한다. 그리고, 예컨대 수학식 1에 나타내는 분산값 σ를 평가값으로서 구하고, 단계 ST106에서 평가값이 극소인지의 여부를 판별하여, 평가값이 극소가 될 때까지는 단계 ST107에서 단계 ST103으로 되돌아가는 처리를 반복한다. 이 때, 단계 ST107의 처리에서는 새로운 추정값으로서, 기판온도 T만을 도 4에 나타내는 600℃로부터 예컨대, 1℃만큼 변화시킨 공정조건을 설정하고, 이 공정조건에 기초하여 단계 ST103에서의 샘플구조의 추정을 행한다.
공정조건으로서는 기판온도, 디실란유량, 게르만유량의 세 가지를 설정하고 있기 때문에, 단계 ST107에서도 이들 세 가지 양의 성막 공정 중의 임의의 시간에서의 값을 새롭게 설정할 수도 있다. 단, 상술한 바와 같이, 실제의 공정에서 공정조건 중 설정에서 어긋나는 것은 대부분의 경우 기판온도 T이기 때문에, 이 예에서는 구조추정의 파라미터로서 기판온도 T의 하나의 변수만을 이용한다.
그리고, 급속강하법을 이용하는 경우에는, 단계 ST107의 처리에서 기판온도 T를 변화시켰을 때의 평가값의 미분계수에 기초하여, 평가값이 극소에 달하는 확률이 가장 클 것이라고 생각되는 방향으로 기판온도 T의 값이 보정되어, 평가값이 극소로 수령하게 된다.
다음에, 단계 ST108에서는 단계 ST101에서 구해진 물리량(도 2에 나타내는 △, ψ의 분광)에 기초하여, 가장 확실한 공정조건의 추정값이 구해진다. 그리고, 단계 ST109의 판별에서 공정조건이 적정범위(예컨대, 600℃ ±0.5℃)에서 벗어나 있는 경우에는 단계 ST111에서 그 조건을 보정한다. 즉, 단계 ST109에서 ST110 또는 ST111로 진행하는 처리에 의해, 공정조건을 수정하는지의 여부를 결정하게 된다.
예컨대, 도 2에 나타나는 물리량의 실측값이 기판온도 T가 600℃보다도 2℃ 낮은 조건으로 에피택셜 성장된 적층막에서 얻어진 것이라고 추정된 경우, 기판온도 T를 규정하는 파라미터를 기판온도 T가 2℃ 높아지도록 변경하여, 이후의 웨이퍼에 대해서 공정을 수행한다. 이로 인해, 이상원인에 대하여 적절한 대처를 할 수 있기 때문에, 다음 회부터는 구하는 프로파일을 가진 구조를 형성할 수 있다.
-실시예의 효과-
실제의 트랜지스터를 작성하기 위한 결정성장 공정의 경우, 결정성장까지 이미 기판 내에는 절연막이나 폴리실리콘층 등이 형성되어 있다. 이와 같이 패턴이 이미 형성된 기판의 경우, 열복사율 등의 차이 때문에, 패턴이 형성되어 있지 않은 Si 기판과 같은 가열 방법을 행해도 같은 온도로는 되지 않는다. 또한, 같은 종류의 패턴을 갖는 기판이라도, 절연막층의 두께의 공정편차에 따라 성장온도는 변화한다. 따라서, 실제로 평가해야 하는 샘플은 온도가 벗어난 상태로 성막 된, Ge 조성율의 프로파일에 곡선부분을 갖는 것이 많다. 또한, 기판온도를 면 내에서 균일하게 하는 것은 매우 곤란하고, 기판면 내에서 온도가 각각 다른 상태로 성막된 부분이 형성된다. 그 경우, 종래 방법에서는 도 11의 (c)에 나타내는 바와 같은, 실제로는 적층막이 갖지 않을 것이라고 생각되는 구조를 전제로 하여, 분광 타원 편광반사 측정법 등으로 물리량의 측정값의 이론예상값을 추정하고 있다. 따라서, 도 11의 (d)에 나타내는 바와 같이, 설계에서 벗어난 물리적 구조(예컨대, Ge 조성율의 프로파일구조) 밖에 얻을 수 없게 된다.
그에 대하여, 본 실시예에 의하면 아래와 같이, 실제로 일어날 수 있는 구조를 예상하여, 온도가 표준조건에서 벗어나 있는 것을 파악하여, 그것에 기초하는 조건보정이 가능해진다.
예를 들면, 도 3의 (a)에 나타내는 사다리꼴 프로파일구조를 설계값으로 하여 공정조건을 설정한 바, 도 3의 (b)에 나타내는 프로파일구조가 얻어지고 있는 경우에, 단계 ST107에서 단계 ST103으로 되돌아가 단계 ST103∼ST106의 처리를 반복하는 단계에서, 현실적으로 적층막이 갖고 있을 가장 확실한 프로파일구조가 얻어진다.
즉, 도 3의 (c)에 나타내는 바와 같이, 기판온도 T가 설정값보다도 높을 때에 발생하는 위로 볼록한 형상인지, 기판온도 T가 설정값보다도 낮을 때에 발생하는 아래로 볼록한 형상인지의 정보를 포함하여, 적층막 중의 각 층(SiGe 버퍼층,SiGe 경사조성층 및 Si 캡층)의 조성 및 막두께에 관한 정보가 얻어진다. 그리고, 그 정보에 기초하여 공정조건을 보정하기 때문에, 이후의 공정에서는 도 3의 (d)에 나타내는 바와 같은 거의 설계대로의 사다리꼴 프로파일을 갖는 적층막을 형성할 수 있다.
바꿔 말하면, 본 실시예에서는 실제로 적층막이 갖고 있다고 추정되는 프로파일구조를 전제로 하여, 분광 타원 편광반사 측정법 등으로 물리량의 측정값의 이론예상값을 추정한다. 그 결과, 설계대로의 구조(여기서는, Ge 조성율의 사다리꼴 프로파일구조)를 얻을 수 있다.
즉, 반도체 장치의 특성의 향상 및 특성의 편차의 저감을 도모하는 것이 가능하다.
-그 밖의 실시예-
또, 평가값의 계산의 알고리즘으로서는, 기본적으로 종래 방법의 알고리즘을 이용할 수 있어, 수학식 1에 나타내는 분산값 이외의 평가값을 이용할 수도 있다. 또한, 극소값의 판정 알고리즘으로서, 급속강하법 대신에 다른 기존의 극소값판정을 위한 알고리즘을 이용할 수 있다.
또한, 단계 ST109의 판별처리는 장치구조(Ge 조성율의 프로파일구조)의 추정값이 허용범위 내에 있는지의 여부의 판단을 대신하여도 상관없다
더욱이, 평가장치와 성막처리를 수행하는 제조장치 사이에 통신기능을 갖게 하여 평가결과에 따라서, 자동적으로 다음 공정을 보정하도록 해도 된다. 이것은 평가장치를 제조장치와 공통의 본체 내에 수납하는 구성을 취하는 경우에, 특히 유효하다.
이러한 공정 시뮬레이션에 의한 구조추정과, 물리량의 이론예상값과 실측값의 비교를 하는 맞춤 절차는, 물리량의 실측값을 측정하는 장치와 별도의 장치에서 행하는 것도 가능하지만, 측정기 내에 이 부착순서를 행하는 알고리즘을 저장한 하드디스크를 내장한 컴퓨터를 배치하여 준비해 놓으면, 물리량의 측정에서 최종 샘플구조의 추정까지 일관해서 행할 수 있기 때문에 바람직하다.
또한, 도 1에 나타내는 플로우차트에 나타내는 처리는 그 절차를 기록매체에 기록해 둠으로써 자동적으로 행할 수 있다. 예컨대, 단계 ST102∼단계 ST107의 절차를 컴퓨터로 판독 가능한 기록매체에 프로그램으로서 기록해 둠으로써, 제어대상의 구조가 형성된 공정조건을 자동적으로 추정할 수 있다. 기록매체로서는 예컨대, CD-ROM, 자성체를 이용한 자기 테이프, FD 등의 외에, EEPROM 등의 비휘발성 메모리, DVD 등이 있으며, 어느 것을 이용해도 된다.
또, 본 발명의 실시에 있어서 샘플구조의 모든 부분을 공정 시뮬레이터로 행할 필요는 없다. 예컨대, 경사조성 HBT 구조의 경우, SiGe 버퍼층부분이나, Si 캡층과 같이 균일조성의 막이 되는 부분은, 종래와 같이 막두께나 조성율을 직접 파라미터로서 이용하고, SiGe 경사조성층만 공정 시뮬레이터를 이용하는 편이 간편해지는 경우가 있다. 이 경우에서도, 종래의 방법에 비해 SiGe 경사조성층의 프로파일을 적절히 표현할 수 있게 되므로, 평가정밀도는 종래의 방법에 비해 현격히 향상한다.
상기 실시예에서는, UHV-CVD법에 의한 SiGe 경사조성 HBT 구조를 작성하여,분광 타원 편광반사 측정법으로 평가하는 경우를 나타냈지만, 본 발명은 이 조합에 한정되는 것은 아니다. 예컨대 분광 반사율 측정법과 분광 타원 편광반사 측정법과는 공통점이 많기 때문에, 도 1의 플로우차트에 나타내는 절차 중, 실측하여 이론예상값을 계산하는 물리량을 ψ, △에서 반사율로 치환하는 것만으로 거의 같게 실시할 수 있다. 그 이외의 평가방법으로도, 샘플구조를 추정하여 물리량의 이론예상값의 계산만 할 수 있다면 본 발명의 실시는 가능하다.
또한, UHV-CVD법이 아니라도, 공정조건과 그 공정조건을 이용하면 형성될 구조와의 관계가 분명해져, 공정 시뮬레이터를 개발할 수 있는 공정이면, 본 발명의 실시가 가능하다. 예컨대, LP-CVD법, MBE법에 의한 에피택셜 성장 등으로는 용이하게 실시가능하다. 또한, 불순물확산이나 활성화, 실리사이드형성을 위한 RTA 처리로는 공정조건이, 온도와 시간이라는 매우 소수의 파라미터로 제어되는데 대하여, 형성되는 구조는 대단히 복잡한 프로파일을 갖기 때문에, 본 발명의 실시에 적합하다.
또한, 산화막이나 질화막이라는 단순한 구조를 갖는 막이라도, 본 발명의 방법에 의해서 보정해야 할 공정조건값이 용이하게 구해지기 때문에, 본 발명을 적용함으로써 공정의 개선효과를 얻을 수 있다.
단, 본 발명은 특히 복수의 원소에 의해서 구성되고, 더욱이 그 조성이 변화하는 구조를 갖는 것에 적용하는 것에 특히 의의가 있다. 이러한 구조의 경우에는, 조성이 변화하면 성장상태(예컨대, 성장속도)도 그에 따라서 변화하는 경우가 많기 때문에, 종래의 방법으로는 정확한 구조를 파악하거나, 정확한 조건보정을 행하는것이 곤란하다. 그에 대하여, 본 발명과 같이, 공정조건을 변화시켰을 때에 실제로 일어날 수 있는 물리량(구조)을 파악하고 나서, 이에 기초하여 물리량의 측정값을 예측함으로써, 복잡하게 변화하는 막 등의 구조를 거의 설계대로 제어하는 것이 가능하게 된다. 이러한 복수의 원소로 구성되는 막의 예로서는, SiGe 결정막 외에, SiGeC 결정막, AlGaAs 결정막, SiyC1-y막, InP막 등의 화합물 반도체막이 있으며, 어느 반도체막에 대하여도 본 발명을 적용할 수 있다.
본 발명의 구조평가방법, 반도체장치의 제조방법 및 기록매체는 전자기기에 탑재되는 바이폴라 트랜지스터나 MESFET, 특히 헤테로 접합형 바이폴라 트랜지스터에 이용된다.

Claims (16)

  1. 복수의 원소에 의해 구성되고, 상기 복수의 원소의 각각의 조성이 영역에 따라 변화하는 구성부분을 요소로서 갖거나 또는 박막을 요소로서 갖는 반도체 장치의 구조평가 방법으로서,
    광학적 평가방법에 의해 반도체 장치의 상기 요소의 물리량의 복수의 실측값을 얻는 단계 (a)와,
    상기 요소를 형성하기 위한 공정조건을 가정하고, 이 가정된 공정조건을 이용한 공정을 거쳐 형성되는 상기 요소의 구조를, 공정조건으로부터 구조를 추정하는 프로그램에 의해 구하는 단계 (b)와,
    상기 단계 (b)에서 구해진 상기 요소의 구조를 상기 광학적 평가방법으로 평가했을 때에 얻어지는 물리량의 복수의 측정값의 예상값을 계산하는 단계 (c)와,
    상기 요소의 물리량의 상기 복수의 실측값과 상기 복수의 측정값의 예상값에 기초하여, 상기 요소의 구조를 추정하는 단계 (d)를 포함하는 것을 특징으로 하는 구조평가방법.
  2. 제 1항에 있어서,
    상기 물리량은 막두께 또는 조성비의 정보를 얻을 수 있는 물리량이고,
    상기 단계 (d)에서는 상기 복수의 물리량의 실측값과 상기 복수의 측정값의 예상값과의 차를 평가하는 수치를 계산하여, 그 값이 임계값 이하가 될 때까지 상기 단계 (b), (c)를 거쳐 상기 요소의 구조를 추정하는 것을 특징으로 하는 구조평가방법.
  3. 제 1항에 있어서,
    상기 단계 (b)에서는 공정 시뮬레이터를 이용해 상기 구조를 추정하는 것을 특징으로 하는 구조평가방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    미리 복수의 공정조건을 이용한 공정에 의해 요소를 형성하고, 상기 광학적 평가방법에 의해 이 요소의 구조를 구해 놓으며, 상기 복수의 공정조건과 이 공정조건에 의해 형성된 요소의 구조와의 상관관계를 데이터 베이스화해 놓고,
    상기 단계 (b)에서는 상기 상관관계에 기초하여 상기 요소의 구조를 계산에 의해 구하는 것을 특징으로 하는 구조평가방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 공정은 결정막의 에피택셜 성장 공정인 것을 특징으로 하는 구조평가방법.
  6. 제 5항에 있어서,
    상기 결정막은 복수의 원소를 포함하는 결정막인 것을 특징으로 하는 구조평가방법.
  7. 제 6항에 있어서,
    상기 결정막은 Si 및 Ge를 포함하고 밴드갭이 경사지게 변화하는 구조를 포함하는 결정막인 것을 특징으로 하는 구조평가방법.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 광학적 평가방법은 분광 타원 편광반사 측정법 및 분광 반사율 측정법 중 어느 한쪽인 것을 특징으로 하는 구조평가방법.
  9. 복수의 원소에 의해 구성되고, 상기 복수의 원소의 각각의 조성이 영역에 따라 변화하는 구성부분을 요소로서 갖거나 또는 박막을 요소로서 갖는 반도체 장치의 제조방법으로서,
    상기 요소를 포함하는 복수의 웨이퍼 중 하나의 평가용 웨이퍼에 대해서, 광학적 평가방법에 의해 상기 요소의 막두께 또는 조성비의 정보를 얻을 수 있는 물리량의 복수의 실측값을 얻는 단계 (a)와,
    상기 평가용 웨이퍼의 상기 요소를 형성하기 위한 공정조건을 가정하고, 이 가정된 공정조건을 이용한 공정을 거쳐 형성되는 상기 요소의 구조를, 공정조건으로부터의 구조를 추정하는 프로그램에 의해 구하는 단계 (b)와,
    상기 단계 (b)에서 구해진 상기 요소의 구조를 상기 광학적 평가방법으로 평가했을 때에 얻어지는 물리량의 복수의 측정값의 예상값을 계산하는 단계 (c)와,
    상기 평가용 웨이퍼의 상기 요소의 물리량의 상기 복수의 실측값과 상기 복수의 측정값의 예상값에 기초하여, 상기 요소의 구조를 추정하는 단계 (d)와,
    상기 평가용 웨이퍼의 상기 요소의 추정된 구조와 상기 복수의 웨이퍼의 설계구조와의 상위가 허용범위외인 경우에는, 상기 복수의 웨이퍼 중 적어도 상기 평가용 웨이퍼 이외의 웨이퍼에 대해서, 상기 공정의 공정조건을 보정하는 단계 (e) 를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9항에 있어서,
    상기 공정은 결정막의 에피택셜 성장 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 10항에 있어서,
    상기 결정막은 복수의 원소를 포함하는 결정막인 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 11항에 있어서,
    상기 결정막은 Si 및 Ge를 포함하고 밴드갭이 경사지게 변화하는 구조를 포함하는 결정막인 것을 특징으로 하는 반도체장치의 제조방법.
  13. 복수의 원소에 의해 구성되고, 상기 복수의 원소의 각각의 조성이 영역에 따라 변화하는 구성부분을 요소로서 갖거나 또는 박막을 요소로서 갖는 반도체 장치의 요소의 특성을 광학적 평가법에 의해 평가하기 위해서 사용되는 컴퓨터에 내장 가능한 기록매체로서,
    상기 반도체 장치의 요소의 물리량의 복수의 실측값을 도입하는 절차(a)와,
    상기 요소를 형성하기 위한 공정조건을 가정하고, 이 가정된 공정조건을 이용한 공정을 거쳐 형성되는 상기 요소의 구조를, 공정조건으로부터의 구조를 추정하는 프로그램에 의해 구하는 절차 (b)와,
    상기 절차 (b)에서 구해진 상기 요소의 구조를 상기 광학적 평가방법으로 평가했을 때에 얻어지는 물리량의 복수의 측정값의 예상값을 계산하는 절차 (c)와,
    상기 요소의 물리량의 상기 복수의 실측값과 상기 복수의 측정값의 예상값에 기초하여 상기 요소의 구조를 추정하는 절차 (d)를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록매체.
  14. 제 13항에 있어서,
    상기 절차 (d)에서는 상기 복수의 물리량의 실측값과 상기 복수의 측정값의 예상값과의 차를 평가하는 수치를 계산하여, 그 값이 임계값 이하가 될 때까지 상기 절차 (b), (c)를 거쳐 상기 요소의 구조를 추정하는 것을 특징으로 하는 기록매체.
  15. 제 8항에 있어서,
    상기 광학적 평가방법은 반사율 측정법이고,
    상기 물리량은 반사율인 것을 특징으로 하는 구조평가방법.
  16. 제 8항에 있어서,
    상기 광학적 평가방법은 분광 타원 편광반사 측정법이고,
    상기 물리량은, 직선 편광광의 p편광성분 및 s편광성분의 각 복소반사율을 Rp 및 Rs로 했을 때 Rp/Rs≡tan ψeiΔ를 만족시키는 2개의 실수 ψ 및 Δ인 것을 특징으로 하는 구조평가방법.
KR10-2002-7002010A 2000-06-16 2001-06-15 구조평가방법, 반도체장치의 제조방법 및 기록매체 KR100467178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000181097 2000-06-16
JPJP-P-2000-00181097 2000-06-16

Publications (2)

Publication Number Publication Date
KR20020031410A KR20020031410A (ko) 2002-05-01
KR100467178B1 true KR100467178B1 (ko) 2005-01-24

Family

ID=18682078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7002010A KR100467178B1 (ko) 2000-06-16 2001-06-15 구조평가방법, 반도체장치의 제조방법 및 기록매체

Country Status (6)

Country Link
US (1) US6720587B2 (ko)
EP (1) EP1223608A1 (ko)
KR (1) KR100467178B1 (ko)
CN (1) CN1169195C (ko)
TW (1) TW506007B (ko)
WO (1) WO2001097267A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347229A (ja) 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6858454B1 (en) 2003-10-01 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for measuring semiconductor constituent element content and method for manufacturing a semiconductor device
US7399975B2 (en) * 2004-08-11 2008-07-15 Metrosol, Inc. Method and apparatus for performing highly accurate thin film measurements
JP4558405B2 (ja) * 2004-08-17 2010-10-06 株式会社アドバンテスト 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法
US9410889B2 (en) * 2005-06-10 2016-08-09 Applied Biosystem, Llc Method and system for multiplex genetic analysis
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法
US7511835B2 (en) * 2007-04-12 2009-03-31 Tokyo Electron Limited Optical metrology using a support vector machine with simulated diffraction signal inputs
DE102007019122B3 (de) * 2007-04-23 2008-06-26 Texas Instruments Deutschland Gmbh Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern
KR100982306B1 (ko) 2008-06-09 2010-09-15 삼성모바일디스플레이주식회사 가상 계측 장치 및 계측 방법
JP2013089804A (ja) * 2011-10-19 2013-05-13 Renesas Electronics Corp 半導体装置のスクリーニング装置、半導体装置のスクリーニング方法及びプログラム
KR20180080930A (ko) * 2017-01-05 2018-07-13 삼성전자주식회사 박막층 품질 평가 방법 및 평가 장치
US10141430B1 (en) * 2017-07-27 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structures with uniform threshold voltage distribution and method of making the same
JP6959190B2 (ja) 2018-07-24 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法およびプログラム
CN116562173B (zh) * 2023-07-07 2023-09-12 南京邮电大学 基于模拟退火算法的半导体器件结终端几何参数设计方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382017A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置の製造装置
JP2908629B2 (ja) * 1992-02-21 1999-06-21 キヤノン株式会社 マイクロ波プラズマｃｖｄ法及びロール・ツー・ロール法を用いた堆積膜形成方法
JPH05238880A (ja) * 1992-02-28 1993-09-17 Fujitsu Ltd エピタキシャル成長方法
JPH05308053A (ja) * 1992-04-08 1993-11-19 Nec Corp 化学的気相成長装置
JP2803460B2 (ja) * 1992-04-15 1998-09-24 日本電気株式会社 減圧気相成長装置
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH0855145A (ja) * 1994-08-08 1996-02-27 Fujitsu Ltd 半導体プロセスシミュレーション方法及びそのための装置
JPH10300432A (ja) 1997-02-26 1998-11-13 Fujitsu Ltd エリプソメトリ及びエリプソメ−タ、形状測定方法および半導体装置の製造方法
US6037614A (en) * 1997-03-07 2000-03-14 California Institute Of Technology Methods for manufacturing group IV element alloy semiconductor materials and devices that include such materials
JPH10300732A (ja) * 1997-04-22 1998-11-13 Hitachi Ltd 超音波検査装置
JP3781245B2 (ja) * 1997-12-26 2006-05-31 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020031410A (ko) 2002-05-01
US6720587B2 (en) 2004-04-13
WO2001097267A1 (en) 2001-12-20
CN1169195C (zh) 2004-09-29
CN1383579A (zh) 2002-12-04
US20020106819A1 (en) 2002-08-08
EP1223608A1 (en) 2002-07-17
TW506007B (en) 2002-10-11

Similar Documents

Publication Publication Date Title
KR100467178B1 (ko) 구조평가방법, 반도체장치의 제조방법 및 기록매체
US6593748B1 (en) Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique
US20200193290A1 (en) Thickness prediction network learning method, semiconductor device manufacturing method, and semiconductor material deposition equipment
Pickering et al. Spectroscopic ellipsometry characterization of strained and relaxed Si1− x Ge x epitaxial layers
JP2873741B2 (ja) 偏光解析データからの空間的に変化する誘電性関数の抽出
KR100970492B1 (ko) 처리층 컨포멀리티의 결정을 위한 방법 및 장치
US6721605B2 (en) Multi-computer chamber control system, method and medium
JP4642276B2 (ja) 半導体装置の製造方法及び記録媒体
US7580129B2 (en) Method and system for improving accuracy of critical dimension metrology
US20230236007A1 (en) Method for measuring thickness and optical constants of diamond film
KR20010080237A (ko) 층 처리 방법 및 장치
KR101073553B1 (ko) 반도체 생산 공정에서 임계 치수 제어 방법 및 이를 지원하는 반도체 제조 라인
JP7472969B2 (ja) 結晶成長条件解析方法、結晶成長条件解析システム、結晶成長条件解析プログラムおよび結晶成長データのデータ構造
US6514865B1 (en) Method of reducing interlayer dielectric thickness variation feeding into a planarization process
US7129168B2 (en) Method of estimating substrate temperature
Middlebrooks et al. Model Predictive Control of ${\hbox {Si}} _ {1-x}{\hbox {Ge}} _ {x} $ Thin Film Chemical–Vapor Deposition
US20040082084A1 (en) Silicon oxide film evaluation method and semiconductor device fabrication method
JP3407014B2 (ja) 結晶層厚・組成決定方法及び装置、結晶層厚・組成算出装置、結晶層製造方法及び装置並びに記憶媒体
JP2003090710A (ja) 多層膜の評価方法および記録媒体
JP3683562B2 (ja) 結晶層組成決定方法
EP1123562B1 (en) Layer processing
JP2001118903A (ja) プロセス管理方法
JP4410529B2 (ja) 膜厚制御方法
Iyechika et al. Multi-wavelength Reflectivity Monitoring on Growth of AlN on Si
JP4097039B2 (ja) 結晶層組成決定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee