TW502500B - Tristate output circuit - Google Patents

Description

502500 A7 _____B7_ 五、發明説明（1 ) 發明背景 發明部份 (赖先閱讀背面之注意事項再填寫本頁) 本發明係有關三態輸出電路。 有關技藝 目前，一 MOS結構電晶體裝置使用三態輸出電路， 諸如圖3所示。該三態輸出電路包含··一控制單位3 6， 由傳輸閘3 1及3 2，傳輸閘3 1及3 2之一控制反相器 33，及一 P·通道MOS電晶體34及一 N通道MOS電 晶體3 5構成，後者分別控制傳輸閘3 1及3 2之輸出端 端〇u t 1及on t 2之邏輯位準；放大級37及38， 其中，同數之CMO S反相器疊接，且此等分別放大來自 傳輸閘3 1及32之輸出端on t 1及ou t 2之信號； 及輸出級3 1 2，此具有一 P通道MOS電晶體3 9在其 閘極上接收放大級3 7之輸出，及一 N通道MO S電晶體 3 1 0在其閘極上接收放大級3 8之輸出，且其中，電晶 體之吸極相接，及該節點用作輸出端3 1 1。在每一放大 級3 7及3 8中，多個CMO S反相器依驅動力之上升順 序疊接，此等分別驅動其後之級，並具有不同之驅動力， 輸出端〇 u t 1及〇 u t2之狀態依次放大至一位準，在 此，可驅動具有高驅動力之P通道MO sk晶體3 9及N 通道MOS電晶體3 1 0。在此例中，6 CMOS反相器 疊接。 在此一三態輸出電路中，第一或第二邏輯位準，即、 本紙張尺度適叩中國囚家標彳（（他）八4規格（210/297公釐）ITI " 502500 A 7 ♦ B7_ 五、發明説明（2 ) (邡先閲讀背面之注意事項再填寫本頁) Η'或依以下方式產生於輸出端3 1 1上。P通道 MO S電晶體3 4及N通道MO S電晶體3 5關斷。一端 3 1 3置於％ Η "，故傳輸閘3 1及3 2打開。相互同相 之信號施加於傳輸閘3 1及3 2之輸入端i η 1及i n 2 。在輸入端i η 1及i n2上之信號由放大級37及38 放大，及然後分別供應至P通道MO S電晶體3 9及N通 道MO S電晶體3 1 0。此二電晶體互補接通及關斷，俾 輸出端置於或>1^。 端3 13·置於、L"，故傳輸閘31及32閉合。P 通道MO S電晶體3 4及N通道MO S電晶體3 5接通。 結果，P通道MOS電晶體3 9及N通道MOS電晶體 3 1 0關斷，及輸出端3 1 1置於浮動’從而獲得高阻抗 〇 有關P通道MO S電晶體3 9及N通道MO S電晶體 3 10，作載子，前者使用電洞，及後者使用電子。電洞 之移動率低於電子。故此，爲使P通道MO S電晶體之驅 動力等於1S[通道MO S電晶體之驅動力，P通道Μ 0 S電 晶體之大小需大於Ν通道Μ 0 S電晶體3 1 0之大小（例 如，閘極製成較大）。結果，Ρ通道M〇S電晶體39 ( 此爲CMOS反相器314之負載）之閘極電容大於Ν通 道M0S電晶體3 1 0 (此爲CMOS反相器3 1 5之負 載）之閘極電容。故此，CMOS反相器3 1 4之負載大 於CMO S反相器3 1,5之負載。當二CMOS反相器構 製具有相#同之驅動力時，CMO S反相器3 1 4之反應特 本紙张尺度这川中國S家標嗜（（，NS ) Λ4規格（210X 297公釐）· 5 502500 A7 _B7_. 五、發明説明（3 ) (許先閱讀背而之注意事項再填寫本頁) 性低於CMOS反相器315者。故此’爲以相同反應特 性驅動二CMO S反相器，驅動P通道MO S電晶體3 9 之CMOfe反相器3 1 4·之驅動力需高於驅動N通道 MOS電晶體3 1 0之CMOS反相器3 1 5者。換言之 ，CMO S反相器3 1 4需由較大之MO S電晶體構成， 其大小大於構成CMOS反相器315之MOS電晶體。 結果，構成放大級3 7及3 8之CMO S反相器具有 不同之驅動力或具有不同之大小。 三態輸出電路之構造爲，當欲依需要產生包含 及二態之一時脈信號時，獲得適當作用之一輸出。 然而，在上述三態輸出電路中，調整該作用之過程甚麻煩 ，因爲構成放大級3 7及3 8之CMO S反相器大小不同 。即是，在整合後，當所需之作用之輸出不能獲得時，放 大級3 7及3 8之CMO S反相器需個別檢驗其輸出，從 而找出有問題之部份。而且，因爲CMO S反相器具有不 同之大小，故設計改變困難。 發明槪要 故此，在本發明中，吸極相接之不同導電性型之第一 及第二MO S電晶體分別由第一及第二放大級所驅動之第 - s

一及第二最後級CM 0 S反相器驅動，一輸出端形成於吸 極之節點，一假CMO S 反相器之輸入端連接至第二放大級及第二最後級_ CMO S反相器之節點，由第二最後級CMO S反相器及 >、紙張尺度適用中家樣冷（rNS)A4規格（210X297公釐1 502500 A7 ____ B7 _ 五、發明説明（4 ) · (销先閱讀背面之注意事項再填寫本頁) 假CMO S反相器所構成之第二放大級之負載等於由第一 最後級CMO S反相器所構成之第一放大級之負載，及第 一最後級tMO S反相器之驅動力與第二最後級CM〇S 反相器之驅動力之比率等於分別驅動第一及第二Μ 0 S電 晶體所需之信號之驅動力之比率.，從而，第一及第二放大 級中同級之CMO S反相器之驅動力相等。 依據此構造，在調整作用之過程中需檢驗之CMO S 反相器之數減少。明確言之，無需檢驗第一及第二放大級 之每一級，及有問題之部份可由僅對第一及第二放大級之 後級檢驗找出。而且，設計可容易改變。 在本發明之一方面，提供一種三態輸出電路，包含一 輸出級，其中，一第一導電性型之一第一 MO S電晶體之 吸極及一第二導電性型之一第二MO S電晶體之吸極相接 ，一輸出端置於二吸極之節點處，第二MO S電晶體能由 一信號驅動，此信號在驅動力上低於能驅動第一MO S電 晶體之信號；一第一放大級，其中，具有不同驅動力之η 數（η爲2或更多之整數）之CMO S反相器依驅動力之 上升順序疊接；一第二放大級，其中，具有不同驅動力之 η數之CMO S反相器依驅動力之上升順序疊接，及每一 級之一 CMO S反相器之驅動力設定等於第一放大級之對 - s 應級之一CMOS反相器之驅動力；一第一最後級 CMO S反相器連接於第一放大級及第一MO S電晶體之 間，並反應第一放大級之輸出而驅動第一M 0 S電晶體； 一第二最後級CMO S反相器連接於第二放大級及第二 本紙张尺度14用中因S家樣今((，^^)/\4規格（210父297公釐）-7. 502500 A7 ____B7_‘ 五、發明説明（5 ) (韻先閱讀背而之注意事項再填寫本頁) MO S電晶體之間，並反應第二放大級之輸出而驅動第二 Μ 0 S電晶體；一假CMO S反相器具有一輸入端連接至 第二放大fe及第二最後級CMO S反相器之節點；及一控 制電路控制分別供應至第一及第二放大級之信號，以置輸 出級之輸出端之狀態於一第一邏輯位準，一第二邏輯位準 ，及一高阻抗之一，由第二最後級CMO S反相器及假 CMO S反相器所構成之第二放大級之一負載等於由第一 最後級CMO S反相器所構成之第一放大級之負載，及第 一最後級CMO S反相器之驅動力與第二最後級CMO S 反相器之驅動力之比率等於分別驅動第一及第二MO S電 晶體所需之信號之驅動力之比率。 第一MO S電晶體宜爲P通道MO S電晶體，及第二 M〇S電晶體宜爲N通導MO S電晶體。 構成第二最後級C Μ 0 S反相器之Μ 0 S電晶體之閘 極寬度及構成假CM〇 S反相器之MO S電晶體之閘極寬 度之和宜等於構成第一最後級CMO S反相器之MO S電 晶體之閘極寬度。 第一MO S電晶體宜爲Ρ通道MO S電晶體，及第二 MO S電晶體宜爲Ν通道MO S電晶體，及構成第二最後 級CMO S反相器之Ν通道MO S電晶體之閘極寬度及構 -\ 成假CMO S反相器之一 Ν通道MO S電晶體之閘極寬度 之和宜等於構成第一最後級CMO S反相器之Ν通道 Μ 0 S電晶體之閘極寬度。 第二最後級CMO S反相器及假CMO S反相器宜共 本紙張尺度ί月〗中® s家樣今（rNs)Λ4規格（2ΐ〇χ 297公釐)~" 502500 A7 B7 五、發明説明（6 ) 用一 P通道MO S電晶體’反相器之N通道MO S電晶體 宜共用一源極及一閘極’僅第二最後級CMO S反相器之 N通道Mb S電晶體之吸極連接至該共用之P通道MO S 電晶體之一吸極’假CMO S反相器之N通道MO S電晶 體之吸極置於浮動，該共用之P通道MO S電晶體在大小 上等於第一最後級CMO S反相器之P通道MO S電晶體 ，及第二最後級CMO S反相器及假CMO S反相器之N 通道MO S電晶體在大小上等於第一最後級CMO S反相 器之N通道M O S電晶體，由分割一吸極構成。 第二最後級CMO S反相器之驅動力宜由該吸極分割 之比率設定。 附圖簡述 圖1顯示本發明之一實施例之三態輸出電路之構造。 圖2爲平面圖，顯示圖1之主要部份， 圖3顯示普通技藝之三態輸出電路之構造。 符號說明 1 P通道MOS電晶體 2 N通道MOS電晶體 3 輸出級 4 第一放大級 5 第二放大級 6 第一最後級CMOS反相器 -9 - (誚先閲讀背面之注意事項再填艿本頁) 本紙张尺度ii用中國S家標彳（rNs ) Λ4規格（210X297公釐） 502500 A7 ______；_B7 五、發明説明（7 ) 一~ 7 第二最後級CMOS反相器 8 假CMOS反相器 (邻先間讀背面之注意事項再填寫本頁) 2 1 _ 2 2 源極接線 2 3 閘極 2 4 閘極接線 2 5 吸極 2 7 吸極接線 3 1 傳輸閘 3 3 控制反相器 3 6 控制電路 4 1 C M Q S反相器 3 1 1 輸出端 較佳蹇施例之詳細說明 以下說明本發明之一實施例之三態輸出電路。 首先，參考圖1，說明該實施例之構造。在圖中，參 考編號1標示一 Ρ通道MO S電晶體，及參考編號2標示 一 Ν通道MO S電晶體。二電晶體之吸極相互連接，及一 輸出端OUT置於節點上，從而構成一輸出級3。

參考編號4及5分別標示第一及第二放大級，其每一 級中，5 CMO S反相器以驅動力之上升順序疊接。即是 ，每一放大級包含5級之CMO S反相器。在該實施例中 ，5CM0S反相器疊接，以構成每一放大級。CMOS 本紙张尺度中K囚家標冷(rNS ) Λ4規格（210X297公釐） 502500 A7 __· ._B7_ 五、發明説明（8 ) 反相器之數並不限於此。第一及第二放大級4及5經由第 一及第二最後級CMO S反相器驅動P通道MO S電晶體 1及N通搶MOS電晶體2，此以後述之。故此，依據P 通道Μ Ο S電晶體1及N通道Μ 0 S電晶體2之大小而定 ，可使用適當數目之CMO S反相器。在第一及第二放大 級4及5，同級之CMOS反相器設定具有相同之驅動力 。例如CMOS反相器4 1至4 5分別與CMOS反相器 5 1至5 5相同。 參考編號6標示第一最後級CM 0 S反相器，此接受 第一放大級4之輸出，並驅動P通道M0S電晶體1。 參考編號7標示第二最後級CMO S反相器，此接受 第二放大級5之輸出，並驅動N通道MO S電晶體2。 參考編號8標示一假CMO S反相器，其中，輸入端 連接至第二放大級5及第二最後CMO S反相器7之節點 十 4{ 而 13 J 消 f： 含 印 參考編號3 6標示一控制電路，此與上述先行技藝之 三態輸出電路中所用者相同，且此控制分別供應至第一及 第二放大級4及5之信號，以定置輸出級3之輸出端之狀 態於" L "，或高阻抗。換言之，該實施例之三 態輸出作用與上述先行技藝相同，且故此，其作用不加詳 -^ 在該實施例中，由第二最後級CMO S反相器7及假 CMO S反相器8所構成之第二放大級之負載設定等於由 第一最後>及01^0 S反相器6所構成之第一放大級4之負 •11 - (誚先閱讀背面之注意事項再填寫本頁) 本紙張尺度中KK家標冷（（，NS〉Λ4規格（210X297公釐） 502500 A7 _B7_ Λ、發明説明（g ) («先閱讀背面之注意事項再填寫本頁) 載，及第一最後級cmo s反相器6之驅動力與第二最後 級CMO S反相器7之驅動力之比率設定等於分別驅動P 通道MO々電晶體1及N通道MO S電晶體2所需之信號 之驅動力，或且，即是，電晶體之負載之比率。當由P通 道MO S電晶體1所構成之負載爲WF，由N通道MO S電 晶體2所構成之負載爲贾1^，，最後級CMOS反相器6， 最後級CMOS反相器7，及假CMOS反相器8之驅動 力分別爲Χ6，Χτ，及X8時，此設定可由以下關係表示 X7：X8 = (Wn/Wp)X6：(1-(Wn/Wp))X6 驅動力χ6，X7，χ8與第一及第二最後級CMOS 反相器6及7以及假CMO S反相器8之大小成比例，尤 其是與構成反相器之各別Μ 0 S電晶體之閘極寬度成比例 。上述設定可由依據以上關係，設定電晶體之閘極寬度達 成。 明確言之，構成第二最後級CMO S反相器之MO S 電晶體之閘極寬度及構成假CMO S反相器8之MO S電 晶體之閘極寬度之和等於構成第一最後級CMO S反相器 - 、

6之MO S電晶體之閘極寬度，從而，由第二最後級 CMO S反相器7及假CMO S反相器8所構成之第二放 大級5之負載設定等於由第一最後級CMO S反相器6所 構成之第一放大級4之負載。當構成第二最後級CMO S 本紙ifc尺度这用中s囚家標冷( rNS ) A4規格（210X297公釐1 12- 一 502500 A7 _— _B7 五、發明説明（1〇) · (部先閱讀背面之注意事項再填寫本頁) 反相器7之Μ Ο S電晶體之閘極寬度（所謂通道寬度）與 構成假CMO S反相器8之MO S電晶體之閘極寬度之比 率依以上_係適當設定時，第一最後級CMO S反相器6 之驅動力與第二最後級CMO S反相器7之驅動力之比率 可設定等於P通道MO S電晶體1及N通道MO S電晶體 2之負載之比率。 驅動一 N通道MO S電晶體之一 CMO S反相器之驅 動力取決於構成該反相器之N通道MO S電晶體之閛極寬 度。故此，有關第二最後級CMO S反相器7之驅動力， 所需之驅動力可由僅設定N通道MO S電晶體之大小來設 定。 故此，在該實施例中，第二最後級CMO S反相器7 及假CMO S反相器8之N通道MO S電晶體各構造如圖 2之平面圖所示。雖該圖並未顯示，但第二最後級 CMO S反相器7及假CMO S反柑器8公用一P通道 MO S電晶體。此P通道MO S電晶體之大小等於第一最 後級CMO S反相器之P通道MO S電晶體之大小。在圖 2中，參考編號2 1及2 2標示源極及源極接線，及參考 編號2 3及2 4分別標示一閘極及閘極接線。參考編號 2 5及2 6標示吸極，及參考編號2 7標示吸極接線。吸 極2 5連接至吸極接線2 7，及吸極2 6浮動。參考編號 2 8及2 9分別標示構成第二最後級CMO S反相器7及 假CMO S反相器8之N通道MO S電晶體之區域 '即是 ，在一 N通道MO S電晶體上之吸極分割，及一分割之吸 •本紙張尺度这州中國因家標冷（rNS ) Λ4規格（210X297公楚） 502500 Α7 Β7 五、發明説明（11 ) 極置於浮動，從而構成第二最後級CMO S反相器7及假 CMO S反相器8之N通道MO S電晶體。N通道 M〇 S電晶體之閘極寬度W:&W2之和大致等於一 N通道 M〇 S電晶體在吸極不分割之情形時所獲得之閘極寬度W〇 〇在吸極不分割之情形，N通道MO S電晶體之大小等於 第一最後級CMO S反相器之N通道MO S電晶體之大小 。當Wn/Wp = 1/2時，爲方便起見，由使閘極寬度W 1及W2相等，則第一最後級CMO S反相器6之驅動力 與第二最後CMOS反相器7之驅動力之比率設定於2: 1，且等於P通道MOS電晶體1及N通道MOS電晶體 2之負載比率2:1。而且，構成第一最後級CMOS反 相器6之Μ 0 S電晶體之閘極電容之和等於第二最後級 CMO S反相器7及假CMO S反相器8之閘極電容之和 ，及第一放大級4之負載等於第二放大級5之負載。 依據此構造，第一及第二放大級4及5可構造具有相 同之大小，且故此，減少需在調整作用之過程中應檢驗之 CMO S反相器之數。明確言之，無需檢驗第一及第二放 大級4及5之每一級，及有問題之部份可由僅檢驗第一及 第二放大級之後級找出。 第二最後級CMO S反相器7之驅動力由以適當之比 - 、 率分割一Ν通道MO S電晶體之吸極來設定，如顯示於圖 2。故此，可改變第二最後級CMO S反相器7之驅動力 ，而不更改第二放大級5之負載，結果，可容易改變設計 -14 - (誚先間讀背而之注意事項再填寫本頁) 本紙张尺度適州中KS家標碑（rNS ) Λ4規格（210X297公釐） 502500 A7 B7 五、發明説明（12 ) (銷先閱讀背而之注意事項再填寫本頁) 在該實施例中，有關第二最後級CMO S反相器7及 假CMOS反相器8，分割一 N通道MOS電晶體之吸極 ，以形成相器之N通道MO S電晶體，且共用一 P通道 MO S電晶體。或且，亦可同樣分割一 P通道MO S電晶 體之吸極。且在該改變中，P通道MO S電晶體及假 CMO S反相器之N通道MO S電晶體之吸極並不相互連 接。換言之，假CMO S反相器保持爲假，且僅需用於使 第二放大級5之負載與第一放大級4之負載相等。在假 C Μ 0 S反相·器中，無需實際相互連接P通道及N通道 Μ 0 S電晶體之吸極，以構成一 CMOS反相器，並增加 由反相器所引起之不必要之通過電流。 依據本發明，不同導電性型之第一及第二MO S電晶 體（此等在吸極處相互連接）分別由第一及第二放大級所 驅動之第一及第二最後級CMO S反相器驅動，輸出端形 成於吸極之節點上，假CMO S反相器之輸入端連接至第 二放大級及第二最後級CMO S反相器之節點，由第二最 後級CMO S反相器及假CMO S反相器所構成之第二放 大級之負載等於由第一最後級CMO S反相器所構成之第 一放大級之負載，及第一最後級CMO S反相器之驅動力 與第二最後級CMO S反相器之驅動力之比率等於分別驅 動第一及第二MO S電晶體所需之信號之驅動力，由此， 第一及第二放大級中同級之CMO S反相器之驅動力相等 〇

故此，可使第一及第二放大級之各別級中之CMO S 本紙張尺度这州中KS家標岑（rNS ) Λ4規格（210X297公釐） 502500 A7 B7 五、發明説明（13 ) (許先閱讀背而之注意事項再填寫本頁) 反相器之大小相等，及需在調整作用之過程中檢驗之 CMO S反相器之數減少。明確言之，無需檢驗第一及第 二放大級各級，且有問題之部份可由僅檢驗第一及第二 放大級之後級找出。而且，設計可容易改變。 第二最後級CMOS反相器及假CMOS反相器共用 一 P通道MO S電晶體，其大小等於第一最後級CMO S 反相器之P通道MO S電晶體，大小等於P通道MO S電 晶體之N通道MO S電晶體之吸極分割，從而構成最二最 後級CMO S·反相器及假CMO S反相器之N通道MO S 電晶體，且設定第二最後CMO S反相器之驅動力。依據 此構造，第二最後級CMO S反相器之驅動力可改變，而 不更改第二放大級之每一級之CMO S反相器之大小，結 果，設計可容易更改。 本紙张尺度iM]中國Η2家標彳（（，NS ) Λ4規格（210X297公釐）-16 ·

Claims (1)

1. 502500 A8 B8 C8 _ · D8 六、申請專利範圍 1 ·—種三態輸出電路，包含： 一輸出級，包含： (請先閲讀背面之注意事項再填寫本頁) 一第一導電性型之一第一MO S電晶體； 一第二導電性型之一第二MO S電晶體，能由一信號 驅動’此信號在驅動力上低於能驅動第一MO S電晶體之 信號’第一導電性型之第一MO S電晶體之吸極及第二導 電性型之第二MO S電晶體之吸極相互連接； 一輸出端，置於二吸極之節點處； 一第一放大級，其中，具有不同驅動力之一預定數之 CMO S反相器依驅動力之上升順序叠接； 一第二放大級，其中，具有不同驅動力之預定數之 CMO S反相器依驅動力之上升順序疊接，及每一級之一 CMO S反相器之驅動力設定等於第一放大級之對應級之 一 C Μ〇S反相器之驅動力；· 一第一最後級CMO S反相器，連接於第一放大級及 第一MO S電晶體之間，並反應第一放大級之輸出而驅動 第一 Μ 0 S電晶體； 經濟部中央派準局貞工消费合作社印装 一第二最後級CMO S反相器，連接於第二放大級及 第二MO S電晶體之間，並反應第二放大級之輸出而驅動 第二Μ 0 S電晶體； 一假CMO S反相器，具有一輸入端連接至第二放大 級及第二最後級CMO S反相器之節點；及 一控制電路，控制,分別供應至第一及第二放大級之信 號，以定’置輸出級之輸出端之狀態爲一第一邏輯位準’一 ^纸張又度適用中國國家揉準（CNS ) A4规格（210X 297公釐)-17: 502500 A8 B8 C8 D8___ 々、申請專利範圍 第二邏輯位準，及一高阻抗之一， 其中，由第二最後級CMO S反相器及假CMO S反 相器所界定之第二放大級之負載等於由第一最後級 CMO S反相器所界定之第一放大級之負載，及第一最後 級CMO S反相器之驅動力性與第二最後級CMO S反相 器之驅動力之比率等於分別驅動第一及第二MO S電晶體 所需之信號之驅動力之比率。 2 ·如申請專利範圍第1項所述之三態輸出電路，其 中，第一MO S電晶體爲P通道MO S電晶體，及第二 MO S電晶體爲N通導MO S電晶體。 3 ·如申請專利範圍第1項所述之三態輸出電路，其 中，由第二最後級CMO S反相器所界定之MO S電晶體 之閘極寬度及假CMO S反相器之MO S電晶體之閘極寬 度之和等於由第一最後級CMO S反相器所界定之MO S 電晶體之閘極寬度。 經濟部中央揉準局貞工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 4 ·如申請專利範圍第1項所述之三態輸出電路，其 中，第一MO S電晶體爲P通道MO S電晶體，及第二 M〇S電晶體爲N通道MO S電晶體，及由第二最後級 CMO S反相器所界定之N通道MO S電晶體之閘極寬度 及由假CMO S反相器所界定之一 N通道MO S電晶體之 閘極寬度之和等於由第一最後級CMO S反相器所界定之 N通道MO S電晶體之閘極寬度。 5 ·如申請專利範圍第4項所述之三態輸出電路，其 中，第二最後級CMO S反相器及假CMO S反相器共用 本紙張纽適用中國國家標準（CNS )八4胁（210X297公釐)-18 - --- 502500 B8 C8 _m 六、申請專，範圍 · *· * —P通道MO s電晶體，該反相器之N通道MO S電晶體 共用一源極及一閘極，僅第二最後級CMO S反相器之N ί!道MO S電晶體之吸極連接至該共用之P通道MO S電 晶體之一吸極，假CMO S反相器之N通道MO S電晶體 之吸極置於浮動，該共用之P通道MO S電晶體在大小上 等於第一最後級CMO S反相器之P通道MO S電晶體， 及第二最後級CMO S反相器及假CMO S反相器之N通 道MO S電晶體在大小上等於第一最後級CMO S反相器 之N通道MO S電晶體，且由分割一吸極構成。 6 ·如申請專利範圍第5項所述之三態輸出電路，其 中，第二最後級CMO S反相器之驅動力由該吸極分割設 定。 7 ·如申請專利範圍第1項所述之三態輸出電路，其 中，該預定數爲2或更多之整數。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消費合作社印装 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公-19-