TW501173B - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW501173B
TW501173B TW090121354A TW90121354A TW501173B TW 501173 B TW501173 B TW 501173B TW 090121354 A TW090121354 A TW 090121354A TW 90121354 A TW90121354 A TW 90121354A TW 501173 B TW501173 B TW 501173B
Authority
TW
Taiwan
Prior art keywords
film
gate
coating film
metal
conductive
Prior art date
Application number
TW090121354A
Other languages
English (en)
Inventor
Kouji Matsuo
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW501173B publication Critical patent/TW501173B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

501173 A7
五、發明説明（1 ) 【發明之技術領域】 本發明係一種半導體裝置及其製造方法、特別是有關於 N型MIS電晶體及P型MIS電晶體的閘極的改良。 【先前技術】 爲能得到高性能的MI S電晶體，需要縮小元件的尺寸。 但是’作爲閘極絕緣膜使用之二氧化矽膜因爲介電常數較 低，具有無法增加閘極絕緣膜的容量之問題。而且，作爲 閘極使用之多晶矽，因爲阻抗係數較高，具有無法降低電 阻的問題。針對這些問題，被發明出使用高介電體材料作 爲閘極絕緣膜，及使用金屬材料作爲閘極。 然而，這些材料與現在被使用之材料相較，具有耐熱性 較差之缺點。因此，在此發明了能夠在高溫製程之後再形 成閑極絕緣膜及閘極電極之技術，亦即嵌刻閘極的技術。 使用敗刻閘極技術將作爲閘極的金屬填入時，N型與p 型MISFET或者是MISFET中之閘極因爲是單一金屬，其電 極的工作函數爲固定。因此，不能像多晶矽閘極一般，藉 由分別製作N型與P型的閘極來進行臨界値的最佳化。所 以，必須使用以不同金屬閘極材料來製作N型與p型之雙 金屬閘極製程。 又 本發明者們，先前已提出分別製作不同材料之n型與p 型金屬閘極技術之專利申請（日本專利特願平η·1244〇5 號）。依此專利申請中所記載之製造方法所形成之半導體 裝 (Ί)來竭行説明。 首先，如圖5⑷所示，在矽基板1〇〇上使用STI等技術 -4 -
來形成7G件分離區域101。接著，將來會被去除之虛設 (Dummy )閘極’其包含例如約6 nm的閘極酸化膜1 〇 2、約 150 nm多晶矽1 〇3、及約50 nm的氮化矽膜1 〇4的積層構 4係以氧化技術、C VD技術、微影技術、以及RIE技術 來形成。接著，以離子注入技術來形成延伸（Extensi〇n)擴 散層區域105，再使用CVD技術與RIE技術來形成由氮化 石夕膜所構成寬約40 nm的閘極侧壁1 〇 6。 接著，如圖5 (b)所示，以離子注入技術來形成源極/汲 極擴散層1 0 7後，使用自行對準矽化物製程技術，以虛設 閘極作爲光罩’僅再源極/没極區域形成約nm的姑或鈥 等的矽化物1 0 8。 接著，如圖5 (c)所示，以C VD法來沉積例如二氧化矽 膜的層間膜109之後，藉由CMP技術來進行二氧化矽膜 的平坦化’使得虛設閘極上面的氮化秒膜丨〇 4及閘極側壁 106的表面露出來。 接著，如圖6 (d)所示，使用例如燐酸，相對於層間膜 1 〇 9，對虛設閘極上部的氮化矽膜i 〇 4作選擇性地去除。 此時，閘極側壁1 0 6也被蝕刻到大約多晶矽1 〇 3的高度爲 止。接著，使用如原子團（Radical)蚀刻技術，相對於層 間膜1 0 9與氮化矽膜所構成之閘極側壁〗〇 6，對虛設閘極 的多晶矽1 0 3作選擇性地去除。在溝的底部上留有虛設的 閘極酸化膜1 0 2。 接氟酸等之濕去著虛設 的閘極酸化膜1 0 2，以全部打開閘極形成處。 -5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐)
接著在其上面全面地生成由高介電體絕緣物，例如銓酸 化膜所構成之閘極絕緣膜1 1 1。 接著，如圖6 (f)所示，使用c VD法或是濺鍍法，以工 作函數較4·6 eV小之金屬，例如氮化铪膜丨i 2來全面地成 長約10 nm厚度或最好是更薄。 在以上的圖5 (a)到圖6 (f)的步驟中，係對n型ΜI S電晶 體形成區域及Ρ型MIS電晶體形成區域的雙方來進行，在 圖中只顯示其中一個區域。在以下的步驟中、則會在圖中 同時表示N型MIS電晶體（N型MISFET)形成區域及ρ型 MIS電晶體（P型MISFET)形成區域的雙方。 接著’如圖7 (g)所示，使用微影製程技術，僅針對ρ型 MISFET區域打開光阻1 1 3。 如圖7 (h)所示，以雙氧水來進行濕蝕刻，來去除ρ型區 域的氮化铪膜1 1 2。雖説此時之閘極絕緣膜1 1 1爲氧化铪 膜，因爲此膜不溶於雙氧水所以不會被蝕刻。 接著，如圖8 (i)所示，在去除光阻1 1 3後，以工作函數 在4·6 eV以上之材料，例如氮化鈕1 1 4來沉積最少1〇 nm 左右。 接著，如圖8⑴所示，作爲低電阻之閘極材料將鋁1 1 5 依藏鍍法或C V D法等來全面地沉積極後接著進行銘的 CMP，來將鋁11 5填入閘極溝槽内。 依照以上説明之製造步驟，便完成了具有N型係氮化給 膜l 一氣無4—4 4 —、I 4 1 5的積層構造一係氮 化鈕膜1 1 4及鋁1 1 5積層的閘極構造之CMISFET。所以， -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 501173 A7 B7 五、發明説明（4 ) 能夠得到N型之電極工作函數在4.6 eV以下，P型在4.6 eV 以上之適當的臨界値。 但此構造存在有以下的問題。圖9係將N型MISFET與P 型MISFET分別的閘極部分加以擴大後之圖。在N型 MISFET中，作爲閘極之鋁的寬度LA1可以下式來表示，
Lai = Lg - 2 X Lt3n - 2 X Lum 此處之LA1爲鋁1 1 5的寬度、LG爲閘極之長度，LTaN爲氮 化鈕膜1 1 4之寬度，LHfN爲氮化铪膜112之寬度。 裝 此處之氮化鈀膜1 1 4除了能控制閘極的工作函數之外， 也具有能防止上部電極，亦即鋁1 1 5向閘極絕緣膜中擴散 之阻障金屬層之功用。因此，爲了確保閘極耐壓及信賴 性，氮化隹1 1 4的厚度最少要在約10 nm以上。 但是，當氮化艇膜114的膜厚（LTaN)爲10 nm，而氮化給 膜1 1 2的膜厚（LHfN)爲10 nm時，閘極長（LG)爲40 nm時， 線 1 1 5的幅（LA1)將爲0 nm。因此，閘極長在40 nm以下 時，將不可能填入鋁115。因此，閘極電阻將大幅上昇， 而不可能形成高性能的CMISFET。另外，因爲氮化铪厚度 可僅依工作函數來控制，雖説可以薄到約1 nm左右，但這 時候閘極長爲20 nm，而銘1 1 5的幅（LA1)則成爲0 nm。 【發明所欲解決的課題】 如上述，在具有嵌刻閘極構造之半導體裝置上，當N型 MISFET與P型MISFET中使用不同工作函數的材料時，將 有無秦阻的電極材料，以致無法形成高牲能之 CMISFET之問題。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 501173 A7 ___ B7 五、發明説明（5 ) 本發明的目的在提供一種半導體裝置及其製造方法，其 當使用不同工作函數之金屬含有材料來形成汉型MISFET與 P型MISFET閘極的同時，也可使用低電阻之電極材料作爲 閘極。 【課題之解決手段】 [構成] 本發明爲達成上述目的，具有以下之構成。 (1)本發明（申請專利範圍第i項）之特徵爲，具有N型 MIS電晶體及P型MIS電晶體，其各自的閘極係在半導體 基板上的絕緣膜所形成之開口處内透過閘極絕緣膜所形 成、上述N型MI S電晶體的閘極包含有與上述閘極絕緣膜 相接，而費米能階在上述半導體基板的帶隙（Bandgap)的 略中央靠近導電能帶侧之第1金屬含有膜、及在此第1金 屬含有膜上面形成，電阻較第1金屬含有膜低之第2金屬 含有膜、上述？型MIS電晶體的閘極包含有與上述閘極絕 緣膜相接，而費米能階在上述半導體基板的帶隙的略中央 靠近價電子帶側之導電性塗佈膜、及在此導電性塗佈膜上 面形成’其電阻較導電性塗佈膜低之第2金屬含有膜、上 述導電性塗佈膜僅在上述開口處的底面上形成，在第2金 屬含有膜的側面上不形成。 以下説明本發明之理想實施態樣。 (a) 上述第1金屬含有膜爲氮化铪膜、氮化結膜、與氮化 鈦膜中ϋ一所形成。 — (b) 上述導電性塗佈膜中含有碳。 -8 -
501173 A7 B7 五、發明説明（6 ) (2)本發明（申請專利範圍第4項）之特徵爲，ν型MIS電 晶體及P型MIS半導體其各自的閘極是在半導體基板上的 絕緣膜所形成之開口處内透過閘極絕緣膜所形成，上述形 成閘極的步驟包含有，N型MI S電晶體用的第1閘極形成 區域及P型MIS電晶體用的第2閘極形成區域雙方的區域 的開口處内所形成之閘極絕緣膜上面，形成費米能階在上 述半導體基板的帶隙的略中央靠近導電能帶侧之第1金屬 含有膜之步驟，去除在第2的閘極形成區域上所形成之第 1金屬含有膜之步驟，僅在第1及第2閘極形成區域的開口 處底面上選擇性地形成費米能階在上述半導體基板的帶隙 的略中央靠近價電子帶側之導電性塗佈膜的步驟，在第1 及第2閘極形成區域的導電性塗佈膜上面，藉由形成第1 金屬含有膜及電阻較導電性塗佈膜低之第2金屬含有膜來 填入位於第1及第2閘極形成區域中雙方的開口處之步 驟。 以下説明本發明之理想實施態樣。 (a)其中上述導電性塗佈膜的形成係包含··在第1閘極形 成區域的第1金屬含有膜上面，以及第2閘極形成區域的 閘極絕緣膜上面，形成填入上述開口處，而表面爲大概平 坦之絕緣性塗佈膜之步驟、將上述塗佈膜作選擇性的蝕 刻、在保留上述塗佈膜的同時，再度露出上述開口處之步 驟、及對上述塗佈膜進行特定的處理，使上述塗佈膜具有 導電松之—步嫌。— - (a丨）上述塗佈膜包含有含碳之有機物，在上述特定的處 -9-
理中’對上述塗佈膜進行熱處理、雷射回火、或是電子照 射。 (a2)上述塗佈膜包含有由苯環所申接之有機物，在上述 特定的處理中，·在上述塗佈膜上導入碘。 (b )上述導電性塗佈膜的形成係包含在第1閘極形成區域 的苐1金屬含有膜上面，及第2閘極形成區域的閘極絕緣 膜:上面，形成i興入上述開口處，而表面大概平坦之導電性 的塗佈膜之步驟，及將上述塗佈膜作選擇性的蝕刻，在保 留上述塗佈膜的同時，再度露出上述開口處之步驟。 [作用] 本發明依上述的構成具有以下的作用與效果。 在P型MIS電晶體的閘極上，藉由使用與閘極絕緣膜相 接，而費米能階在上述半導體基板的帶隙的略中央靠近價 電子帶側之導電性塗佈膜，因爲在開口處的側面上不形成 導電性塗佈膜，可以形成低電阻之第2金屬含有膜，而得 到具高性能之CMISFET。 【發明的實施形態】 以下參考附圖來説明本發明的實施形態。 圖1 (a)〜圖3⑴係説明關於本發明之一種實施形態之半 導體裝置的製造步驟之步驟剖面圖。 首先，如習知例中，執行圖5 (a)〜圖6 (d)所説明之步 驟’來形成圖1 (a)所示之構造。如圖1 (a)所示，在形成有 元件分離區^ 1 0 1與延伸擴散層區域1 〇 5、源極/没極擴 散層107、及僅在源極/汲極區域上形成約4〇11111的銘或鈥 -10- 501173 A7 B7 五、發明説明（8 等的矽化物108之矽基板1〇〇上，藉由層間膜1〇9與第2氮 化珍膜所構成寬約40 nm的閘極侧壁i 〇6，在閘極形成區 域上形成閘極溝槽丨丨〇。在閘極溝槽〖i 〇的底部上長有虛 設的閘極氧酸化膜1 〇 2。 接著，如圖1 (b)所示，以氫氟酸等之濕處理，來去除閘 極溝槽110底部的虛設閘極氧化膜1〇2，將閘極形成處全 邵打開。接著，全面地生成作爲高介電體絕緣材料，由氧 化給膜所構成之閘極絕緣膜1 1 1。此氧化給膜的成膜方法 的一個例子，例如使用HfCl4及NH3之c VD法、使用有機 類的Hf等氣體之CVD法，或是使用氮化铪的靶與铪的靶 之濺鍍法等來長氮化铪膜後接著進行氧化來形成氧化給 膜。此時的氮化铪膜的厚度以數nm左右的極薄膜較爲理 想。此乃爲防止當氮化铪膜的膜厚變厚時，使得氮化铪在 氧化後依然有氮在膜中殘留之故。 接著，如圖1 (c)所示，使用費米能階位於矽基板的帶隙 的中央靠近導電能帶侧之電極材料，亦即工作函數在4·6 eV以下的電極材料，例如氮化铪膜（第丨金屬含有膜）i i 2 全面地生成最佳爲約10 nm或以下厚度之膜。 在以上的圖1 (a)〜圖1 ( c)的步驟中，係對n型μ I S電晶 體形成區域及Ρ型MIS電晶體形成區域的雙方來進行，在 圖中只表示其中一個區域。在以下的步驟中，則會在圖中 同時表示N型MIS電晶體（N型MISFET)形成區域及p型 ΜI S t?LISFET )形成區域的雙方。 接著，如圖2 (d)所示，使用微影製程技術，來打開p_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 501173
MOSFET區域的光阻1 1 3。 接著，如圖2 (e)所示，進行雙氧水之濕蝕刻，來去除p 型區域之氮化給膜1 1 2。雖説此時閘極絕緣膜jj爲氧化 铪膜，因爲它不溶於Η"2,因此不會被蝕刻。 接著，如圖2 (f)所示，在去除光阻丨丨3後，全面地塗上 含碳之有機塗佈膜116。因爲使用塗佈膜，所以即使不作 C MP處理’只用塗佈也能夠得到一定程度良好平坦性之 薄膜。當然加以CMP處理來進行有機塗佈膜116的平坦 化也是可以。 如圖3 (g)所示，對有機塗佈膜丨丨6進行全面的蝕刻，只 留下閘極溝槽110内之有機塗佈膜116。此時之有機塗佈 膜1 1 6的膜厚最佳爲1〇 nm以上。此全面蚀刻的方法可以 使用與去除光阻時相同之氧氣電漿之灰化（Ashing)。接 著，如圖3 (h)所示，對有機塗佈膜i丨6，藉由熱處理、雷 射等的光能、或電子照射等電子能等來將有機膜分解並加 以石墨化使其具有導電性，以形成石墨化有機塗佈膜（導 電性塗佈膜）1 1 7。若以熱處理來説，在600-700X：以上的 熱處理便能簡單地加以石墨化。 此外，當塗佈膜是串連的苯環，例如5個相連如並五苯 (Pentacene)有機分子時，可以藉由添加碘等來使其具有導 電性。或者是，使用5 ‘以上的苯環串接之分子，即使不 作處理也能導電之有機膜亦可。無論是使用哪一種方法， 由於發倚^工作函數在4.6 eV以上：能夠形成具有4·6 eV以 上的工作函數之電極。 -12 ·* 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
發明説明 如圖3 (i)所示，作爲低電阻的閘極材料，使用鋁（第2金 屬含有膜）1 1 5之濺鍍法或CVD法等進行全面地沉積，接 著進行鋁的CMP，來將鋁115填入閘極構槽内。 藉由以上之步驟，便完成了具有N型爲具有氮化铪膜 U2、石墨化有機塗佈膜117、及鋁的積層，p型爲 具有石墨化有機塗佈膜117與铭115的積層的閘極構造之 CMISFET。 因爲氮化給膜112之工作函數在4.6 eV以下，導電性塗 佈膜在4· 6 eV以上，所以能夠對N型與P型分別得到最佳 化工作函數的閘極構造。 本發明與先前技術不同，除了能夠充分地防止鋁i i 5向 閘極絕緣膜1 1 1的擴散之外，即使是閘極長度在2〇 以 下的區域也能夠填入鋁115。 在圖4 (a)及圖4 (b)中，分別將]ST型MISFET與P型 MISFET的閘極部分放大來表示。因爲使用石墨化有機塗 佈膜1 1 7，所以石墨化有機塗佈膜1丨7不會在鋁丨i 5的側 面上形成，只會在鋁11 5的底面，亦即只會在閘極絕緣膜 1 1 1上面形成，η型MISFFT之鋁1 1 5的寬度（LA1)成爲，
Lai = L〇 - 2 x Lum 。在此，LA1爲鋁1 1 5的寬度，LG爲閘極長度，LHfN爲氮化 铪膜1 1 2的寬度。 亦即與石墨化有機塗佈膜117的厚度無關。因爲此處之 氮化铪备1 1 2存县^ 下，即使是1 nm的極薄膜亦可。所以若使氮化铪膜丨丨2的 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明（11 ) 厚度爲lnm，即使本發明中之閘極長度在1〇11111的範圍也 能填入8 nm寬的鋁115。 更進一步，在本發明中也可以藉由增加閘極高度h，來 增加石墨化有機塗佈膜1 1 7的厚度。 例如，當閘極高度h爲100 nmB，即使在閘極溝槽内形 成約50 nm厚度之石墨化有機塗佈膜117，也能夠在溝槽 内填入厚度約50 nm的鋁1 1 5。因此與先前技術不同，能 增加石墨化有機塗佈膜〗丨7的厚度，並進一步增進對鋁電 極之阻障性。 雖説在本實施形悲中之閘極是使用銘，但只要是低 電阻之材料，使用其他材料亦可。例如，使用餾、鉑、 鈷、銀、銅、及鎢等之濺鍍法或CVD法，或者是電鍍法 等來長膜亦可。 此外雖在此係以氮化铪膜來做η型MISFFT的電極，若使 用氮化給以外的氮化鍺、氮化鈦等也可使工作函數在46 eV以下，能夠作爲η型MISFFT電極來使用。 本發明並非僅被限定在上述之實施形態。例如，除了碎 基板以外，使用其他的半導體基板亦可。 除此之外，本發明可以在不脱離主旨的範圍内作種種的 變化來實施。 【發明的效果】 如以上之説明，根據本發明，在ρ型MIS電晶體的閘極 中，奢古使甩與閘極絕緣膜相接，-而費米能階在半導體基 板的帶隙的略中央靠近價電子帶侧之導電性塗佈膜，使開 _齡14· 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公董) B7 五、發明説明（12 ) 口處的側面上不形成導電性塗佈膜，故能夠形成低電阻之 第2金屬含以得到高性能之cmISFFT。 【圖面之明】 【圖1】麵釁 説明關4$/發明之一實施形態，具有嵌刻閘極構造之N 型及P型MISF^§製造步驟之步驟剖面圖。 『圖2】C壽
祝明關於響^一實施形態，具有嵌刻閘極構造之N 5L及P型MISFM^^象造步驟之步驟剖面圖。 【圖3】娜 説明關於^之-實施形態，具有嵌刻閘極構造^ 型及P型MISF^^^製造步驟之步驟剖面圖。 【圖4】脅 况明依圖1;_匕圖3⑻所示之製造㈣所形成之n型及p 型MISFET的兩極(督分之剖面圖。 【圖5】L (\心々!) 根據本發明;者义發明所形成之具有嵌刻間極構造之N 型及P型MISFET^造步驟之步驟剖面圖。 【圖…蠢 根據本發^^發明所形成之具有”㈣構造^ 型及P型MISFET%$造步驟之步驟剖面圖。 【圖7】〔) w ^ ^ ^ ^ ^ ^ t-ι ^ 型及Ρ型MISFET的製造步驟之步驟剖面圖。 -15- 501173 A7 B7 五、發明説明（13 ) 【圖q q_ 根據本發明發明所形成之具有嵌刻閘極構造之N 型及P型MISFET<_造步驟之步驟剖面圖。 【圖9】（^) ί: Μ/ 説明圖5⑷〜屬:，⑴中所示之Ν型及ρ型MISFET的閘極 部分之剖面圖。 '[符號的說明】 1 00…矽基板 10 1…元件分離區域 102 103 1 04 105 1 06 107 1 08 109 110 111 112 113 115 116 閘極氧化膜 多晶碎 氮化矽膜 延伸擴散居區域 閘極側壁 訂 源極/汲極擴散層 矽化物 層間膜 閘極溝槽 閘極絕緣膜 氮化給膜（第1金屬含有膜） 光阻 銘（第2金屬含有膜） 有機塗佈膜 . 1 1 7…石墨化有機塗佈膜（導電性塗佈膜） 16- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X297公釐）

Claims (1)

  1. 丄 / J A8 B8 C8
    h 一種半導體裝置，其特徵爲其N型MIS電晶體及1>型 MIS電晶體之各自的閘極係在半導體基板上的絕緣膜而 形成之開口處内透過閘極絕緣膜而形成， 上述N型MIS電晶體的閘極包含有與上述閘極絕緣膜 相接，而費米能階在上述半導體基板的帶隙的略中央靠 近導電能帶侧之第丨金屬含有膜、及在此第1金屬含有 膜上面形成，電阻較第i金屬含有膜低之第2金屬含有 膜， 上述P型MIS電晶體的閘極包含有與上述閘極絕緣膜 相接，而費米能階在上述半導體基板的帶隙的略中央靠 近價電子帶侧之導電性塗佈膜、及在此導電性塗佈膜上 面形成’其電阻較導電性塗佈膜低之第2金屬含有膜， 上述導電性塗佈膜僅在上述開口處的底面上形成，在 第2的金屬含有膜的侧面上不形成。 2. 如申請專利範圍第丨項之半導體裝置，其中上述第1金 屬含有膜係氮化铪膜、氮化锆膜、及氮化鈦膜中之任一 者。 3. 如申请專利範圍第1項之半導體裝置，其中上述導電性 塗佈膜包含有碳。 4· 一種半導體裝置的製造方法，其特徵爲n型MI S電晶體 及P型ΜI S半導體各自的閘極係在半導體基板上的絕緣 膜所形成之開口處内透過閘極絕緣膜所形成， 上篇一形成肩極的步驟包含有，~ 在Ν型MIS電晶體用的第1閘極形成區域及Ρ型MIS電 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂 線 晶.體用的第2閘極形成區域雙方的區域的開口處内所形 成之閘極絕緣膜上面、形成費米能階位於上述半導體基 板的帶隙的略中央靠近導電能帶側之第1的金屬含有膜 之步驟， 去除在第2的閘極形成區域上所形成之^金屬含有膜 之步驟， 僅在第1及第2閘極形成區域的開口處底面上選擇性地 形成費米能階位於上述半導體基板的帶隙的略中央靠近 價電子帶側之導電性塗佈膜的步驟， 在第1及第2閘極形成區域的導電性塗佈膜上面，藉由 形成第1金屬含有膜及電阻較導電性塗佈膜低之第2金 屬含有膜，來填入位於第〗及第2閘極形成區域中雙方 的開口處之步驟。 5.如申請專利範圍第4項之半導體裝置的製造方法，其中 上述導電性塗佈膜的形成係含有： 在第1閘極形成區域的第丨金屬含有膜上面及第2閘極 形成區域的閘極絕緣膜上面，形成填入上述開口處，而 表面爲大概平坦之絕緣性塗佈膜之步驟， 將上述塗佈膜作選擇性地蝕刻，在保留上述塗佈膜的 同時，再度露出上述開口處之步驟， 及對上述塗佈膜進行特定的處理、使上述塗佈膜具有 導電性之步驟。 6·如丰^專一利一範圍第5項之半導#裝置的製造方法，其申 上述塗佈膜包含有含碳之有機物，在上述特定的處理一
    申請專利範
    對上述塗佈膜進行熱處理、雷射回火、或電子照射β 7·如申請專利範圍第5項之半導體裝Μ的製造方法，其中 上述塗佈膜包含由苯額_接之有機物，並在上述特定 的處理中，對上述塗佈膜導入碘。 8·如申請專利範圍第4項之半導體裝置的製造方法，其中 之上述導電性塗佈膜的形成係含有： 在第1閘極形成區域的第丨金屬含有膜上面、及在第2 閘極形成區域的閘極絕緣膜上面形成填入上述開口處而 表面大概平坦之具導電性的塗佈膜之步驟， 及將上述塗佈膜作選擇性地蝕刻，在保留上述塗佈膜 的同時，再度露出上述開口處之步驟。 -19- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
TW090121354A 2000-09-27 2001-08-29 Semiconductor device and method of fabricating the same TW501173B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293929A JP3906020B2 (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW501173B true TW501173B (en) 2002-09-01

Family

ID=18776634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121354A TW501173B (en) 2000-09-27 2001-08-29 Semiconductor device and method of fabricating the same

Country Status (5)

Country Link
US (2) US6737309B2 (zh)
JP (1) JP3906020B2 (zh)
KR (1) KR100402671B1 (zh)
CN (1) CN1190851C (zh)
TW (1) TW501173B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
JP3634320B2 (ja) * 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4197607B2 (ja) * 2002-11-06 2008-12-17 株式会社東芝 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US7838875B1 (en) 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
JP2004296491A (ja) * 2003-03-25 2004-10-21 Sanyo Electric Co Ltd 半導体装置
US7316950B2 (en) * 2003-04-22 2008-01-08 National University Of Singapore Method of fabricating a CMOS device with dual metal gate electrodes
JP3793190B2 (ja) * 2003-09-19 2006-07-05 株式会社東芝 半導体装置の製造方法
US6949795B2 (en) 2003-11-13 2005-09-27 Micron Technology, Inc. Structure and method of fabricating a transistor having a trench gate
US7064050B2 (en) * 2003-11-28 2006-06-20 International Business Machines Corporation Metal carbide gate structure and method of fabrication
JP2005217309A (ja) * 2004-01-30 2005-08-11 Toshiba Corp 半導体装置及びその製造方法
US7514360B2 (en) 2004-03-17 2009-04-07 Hong Yu Yu Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法
US7285829B2 (en) * 2004-03-31 2007-10-23 Intel Corporation Semiconductor device having a laterally modulated gate workfunction and method of fabrication
US6887800B1 (en) * 2004-06-04 2005-05-03 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and metal layers that meet at a P/N junction
JP4567396B2 (ja) * 2004-08-10 2010-10-20 セイコーインスツル株式会社 半導体集積回路装置
US7381608B2 (en) * 2004-12-07 2008-06-03 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode
US20060163670A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Dual silicide process to improve device performance
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
JP4626411B2 (ja) * 2005-06-13 2011-02-09 ソニー株式会社 半導体装置および半導体装置の製造方法
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
US7432139B2 (en) * 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
US20070018259A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate electrode metal oxide semciconductor transistors
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
WO2008042981A2 (en) * 2006-10-05 2008-04-10 Asm America, Inc. Ald of metal silicate films
US7449735B2 (en) * 2006-10-10 2008-11-11 International Business Machines Corporation Dual work-function single gate stack
KR100854971B1 (ko) * 2007-01-23 2008-08-28 삼성전자주식회사 자기정렬 금속막 션트 공정을 이용하는 반도체 장치의 제조방법
JP2008244331A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 半導体装置およびその製造方法
US20080296674A1 (en) * 2007-05-30 2008-12-04 Qimonda Ag Transistor, integrated circuit and method of forming an integrated circuit
JP2009044051A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
JP2009170841A (ja) * 2008-01-21 2009-07-30 Toshiba Corp 半導体装置の製造方法
US7781321B2 (en) * 2008-05-09 2010-08-24 International Business Machines Corporation Electroless metal deposition for dual work function
US8093116B2 (en) * 2008-10-06 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for N/P patterning in a gate last process
US8163625B2 (en) * 2009-04-07 2012-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating an isolation structure
US8404561B2 (en) * 2009-05-18 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating an isolation structure
JP2011258776A (ja) 2010-06-09 2011-12-22 Toshiba Corp 不揮発性半導体メモリ
JP5598145B2 (ja) * 2010-08-04 2014-10-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2012099517A (ja) 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
US8753968B2 (en) * 2011-10-24 2014-06-17 United Microelectronics Corp. Metal gate process
KR20130065226A (ko) * 2011-12-09 2013-06-19 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
US8860135B2 (en) * 2012-02-21 2014-10-14 United Microelectronics Corp. Semiconductor structure having aluminum layer with high reflectivity
US8940626B2 (en) * 2012-07-05 2015-01-27 Globalfoundries Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US9508716B2 (en) * 2013-03-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing a semiconductor device
US11501999B2 (en) * 2018-09-28 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt fill for gate structures
US11605565B2 (en) * 2018-12-28 2023-03-14 Intel Corporation Three dimensional integrated circuits with stacked transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189504A (en) * 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
US6184083B1 (en) * 1997-06-30 2001-02-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6189504B1 (en) * 1997-11-24 2001-02-20 Diesel Engine Retarders, Inc. System for combination compression release braking and exhaust gas recirculation
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6140688A (en) * 1998-09-21 2000-10-31 Advanced Micro Devices Inc. Semiconductor device with self-aligned metal-containing gate
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP2000223588A (ja) 1999-02-03 2000-08-11 Nec Corp 相補ｍｉｓ型半導体装置及びその製造方法
JP3264264B2 (ja) 1999-03-01 2002-03-11 日本電気株式会社 相補型集積回路とその製造方法
JP4237332B2 (ja) 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
US6482660B2 (en) * 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward

Also Published As

Publication number Publication date
US6737309B2 (en) 2004-05-18
CN1190851C (zh) 2005-02-23
JP2002110815A (ja) 2002-04-12
US20040183143A1 (en) 2004-09-23
JP3906020B2 (ja) 2007-04-18
US6964893B2 (en) 2005-11-15
CN1347159A (zh) 2002-05-01
KR20020025012A (ko) 2002-04-03
US20020037615A1 (en) 2002-03-28
KR100402671B1 (ko) 2003-11-13

Similar Documents

Publication Publication Date Title
TW501173B (en) Semiconductor device and method of fabricating the same
TW594990B (en) Structure of multiple-gate transistor and method for manufacturing the same
US9590100B2 (en) Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
JP4629674B2 (ja) 金属ゲートの製造方法
US8232607B2 (en) Borderless contact for replacement gate employing selective deposition
KR100636856B1 (ko) 고 유전상수 게이트 절연막을 갖는 ｕｌｓｉ ｍｏｓ
KR102033275B1 (ko) 반도체 장치
US9917014B2 (en) Vertical air gap subtractive etch back end metal
US6696332B2 (en) Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US8415677B2 (en) Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US8809176B2 (en) Replacement gate with reduced gate leakage current
US9698241B1 (en) Integrated circuits with replacement metal gates and methods for fabricating the same
TWI496287B (zh) 雙介電體三閘極場效電晶體
JPH02273934A (ja) 半導体素子およびその製造方法
US8384166B2 (en) Method for manufacturing semiconductor device and semiconductor device
US6555424B2 (en) Thin film transistor with sub-gates and schottky source/drain and a manufacturing method of the same
TW523929B (en) Semiconductor device and method of manufacturing the same
JP5103174B2 (ja) シリサイド層を有する半導体素子の製造方法
US10396178B2 (en) Method of forming improved vertical FET process with controlled gate length and self-aligned junctions
JP3980985B2 (ja) 半導体装置とその製造方法
CN106033731A (zh) 半导体元件及其制作方法
JP2007287793A (ja) 半導体装置の製造方法
JP2011054901A (ja) 半導体装置及びその製造方法
JPH11297998A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent