TW498541B - DRAM-cells arrangement and its production method - Google Patents
DRAM-cells arrangement and its production method Download PDFInfo
- Publication number
- TW498541B TW498541B TW088116715A TW88116715A TW498541B TW 498541 B TW498541 B TW 498541B TW 088116715 A TW088116715 A TW 088116715A TW 88116715 A TW88116715 A TW 88116715A TW 498541 B TW498541 B TW 498541B
- Authority
- TW
- Taiwan
- Prior art keywords
- notch
- isolation
- region
- substrate
- adjacent
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims description 88
- 239000000463 material Substances 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 84
- 210000004027 cell Anatomy 0.000 description 25
- 238000011049 filling Methods 0.000 description 22
- 230000002079 cooperative effect Effects 0.000 description 16
- 239000011521 glass Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 241000208140 Acer Species 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- -1 C 4 F e Chemical compound 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004235 Orange GGN Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 210000003126 m-cell Anatomy 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(1 ) 本發明偽關於一種D R A Μ -晶胞配置及其製造方法。 通常都是力求以較大之封装密度來産生一種DRAM -晶 胞配置。 在EP 0852 396中描述一種DRAM晶胞配置,為了使封 裝密度提高,記億胞之電晶體須配置於記億胞之記億電 容器上方。記億胞之主動區須由一種隔離結構所圍繞, 隔離結構是配置在基板中。在基板中每一記億胞須産生 一痼凹口,在凹口之下部區中配置此記億電容器之記億 節點且在上部區中配置此電晶體之闊極電極。電晶體之 上部源極/汲極區,通道區及下部源極/汲極區是上下 重眷地配置在基板中。下部源極/汲極區在凹口之第一 邊緣中是與記億節點相連接。隔離結構鄰接於凹口之與第 一邊緣相面對之第二邊緣,使記億胞節點在該處未鄰接 於基板。,記億電容器之電極是藉由摻雜物質擴散至基板 中而形成。凹口之下部區是藉由等向性蝕刻過程而擴大 ,上部區之各面因此會受到保護。下部區之水平橫切面 所具有之而積較上部區之水平橫切面還大。由於凹口下 部區之擴大,則電容器介電質之表面以及此記億電容器 之電容都會變大。有一條位元線鄰接於上部源極/汲極 區且在基板上方延伸。須産生上述之凹口,其中藉肋於 條形之遮罩(其條形垂直於位元線而延伸)選擇性地對位 元線來對基板進行蝕刻。字元線是與閛極電極一起産生 ,其中須在凹口之上部區中沈積一種材料且對此材料進 行結構化。蘭極電極是藉由閛極介電質及藉由隔離結構 -3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(2 ) 而與基板,位元線相隔離。 在德國專利文件1 9 5 1 9 1 6 0中描述一種D R A Μ晶胞配置 ,其中記億電容器配置於垂直式電晶體上方。藉肋於由 間隔層(spacer )所擴大之遮罩而産生第一溝渠,第一溝渠可切割一 種層序列且以第一隔離結構填人此第一溝渠中。然後産 生第二溝渠,其垂直於第一溝渠而延伸且較第一溝渠便 平坦且更寬,,第二溝渠中以第二隔離結構填入。須對這 些隔離結構進行回(b a c k )蝕刻以便産生栅格形之凹口。 在閘極介電質産生之後須沈積一種導電性材料且進行回 蝕刻以便産生字元線,於是由於溝渠之各種不同之寬度 而以自我對準之方式産生字元線,使這些字元線平行於 第二溝渠而延伸。層序列之這些部份(其是由字元線所 圍繞Μ乍為電晶體用。在字元線及層序列上方産生電容器 介電質且此記億電容器之電容器板面産生於介電質上方 ,,層序列之上部作為電晶體之上部源極/汲極且同時作 為記億電容器之電極。此種記億胞能以4F2之面積製成 ,其中F是以所使用之技術所能製成之最小之結構大小 層序列之下部用作位元線,這些位元線藉由第一隔離 結構而互相隔開且平行於第一溝渠而延伸。字元線和位 元線都不具備高的導電性。 本發明之目的是提供一種D R Α晶胞配置,其字元線和 位元線可具有高的導電性且此種晶胞配置可同時以較高 之封裝密度來製成。此外,本發明亦涉及此種晶胞配置 之製造方法。 -4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---Ί ^— T-T--·----------訂---------線 、 (請先閱讀背面之注意事項再填寫本頁) 498541 A7 B7_ 五、發明說明(3 ) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 上述目的是藉由D R A Μ晶胞配置之製造方法來逹成,其 中首先在基板中産生一些基本上是互相平行而延伸之第 一溝渠。第一溝渠中以隔離結構填入。藉肋於以條形光 阻遮罩(其條形垂直於第一溝渠而延伸)來進行之蝕刻, 則可選擇性地對這些隔離結構而對基板進行蝕刻,以便 産生一些凹口。這些凹口之下部區之平面上設置一種電 容器介電質。在凹口之下部區中産生此記億電容器·之記 億節點。須産生此種電晶體之上部源極/汲極區,使這 些區域分別配置在二値相鄰之凹口之間以及二個相鄰之 隔離結構之間且鄰接於基板之主面。在凹口之上部區中 此凹口之至少第一邊緣設置一種閘極介電質。須形成基 板中這些電晶體之下部源極/汲極區,使其與記億節點 在電性上相連接,於是各電晶體中之一與各記億電容器 中之一互相串聯而形成一値記億胞。藉由導電性材料之 沈積及結構化而産生一些字元線,這些字元線在主面上 方垂直於隔離結構而延伸,且郯接於這些字元線而産生 垂直式電晶體之閘極電極,這些閘極電極分別配置在各 凹口中之一且在電性上與記億節點相隔離。在字元線上 方産生一種隔離層。藉由一種材料之沈積及回蝕刻而在 字元線之邊緣上産生一些隔離用之間隔層(spacer)。藉 肋於條形之光阻遮罩(其條形基本上是平行於該隔離結 構而延伸)而選擇性地對上述之隔離層及間隔層來進行 蝕刻,直至上部源極/汲極區裸露為止。,産生一些位元 線,其是與上述源極/汲極區相接觸。 -5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(4 ) 此外,上述目的是藉由D R A Μ晶胞配置來達成,其中在 記億胞用之基板中設有凹口,此種凹口是設置在條形之 隔離結構之間。凹口下部區之各面設有記億電容器之介 電質。,記億電容器之記億節點配置在凹口之下部區中。 垂直式電晶體之下部源極/汲極區配置在基板中且在電 性上與記億節點相連接,使電晶體和記億電容器相串 聯而形成記億胞,凹口之第一邊緣在凹口之上部區中設 有閘極介電質。在凹口之上部區中配置此電晶體之閘極 電極,其在電性上是與記億節點相隔離字元線在基板 之主面上方延伸且垂直於隔離結構而與閘極電極相鄰接 。隔離層配置於字元線上方。字元線之邊緣設有隔離用 之間隔層。位元線垂直於字元線而延伸。位元線之一部 份配置在相鄰之字元線之各間隔層之間且鄰接於記億胞 (其配置於基板之主面上)之電晶體之上部源極/汲極區 。上部源極/汲極是藉由凹口和隔離結構而互相隔離且 與凹口,隔離結構相鄰接。 本發明之一些結構敘述在申請專利範圍各附屬項中。 本發明以下述認知為基準:沈積一些具有高導電性之 材料(例如,金屬)於基板上方是有利的,這是因為這些 材料一方面不良地(即,不均勻地)覆蓋這些邊緣(其例 如藉由基板中之凹口所形成)且Β —方面須配置在離基 板之一段距離中,以防止基板受到污染。這樣亦可防止 機械,應力或防止基板表面受到一些與沈積有關之損害。 此外,本發明亦以下認知為基準:較佳是施加一些具 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) •4--- 訂---------線' 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(5 ) 有高導電性之材料以便結束此種製造方法,於是接著不 必進行一些以高溫來進行之步驟,這些高溫步驟會由於 各層和各材料之間的界面中之互相擴散之現象而使位於 下方之各層劣化。 由於位元線和字元線都在基板上方延伸,則它們可含 有一些具有高導電性之材料。此外,這些位元線及/或 字元線可同時與D R A Μ晶胞配置之周邊電晶體之閛極電極 同時産生,其中一種由導電性材料所構成之層或層序列 藉肋於遮罩利用蝕刻過程而被結構化。位元線和字元線 具有一種所謂平面式構造。反之,上述專利文件 1 9 5 1 9 1 6 0之D R A Μ晶胞配置之字元線和位元線(其配置 在凹口中或是成為此基板之一部份)只具有一種很低之 導電性,這樣所造成之結果是:在數個記億胞之後必須 製成一些至較高之低歐姆佈線平面之電性連接區,使DRAM 晶胞配置之封裝密度降低且會由於佈線平面之數目而使 複雜度提高。 記億胞産生之後須産生字元線和位元線,使得當使用 金屬時不會使基板受到污染或不會與基板發生其它之交 互作用C. 位元線可藉肋於條形之光阻遮罩利用一種或多種導電 性材料之沈積及結構化而産生,光阻遮罩之條形平行於 隔離結構而延伸且至少一部份未覆蓋上部源極/汲極區 。另一方式是一種隔離區覆蓋這些字元線,使得在上部 源極/汲極區裸露時可在此隔離區中産生第二溝渠。位 -7 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) #τ--------訂---------線· 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(6 ) 元線可以自我對準(即,不必使用可對準之遮罩)之方式 而産生於第二溝渠中,第二溝渠中須沈積一些導電性材 料目.進行回蝕刻及/或以化學-機槭方式進行拋光直至此 隔離區裸露為止。 由於上述這些垂直式電晶體是配置於記億電容器上方 ,刖D R A Μ晶胞配置具有很高之封裝密度。每一記億胞之 空間需求可以是4 F 2。第一溝渠因此可藉肋於光阻遮罩 而産生,光阻遮罩之條形所具有之寬度和相互間之距離 都是F。産生各凹口所用之光阻遮罩之條形所具有之寛 度同樣是大約F且相互間之距離是F。若上述這些寬度 和距離大於F ,則亦在本發明之範圍中。 上述各隔離結構可在位元線延伸之方向中相鄰之各凹 口之間以自我對準之方式産生上部源極/汲極區。這些 上部源極/汲極區可藉由基板之與主面相鄰接之摻雜區 之結構化而産生。此種結構化是藉由隔離結構和凹口之 産生來達成。另一方式是可産生上部源極/汲極區,其 中在産生各凹口及隔離結構之後進行一種植入過程。 本發明之範圍亦包括:在各凹口産生之後施加電容器 介電質且隨後在各凹口中填入導電性材料直至中央高度 處為止。於是可沈積一種導電性材料(例如,摻雜之多晶 矽將此種材料整平且回(b a c k )蝕刻至中央高度為止。 然後去除電容器介電質之裸露部份,使電容器介電質覆 蓋各凹口之各面直至中央高度處為止。各凹口中然後又 填入導電性材料直至一種上方高度(其位於中央高度上 -8 一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂-------------線一 498541 A7 B7 五、發明說明 方)處為止。導電性材料形成一些記億節點,其在中央 經濟部智慧財產局員工消費合作社印製 極接 所另由利!111只邊對此節配緣點 入凹器 fi 源鄰 層。藉有έΓέιε 區二相,億胞邊節 填蓋容 部間 雜成質是之 uiη極第質區記晶二億 料覆電 下之 摻達物式口間at汲之電入中AΜ第記 材罩使 種度 之來雜方pta之10\ 口 介凹區DR之各 使遮式 一高 中生摻種 Μ·(ρ極凹器之入使口屬 中種方 生方 板産中此 W 極體 源與容一凹可凹所 口此之 産上 基之其。^ 汲浮 .部不電唯此造之在 凹,罩 須和 於口 。中 j \ 止 下是。有在構鄰會 在罩遮 一1 α 度 置凹區板spf極防 之別時具且種相不 則遮阻 板高 埋和極基Sr源可 體特接間上此各而 ,阻光 基央 種構汲至21部此 晶且鄰之緣。為小 置光對 於中 一結 \ 散 i 下因 電緣相度邊區因變 配種地 -接在 由離極擴(^和, 若邊η高一極是可 胞一性 9 鄰域 可隔源點體區接 :一 δ方第汲這離 晶加擇 -間區 區由部節晶極連 的第目上之 \ ,距 A 施選 之些 極藉下億電汲相 利之;^和口 極高的。”須以 度這 汲是生記各 / 互 有口 度凹源提間流種後 0 高使 。/ 化産由為極可 是凹、高於部度之電此之緣 方,點極構可而因源上1式屬 央在下密緣漏生度邊 上區節源結是驟是部性 I 方所¾中存於裝邊生産高二 和極億部。式步這上電)A述於纟在區接封一産 了央第 度汲記下生方火,及在 d 下接ί地入鄰之第間為中之 高 \ 於 産一退的以區bo鄰緣應凹點置和之 至口 ---^1 ^—:1-^-------------訂---------線 ^^1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 498541 A7 B7_ 五、發明說明(8 ) (請先閱讀背面之注意事項再填寫本頁) 介電質之裸露部份被去除,各凹口之第二邊緣上之電容 器介電質則仍保存箸。在去除光阻遮罩之後各凹口中如 上所述須又填入一種導電性材料直至上方高度處為止, 使記億節點在中央高度和上方高度之間於凹口之第一邊 緣中只鄰接於基板。 若此種下部源極/汲極區(其鄰接於所屬凹口之第一 邊緣)不與該所屬凹口相鄰接之另一凹口之第二邊綠相 鄒接,則此種情況是有利的。這樣可防止所屬電晶體受 到相鄰凹口之閛極電極所控制。 電容器介電質在凹口之第二邊緣上可具有一値凹入區 於是可省略上述之光阻遮罩(其覆蓋凹口之第二邊線) 。下部源極/汲極區包括二個部份。第一部份鄰接於凹 口之第一邊緣且第二部份鄰接於凹口之第二邊緣。若隔 離結構所在位置較中央高度還高,則電容器介電質在凹 口之其餘邊緣上亦可具有凹入區。下部源極/汲極區亦 可以相對應之方式構成。 經濟部智慧財產局員工消費合作社印製 垂直於各隔離結構而相鄰之下部源極/汲極區較佳是 由這呰隔離結構而互相隔離。在此種情況下上述之下部 源極/汲極區所在位置較這些隔離結構之下方邊緣還高 而配置於凹口之上部區中。因此,記億節點之一部份亦 配置於上部區中,且中央高度所在位置是在上部區中。 各凹口之第一邊緣垂直於隔離結構之外形而延伸。 為了防lh :凹口之閘極電極對於相鄰凹口之電晶體産 生一種控制作用,則有利之方式是在凹口之第二邊緣上 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明f ) 配置一些隔離結構(其厚度較閘極介電質還大)。為了使 封裝密度提高,則有利之方式是使這些隔離結構配置在 凹口之上部區中而不是配置在基板中。為了産生這些隔 離結構,則須對上述各凹口形成偏移(〇 f f s e t )之方式來 産生字元線,使閘極電極鄰接於凹口之第一邊緣之設有 閘極介電質之此一部份但不鄰接於凹口之第二邊緣。在 産生字元線時須使用條形之光阻遮罩,其條形區覆蓋各 凹口之第一邊緣但不覆蓋第二邊緣。然後沈積一種絶緣 材料目.進行回(b a c k )蝕刻,使隔離結構鄰接於第二邊緣 而産生 電容器之電極是配置在基板中且鄰接於電容器介電質 。電容器電極可由基板之對所有電容器都是共用之此種 摻雜層所構成。此種摻雜層可在記億胞産生之前例如藉 由晶晶法(epitaxy)或植入法而産生。另一方式是在凹 口中設置一種摻雜物質源,在退火步驟時摻雜物質由摻 雜物質源擴散至基板中且在該處形成上述之摻雜層。 摻雜物質源例如可以是砷(As)玻璃。在産生各凹口之 後沈積此種砷玻璃,使凹口之各面被覆蓋。設有此種砷 玻璃之各凹口之下部區是以光阻填入。然後去除裸露之 伸玻璃。在去除光阻之後生長一種保護性氧化物是有利 的。此種保護性氣化物在隨後之退火步驟中(此時砷由 砷玻璃擴散至基板中)可防止砷被蒸發。由基板之以砷 來摻雜之此一部份來産生此電容器之電極,此電極圍繞 凹口下部區之一部份。 Μ 1 ~ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----*|^--Μ ^-------------訂---------線一 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(1Q ) 若第一邊緣在凹口之上部區中是平坦的且在凹口之下 部區中是彎曲的,刖此種情況是有利的。藉由熱氣化物 作用所産生之此種闊極介電質之生長是與第一邊緣之相 關部份相對於基板之晶體結構所呈現之方位有關。若第 一邊緣之此種相關部份是平坦的,則可使閘極介電質均 勻地生長,這是因為平坦面相對於彎曲面而言具有一種 對晶體結構而言是確定之方位。電晶體(其中閘極電極 具有均勻之厚度)之控制特性具有一種恃別高之下(u n d e r ) 門限U h r e s h ο 1 d )斜度。若電容器介電質之一部份由於熱 氧化作用而生長在一種具有邊緣之面上,則此邊緣上之 氯化物會沈積成特別薄,這樣會在邊緣區域中造成一些 漏電流,因此有利之方式是:電容器介電質産生在一種 不具備邊緣之面上。若電容器介電質是由材料之沈積而 産生,則此種面中所存在之邊緣是不利的,這是因為在 這些邊緣上會造成電場之變形,這樣會使電容器之擊穿 電壓變小。 本發明之範圍亦包括:凹口之上部區具有一種基本上 是矩形之橫切面,其大於下部區之橫切面(其基本上是 圓形或橢圓形的)。在産生各凹口之上部區之後藉由一 種材料之沈積及非等向性之回蝕刻而在各凹口中産生輔 肋性間隔層。藉由等向性之蝕刻過程而使輔肋性間隔層 圓形化,使各凹口底部之裸露部份,具有一種無角隅之 固邊,、然後藉由選擇性地對輔肋性間隔層所進行之非等 向性蝕刻而産生各凹口之下部區。 -1 2- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----·1;--rl·:-------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明Γ ) 為了使記億電容器之電容增大,然後藉由基板之等向 件蝕刻而使各凹口之下部區擴大是有利的,其橫切面因 此亦可擴大。下部區(其上配置電容器介電質)之面積因 此亦會變大,使記億電容器之電容變大。 下述情況是有利的:若電容器介電質具有第一部份, 其覆蓋各凹口之下部區之各面直至一種下方高度(其位 於上述中央高度之下方)處為止;且電容器介電質具有 第二部份,其較第一部份厚且在下方高度和中央高度之 間覆蓋各凹口之各面。藉由下部源極/汲極區,基板和 電容器電極依據所選取之導電型式而形成一種Ρ η ρ接面 或η ρ η接面,此種接面會由於藉由記億節點所進行之控 制作用而造成漏電流。若電容器介電質在電容器電極和 第二源極/汲極區之間特別厚,則記億節點不能控制上 述之接而而可防止漏電流。 為了産生上述之電容器介電質,則在産生凹口之後須 在整面上施加此電容器介電質之第一部份。然後這些凹 口中填入導電性材料直至下方高度處為止且使電容器介 電質之第一部份之裸露的部份被去除。然後在整面上施 加此電容器電質之第二部份且藉由水平各面上之回蝕刻 而去除。然後這些凹口中如上所述填入一種導電生材料 直至中央高度處為止。 以下將描述一種方法,其可防止:由於蝕刻過程中有 限之選擇性而使隔離結構之上方平面在産生凹口時下降 主面下方。在隔離結構産生之前須在主面上施加一種由 第一材料所構成之下層且其上施加一種由第二材料所構 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ----- 訂---------線、一 498541 A7 B7_ 五、發明說明θ2 ) (請先閱讀背面之注意事項再填寫本頁) 成之上餍。然後産生上述之隔離結構,其中使用第一材 料來请入第一溝渠中。隔離結構之上方平面位於主面上 方但位於下層之上方平面之下方。藉由第二材料之沈積 及平而化直至下層裸露為止,則可在隔離結構上方産生 一些由第二材料所構成之輔肋性結構。然後藉肋於條形 之遮罩而産生一些凹口,其中選擇性地對第二材料首先 對第一材料進行蝕刻,使隔離結構之上方平面不變地處 於主而上方,這是因為輔肋性結構可保護上述之隔離結 構。然後可産生各凹口,其中須對此基板之裸露部份進 行蝕刻,此時隔離結構和下層是作為遮罩用。由於蝕刻 過程中有限之選擇性,因此須將各隔離結構和下層整平 ,它們之上方平面由於下層足夠之厚度而不會下降至主 而下方,Λ I比種基板可含有矽及/或鍺且較佳是單晶的,閙極介電 質因此可藉由熱氣化作用而産生。 位元線和字元線能以多層方式來構成。下層例如可由 摻雜之多晶矽所構成且下層上方設置一種由較佳導電性 之材料(例如,矽化物(S i 1 i z i d )或金屬所構成之層。 本發明之實施例以下將依據圖式來詳述: 經濟部智慧財產局員工消費合作社印製 第]a圖 在産生第一層,第二層,第三層,第四層和 隔離結構之後此基板之橫切面。 第〗b圖 在去除第四層及産生輔肋性結構之後第1 a圖 之橫切面。 第2 a _ 在産生各凹口之上部區及輔肋性間隔層之後 -1 4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 498541 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明(1 3 ) 第1 b圖之基板之俯視圖,另外亦顯示光阻遮罩之狀態。 第2b圖 在第2a圖之步驟之後此基板之與第la圖之橫 切而相垂直之橫切面。 第3圖 在輔肋性間隔層被圓形化之後第2 a圖之俯視 第4圖 在凹口之下部區,電容器介電質,記億節點 以及光附遮罩産生之後第2 b圖橫切面。 第5圖 在蘭極介電質,上部源極/汲極區,下部源 極/汲極區,第五層,第六層及第七層産生之後第4圖 之橫切面。 第6a圖 在第五層和第六層對字元線進行結構化且産 生間隔層,隔離區(第6 b圖中所示者),第八和第七層(此 二層形成位元線)及第十層之後第5圖之橫切面。 第6bU 在第6a圖之步驟之後此基板之與第6a圖之橫 切而相平行之橫切面。 上述各圖式未依比例繪製。 在本實施例中設置一種由矽構成之P -摻雜之基板S以 作為原始材料,此基板S在一與主面Η相鄰接之層中是 以大約1 0 18 c πΓ3之摻雜物質濃度來進行Ρ -摻雜。在主面 Η上沈積一種大約20ηιη厚之由Si〇2構成之第一層1,其 上沈積一種大約ΙΟΟηπι厚之由氮化矽構成之第二層2,其 上又沈積大約800nm厚之由Si〇2構成之第三層3且其上 又沈積大約ΙΟΟηπι厚之由氮化矽構成之第四層4 (請參閲 第 1 a _ )。 -1 5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂----------線. 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(1 4 ) 藉肋於條形之第一光阻遮罩(未顯示)來對第四層4, 第三層3,第二層2,第一層1以及基板S進行非等向性 之蝕刻,使基板S中産生大約300ηιη深之第一溝渠,第 一溝渠之寬度大約是1 0 〇 n in且相互間的距離大約也是1 0 0 n m ,例如C F 4,C H F 3 , C 2 F 6及Η B r適合用作蝕刻劑,它們 是依據待蝕刻之材料而組合。 在第一溝渠中産生一些隔離結構T,其中須以共形 (conformal)方式沈積厚度大約是200nm之Si〇2且藉由 化學-機槭式拋光法而整平直至第四層4之上方平面裸 露為ih。然後選擇性地對氮化矽來對S i 0 2進行回蝕刻 ,使隔離結構T之上方平面位於第三層3之上平面下方 (第1 a圖)。 然後沈積氮化矽且藉由化學-機械式拋光法而將之整 平直至第三層3之上方平面裸露為止。以此種方式而在 隔離結構T上方配置一些由氮化矽所構成之輔肋性結構 Q (第1b圖)。 藕肋於條形之第二光阻遮罩P 2 (第2 a圖,其條形垂直 於第一光阻遮罩而延伸)而選擇性地對氮化矽例如以 C 4 F e , C 0來對S i 0 2進行蝕刻直至第二層2之一部份 裸露為it。然後對氮化矽進行蝕刻以便去除該輔肋性結 構Q和第二層2之裸露之部份。藉由選擇性地對Si〇2 來對矽進行蝕刻,則由於蝕刻過程之有限之選擇性而會 首先使第一層1之一部份被切割,然後産生各凹口 V之 上部區。這呰隔離結構T和第三層3作為厚度遮罩用。 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) m in n ϋ ϋ 11 ϋ ^1 I ir 0 -ϋ n mmmM9 ϋ i_l—、 ϋ emBW mmmmmm I ϋ i-i tMMm I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(1 5 ) 凹口 V之上部區在基板S中大約300ηπι深且其橫切面平 行於主面Η,這些橫切面是正方形的且其邊長大約是lOOnm 。相鄰之凹口 V之間的距離大約是1 0 0 n m (請參閲第2 a和 第2 b圓)。 在凹口 V中産生一些輔肋性間隔層f ,其中沈積一種 厚度大約是30nm之Si02且進行非等向性之回蝕刻(第2a, 2 b圖)。各凹口底部之裸露的部份基本上是正方形的且 邊長大約是4 0 n m。 為了使輔肋性間隔層f圓形化,則隨後例如以C F 4作 為蝕刻劑來進行一種等向性之回蝕刻(第3圖)。各凹口 V之底部之裸露的一部份基本上是圓形的且其直徑大約 是 1 0 0 n ra。 然後例如以Η B「選擇性地對S i 0 2來對矽進行非等向性 之蝕刻,以便産生各凹口 V之下部區,這些下部區由於 作為遮罩用之輔肋性間隔層f而具有圖形之水平橫切面 ,這些凹口 V現在是大約7 w m深(第4圖)。在蝕刻時這 些隔離結構T以及第三層3是作為厚遮罩用。 各凹口 V之上部區分別具有4個側面平坦之第1面F 1 。各凹口 V之下部區具有彎曲之第二面F2。各凹口 V之 一之下部區之與主面Η平行之水平橫切面具有一種彎曲 之固邊。基板S之一部份特別是配置在各凹口 V之上部 區之角隅下方,因為輔肋性間隔層f至少覆蓋這些角隅 ,該處因此不會被蝕刻得較深。 為了産生電容器之電極E,須沈積厚度大約是l〇〇nm之 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----I ‘---I.-------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 498541 A7 B7 五、發明說明(1 經濟部智慧財產局員工消費合作社印製 至處長後基慘之隔 各産, 第性h度部 第非d2 入11須性 V於No去等方方裸 式^,部 镇4後物I以繞肋 口 ,一 度學曰疋非下下U 形且二 阻第之化 g 輔 凹化第 卩化於由 Η 至 d 層 第 光較阻氯纟 U 和 則氧謂} Ξ 由。藉面直份 隔 ο 之 以bh光性MMIE物 ,被所圖㈠藉止後主砂部 間si質 是請除護35U1 化dl後為4ΙΓ且為然達晶一 之之電 ί. 由以電 須 m 中 h 去保 uifcl氧 份隨作第a矽露 C 到多第 質 η 介 V 度在種 Hkl性。部份以t(晶裸平至入之 電15器 時此, 1 度, 口高 。此 =1 E 護除一部 d , , K 多 2 整直填質 介是容 比因 厚 凹之璃。以卩極保去第一份 ί 點之層被刻中電 器約電 。 效 之處玻 W 時 — 電。來之之部 Μ 節雜二 Τ 蝕 V 介。容大 ο 璃讯#^驟4|器1)酸質矽 一 I 億 _ 第構回Ρ器除電度Η) 玻1/^之^步,^&容圖氟電化第^記〕至結行凹{谷去生厚 δφ方露ί火 電i4氫介氮之g-i之it直離進使電來産積以 有下裸物退δφ生 ί 之器,質_'器""平隔矽便。酸中沈ί h 之 η ) 設Η除化行51産份釋容矽電 m容i整使晶以目氣 V須刻 此一' 而去氧進 來部稀電化介 3 電 被約多 , 氫 口則蝕 這主後性。CP1份一以生氮器約生 1而大對Ihl4以凹,回 於然 _00彳部之後産置容大産法& 而為.< 是在 d 之 璃位。保10中眈區然了設電有了 m 光 3 刻度ih如了份性 破約fh種約 S 之部 f 為須此具為on拋餍蝕深為例為部向 5Φ大為一大板雜下層 而生其10式三之之 U 份 二等 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 498541 A7 B7_ 五、發明說明Γ ) 較第一部份d 1還厚。 (請先閱讀背面之注意事項再填寫本頁) 藉由沈積厚度大約是]ΟΟηπι之同次(in situ)摻雜之多 晶矽目_隨後進行回蝕刻直至主面Η下方大約2 5 0 n in處之 深度為止而使記億節點k擴大。各凹口 V中以多晶矽填 入直至中央高度m為止(第4圖)。 藉肋於多層之第三光阻遮罩P 3 (第4圖)而使電容器介 電質之第二部份d 2之一些部份被去除。在凹口 V之第一 邊緣上此電容器介電質之第二部份d 2只由下方高度ii抵 達中央高度m。 然後沈積厚度大約是1 0 0 n m之同次摻雜之多晶矽且藉 由化學-機械拋光法而被整平直至第二層2裸露為止。 在第一層1下方藉由棺入法以η -摻雜之離子在基板S 中産生垂直式電晶體之大約3 0 n Hi厚度之上部源極/汲極 區S / I) 1。由於隔離結構Τ和凹口 V,則此種上部源極/ 汲極區S / D 1具有正方形之水平橫切面,其邊長大約是 1 0 0 η in。這些相鄰之上部源極/汲極區S / D 1藉由隔離結 構Τ或凹口 V而互相隔離。 經濟部智慧財產局員工消費合作社印製 然後對多晶矽進行回蝕刻直至主面Η下方大約2 0 0 ηιη處之 深度為止,使記億節點Κ又變厚。這些凹口 V中以多晶的 瑱入直至上方高度人為止,(第5圖)。記億節點Κ在凹口 V之第一邊緣中在中央高度ffi和上方高度〇之間是與基板 S相鄰接。記億節點K之上方部份是配置在凹口 V之上部區 中。藉由退火步驟而使摻雜物質由記億節點K擴散至基 板S中以便産生電晶體之下部源極/汲極區S / D 2 ,這些 S/1)2在中央高度m和上方高度〇之間的區域中是鄰接於 - 1 9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7_ 五、發明說明(1 8 ) 凹口 V之第一邊緣。 然後例如以無色之礤酸作為蝕刻劑而使第二層2被去 除 蕻由熱氣化作用而在各凹口 V之上部區之邊緣上以及 ΐ而Η上和記億節點Κ上産生一種閘極介電質G d (第5 圖) 然後沈積厚度大約是6 Ο η πι之由同次摻雜之多晶矽所構 成之第五餍5,使凹口 V之上部區中填入此種多晶矽。 其上沈積厚度大約是5 0 n hi之由矽化鎢所構成之第六層6 以及厚度大約1 Ο Ο η πι之由氮化矽所構成之第七層7 (第5 圖).、 藕肋於條形之第四光阻遮罩(未顯示,其條形垂直於 隔離結構T而延伸)而對第七層7 ,第六層6以及第五層 5進行蝕刻直至闞極介電質G d裸露為止。第五層5之一 部份以及第六層6之一部份(此二部份互相鄰接)形成一 條字元線,此條字元線是由隔離用之第七層7所覆蓋 (第6 a圖),、字元線大約1 0 0 n m寬且相互間的距離大約1 0 0 n m 。這些字元線偏離(offset)各凹口 V而配置,使字元線 之第一部份具有條形之水平橫切面且延伸於這些由閘極 介電質G d所覆蓋之上部源極/汲極區S / D 1之一些部份的 上方字元線的第二部份在各凹口 V之上部區中是配置 於凹口之第一邊緣。字兀線具有一種金屬性導電性。 為了在凹口 V中産生一些隔離結構L ,須沈積厚度大約 是5 0 n m之S i 0 2且進行回蝕刻直至閘極介電質G d (其由於 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -------訂---------*5^ 498541 A7 B7 五、發明說明θ 露 裸 産以 須 a ,矽 線化 刻 元 氮 蝕字之 易條nm 不各15 較封是 而包約 度 了大 密為度 其 厚 積刻 沈蝕 須回 中行 其進 ,式 οP } S 方 圖層性 6a隔向 第間等 (E111 止②彡 為 圖 生學 産化 CC 了由 16為 0 第 ( 冃 S 止 之為 nlll面 50平 是種 約一 大生 度産 厚至 積直 沈平 須整 , 而 I 法 光 拋 槭 機 區 隔 種 第 _ 於 置 配 形 條 其 示 顯 ¥ 罩 遮 阻 光 五 第 之 形 條 於 肋 藉 對 來 區 it 離 隔 在 方巨 上露 mi/ T 裸 構D1 結 S 離區 隔極 汲二 \第 極 , 源止 部為 上渠 至溝 直二 刻第 触生 行産 進中 孔之二 觸用第 接離對 些隔此 一 c 因 成份 , 形部線 且一元 深之字 別Gdii 特質保 中電可 域介此 區極因 的閘SP 間除層 之去隔 線是間 元於及 字 c 以 各1 )7 _ 在 3 屬 渠 β 七 溝¥第 度 許 容 準 對 之 大 較 in 種 1 生 産 可 ^一一门 而 渠 溝 C η d 二 n δ二曰s約J;夕夕 層 大U至 度;./直 第 j 厚 i 刻 積 蝕 Μ 一了 所彳 ,4進 元 晶 位多-多 之 生 # 對 産_後 摻 了 Μ然 為tuc • It S 中 次 渠 溝 二 上 層 七 (請先閱讀背面之注意事項再填寫本頁) ----- 訂---------線赢 經濟部智慧財產局員工消費合作社印製 大y槭 厚 大 f« 度積: 厚 且化 積 Λ9 由 >九旦 * 第10 之層 成十 構第 所之 鈦成 30及構 約以所 大鈦鎢 方化由 LL· rl 為 流 電 之 ® I整 由on而 之1法 光 拋 是 約 止 為 露8’ 裸層 VV 一—- / 區第 離由 隔中 至渠 直 溝 平二 第 在 式 方 之 準 對 我 自 以 便 以 #4— 生 産 來 ο 層 十 第 及 以 9 層 九 第 第 之 線 元 S , /Λ- ) 0 伸 線延 元而 線相 元在 字置 於配 直 且 垂中 其孔 ί觸 接 入 填 份 部 區 形 條 成 形 份 部 第 之 線 元 位 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 498541 A7 B7 五、發明說明(2Q ) 鄒之字元線之間(第6 a圖)。位元線具有金屬導電性。 在本奮施例中産生D R A Μ晶胞配置。記億胞含有一個垂 首式雷晶體及一値電容器(其與電晶體串聯)。電晶體之 鬧極介霄質配置在一個平坦之第一面F 1上。電容器介電 質之第一部份配置在彎曲之第二面F 2上。 字元線之一部份(其配置在凹口 V之上部區之第一邊 緣)闬作眈電晶體之閜極電極。凹口 V之第二邊緣上之 隔離結構L可防止:此種配置在凹口 V中之字元線控制 著雷晶體,電晶體配置在一個與凹口 V相鄰之凹口 V中。 電晶體之通道區是基板S之一部份,通道區配置在上 部源極/汲極區S / D 1及下部源極/汲極S / D 2之間。各 電晶體之通道區互相連接,因此可由於基板S之鄰接於 牛而Η之層之足夠高之摻雜物質濃度而防止浮體(F 1 〇 a t i n g b ο d y )效應。 本實施例可有很多變型,其同樣在本發明之範圍中。 因此各餍,各凹口和各結構之大小可依據各別需求而調 整。同樣情況亦適用於摻雜物質濃度及各種材料之選取。 字元線和位元線亦可含有一些和本實施例中者不同之材 料。 電晶體之下部源極/汲極區可劃分成二部份,使第一 部份鄒接於所屬凹口之第一邊緣且第二部份鄰接於第二 邊緣。在此種情況下在去除電容器介電質之第二部份直 至中央高度為止時不需使用遮罩,因此該電容器介電質 之在各凹口之第二邊緣上之第二部份同樣可被去除直至 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------tr---------線 498541 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(2]) 中央高度為ihe記億節點在第一邊緣中及在第二邊緣中 都與基板相鄰接。 若W 口之第二邊緣至相鄰凹口之電晶體之下部源極/ 汲極區之距離足夠大時,刖可省略上述之隔離結構。 若設詈上述之隔離結構,則下部源極/汲極區是藉由 基板之摻雜餍之結構化(不是藉由摻雜物質之擴散)而産 牛‘, 可産生一些隔離結構,其中為了包封這些字元線須沈 稽氛化矽至一種厚度而填入凹口中。在此種情況下上述 之隔離結構是由氛化矽所構成。 符號之説明 1,2, 3, 4, 5, 6, 7, 8, 9, 10.....1 dl , d2.....電容器介電質 E.........電容器電極 f.........輔肋性間隔層 F 1,F 2.....而 G d........閘極介電質 h.........高度 Η.........主面 I.........隔離區 Κ.........記億節點 I..........隔離結構 m.........高度 〇.........高度 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) — --------訂------ 498541 A7 _B7 五、發明說明(22 ) P 2,P 3.....光阻遮罩 Q.........輔肋性結構 S.........基板 S / f) 1,S / D 2.....源極/汲極區 S p.......鬧隔層 T........隔離結構 U........高度 V........凹口 (請先閱讀背面之注意事項再填寫本頁) 1_§ emMmw mmMam I ϋι ·ϋ I J y I 1 ϋ ϋ ϋ ml ·ϋ 1_Β— I -* 含口 矣 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 498541 翁止j 年月2 六、申請專利範圍 第88 1 167 1 5號「動態式隨機存取記憶體晶胞配置及其製造方 法」專利案 (91年5月修正) 六申請專利範圍 1. 一種動態式隨機存取記憶體(DRAM)晶胞配置之製造方 法,其特徵爲: -在基板(S)中產生一些基本上互相平行而延伸之第一溝 渠, -第一溝渠中塡入一種隔離結構(T), -藉由條形之光阻遮罩(p2)(其條形垂直於第一溝渠而延 伸)所進行之蝕刻而選擇性地對隔離結構(T)來對基板(S) 進行蝕刻,因此產生各凹口(V), -各凹口(V)之下部區之各面設有電容器介電質(dl,d2), -在各凹口(V)之下部區中分別產生記憶電容器之記憶節 點(k), -電晶體之上部源極/汲極區(S/D1)鄰接於基板(S)之主 面(η)而產生,使s/di配置在二個相鄰之凹α(ν)之 間及二個相鄰之隔離結構(Τ)之間, -各凹口(V)之至少第一邊緣在凹口(V)之上部區中設有一 種閘極介電質(Gd), -在基板(S)中須形成電晶體之下部源極/汲極區(S/ D2),使S/D2在電性上與記億節點(K)相連接,各電 晶體中之一分別與各記憶電容器中之一互相串聯而形 成一個記憶胞, -藉由導電性材料之沈積及結構化而產生字元線,其在 498541 六、申請專利範圍 主面(H)上方垂直於隔離結構(T)而延伸,垂直式電晶體 之閘極電極鄰接於而產生,這些閘極電極配置在各凹 口(V)中之一且在電性上與記憶節點(K)相隔離, -在字元線上方產生一種隔離層(7), -藉由一種材料之沈積及回蝕刻而在字元線之邊緣上產 生隔離用之間隔層(Sp), -藉助於條形之光阻遮罩(其條形基本上平行於隔離結構 (T)而延伸)選擇性地對隔離層(7)和間隔層(Sp)來進行蝕 刻,直至上部源極/汲極區(S/D1)裸露爲止, -產生一些位元線,其與上述源極/汲極區(S/D1)相接 觸。 2. 如申請專利範圍第1項之方,法,其中 -產生一種隔離區(I),其覆蓋該隔離層(7), -在選擇性地對隔離層(7)及間隔層(Sp)進行蝕刻時在隔 離區⑴中產生第二溝渠, -位元線以自我對準之方式產生於第二溝渠中,其中沈 積至少一種導電性材料且將之整平直至隔離區(I)裸露 爲止。 3. 如申請專利範圍第1或第2項之方法,其中 -首先產生此凹口(V)之上部區, -藉由一種材料之沈積及非等向性之回蝕刻而在凹口(V) 中產生一種輔助性間隔層(0, 一藉由等向性之蝕刻過程而使輔助性間隔層(f)圓形化, 凹口(V)之底部之裸露的部份因此具有一種無角隅之周 -2- 498541 六、申請專利範圍 邊, -藉由非等向性之蝕刻選擇性地對該輔助性間隔層(f)而 產生各凹口(v)之下部區。 4. 如申請專利範圍第3項之方法,其中 -各凹口(V)之下部區藉由等向性蝕刻選擇性地對輔助性 間隔層(f)而擴大,使下部區之水平橫切面較上部區之 水平橫切面還大。 5. 如申請專利範圍第1項之方法,其中 -在產生各凹口(V)之後施加電容器介電質(dl,d2), -各凹口(v)中以導電性材料塡入直至中央高度(m)爲止, •"電容器介電質(dl,d2)之裸露部份須去除, -各凹口(V)中又以導電性材料塡入直至上方高度(〇)(其 位於中央高度(m)上方)爲止,使記憶節點(k)由導電性 材料所產生,記憶節點⑴至少一部份是配置在凹口(V) 之下部區中, -須產生下部源極/汲極區(S/D2),使其在中央高度(m) 和上方高度(ο)之間鄰接於記憶節點(k)。 6. 如申請專利範圍第5項之方法,其中 -在產生各凹口(V)之後施加電容器介電質之第一部份 (dl), -各凹口(V)中塡入導電性材料直至下方高度(u)(其位於 中央高度(m)下方)爲止, -去除電容器介電質之第一部份(dl)之裸露部份, -施加電容器介電質之第二部份(d2),其較第一部份(dl) 498541 六、申請專利範圍 還厚, -各凹口(v)中以導電性材料塡入直至中央高度(m)爲止。 7·如申請專利範圍第5或第6項之方法,其中 -在各凹口(V)已進行塡入直至中央高度(m)爲止之後須去 除電容器介電質(dl,d2)之裸露部份,以便選擇性地對 光阻遮罩(p3)(其覆蓋各凹口(V)之第二邊緣)進行蝕 刻。 8·如申請專利範圍第7項之方法,其中 -字元線以相對於各凹口(V)而偏移(offset)之方式來產 生’使閘極電極鄰接於各凹口(V)之第一邊緣之設有閘 極介電質(Gd)之此一部份,但不與凹口(V)之第二邊緣 (其與第一邊緣相面對)相鄰接, -沈積一種絕緣材料且進行回蝕刻,以便在凹口(V)中產 生一些隔離結構(L),這些隔離結構鄰接於第二邊緣及 閘極電極。 9·如申請專利範圍第1或5項之方法,其中 -爲了產生下部源極/汲極區(S/ D2)須進行一種退火步 驟,使摻雜物質由記憶節點(K)擴散至基板(S)中。 10. 如申請專利範圍第1或第2項之方法,其中 -在產生各凹口(V)之後摻雜物質擴散至基板(S)中,以便 在基板(S)中產生此記憶電容器之電容器電極(E),這些 電極(E)互相合倂且圔繞各凹口(V)之下部區之一部份。 11. 如申請專利範圍第1項之方法,其中 -在主面(H)上施加一種由第一材料所構成之下層(3), -4- 498541 六、申請專利範圍 -在下層(3)上施加一種由第二材料所構成之上層(4), -須產生上述之隔離結構(T),使其由第一材料所構成且 該隔離結構(T)之上方平面位於主面(H)上方且位於下層 (3)之上方平面之下方, -在隔離結構(T)上方產生一些由第二材料所構成之輔助 性結構(Q), -對第二材料進行蝕刻直至下層(3)裸露爲止,使輔助性 結構(Q)之一部份仍保存著, -藉由產生凹口(V)所用之條形之光阻遮罩(P2)選擇性地 對第二材料首先對第一材料進行蝕刻,使隔離結構(T) 之上方平面保持不變地仍處於主面(H)上方, -產生一些凹口(V),其中雖然所使用之蝕刻過程存在有 限之選擇性,該隔離結構(T)之上方平面仍未下降至主 面之下。 12 —種動態式隨機存取記憶體(DRAM)晶胞配置,其特徵 爲· -在基板(S)中設有一種記憶胞用之凹口(V), -在凹口(乂)配置在條形之隔離結構(T)之間, _此凹口(V)之下部區之各面設有記億電容器之介電質 (dl , d2), -記憶電容器之記憶節點(K)配置在凹口(V)之下部區中’ -垂直式電晶體之下部源極/汲極區(S / D2)配置在基板 (S)中且在電性上是與記憶節點(Κ)相連接,使電晶體與 記憶電容器相串聯而形成記憶胞, 498541 六、申請專利範圍 -凹口(v)之第一邊緣在凹口(v)之上部區中設有一種閘極 介電質(Gd), -在凹口(V)之上部區中配置此電晶體之閘極電極,其電 性上是與記憶節點(K)相隔離, -字元線在基板(S)之主面(H)上方垂直於隔離結構(T)而 延伸且鄰接於閘極電極, -隔離層(7)(配置於字元線上方, -字元線之邊緣設有隔離用之間隔層(Sp), -位元線垂直於字元線而延伸, -位元線之一部份配置在相鄰之字元線之間隔層(Sp)之間 且鄰接於記塡胞之電晶體之上部源極/汲極(S/ D1), -上部源極/汲極區(S / D1)配置於基板(S)之主面(H) 上,各凹口(V)和隔離結構(T)藉由S/D1而互相隔離 且分別與S/D1相鄰接。 Π如申請專利範圍第12項之DRAM晶胞配置,其中 _電容器介電質(dl,d2)只在凹口(V)之第一邊緣上具有 凹入口,在此凹入區中記憶節點(K)鄰接於下部源極/ 汲極區(S/ D2)。 14.如申請專利範圍第13項之DRAM晶胞配置,其中各電晶 體之下部源極/汲極區(S/D2)分別鄰接於各凹口(V)中之 --- 〇 15_如申請專利範圍第12至14項中任一項之DRAM晶胞配 置,其中 -在凹口(V)之上部區中配置一種隔離結構(L),此隔離結 498541 六、申請專利範圍 構(L)配置於凹口(V)之第二邊緣(其與第一邊緣相面對) 上且鄰接於閘極電極。 16.如申請專利範圍第12至14項中任一項之DRAM晶胞配 置,其中 -凹口(V)之上部區具有一種基本上是矩形之水平橫切 面, -凹口(V)之下部區具有一種水平橫切面,其不具有任何 角隅(corner)。 17如申請專利範圍第15項之DRAM晶胞配置,其中 -凹口(V)之上部區具有一種基本上是矩形之水平橫切 面, -凹口(V)之下部區具有一種水平橫切面,其不具有任何 角隅(corner)。 18.如申請專利範圍第12或第13項之DRAM晶胞配置,其 中 -電容器介電質之第一部份(dl)是配置在電容器介電質之 第二部份(d2)下方,第二部份(d2)較第一部份(dl)還厚。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19845058A DE19845058A1 (de) | 1998-09-30 | 1998-09-30 | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW498541B true TW498541B (en) | 2002-08-11 |
Family
ID=7882941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088116715A TW498541B (en) | 1998-09-30 | 1999-09-29 | DRAM-cells arrangement and its production method |
Country Status (5)
Country | Link |
---|---|
US (1) | US6566187B1 (zh) |
EP (1) | EP1129482B1 (zh) |
DE (2) | DE19845058A1 (zh) |
TW (1) | TW498541B (zh) |
WO (1) | WO2000019527A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10024876A1 (de) | 2000-05-16 | 2001-11-29 | Infineon Technologies Ag | Vertikaler Transistor |
US6339241B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch |
DE10038728A1 (de) * | 2000-07-31 | 2002-02-21 | Infineon Technologies Ag | Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung |
DE10111760B4 (de) | 2001-03-12 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung von mindestens zwei Speicherzellen eines Halbleiterspeichers |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
DE10137830A1 (de) | 2001-08-02 | 2003-02-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer |
EP1296369A1 (de) * | 2001-09-20 | 2003-03-26 | Infineon Technologies AG | Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen |
US7274060B2 (en) * | 2005-06-15 | 2007-09-25 | Infineon Technologies, Ag | Memory cell array and method of forming the same |
US7859026B2 (en) * | 2006-03-16 | 2010-12-28 | Spansion Llc | Vertical semiconductor device |
US20080061340A1 (en) * | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
JP5555452B2 (ja) * | 2009-07-14 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法並びにデータ処理システム |
US8895432B2 (en) * | 2012-05-31 | 2014-11-25 | Applied Materials, Inc. | Method of fabricating a self-aligned buried bit line for a vertical channel DRAM |
CN115968192A (zh) * | 2021-10-11 | 2023-04-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4830978A (en) * | 1987-03-16 | 1989-05-16 | Texas Instruments Incorporated | Dram cell and method |
JPH01253956A (ja) * | 1988-04-04 | 1989-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置及びその製法 |
US4958206A (en) * | 1988-06-28 | 1990-09-18 | Texas Instruments Incorporated | Diffused bit line trench capacitor dram cell |
KR910008830B1 (ko) * | 1988-08-18 | 1991-10-21 | 현대전자산업 주식회사 | 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자 |
US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
KR940006679B1 (ko) * | 1991-09-26 | 1994-07-25 | 현대전자산업 주식회사 | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 |
JPH0637275A (ja) | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JPH07130871A (ja) * | 1993-06-28 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
US5936271A (en) * | 1994-11-15 | 1999-08-10 | Siemens Aktiengesellschaft | Unit cell layout and transfer gate design for high density DRAMs having a trench capacitor with signal electrode composed of three differently doped polysilicon layers |
US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
US6225158B1 (en) * | 1998-05-28 | 2001-05-01 | International Business Machines Corporation | Trench storage dynamic random access memory cell with vertical transfer device |
DE19941401C1 (de) * | 1999-08-31 | 2001-03-08 | Infineon Technologies Ag | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
US6339241B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch |
US6440793B1 (en) * | 2001-01-10 | 2002-08-27 | International Business Machines Corporation | Vertical MOSFET |
-
1998
- 1998-09-30 DE DE19845058A patent/DE19845058A1/de not_active Withdrawn
-
1999
- 1999-09-17 EP EP99955717A patent/EP1129482B1/de not_active Expired - Lifetime
- 1999-09-17 US US09/806,614 patent/US6566187B1/en not_active Expired - Lifetime
- 1999-09-17 WO PCT/DE1999/002937 patent/WO2000019527A1/de active IP Right Grant
- 1999-09-17 DE DE59912902T patent/DE59912902D1/de not_active Expired - Fee Related
- 1999-09-29 TW TW088116715A patent/TW498541B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1129482B1 (de) | 2005-12-07 |
DE19845058A1 (de) | 2000-04-13 |
DE59912902D1 (de) | 2006-01-12 |
US6566187B1 (en) | 2003-05-20 |
WO2000019527A1 (de) | 2000-04-06 |
EP1129482A1 (de) | 2001-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3589791B2 (ja) | Dramセルの製造方法 | |
TWI412086B (zh) | 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法 | |
TWI466238B (zh) | 具嵌入式雙閘極鰭狀場效電晶體的動態隨機存取記憶胞結構、記憶體陣列及其製造方法 | |
TW419821B (en) | DRAM cell arrangement and method for its fabrication | |
US8759890B2 (en) | Semiconductor device with buried bit lines and method for fabricating the same | |
TW498541B (en) | DRAM-cells arrangement and its production method | |
TWI300973B (en) | Method for forming a semiconductor device | |
TW456035B (en) | DRAM-cell arrangement and its production method | |
TW200820380A (en) | Manufacturing method for an integrated semiconductor structure | |
CN104051320B (zh) | 半导体元件的制造方法 | |
CN101673744A (zh) | 晶体管结构、动态随机存取存储器结构及其制造方法 | |
CN113451269B (zh) | 字线结构和半导体存储器 | |
TW441095B (en) | DRAM-cells arrangement and its production method | |
TWI295082B (en) | Memories having a charge storage node at least partially located in a trench in a semiconductor substrate and electrically coupled to a source/drain region formed in the substrate | |
TW518750B (en) | DRAM-cells arrangement and its production method | |
JP2002539642A (ja) | Dramセル装置およびその製造方法 | |
US10535657B2 (en) | High density vertical thyristor memory cell array with improved isolation | |
US20220285361A1 (en) | Semiconductor structure and manufacturing method thereof | |
JPH1126702A (ja) | 自己増幅形ダイナミック・メモリセルを有するdramセル装置及びその製造方法 | |
JPH03278457A (ja) | メモリセルアレイ | |
TW506121B (en) | Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor | |
US6627940B1 (en) | Memory cell arrangement | |
TW529162B (en) | Integrated circuit-arrangement with at least one capacitor and its production method | |
TWI223406B (en) | Method for fabricating gate oxides in surrounding gate DRAM concepts | |
CN100373623C (zh) | 动态随机存取存储单元和其阵列、及该阵列的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |