CN115968192A - 半导体结构及其形成方法 - Google Patents

Abstract

本申请实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供半导体衬底，所述半导体衬底包括存储区域和外围区域；所述存储区域的表面形成有绝缘层，且所述外围区域表面形成有第一金属层；刻蚀所述绝缘层和所述半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，其中，所述位线沟槽部分位于所述半导体衬底存储区域中，且所述位线沟槽的另一部分位于所述刻蚀后的绝缘层中；在所述位线沟槽、所述存储区域和所述第一金属层的表面形成第二金属层；刻蚀所述第一金属层和所述第二金属层，形成半埋式位线结构和外围栅极。

Description

半导体结构及其形成方法

技术领域

本申请涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。

背景技术

动态存储器的发展追求高速度、高集成密度、低功耗等要求。随着半导体器件尺寸的微缩，尤其是在关键尺寸小于20纳米(nm)的动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)制造过程中，位线的结构稳定性，直接决定了动态随机存取存储器的电性能。

相关技术中，动态随机存储器的位线位于有源区的表面，且位线与外围区域的外围栅极(Peripheral Gate，PG)是分开制备的，制备工艺复杂，成本高；另外，相关技术中形成的位线的结构不稳定，导致动态随机存取存储器的电性能差。

发明内容

有鉴于此，本申请实施例提供一种半导体结构及其形成方法。

第一方面，本申请实施例提供一种半导体结构的形成方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括存储区域和外围区域；所述存储区域的表面形成有绝缘层，且所述外围区域表面形成有第一金属层；

刻蚀所述绝缘层和所述半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，其中，所述位线沟槽部分位于所述半导体衬底的存储区域中，且所述位线沟槽的另一部分位于所述刻蚀后的绝缘层中；

在所述位线沟槽、所述存储区域和所述第一金属层的表面形成第二金属层；

刻蚀所述第一金属层和所述第二金属层，形成半埋式位线结构和外围栅极。

在一些实施例中，所述绝缘层包括第一字线绝缘层、和位于相邻的第一字线绝缘层之间且覆盖所述第一字线绝缘层的位线绝缘层；所述方法还包括：

在所述存储区域形成埋入式字线结构；其中，所述埋入式字线结构至少包括所述第一字线绝缘层，且所述第一字线绝缘层超出所述外围区域的顶表面。

在一些实施例中，所述第一字线绝缘层的顶表面超出于所述外围区域的顶表面70至90纳米。

在一些实施例中，所述在所述存储区域形成埋入式字线结构，包括：

在所述存储区域和所述外围区域的表面形成第一隔离层；

刻蚀位于所述存储区域表面的第一隔离层和所述存储区域，形成多个沿第二方向间隔排布的字线沟槽；所述第二方向垂直于所述第一方向；

在所述字线沟槽中形成所述埋入式字线结构。

在一些实施例中，所述在所述字线沟槽中形成所述埋入式字线结构，包括：

在所述字线沟槽的内壁形成栅极氧化层；

在形成有所述栅极氧化层的字线沟槽中形成字线金属层；

在所述字线金属层的表面形成字线绝缘层，其中，所述字线绝缘层包括第二字线绝缘层以及位于所述第二字线绝缘层表面的所述第一字线绝缘层；所述第一字线绝缘层位于所述第一隔离层中。

在一些实施例中，所述方法还包括：

在形成所述埋入式字线结构之后，去除所述外围区域和所述存储区域的部分第一隔离层，暴露出所述第一字线绝缘层。

在一些实施例中，所述方法还包括：

在暴露出所述第一字线绝缘层之后，去除所述外围区域表面剩余的第一隔离层，暴露出所述外围区域的表面。

在一些实施例中，所述第一金属层通过以下方式形成：

在所述外围区域、所述存储区域和所述第一字线绝缘层的表面依次形成第一初始金属层、第一掩膜层和第一光阻层；其中，所述第一光阻层具有第一预设图案，所述第一预设图案暴露出所述存储区域；

通过所述第一光阻层，刻蚀所述第一掩膜层，以实现将所述第一预设图案转移至所述第一掩膜层中，得到图形化的第一掩膜层；

通过所述图形化的第一掩膜层，刻蚀所述第一初始金属层，形成所述第一金属层。

在一些实施例中，所述方法还包括：

在形成所述第一金属层之后，去除所述第一光阻层和所述图形化的第一掩膜层。

在一些实施例中，所述刻蚀所述绝缘层和所述存储区域，形成多个沿第一方向间隔排布的位线沟槽，包括：

在所述第一金属层、所述存储区域和所述第一字线绝缘层的表面依次形成所述位线绝缘层、位线掩膜层和第二光阻层；所述第二光阻层具有第二预设图案，所述第二预设图案包括沿所述第一方向平行排布的多个子图案；每一所述子图案用于形成一个所述位线沟槽；

通过所述第二光阻层，刻蚀所述位线掩膜层，以实现将所述子图案转移至所述位线掩膜层中，得到图形化的位线掩膜层；

通过所述图形化的位线掩膜层，刻蚀所述位线绝缘层、所述第一字线绝缘层和所述存储区域，形成所述位线沟槽。

在一些实施例中，所述方法还包括：

在形成所述位线沟槽之后，去除所述第二光阻层、所述图形化的位线掩膜层、和所述外围区域表面的位线绝缘层。

在一些实施例中，所述刻蚀所述第一金属层和所述第二金属层，形成半埋式位线结构和外围栅极，包括：

在所述外围区域的第二金属层的表面形成第二掩膜层；

通过所述第二掩膜层刻蚀所述第二金属层，形成刻蚀后的第二金属层；其中，位于所述位线沟槽中的刻蚀后的第二金属层构成所述半埋式位线结构；

通过所述刻蚀后的第二金属层，刻蚀所述第一金属层，形成刻蚀后的第一金属层；其中，所述刻蚀后的第一金属层和位于所述外围区域的刻蚀后的第二金属层共同构成所述外围栅极。

在一些实施例中，所述方法还包括：

在形成所述半埋式位线结构和所述外围栅极之后，在所述外围区域、所述存储区域和所述外围栅极的表面形成第二隔离层。

第二方面，本申请实施例提供一种半导体结构，所述半导体结构通过上述半导体结构的形成方法形成，所述半导体结构至少包括：

半导体衬底，包括存储区域和外围区域；

刻蚀后的绝缘层，位于所述存储区域的表面；

半埋式位线结构，所述半埋式位线结构的一部分位于所述存储区域中，且所述半埋式位线结构的另一部分位于所述刻蚀后的绝缘层中；

外围栅极，位于所述外围区域的表面。

在一些实施例中，所述刻蚀后的绝缘层至少包括刻蚀后的第一字线绝缘层；所述半导体结构还包括：埋入式字线结构；

所述埋入式字线结构，位于所述存储区域中；所述埋入式字线结构至少包括所述刻蚀后的第一字线绝缘层，且所述刻蚀后的第一字线绝缘层超出所述外围区域的顶表面。

本申请实施例提供的半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供包括存储区域和外围区域的半导体衬底，存储区域的表面形成有绝缘层，且外围区域表面形成有第一金属层；刻蚀绝缘层和半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，在位线沟槽、存储区域和第一金属层的表面形成第二金属层；刻蚀第一金属层和第二金属层，形成半埋式位线结构和外围栅极。通过本申请实施例提供的半导体结构的形成方法所形成的半导体结构，半埋式位线和外围栅极可以同时制备形成，且半埋式位线的结构稳定，如此，不仅大大简化了半导体结构的制备工艺，降低了半导体结构的制备成本，还提高了半导体结构的电性能。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为本申请实施例提供的半导体结构的形成方法的一种流程示意图；

图2a～2u为本申请实施例提供的半导体结构形成过程的结构示意图；

图3为本申请实施例提供的半导体结构沿X轴方向的剖视图；

附图标记说明：

100-半导体衬底；101-第一隔离层；102-字线沟槽；103-埋入式字线结构； 103a-栅极氧化层壁；103b-字线金属层；103c-第二字线绝缘层；103d-第一字线绝缘层；101a-剩余的第一隔离层；104a-第一初始金属层；104-第一金属层；104b- 刻蚀后的第一金属层；105-第一掩膜层；106-第一光阻层；107-位线绝缘层；108- 位线掩膜层；108a-非晶碳层；108b-第一氮氧化硅层；108c-旋涂硬掩膜层；108d- 第二氮氧化硅层；109-第二光阻层；110-位线沟槽；111-刻蚀后的绝缘层；112- 第二金属层；112a-刻蚀后的第二金属层；113-第二掩膜层；114-半埋式位线结构；115-外围栅极；116-第二隔离层；30-半导体结构；A-存储区域；C-外围区域；B-子图案。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

基于相关技术中存在的问题，本申请实施例提供一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供包括存储区域和外围区域的半导体衬底，存储区域的表面形成有绝缘层，且外围区域表面形成有第一金属层；刻蚀绝缘层和半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，在位线沟槽、存储区域和第一金属层的表面形成第二金属层；刻蚀第一金属层和第二金属层，形成半埋式位线结构和外围栅极。通过本申请实施例提供的半导体结构的形成方法所形成的半导体结构，半埋式位线和外围栅极可以同时制备形成，且半埋式位线的结构稳定，如此，不仅大大简化了半导体结构的制备工艺，降低了半导体结构的制备成本，还提高了半导体结构的电性能。

本申请实施例提供一种半导体结构的形成方法，图1为本申请实施例提供的半导体结构的形成方法的一种流程示意图，如图1所示，半导体结构的形成方法包括以下步骤：

步骤S101、提供半导体衬底，半导体衬底包括存储区域和外围区域；存储区域的表面形成有绝缘层，且外围区域表面形成有第一金属层。

半导体衬底可以是硅衬底，半导体衬底也可以包括其他半导体元素，例如：锗(Ge)，或包括半导体化合物，例如：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)或锑化铟(InSb)，或包括其他半导体合金，例如：硅锗(SiGe)、磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、及/或磷砷化铟镓 (GaInAsP)或其组合。

本申请实施例中，半导体衬底的存储区域用于形成半导体器件的存储器件，例如，存储电容；半导体衬底的外围区域用于形成半导体器件外围控制电路。绝缘层可以是任意一种绝缘材料构成的材料层，例如，氮化硅层或者氮氧化硅层。第一金属层可以是多晶硅层、掺杂硅层或者硅化物层。

步骤S102、刻蚀绝缘层和半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，其中，位线沟槽部分位于半导体衬底的存储区域中，且位线沟槽的另一部分位于刻蚀后的绝缘层中。

本申请实施例中，半导体衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直半导体衬底顶表面和底表面的方向为第三方向。在半导体衬底顶表面和底表面(即半导体衬底所在的平面)方向上，定义两彼此相交(例如彼此垂直)的第一方向和第二方向，例如，可以定义多个位线沟槽的排列方向为第一方向，基于第一方向和第二方向可以确定半导体衬底的平面方向。这里，第一方向、第二方向和第三方向两两垂直。本申请实施例中，定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为Z轴方向。

本申请实施例中，位线沟槽部分位于半导体衬底的存储区域中，且位线沟槽的另一部分位于刻蚀后的绝缘层中，即本申请实施例中的位线沟槽半埋于半导体衬底中。

步骤S103、在位线沟槽、存储区域和第一金属层的表面形成第二金属层。

第二金属层可以由任意一种导电材料组成，例如，钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。

步骤S104、刻蚀第一金属层和第二金属层，形成半埋式位线结构和外围栅极。

本申请实施例中，半埋式位线结构的一部分位于半导体衬底的存储区域中，且半埋式位线结构的另一部分位于刻蚀后的绝缘层中。外围栅极是位于外围区域的结构器件。

图2a～2u为本申请实施例提供的半导体结构形成过程的结构示意图，接下来请参考图2a～2u对本申请实施例提供的半导体结构的形成方法进一步地详细说明。

首先，可以参考图2a～2j，执行步骤S101、提供半导体衬底，半导体衬底包括存储区域和外围区域；存储区域的表面形成有绝缘层，且外围区域表面形成有第一金属层。

图2a为本申请实施例提供的半导体衬底的三维结构视图，图2b为半导体衬底沿Y轴方向的剖视图，如图2a和2b所示，半导体衬底100包括存储区域 A和外围区域C。

在一些实施例中，位于存储区域表面的绝缘层包括第一字线绝缘层、和位于相邻的第一字线绝缘层之间且覆盖第一字线绝缘层的位线绝缘层。半导体结构的形成方法还包括：在存储区域形成埋入式字线结构；其中，埋入式字线结构至少包括第一字线绝缘层，且第一字线绝缘层超出外围区域的顶表面。

在一些实施例中，在存储区域形成埋入式字线结构的过程包括以下步骤：

步骤S11、在存储区域和外围区域的表面形成第一隔离层。

第一隔离层为由任意一种绝缘材料形成的材料层，例如，第一隔离层可以是氧化硅层或者氮氧化硅层。本申请实施例中，可以通过任意一种合适的沉积工艺形成第一隔离层，例如，化学气相沉积(Chemical Vapor Deposition，CVD) 工艺、物理气相沉积(Physical Vapor Deposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺、旋涂工艺或者涂敷工艺。

图2c为形成第一隔离层沿Y轴方向的剖视图，如图2c所示，在存储区域 A和外围区域C的表面形成了第一隔离层101。

步骤S12、刻蚀位于存储区域表面的第一隔离层和存储区域，形成多个沿第二方向间隔排布的字线沟槽。

本申请实施例中，可以采用干法刻蚀工艺刻蚀位于存储区域表面的第一隔离层和存储区域，形成字线沟槽。例如，等离子刻蚀工艺，反应离子刻蚀工艺或者离子铣工艺。

图2d为形成字线沟槽沿Y轴方向的剖视图，如图2d所示，沿Z轴方向刻蚀位于存储区域A表面的第一隔离层101和对应的存储区域的半导体衬底，形成多个沿Y轴方向间隔排布的字线沟槽102。从图2d中可以看出，字线沟槽 102部分位于存储区域的半导体衬底中，字线沟槽102的另一部分位于第一隔离层101中。

步骤S13、在字线沟槽中形成埋入式字线结构。

在一些实施例中，步骤S13可以包括以下步骤：

步骤S131、在字线沟槽的内壁形成栅极氧化层。

步骤S132、在形成有栅极氧化层的字线沟槽中形成字线金属层。

步骤S133、在字线金属层的表面形成字线绝缘层，其中，字线绝缘层包括第二字线绝缘层以及位于第二字线绝缘层表面的第一字线绝缘层。

本申请实施例中，栅极氧化层可以是氧化硅层；构成字线金属层的金属材料可以是金属钨、氮化钛或其组合；字线绝缘层可以是氮化硅层或者氮氧化硅层。

图2e为形成埋入式字线结构沿Y轴方向的剖视图，如图2e所示，在每一字线沟槽102中形成了埋入式字线结构103，埋入式字线103的形成过程包括：首先，在字线沟槽102的内壁形成栅极氧化层103a，其次，在形成有栅极氧化层103a的字线沟槽中沉积金属材料，形成字线金属层103b，最后，在字线金属层的103b的表面形成了字线绝缘层。本申请实施例中，字线绝缘层包括第二字线绝缘层103c和位于第二字线绝缘层103c表面的第一字线绝缘层103d，其中，第二字线绝缘层103c位于半导体衬底的内部，且第一字线绝缘层103d位于第一隔离层101中，也就是说，本申请实施例中，第一字线绝缘层103d超出于半导体衬底的表面。

在一些实施例中，第一字线绝缘层103d的顶表面超出于外围区域的顶表面 70至90纳米(nm)。本申请实施例中，设置第一字线绝缘层的顶表面超出外围区域的顶表面，可以为后续埋入式位线提供足够的空间。

在一些实施例中，在形成埋入式字线之后，半导体结构的形成方法还包括：

步骤S14、去除外围区域和存储区域的部分第一隔离层，暴露出第一字线绝缘层。

步骤S15、在暴露出第一字线绝缘层之后，去除外围区域表面剩余的第一隔离层，暴露出外围区域的表面。

图2f和2g为本申请实施例提供的去除部分第一隔离层沿Y轴方向的剖视图，首先，如图2f所示，去除外围区域C和存储区域A上的部分厚度的第一隔离层，暴露出第一字线绝缘层103d，且外围区域C和部分存储区域A上还保留有剩余的第一隔离层101a；其次，如图2g所示，去除外围区域C上的剩余的第一隔离层101a，暴露出外围区域C的半导体衬底的表面，且部分存储区域A上还保留有剩余的第一隔离层101a。

在一些实施例中，外围区域表面的第一金属层可以通过以下步骤形成：

步骤S16、在外围区域、存储区域和第一字线绝缘层的表面依次形成第一初始金属层、第一掩膜层和第一光阻层。

图2h为形成第一初始金属层、第一掩膜层和第一光阻层的三维结构视图，图2i为形成第一初始金属层、第一掩膜层和第一光阻层沿Y轴方向的剖视图，如图2h和2i所示，在外围区域C和存储区域A的表面依次形成了第一初始金属层104a、第一掩膜层105和第一光阻层106，本申请实施例中，第一光阻层 106具有第一预设图案，第一预设图案暴露出存储区域A。

步骤S17、通过第一光阻层，刻蚀第一掩膜层，以实现将第一预设图案转移至第一掩膜层中，得到图形化的第一掩膜层。

步骤S18、通过图形化的第一掩膜层，刻蚀第一初始金属层，形成第一金属层。

图2j为形成第一金属层沿Y轴方向的剖视图，如图2j所示，通过第一光阻层106依次刻蚀第一掩膜层105和第一初始金属层104a，形成了第一金属层 104，第一金属层104位于外围区域C的半导体衬底的表面。

请继续参见图2j，在形成第一金属层104之后，半导体结构的形成方法还包括：去除第一光阻层和图形化的第一掩膜层。

本申请实施例中，可以采用湿法或者干法刻蚀技术去除第一光阻层和图形化的第一掩膜层。

在一些实施例中，位于相邻的第一字线绝缘层之间且覆盖第一字线绝缘层的位线绝缘层的形成过程，请参见步骤S102进行理解。

接下来，可以参考图2k至2o，执行步骤S102、刻蚀绝缘层和半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层。

其中，位线沟槽部分位于半导体衬底的存储区域中，且位线沟槽的另一部分位于刻蚀后的绝缘层中。

在一些实施例中，步骤S102可以通过以下步骤形成：

步骤S1021、在第一金属层、存储区域和第一字线绝缘层的表面依次形成位线绝缘层、位线掩膜层和第二光阻层；第二光阻层具有第二预设图案，第二预设图案包括沿第一方向平行排布的多个子图案；每一子图案用于形成一个位线沟槽。

本申请实施例中，位线绝缘层可以是氧化硅层、氮化硅层或者氮氧化硅层，位线掩膜层可以由一层硬掩膜层组成，也可以由多层硬掩膜层组成。

图2k为形成位线绝缘层、位线掩膜层和第二光阻层的三维结构视图，图 2l为形成位线绝缘层、位线掩膜层和第二光阻层沿Y轴方向的剖视图，如图2k 和2l所示，在第一金属层104、存储区域A和第一字线绝缘层103d的表面依次形成了位线绝缘层107、位线掩膜层108和第二光阻层109，本申请实施例中，位线掩膜层108包括由下至上依次堆叠的非晶碳层(Armorphous Carbon Layer， ACL)108a、第一氮氧化硅层108b、旋涂硬掩膜层(Spin-OnHardmask，SOH) 108c和第二氮氧化硅层108d。

本申请实施例中，第二光阻层109具有第二预设图案，第二预设图案包括沿X轴方向平行排布的多个子图案B，每一子图案B用于形成一个位线沟槽。

需要说明的是，本申请实施例中，形成位线沟槽的窗口较大，延伸至了外围区域，这是因为需要将位线从存储区域引出至外围区域，便于位线电信号的接入和引出。

步骤S1022、通过第二光阻层，刻蚀位线掩膜层，以实现将子图案转移至位线掩膜层中，得到图形化的位线掩膜层。

步骤S1023、通过图形化的位线掩膜层，刻蚀位线绝缘层、第一字线绝缘层和存储区域，形成位线沟槽。

图2m为形成位线沟槽的三维结构视图，图2n为形成位线沟槽沿Y轴方向的剖视图，图2o为形成位线沟槽沿X轴方向的剖视图，如图2m～2o所示，通过第二光阻层109，沿Z轴方向依次刻蚀第二氮氧化硅层108d、旋涂硬掩膜层 108c、第一氮氧化硅层108b、非晶碳层108a和位线绝缘层107，形成了多个沿 X轴方向间隔排布的位线沟槽110。可以看出，所形成的位线沟槽110部分位于存储区域A的半导体衬底中，且位线沟槽110的另一部分位于刻蚀后的绝缘层111(包括刻蚀后的位线绝缘层和刻蚀后的第一字线绝缘层)中。

需要说明的是，本申请实施例中，在形成位线沟槽的过程中会刻蚀一定高度的第一字线绝缘层。

请继续参见图2m～2o，在形成位线沟槽之后，去除第二光阻层、图形化的位线掩膜层、和外围区域表面的位线绝缘层。

接下来，可以参考图2p和2q，执行步骤S103，在位线沟槽、存储区域和第一金属层的表面形成第二金属层。

第二金属层也可以由任意一种导电材料构成，例如，钨、钴、铜、铝、氮化钛、多晶硅、掺杂硅、硅化物或其任何组合。

在一些实施例中，第一金属层和第二金属层可以相同，也可以不同。本申请实施例中，第一金属层与第二金属层不同，例如，第一金属层可以是多晶硅层，第二金属层可以是金属钨层。

图2p为形成第二金属层的三维结构视图，图2q为形成第二金属层沿X轴方向的剖视图，如图2p和2q所示，在位线沟槽、存储区域A和第一金属层104 的表面形成了第二金属层112。

接下来，可以参考图2r至2t，执行步骤S104、刻蚀第一金属层和第二金属层，形成半埋式位线结构和外围栅极。

在一些实施例中，步骤S104可以包括以下步骤：

步骤S1041、在外围区域的第二金属层的表面形成第二掩膜层。

本申请实施例中，第二掩膜层用于形成外围栅极，第二掩膜层可以是氮化硅层。

图2r为形成第二掩膜层沿X轴方向的剖视图，如图2r所示，在外围区域的第二金属层112的表面形成了第二掩膜层113。

步骤S1042、通过第二掩膜层刻蚀第二金属层，形成刻蚀后的第二金属层；其中，位于位线沟槽中的刻蚀后的第二金属层构成半埋式位线结构。

图2s为形成半埋式位线结构沿X轴方向的剖视图，如图2s所示，通过第二掩膜层113刻蚀第二金属层112，形成刻蚀后的第二金属层112a，其中，位于位线沟槽中的刻蚀后的第二金属层112a构成半埋式位线结构114。

本申请实施例中，形成的埋入式位线结构部分位于半导体衬底的存储区域 A的内部，另一部分位于存储区域的半导体衬底表面的绝缘层中，如此，可以形成半埋式位线结构。

步骤S1043、通过刻蚀后的第二金属层，刻蚀第一金属层，形成刻蚀后的第一金属层；其中，刻蚀后的第一金属层和位于外围区域的刻蚀后的第二金属层共同构成外围栅极。

图2t为形成外围栅极沿X轴方向的剖视图，如图2t所示，通过刻蚀后的第二金属层112a，刻蚀第一金属层104，形成刻蚀后的第一金属层104b；其中，刻蚀后的第一金属层104b和位于外围区域C的刻蚀后的第二金属层112a共同构成外围栅极115。

需要说明的是，本申请实施例中，由于阵列区域A和外围区域C的图案密度不同所带来的刻蚀负载效应，使得在通过刻蚀后的第二金属层，刻蚀第一金属层，形成刻蚀后的第一金属层的过程中，位于位线沟槽中的刻蚀后的第二金属层112a不会被刻蚀。

在一些实施例中，在形成半埋式位线结构和外围栅极之后，半导体结构的形成方法还包括：在外围区域、存储区域和外围栅极的表面形成第二隔离层。

图2u为形成第二隔离层沿X轴方向的剖视图，如图2u所示，在外围区域 C、存储区域A、半埋式位线结构114和外围栅极115的表面形成了第二隔离层 116。本申请实施例中，第二隔离层116用于隔离埋入式位线结构114和半导体结构的其它部件，第二隔离层116还用于隔离外围栅极115和半导体结构的其它部件。

本申请实施例提供的半导体结构的形成方法所形成的半导体结构，半埋式位线和外围栅极可以同时制备形成，且形成的半埋式位线的结构稳定，如此，不仅大大简化了半导体结构的制备工艺，降低了半导体结构的制备成本，还提高了半导体结构的电性能。

除此之外，本申请实施例还提供一种半导体结构，半导体结构通过上述实施例提供的半导体结构的形成方法形成。图3为本申请实施例提供的半导体结构沿X轴方向的剖视图，如图3所示，半导体结构30包括：半导体衬底100、刻蚀后的绝缘层111、半埋式位线结构114和外围栅极115。

其中，半导体衬底100包括存储区域A和外围区域C，存储区域用于形成半导体器件的存储器件，例如，存储电容；外围区域用于形成半导体器件的外围控制电路。

刻蚀后的绝缘层111，位于存储区域A的表面；半埋式位线结构114一部分位于半导体衬底的存储区域A中，且半埋式位线结构114的另一部分位于刻蚀后的绝缘层111中。

外围栅极115，位于外围区域C的表面，外围栅极115为外围电路中的一种功能器件。

本申请实施例中，刻蚀后的绝缘层111至少包括刻蚀后的第一字线绝缘层；半导体结构30还包括：埋入式字线结构(图中未示出)。埋入式字线结构，位于存储区域A中，且埋入式字线结构至少包括刻蚀后的第一字线绝缘层，且刻蚀后的第一字线绝缘层超出外围区域C的顶表面70至90nm。

在一些实施例中，半导体结构还包括位于外围区域C、存储区域A、半埋式位线结构114和外围栅极115的表面的第二隔离层(图中未示出)，第二隔离层用于隔离外围栅极和半导体结构的其它器件、还用于隔离半埋式位线结构和半导体结构的其它器件。

需要说明的是，本申请实施例中，埋入式位线结构和外围栅极可以通过上述实施例提供的半导体结构的形成方法同时制备形成，如此，大大简化了半导体结构的制备工艺。

本申请实施例中的半导体结构与上述实施例中的半导体结构的形成方法类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。

本申请实施例提供的半导体结构，由于位线部分掩埋于半导体衬底中，另一部分掩埋于半导体衬底表面的绝缘层中，如此，如此，可以使得位线结构具有较大的面积，进而使得位线的控制能力更强。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请实施例的一些实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底包括存储区域和外围区域；所述存储区域的表面形成有绝缘层，且所述外围区域表面形成有第一金属层；

刻蚀所述绝缘层和所述半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，其中，所述位线沟槽部分位于所述半导体衬底的存储区域中，且所述位线沟槽的另一部分位于所述刻蚀后的绝缘层中；

在所述位线沟槽、所述存储区域和所述第一金属层的表面形成第二金属层；

刻蚀所述第一金属层和所述第二金属层，形成半埋式位线结构和外围栅极。

2.根据权利要求1所述的方法，其特征在于，所述绝缘层包括第一字线绝缘层、和位于相邻的第一字线绝缘层之间且覆盖所述第一字线绝缘层的位线绝缘层；所述方法还包括：

在所述存储区域形成埋入式字线结构；其中，所述埋入式字线结构至少包括所述第一字线绝缘层，且所述第一字线绝缘层超出所述外围区域的顶表面。

3.根据权利要求2所述的方法，其特征在于，所述第一字线绝缘层的顶表面超出于所述外围区域的顶表面70至90纳米。

4.根据权利要求2所述的方法，其特征在于，所述在所述存储区域形成埋入式字线结构，包括：

在所述存储区域和所述外围区域的表面形成第一隔离层；

刻蚀位于所述存储区域表面的第一隔离层和所述存储区域，形成多个沿第二方向间隔排布的字线沟槽；所述第二方向垂直于所述第一方向；

在所述字线沟槽中形成所述埋入式字线结构。

5.根据权利要求4所述的方法，其特征在于，所述在所述字线沟槽中形成所述埋入式字线结构，包括：

在所述字线沟槽的内壁形成栅极氧化层；

在形成有所述栅极氧化层的字线沟槽中形成字线金属层；

在所述字线金属层的表面形成字线绝缘层，其中，所述字线绝缘层包括第二字线绝缘层以及位于所述第二字线绝缘层表面的所述第一字线绝缘层；所述第一字线绝缘层位于所述第一隔离层中。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在形成所述埋入式字线结构之后，去除所述外围区域和所述存储区域的部分第一隔离层，暴露出所述第一字线绝缘层。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

在暴露出所述第一字线绝缘层之后，去除所述外围区域表面剩余的第一隔离层，暴露出所述外围区域的表面。

8.根据权利要求2至7任一项所述的方法，其特征在于，所述第一金属层通过以下方式形成：

在所述外围区域、所述存储区域和所述第一字线绝缘层的表面依次形成第一初始金属层、第一掩膜层和第一光阻层；其中，所述第一光阻层具有第一预设图案，所述第一预设图案暴露出所述存储区域；

通过所述第一光阻层，刻蚀所述第一掩膜层，以实现将所述第一预设图案转移至所述第一掩膜层中，得到图形化的第一掩膜层；

通过所述图形化的第一掩膜层，刻蚀所述第一初始金属层，形成所述第一金属层。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

在形成所述第一金属层之后，去除所述第一光阻层和所述图形化的第一掩膜层。

10.根据权利要求9所述的方法，其特征在于，所述刻蚀所述绝缘层和所述存储区域，形成多个沿第一方向间隔排布的位线沟槽，包括：

在所述第一金属层、所述存储区域和所述第一字线绝缘层的表面依次形成所述位线绝缘层、位线掩膜层和第二光阻层；所述第二光阻层具有第二预设图案，所述第二预设图案包括沿所述第一方向平行排布的多个子图案；每一所述子图案用于形成一个所述位线沟槽；

通过所述第二光阻层，刻蚀所述位线掩膜层，以实现将所述子图案转移至所述位线掩膜层中，得到图形化的位线掩膜层；

通过所述图形化的位线掩膜层，刻蚀所述位线绝缘层、所述第一字线绝缘层和所述存储区域，形成所述位线沟槽。

11.根据权利要求10所述的方法，其特征在于，所述方法还包括：

在形成所述位线沟槽之后，去除所述第二光阻层、所述图形化的位线掩膜层、和所述外围区域表面的位线绝缘层。

12.根据权利要求11所述的方法，其特征在于，所述刻蚀所述第一金属层和所述第二金属层，形成半埋式位线结构和外围栅极，包括：

在所述外围区域的第二金属层的表面形成第二掩膜层；

通过所述第二掩膜层刻蚀所述第二金属层，形成刻蚀后的第二金属层；其中，位于所述位线沟槽中的刻蚀后的第二金属层构成所述半埋式位线结构；

通过所述刻蚀后的第二金属层，刻蚀所述第一金属层，形成刻蚀后的第一金属层；其中，所述刻蚀后的第一金属层和位于所述外围区域的刻蚀后的第二金属层共同构成所述外围栅极。

13.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在形成所述半埋式位线结构和所述外围栅极之后，在所述外围区域、所述存储区域和所述外围栅极的表面形成第二隔离层。

14.一种半导体结构，其特征在于，所述半导体结构通过上述权利要求1至13任一项所述的半导体结构的形成方法形成，所述半导体结构包括：

半导体衬底，包括存储区域和外围区域；

刻蚀后的绝缘层，位于所述存储区域的表面；

半埋式位线结构，所述半埋式位线结构的一部分位于所述存储区域中，且所述半埋式位线结构的另一部分位于所述刻蚀后的绝缘层中；

外围栅极，位于所述外围区域的表面。

15.根据权利要求14所述的半导体结构，其特征在于，所述刻蚀后的绝缘层至少包括刻蚀后的第一字线绝缘层；所述半导体结构还包括：埋入式字线结构；

所述埋入式字线结构，位于所述存储区域中；所述埋入式字线结构至少包括所述刻蚀后的第一字线绝缘层，且所述刻蚀后的第一字线绝缘层超出所述外围区域的顶表面。

Images