CN116133396A

CN116133396A - 半导体结构的形成方法及半导体结构

Info

Publication number: CN116133396A
Application number: CN202111085578.8A
Authority: CN
Inventors: 卢经文
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2021-09-16
Filing date: 2021-09-16
Publication date: 2023-05-16
Also published as: WO2023040135A1

Abstract

本申请实施例提供一种半导体结构的形成方法及半导体结构。其中，所述方法包括：提供基底，所述基底包括沿第一方向延伸，且沿第二方向排列的位线沟槽；在所述位线沟槽内形成位线结构；刻蚀形成有所述位线结构的所述基底，形成与所述位线结构对应的有源区；其中：每一列沿第一方向排列的所述有源区内包括沿第三方向延伸的有源区，所述第一方向、第二方向和所述第三方向位于同一平面内，且所述第二方向和第三方向分别与所述第一方向具有第一预设夹角和第二预设夹角。

Description

半导体结构的形成方法及半导体结构

技术领域

本申请涉及但不限于一种半导体结构的形成方法及半导体结构。

背景技术

半导体器件，例如动态随机存储器(Dynamic Random Access Memory，DRAM)包括多个存储单元、字线(Word Line，WL)和位线(Bit Line，BL)。相关技术中，制作WL和BL的制程工艺较复杂，需要进行改进。

发明内容

本申请实施例提供一种半导体结构的形成方法及半导体结构。

一方面，本申请实施例提供一种半导体结构的形成方法，包括：

提供基底，所述基底包括沿第一方向延伸，且沿第二方向排列的位线沟槽；

在所述位线沟槽内形成位线结构；

刻蚀形成有所述位线结构的所述基底，形成与所述位线结构对应的有源区；其中：

每一列沿第一方向排列的所述有源区内包括沿第三方向延伸的有源区，所述第一方向、第二方向和所述第三方向位于同一平面内，且所述第二方向和第三方向分别与所述第一方向具有第一预设夹角和第二预设夹角。

另一方面，本申请实施例提供一种半导体结构，包括：

基底；

在所述基底内形成的沿第一方向延伸，且沿第二方向排列的位线结构；

与所述位线结构对应的有源区；其中，每一列沿第一方向排列的所述有源区内包括沿第三方向延伸的至少两个有源区；

所述第一方向、第二方向和所述第三方向位于同一平面内，且所述第二方向和第三方向分别与所述第一方向具有第一预设夹角和第二预设夹角。

本申请实施例中，通过在包括位线沟槽的基底中形成位线结构，之后刻蚀基底形成有源区，提供了一种与相关技术不同的半导体结构形成方法，区别之处在于：相关技术中，先形成有源区后形成位线结构，而本申请实施例提供的方案先形成位线结构，后形成有源区。如此，本申请实施例提供的方案不需使用填充和多次刻蚀工艺，简化了形成半导体结构的工艺制程。

附图说明

图1A至图1G为相关技术中半导体结构的形成过程的结构示意图；

图2A为本申请实施例提供的半导体结构的形成方法的流程示意图；

图2B至图2E为本申请实施例提供的半导体结构的形成过程的结构示意图；

图3A为本申请实施例提供的半导体结构的形成方法的另一流程示意图；

图3B为本申请实施例提供的半导体结构的形成过程的结构示意图；

图4A为本申请实施例提供的半导体结构的形成方法的另一流程示意图；

图4B至图4E为本申请实施例提供的半导体结构的形成过程的结构示意图；

图5A为本申请实施例的半导体结构的形成方法流程示意图；

图5B为本申请实施例提供的半导体结构的形成过程的结构示意图；

图6A为本申请实施例的半导体结构的形成方法的流程示意图；

图6B至图6F为本申请实施例的半导体结构的形成过程的结构示意图；

图7A为本申请实施例提供的半导体结构的形成方法的再一种的流程示意图；

图7B至图7C为本申请实施例提供的半导体结构的形成过程的结构示意图；

图8A为本申请实施例提供的半导体结构的形成方法的流程示意图；

图8B至图8E为本申请实施例提供的半导体结构的形成过程的结构示意图；

图9A为本申请实施例提供的半导体结构的形成方法的流程示意图；

图9B至图9D为本申请实施例提供的半导体结构的形成过程的结构示意图；

图10A为本申请实施例提供的半导体结构的形成方法的流程示意图；

图10B为本为本申请实施例提供的半导体结构的形成过程的结构示意图。

附图标记说明如下：

20—基底；100/200—衬底；101/203—字线沟槽；102/204—字线结构；103—第一隔离层；104/2021b—导电层；105—第一位线接触层；106/202—位线结构；120—第一绝缘层；121/2010—第一掩膜层；122/2011—第一光刻胶层；123—金属导电层；124—第二隔离层；125—非晶碳层；126—第二掩膜层；127—第二光刻胶层；201—位线沟槽；205—隔离层；206—盖层；207—牺牲层；208—空气间隙；209—绝缘层；210—字线结构层；210a—字线阻挡层；210b—字线金属层；211—掩膜层；212—光刻胶层；213—掩膜图案；1001/2001—有源区；1002/2002—隔离区；2021—位线导电层；2021a—位线阻挡层；2022—位线接触层；214—第一掩膜条；215—字线保护结构；216—第二掩膜条。

具体实施方式

下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请的技术方案，但不用来限制本申请的保护范围。

相关技术中，如图1A至图1E，来说明半导体结构的形成过程。

参见图1A，提供衬底100，对衬底100进行预设厚度的刻蚀，在衬底100中形成沿AA’方向间隔排布多个半导体柱，并在半导体柱之间形成隔离沟槽。半导体柱的高度方向为衬底的厚度方向，半导体柱后续形成多个有源区1001。有源区1001为沿第三方向(Z轴方向)延伸的条形柱，有源区1001用于形成有源器件例如晶体管等。在相邻的有源区1001之间和有源区1001的表面沉积二氧化硅作为隔离区1002，隔离区1002用于隔离相邻的两个有源区1001，以形成多个有源器件。

参见图1B，对有源区1001和隔离区1002进行刻蚀，形成多条互相平行的字线沟槽101，字线沟槽101沿第二方向(Y轴方向)延伸，沿第一方向(X轴方向)排列。

参见图1C，在字线沟槽101内形成字线结构102。

参见图1D，在字线结构102和刻蚀后的有源区1001、刻蚀后的隔离区1002表面依次形成第一隔离层103、导电层104、第一绝缘层120、第一掩膜层121和第一光刻胶层122。利用第一光刻胶层122对第一掩膜层121进行图案化，再利用图案化后的第一掩膜层121对第一隔离层103、导电层104、第一绝缘层120进行刻蚀。第一掩膜层121可以为多层结构，例如第一掩膜层121可以包括依次堆叠的硬掩膜层、阻挡层和绝缘层。

参考图1E，图1E中的左图和图1E中的右图为同一结构的不同剖面，刻蚀导电层104形成第一位线接触层105，第一绝缘层120用于在刻蚀导电层104形成第一位线接触层105时，保护位于第二绝缘层120下方的导电材料不受到污染，在刻蚀导电层104形成位线接触层105后被去除。

参考图1F和图1G，在位线接触层105上依次形成金属导电层123，第二隔离层124，非晶碳层125(Amorphous Carbon Layer，ALC)、第二掩膜层126和第二光刻胶层127。第二光刻胶层127对第二掩膜层126进行图案化，再利用图案化后的第二掩膜层126对金属导电层123、第二隔离层124和位线接触层105进行刻蚀。刻蚀后的金属导电层123和刻蚀后的第一位线接触层105形成多条互相平行的位线结构106，刻蚀后的第二隔离层124形成第三隔离层。

由于多条位线结构106之间会产生寄生电容，这种情况在相邻的位线结构106之间尤其明显，需要在位线结构106的底部填充氮化硅，在位线结构106的侧壁形成氮化硅-绝缘层-氮化硅(Nitride-Oxide-Nitride，N-O-N)的结构。

在上述基础上，导致半导体结构的制程工艺较复杂。

为了解决上述问题，本申请实施例提供一种半导体结构的形成方法，参考图2A，包括以下步骤：

S10、提供基底，所述基底包括沿第一方向延伸，且沿第二方向排列的位线沟槽。

基底可以是硅基底，也可以包括其他半导体元素，例如：锗(Ge)，或包括半导体化合物，例如：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InP)或锑化铟(InSb)，或包括其他半导体合金，例如：硅锗(SiGe)、磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、及/或磷砷化铟镓(GaInAsP)或其组合。

这里，基底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直基底顶表面和底表面的方向为第四方向。在基底顶表面和底表面方向上，定义两彼此相交(例如彼此垂直)的第一方向和第二方向，为描述方便，本申请实施例定义多个位线沟槽的排列方向为第二方向，定义位线沟槽的延伸方向为第一方向，基于第一方向和第二方向可以确定基底的平面方向。本申请实施例中，定义所述第一方向与第二方向所在的平面为水平面，第一方向与第二方向具有一定的夹角，第三方向位于第一方向和第二方向之间，且第一方向、第二方向和第三方向在同一平面。为了理解方便，可以将第一方向理解为X轴方向，可以将第二方向理解为Y轴方向，可以将第三方向理解为Z轴方向，可将第四方向理解为U轴方向，例如基底的厚度方向。

这里，位线沟槽具有预设深度，位线沟槽的深度方向为基底的厚度方向，即为第四方向U方向，位线沟槽的预设深度小于基底的厚度。

S20、在所述位线沟槽内形成位线结构。

这里，位线结构可以完全位于位线沟槽内，也可以部分的位线结构位于位线沟槽内，即有部分位线结构的顶表面高于基底的顶表面。

这里，位线结构用于与半导体器件中的有源区电连接。位线结构可以为单层结构，也可以为多层的复合结构，位线结构可以包括位线金属层，位线金属层的材料包括钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。

S30、刻蚀形成有所述位线结构的所述基底，形成与所述位线结构对应的有源区；其中，每一列沿第一方向排列的所述有源区内包括沿第三方向延伸的有源区，所述第一方向、第二方向和所述第三方向位于同一平面内，且所述第二方向和第三方向分别与所述第一方向具有第一预设夹角和第二预设夹角。

这里，可以采用湿法刻蚀、干法刻蚀或者其他合适的刻蚀工艺，例如，等离子体刻蚀、反应离子刻蚀等。第一预设夹角和第二预设夹角可以小于90度。

下面参考图2B至图2D，对上述步骤S10至步骤S30进行说明。首先，参考图2B，执行步骤S10，提供基底20，基底20包括沿X轴方向延伸，且沿Y轴方向排列的至少两个位线沟槽201；至少两个位线沟槽201互相平行。参考图2C，执行步骤S20，在每一位线沟槽201内形成一位线结构202。相邻位线结构202在X轴方向上互相平行，且沿Y轴方向排列。

接着，参考图2D，执行步骤S30，刻蚀形成有位线结构202的基底20，形成与位线结构202对应的有源区2001。多个有源区2001沿Z轴方向延伸，每一位线结构202对应一列有源区2001，每列有源区2001包括至少两个间隔设置的有源区2001。

这样，经过步骤S30刻蚀后剩余的基底可以看作是衬底200，位线沟槽201的深度可以为位线结构202的高度。同时，每个有源区2001被对应的位线结构202分割成两部分，可以作为半导体器件的源极区/漏极区以形成晶体管，位线结构202与对应的晶体管的源极区/漏极区电连接。

在实施时，源极区/漏极区与衬底200的导电类型可以不同，例如源极区/漏极区可以为N型半导体，衬底200可以为P型半导体。

在一些实施例中，形成基底20的方法可以参考图2E，至少包括以下步骤：

提供衬底200，在衬底200上依次形成第一掩膜层2010和第一光刻胶层2011，利用第一光刻胶层2011图案化第一掩膜层2010形成位线图案2012，位线图案2012暴露衬底200与位线沟槽201对应的表面。通过位线图案2012对衬底200进行刻蚀，形成沿X轴方向延伸，且沿Y轴方向排列的位线沟槽201的基底20。

这里，衬底可以是硅衬底、绝缘体上硅衬底、锗衬底绝缘体上锗衬底、硅锗衬底或者通过执行选择性外延生长工艺而获得的外延薄膜衬底。刻蚀可以采用干法刻蚀或者湿法刻蚀。

基于图2A提供的半导体结构形成方法形成如图2D所示的半导体结构，所述结构包括：

基底；

在基底内形成的沿第一方向(X轴方向)延伸，且沿第二方向(Y轴方向)排列的位线结构202；

与位线结构202对应的有源区2001；其中，每一列沿第一方向排列的有源区2001内包括沿第三方向(Z轴方向)延伸的至少两个有源区2001；

本申请实施例提供一种半导体结构的形成方法，参考图3A，步骤S30之后还包括：S40、在所述有源区之间填充绝缘材料，形成隔离区；其中，所述隔离区用于隔离所述有源区。

这里，绝缘材料可以包括硅氧化物中的一种或者多种，绝缘材料可以通过任意一种合适的沉积工艺来形成，例如，化学气相沉积(Chemical Vapor Deposition，CVD)工艺、物理气相沉积(Physical Vapor Deposition，PVD)工艺或者原子层沉积(Atomic LayerDeposition，ALD)工艺等。隔离区可以用作浅槽隔离(Shallow Trench Isolation，STI)。

下面参考图3B，对步骤S40进行说明。在各有源区2001之间沉积绝缘材料，形成隔离区2002，隔离区为一个连通。隔离区2002用于隔离相邻有源区2001。

基于图3A提供的半导体结构的形成方法形成如图3B所示的半导体，所述半导体结构还包括：位于有源区2001之间的隔离区2002；其中，隔离区2002用于隔离有源区2001。

在一些实施例中，参考图4A，步骤S40之后还包括步骤S50和步骤S60。其中：

S50、刻蚀预设宽度和预设深度的所述有源区、所述隔离区和所述位线结构，形成沿所述第一方向排列的多个字线沟槽，且沿所述第二方向延伸的多个字线沟槽。

这里，所述预设深度可以小于所述基底的厚度。

S60、在每一所述字线沟槽内形成字线结构。

这里，字线结构可以为埋入式的，字线结构可以包括导电材料，例如，钨、钴、铜、铝、多晶硅、氮化钛或上述导电材料的任意组合。

下面参考图4B至图4E，对上述步骤S50和步骤S60进行说明。首先，参考图4B和图4C，其中，图4C是图4B沿AA＇的剖面结构图，执行步骤S50，刻蚀有源区2001、隔离区2002和位线结构202，形成沿X轴方向排列且沿Y轴方向延伸的多个字线沟槽203。字线沟槽203具有预设宽度w1和预设深度d1。其次，参考图4D和图4E，其中，图4E是图4D沿BB＇的剖面结构图，执行步骤S60，在每一字线沟槽内203形成字线结构204。

在一些实施例中，参考图5A，所述位线结构包括位线金属层和位线导电层。步骤S20可以通过步骤S201至步骤S202来实现。其中：

S201、在每一所述位线沟槽内形成位线金属层。

这里，位线金属层的材料可以是金属材料、金属化合物或者上述材料的组合。其中，金属材料例如钨、钴、铜、铝，金属化合物例如氮化钛。位线接触层的材料可以为单晶硅、多晶硅或者其他导电材料。

S202、至少在所述位线金属层的表面形成位线接触层，所述位线接触层与所述有源区连接。

这里，位线接触层的材料可以为单晶硅、多晶硅或者其他导电材料。

参考图5B对步骤S201和步骤S202进行说明，位线结构202包括位线金属层2021和位线接触层2022。对应地，在每一所位线沟槽(参见图2B中的位线沟槽201)内形成位线结构202，包括：在每一位线沟槽201内形成位线金属层2021，至少在位线金属层2021的表面形成位线接触层2022。位线接触层2022与有源区2001连接，以实现位线结构202与有源区2001的电连接。当半导体结构包括晶体管时，有源区2001设置有源极区/漏极区，位线结构202通过位线接触层2022与源极区/漏极区电连接。

在本实施例中，位线结构包括位线金属层和位线接触层的两层结构，可以减小位线结构的电阻，为位线结构提供更好的导电性能。

在一些实施例中，继续参考图5B，步骤S202之后还包括步骤S203：在位线接触层上2022形成盖层206。这里，盖层206的材料可以是氮化硅，盖层206的上表面与有源区2001的表面齐平，盖层206用于保护位线接触层2022，避免位线接触层2022在后续的其他工艺制程中损坏导致位线结构202的性能受影响甚至失效。

在一些实施例中，所述位线金属层包括位线阻挡层和导电层；参考图6A，步骤S20还可以通过步骤S601至步骤S606来实现。其中：

S601、在每一所述位线沟槽内形成隔离层。

这里，隔离层的作用是隔离位线结构和基底，隔离层的材料可以是氮化硅。

S602、在形成有所述隔离层的所述位线沟槽内，形成牺牲层，所述牺牲层至少覆盖所述位线沟槽的侧壁。

这里，牺牲层的材料可以与隔离层的材料相同，即也可以是氮化硅。牺牲层可以覆盖位线沟槽的侧壁和底部，也可以仅覆盖位线沟槽的侧壁。换句话说，牺牲层可以看作位线金属层的侧墙。

S603、在形成有所述牺牲层的所述位线沟槽内，形成位线阻挡层，所述位线阻挡层覆盖所述牺牲层的侧壁和底面；

这里，位线阻挡层的作用是保护有源区，防止后续形成导电层使用的材料对有源区造成污染，导致器件失效。位线阻挡层的材料可以是氮化钛。

S604、形成导电层，所述导电层填充于所述位线沟槽内且所述导电层的顶面低于所述基底的上表面。

这里，导电层的材料可以是钨、钴、铜、铝、或其他合适的材料。

S605、至少在所述位线金属层的表面形成位线接触层，所述位线接触层与所述有源区连接。

至此，位线沟槽内从下至上依次包括隔离层、位线金属层和位线接触层这三层结构，其中，位线金属层包括三明治夹层结构，从位线沟槽内的侧壁向内依次包括牺牲层、位线阻挡层和导电层。由此，步骤S605中的在所述位线金属层的表面是指位线金属层的上表面，上表面包括牺牲层、位线阻挡层和导电层的端面。

S606、在所述位线接触层上形成盖层。

下面参考图6B至图6E对上述步骤S601至步骤S606进行说明。

参考图6B，执行步骤S601，在位线沟槽201中沉积形成隔离层205。参见图6C，执行步骤S602，在形成有隔离层205的位线沟槽201内，形成牺牲层207，牺牲层207覆盖位线沟槽201的侧壁和底部。

参见图6D，执行步骤S603和步骤S604，在形成有牺牲层207的位线沟槽201内，形成位线阻挡层2021a，位线阻挡层2021a覆盖牺牲层207的侧壁和底面；形成导电层2021b，导电层2021b填充于位线沟槽201内且导电层2021b的顶面低于基底(参见图2B中的基底20)的上表面。

参见图6E，执行步骤S605和S606，在位线金属层2021的表面形成位线接触层2022，位线接触层2022与有源区2001连接；在位线接触层2022上形成盖层206。这里，位线金属层2021包括位线阻挡层2021a和导电层2021b。

基于步骤S601至步骤S606形成如图6E所示的半导体结构，本申请实施例提供的半导体结构中，位线结构202包括位线金属层2021和位线接触层2022，半导体结构还包括：与位线金属层2021接触且位于位线金属层2021下方的隔离层205，以及位于所述位线接触层2022表面上的盖层206。

在一些实施例中，步骤S50、所述沿所述第二方向刻蚀预设宽度和预设深度的所述有源区、所述隔离区和所述位线结构，形成沿所述第一方向排列的多个字线沟槽，包括：

以所述盖层的表面为刻蚀起点，至少以所述位线接触层中与所述位线金属层接触的表面为刻蚀终点，对所述有源区、所述隔离区和所述位线结构进行刻蚀预设宽度和预设深度，保留预设厚度的所述位线金属层，以形成沿所述第一方向排列，且沿所述第二方向延伸的多个字线沟槽。

这里，可以采用湿法或者干法刻蚀形成字线沟槽。预设深度等于盖层的厚度，或者，预设深度大于盖层和位线接触层的厚度之和，且预设深度小于位线金属层的厚度、位线接触层的厚度和盖层的厚度之和。换句话说，字线沟槽的底表面可以与位线金属层的顶表面平齐，字线沟槽的底表面也可以低于位线金属层的顶表面并且高于位线金属层的底表面。

参考图6F对上述步骤进行说明。以盖层206的表面为刻蚀起点，刻蚀终点位于位线金属层2021中，对有源区2001、隔离区2002和位线结构202进行刻蚀，形成具有预设深度d2和预设宽度w2的多个相互平行的字线沟槽203。

在本实施例中，保留了预设厚度的位线金属层，能够保证位线结构正常工作。

在一些实施例中，参考图7A，在所述形成所述沿所述第一方向排列的多个字线沟槽之后，所述方法还包括：S70、刻蚀所述牺牲层，形成所述位线结构与所述位线沟槽的侧壁之间的空气间隙。这里，可以采用湿法刻蚀牺牲层。

参考图7B，刻蚀牺牲层207，在位线结构202与位线沟槽201的侧壁之间形成空气间隙208(Air Gap)。由于多条位线结构202之间会产生寄生电容，这种情况在相邻的位线结构202之间尤其明显。由于空气的介电常数通常认为近似等于1，牺牲层207可以起到绝缘隔离作用，介电常数通常大于1，通过刻蚀牺牲层207，在位线沟槽201的侧壁之间设置空气间隙208，可以在保证位线金属层2021与基底20绝缘的前提下，减小位线结构202与有源区2001之间，位线结构202与隔离区之间，以及多条位线结构202之间的介质层的介电常数，从而减小位线结构202与有源区2001之间，位线结构202与隔离区之间，以及多条位线结构202之间的寄生电容。

基于图7A提供的半导体结构形成方法形成如图7B所示的结构。在一些实施例中，参见图7B，半导体结构还包括形成于位线金属层2021侧壁的空气间隙208。

此外，参考图7C，在刻蚀牺牲层207时，且在盖层206和隔离层207的材料相同或相似的情况下，会刻蚀部分盖层206的表面。

在一些实施例中，参考图8A，步骤S60、在每一字线沟槽内形成字线结构可以包括以下步骤：

S801、在每一所述字线沟槽的表面形成绝缘层。

这里，绝缘层是作为字线结构的栅极氧化层，绝缘层的材料可以包括硅氧化物中的一种或者多种，例如，二氧化硅。绝缘层可以通过任意一种合适的沉积工艺来形成，例如，化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。

S802、在所述绝缘层的表面，形成字线结构层。

这里，字线结构层可以包括字线阻挡层和字线金属层，字线阻挡层用于提高字线金属层和其他结构的粘附效果，字线阻挡层的材料可以为氮化钛，字线金属层的材料可以为钨。

S803、刻蚀所述字线结构层，形成字线结构；其中，所述字线结构的顶面低于所述位线接触层的底面。

下面参考图8B至图8D，对上述步骤S801至步骤S803进行说明。

参考图8B，执行步骤S801，在每一字线沟槽203的表面形成绝缘层209。执行步骤S802，在绝缘层209的表面，形成如图8C所示的字线结构层210。字线结构层210可以包括字线阻挡层210a和字线金属层210b。执行步骤S803，刻蚀字线结构层210，形成如图8D所示的字线结构204；其中，字线结构204的顶面低于位线接触层2022的底面。

在一些实施例中，步骤S60之后还包括：在所述字线结构的表面形成字线保护结构。参见图8E，在字线结构204的表面形成字线保护结构215。

在一些实施例中，步骤S603包括：以所述字线结构层的表面为刻蚀起点，以所述位线金属层厚度的1/3至2/3处为刻蚀终点，刻蚀所述字线结构层，形成所述字线结构。如图8D所示，字线结构204的顶表面低于位线金属层2021的顶表面，并且，字线结构204的顶表面与位线金属层2021的顶表面之间的距离为位线金属层2021厚度的1/3。

在本实施例中，在形成字线结构时通过设置刻蚀终点，增大字线结构的横截面积。由于字线结构的横截面积越大，电阻越小，因此形成的字线结构具有较小的电阻。此外，在不切断位线结构的前提下，可以减小字线结构和位线结构之间的交叠面积，从而减小寄生电容。

对应地，在一些实施例中，参见图8D，半导体结构还包括：沿第二方向延伸(Y轴方向)，且沿第一方向(X轴方向)排列的多个字线结构204；

字线结构204的底面位于位线金属层2021高度的1/3至2/3处；

字线结构204的顶面低于所述位线接触层2022与所述位线金属层2021接触的表面。

在一些实施例中，参考图9A，步骤S30通过步骤S301至步骤S303来实现。其中：

S301、在形成有位线结构的所述基底的表面依次形成掩膜层和光刻胶层。

这里，掩膜层可以为双层结构，也可以为单层结构，掩膜层采用的材料可以为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种，可以通过以下任意一种工艺形成掩膜层：化学气相沉积、物理气相沉积、原子层沉积、旋涂工艺或其它任何合适的工艺。

S302、图案化所述掩膜层和所述光刻胶层，形成掩膜图案。

这里，图案化指的是利用光刻工艺使光刻胶层和掩膜层具有掩膜图案，其中，掩膜图案限定出有源区的位置。

S303、利用所述掩膜图案刻蚀形成有所述位线结构的所述基底，以形成与每一所述位线沟槽对应的沿所述第一方向的一列有源区；其中，所述有源区的底面低于对应的每一所述位线结构的底面。

下面参考图9B至图9D对步骤S301至步骤S303进行说明。参考图9B，在形成有位线结构202的基底20的表面依次形成掩膜层211和光刻胶层212。继续参考图9B，图案化掩膜层211和光刻胶层212，形成如图9C所示的掩膜图案213。继续参考图9C，利用掩膜图案213刻蚀形成有位线结构202的基底20，基底20被掩膜图案213保护从而在刻蚀过程中留下来，基底20中没有被掩膜图案213保护的部分被刻蚀，最终形成如图9D所示的多个彼此隔离的有源区2001。多个有源区2001被分成多列，每一条位线结构202都有对应的沿X轴方向的一列有源区2001。任一有源区2001的底面低于对应的位线结构202的底面。

在一些实施例中，参考图10A，步骤S302可以通过步骤S3021和步骤S3022来实现。其中：

S3021、利用所述光刻胶层图案化所述掩膜层形成多个互相平行沿第三方向的第一掩膜条。

S3021、对每一所述第一掩膜条至少进行一次图案化，形成所述掩膜图案；其中，所述掩膜图案包括至少两段具有预设长度的第二掩膜条。

这里，第一掩膜条的长度大于第二掩膜条的长度。

下面参考图9B、图10B和图9C对步骤S3021至步骤S3022进行说明。

参考图9B，对光刻胶层212进行曝光、显影、洗胶等处理，利用光刻胶层212保留下来的部分对掩膜层211进行刻蚀，保留被光刻胶212保护的部分，形成如图10B所示多个互相平行且沿Z轴方向延伸的第一掩膜条214。第一掩膜条214的延伸方向为后续形成的有源区2001的延伸方向。

参考图10B，对第一掩膜条214至少进行一次图案化，将第一掩膜条214切断，形成如图9C所示的掩膜图案213。如此，每一掩膜图案213包括至少两段具有预设长度的第二掩膜条216。示例地，依次利用第一剪切光掩膜和第二剪切光掩膜对第一掩膜条214进行刻蚀，形成多个第二掩膜条216，多个第二掩膜条216组成掩膜图案213。第二掩膜条216的预设长度为有源区2001的长度。

本申请所提供的方法或半导体结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或半导体结构实施例。

以上半导体结构实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请半导体实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

以上所述，仅为本申请的示例性的实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。因此，本申请实施例的保护范围应以权利要求的保护范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

在所述位线沟槽内形成位线结构；

2.根据权利要求1所述的方法，其特征在于，还包括：

在所述有源区之间填充绝缘材料，形成隔离区；其中，所述隔离区用于隔离所述有源区。

3.根据权利要求2所述的方法，其特征在于，还包括：

刻蚀预设宽度和预设深度的所述有源区、所述隔离区和所述位线结构，形成沿所述第一方向排列，且沿所述第二方向延伸的多个字线沟槽；

在每一所述字线沟槽内形成字线结构。

4.根据权利要求3所述的方法，其特征在于，所述位线结构包括位线金属层和位线接触层；

所述在每一所述位线沟槽内形成位线结构，包括：

在每一所述位线沟槽内形成位线金属层；

至少在所述位线金属层的表面形成位线接触层，所述位线接触层与所述有源区连接。

5.根据权利要求4所述的方法，其特征在于，所述在每一所述位线沟槽内形成位线金属层之前，还包括：在每一所述位线沟槽内形成隔离层；

所述至少在所述位线金属层的表面形成位线接触层之后，还包括：

在所述位线接触层上形成盖层。

6.根据权利要求5所述的方法，其特征在于，所述位线金属层包括位线阻挡层和导电层；所述方法还包括：

在形成有所述隔离层的所述位线沟槽内，形成牺牲层，所述牺牲层覆盖所述位线沟槽的侧壁和底面；

所述在每一所述位线沟槽内形成位线金属层，包括：

在形成有所述牺牲层的所述位线沟槽内，形成位线阻挡层，所述位线阻挡层覆盖所述牺牲层的侧壁和底面；

形成导电层，所述导电层填充于所述位线沟槽内且所述导电层的顶面低于所述基底的上表面。

7.根据权利要求5所述的方法，其特征在于，所述沿所述第二方向刻蚀预设宽度和预设深度的所述有源区、所述隔离区和所述位线结构，形成沿所述第一方向排列，且沿所述第二方向延伸的多个字线沟槽，包括：

以所述盖层的表面为刻蚀起点，至少以所述位线接触层与所述位线金属层接触的表面为刻蚀终点，对所述有源区、所述隔离区和所述位线结构进行刻蚀预设宽度和预设深度，保留预设厚度的所述位线金属层，以形成沿所述第一方向排列，且沿所述第二方向延伸的多个字线沟槽。

8.根据权利要求6所述的方法，其特征在于，在所述形成沿所述第一方向排列的多个字线沟槽之后，所述方法还包括：

刻蚀所述牺牲层，形成所述位线结构与所述位线沟槽的侧壁之间的空气间隙。

9.根据权利要求4所述的方法，其特征在于，在每一所述字线沟槽内形成一字线结构，包括：

在每一所述字线沟槽的表面形成绝缘层；

在所述绝缘层的表面，形成字线结构层；

刻蚀所述字线结构层，形成字线结构；其中，所述字线结构的顶面低于所述位线接触层的底面。

10.根据权利要求9所述的方法，其特征在于，所述刻蚀所述字线结构层，形成字线结构，包括：

以所述字线结构层的表面为刻蚀起点，以所述位线金属层厚度的1/3-2/3处为刻蚀终点，刻蚀所述字线结构层，形成所述字线结构。

11.根据权利要求1至10任一项所述的方法，其特征在于，所述刻蚀形成有所述位线结构的所述基底，形成与所述位线结构对应的有源区，包括：

在形成有位线结构的所述基底的表面依次形成掩膜层和光刻胶层；

图案化所述掩膜层和所述光刻胶层，形成掩膜图案；

利用所述掩膜图案刻蚀形成有所述位线结构的所述基底，以形成与每一所述位线沟槽对应的沿所述第一方向的一列有源区；其中，所述有源区的底面低于对应的每一所述位线结构的底面。

12.根据权利要求11所述的方法，其特征在于，所述图案化所述掩膜层和所述光刻胶层，形成掩膜图案，包括：

同时刻蚀所述掩膜层和所述光刻胶层，形成多个互相平行沿第三方向的第一掩膜条；

对每一所述第一掩膜条至少进行一次图案化，形成所述掩膜图案；其中，所述掩膜图案包括至少两段具有预设长度的第二掩膜条。

13.根据权利要求3至10任一项所述的方法，其特征在于，在每一所述字线沟槽内形成字线结构之后，所述方法还包括：

在所述字线结构的表面形成字线保护结构。

14.一种半导体结构，其特征在于，包括：

基底；

15.根据权利要求14所述的结构，其特征在于，还包括：

位于所述有源区之间的隔离区；其中，所述隔离区用于隔离所述有源区。

16.根据权利要求15所述的结构，其特征在于，所述位线结构包括位线金属层和位线接触层，所述半导体结构还包括：与所述位线金属层接触且位于所述位线金属层下方的隔离层，以及位于所述位线接触层表面上的盖层。

17.根据权利要求16所述的结构，其特征在于，还包括：

形成于所述位线金属层侧壁的空气间隙。

18.根据权利要求16所述的结构，其特征在于，还包括：

沿所述第二方向延伸，且沿所述第一方向排列的多个字线结构；

所述字线结构的底面位于所述位线金属层高度的1/3至2/3处；

所述字线结构的顶面低于所述位线接触层与所述位线金属层接触的表面。