CN213401190U - 一种半导体器件 - Google Patents

Abstract

本实用新型公开了一种半导体器件，该半导体器件在接触孔中设置有接触焊盘结构，该接触焊盘结构设置为包括第一接触垫、随形覆盖第一接触垫的第二接触垫以及位于第二接触垫上的接触塞，第一接触垫与基底中的有源区充分接触，可以有效降低接触电阻，并且，通过设置叠层结构的接触垫，第一接触垫可以作为第二接触垫的缓冲层，避免第二接触垫中的掺杂离子渗透进基底中，影响导电性；另外，接触孔中的空隙形成于第一接触垫与接触孔的一侧侧壁之间，可以有效降低空隙对导电性的影响，从而有利于极大的提高半导体器件的导电特性。

Description

一种半导体器件

技术领域

本实用新型涉及半导体领域，尤其涉及一种半导体器件。

背景技术

随着技术的发展，为了满足对半导体器件小型化的需求，逐渐提高了半导体器件的集成程度。集成程度的提高，就要求缩小半导体器件中接触孔的尺寸。而较小的接触孔具有较大的纵横比，在制备过程中会出现不容易控制接触孔底部形貌的问题，使得接触孔变形或者被氧化。致使，在具有较大纵横比的接触孔中形成接触焊盘结构时，接触焊盘结构的底部与由接触孔暴露出的有源区之间的接触不良，导电性较差，极大的影响了半导体器件的性能。

实用新型内容

本实用新型要解决的技术问题是：在具有较大纵横比接触孔的半导体器件中，如何实现接触焊盘结构与有源区的有效接触，以极大的提高半导体器件的导电特性。

为解决上述技术问题，本实用新型提供了一种半导体器件，其包括：

基底，所述基底至少包括有源区和浅沟槽隔离区；

位线结构，所述位线结构位于所述基底上并在第一方向上延伸；

隔离围栏，所述隔离围栏位于相邻所述位线结构之间并在所述第一方向上间隔设置；

接触孔，所述接触孔位于在第二方向上相邻所述位线结构和在第一方向上相邻所述隔离围栏限定的区域中，其中，所述第二方向与所述第一方向垂直，所述接触孔的底部延伸至所述基底内并至少暴露出部分所述有源区和部分所述浅沟槽隔离区；

接触焊盘结构，所述接触焊盘结构位于所述接触孔内，所述接触焊盘结构包括第一接触垫、随形覆盖所述第一接触垫的第二接触垫以及位于所述第二接触垫上的接触塞，所述第一接触垫与所述接触孔的一侧侧壁之间形成有空隙。

可选的，所述第一接触垫与所述第二接触垫具有不同的化学组成。

可选的，所述第一接触垫与所述接触孔的部分基底表面接触。

可选的，所述第一接触垫的底部仅与所述有源区接触。

可选的，所述接触塞覆盖所述第二接触垫并与所述第一接触垫的部分表面接触。

可选的，所述接触塞包括第一接触插塞和位于所述第一接触插塞上的第二接触插塞。

可选的，所述接触焊盘结构还包括：位于所述第一接触插塞和所述第二接触插塞之间的半导体重掺杂层。

可选的，所述位线结构包括：位线以及位于所述位线上的绝缘介质层；

其中，所述第二接触垫的上表面高于所述位线下表面，所述第一接触插塞的上表面高于所述位线的上表面。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

应用本实用新型提供的半导体器件，该半导体器件在接触孔中设置有接触焊盘结构，该接触焊盘结构设置为包括第一接触垫、随形覆盖第一接触垫的第二接触垫以及位于第二接触垫上的接触塞，第一接触垫与基底中的有源区充分接触，可以有效降低接触电阻，并且，通过设置叠层结构的接触垫，第一接触垫可以作为第二接触垫的缓冲层，避免第二接触垫中的掺杂离子渗透进基底中，影响导电性；另外，接触孔中的空隙形成于第一接触垫与接触孔的一侧侧壁之间，可以有效降低空隙对导电的影响，从而有利于极大的提高半导体器件的导电特性。

附图说明

通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：

图1示出了示出了本实用新型实施例提供的一种半导体器件的俯视结构示意图；

图2A示出了本实用新型实施例提供的沿图1中A-A’线的剖面结构示意图；

图2B示出了本实用新型另一实施例提供的沿图1中A-A’线的剖面结构示意图；

图2C示出了本实用新型另一实施例提供的沿图1中A-A’线的剖面结构示意图；

图3示出了本实用新型实施例提供的沿图1中B-B’线的剖面结构示意图；

图4示出了本实用新型实施例提供的半导体器件制备方法流程示意图；

图5A示出了基底10的俯视结构示意图；图5B示出了沿图5A中A-A’线的剖面结构示意图；5C示出了沿图5A中B-B’线的剖面结构示意图；

图6A示出了形成有位线结构的半导体器件俯视结构示意图；图6B示出了沿图6A中A-A’线的剖面结构示意图；图6C示出了沿图6B中B-B’线的剖面结构示意图；

图7A示出了形成有接触开口的半导体器件俯视结构示意图；图7B示出了沿图7A中A-A’线的剖面结构示意图；图7C示出了沿图7A中B-B’线的剖面结构示意图；

图8A示出了形成有接触孔15的半导体器件俯视结构示意图；图8B示出了沿图8A中A-A’线的剖面结构示意图；图8C示出了沿图8A中B-B’线的剖面结构示意图；

图9A示出了沿A-A’线形成有第一接触垫161的半导体器件剖面结构示意图；

图9B示出了沿B-B’线形成有第一接触垫161的半导体器件剖面结构示意图；

图10A示出了沿A-A’线形成有第二接触垫162的半导体器件剖面结构示意图；图10B示出了沿B-B’线形成有第二接触垫162的半导体器件剖面结构示意图；

图11A示出了形成有接触塞163的半导体器件俯视结构示意图；图11B示出了沿图11A中A-A’线的剖面结构示意图；图11C示出了沿图11A中B-B’线的剖面结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本实用新型的实施方法，借此对本实用新型如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。

随着技术的发展，为了满足对半导体器件小型化的需求，逐渐提高了半导体器件的集成程度。集成程度的提高，就要求缩小半导体器件中接触孔的尺寸。而较小的接触孔具有较大的纵横比，在制备过程中会出现不容易控制接触孔底部形貌的问题，使得接触孔变形或者被氧化。致使，在具有较大纵横比的接触孔中形成接触焊盘结构时，接触焊盘结构的底部与由接触孔暴露出的有源区之间的接触不良，导电性较差，极大的影响了半导体器件的性能。

有鉴于此，本实用新型提供了一种半导体器件，该半导体器件在接触孔中设置有接触焊盘结构，该接触焊盘结构设置为包括第一接触垫、随形覆盖第一接触垫的第二接触垫以及位于第二接触垫上的接触塞，第一接触垫与基底中的有源区充分接触，可以有效降低接触电阻，并且，通过设置叠层结构的接触垫，第一接触垫可以作为第二接触垫的缓冲层，避免第二接触垫中的掺杂离子渗透进基底中，影响导电性；另外，接触孔中的空隙形成于第一接触垫与接触孔的一侧侧壁之间，可以有效降低空隙对导电性的影响，从而有利于极大的提高半导体器件的导电特性。

实施例一

参见图1所示，图1示出了本实用新型实施例提供的一种半导体器件的俯视结构示意图，其包括：

基底10，基底10至少包括有源区11和浅沟槽隔离区12；

位线结构13，位线结构13位于基底10上并在第一方向上延伸；

隔离围栏14，隔离围栏14位于相邻位线结构13之间并在第一方向上间隔设置；

接触孔15，接触孔15位于在第二方向上相邻位线结构13和在第一方向上相邻隔离围栏14限定的区域中，其中，第二方向与第一方向垂直，接触孔15的底部延伸至基底10内并至少暴露出部分有源区11和部分浅沟槽隔离区12；

接触焊盘结构16，接触焊盘结构16位于接触孔15内，接触焊盘结构16包括第一接触垫161、随形覆盖第一接触垫161的第二接触垫162以及位于第二接触垫162上的接触塞163，第一接触垫161与接触孔15的一侧侧壁之间形成有空隙17。

其中，基底10可以包括半导体衬底，作为具体示例，基底10可以包括硅衬底、硅锗衬底或者绝缘体上硅衬底。在基底10中可以包括有源区11和浅沟槽隔离区12，浅沟槽隔离区12可以将有源区11限定为多个区域。

在本实用新型实施例中，可以用D1表示第一方向，用D2表示垂直于第一方向的第二方向，位线结构13在D1方向上延伸，多个位线结构在D2方向上间隔排列。作为示例，位线结构13可以包括位线131和位于位线131上的绝缘介质层132，其中，部分位线结构13可以通过位线接触塞133和基底10接触，位线接触塞133设置于基底10内部的位线接触孔133’中，位线接触孔133’可以具有比位线接触塞133宽的横向尺寸。另外，还可以设置有位线绝缘层134，该位线绝缘层134随形覆盖位线结构13并填充位线接触塞133和位线接触孔133’之间的空隙。位线接触塞133的上表面可以和基底10上表面等高，具体可参见图2A或图2B所示，图2A示出了本实用新型实施例提供的沿图1中A-A’线的剖面结构示意图，图2B示出了本实用新型另一实施例提供的沿图1中A-A’线的剖面结构示意图。需要说明的是，在图2A和图2B中为了便于观察，扩大了空隙17的大小，并不对空隙17的尺寸做具体的限定。

作为示例，隔离围栏14可以通过沉积绝缘材料形成，具体的，隔离围栏14可以通过沉积氮化硅形成。

需要说明的是，隔离围栏14可以在形成接触孔15之前形成，也可以在形成接触孔15之后形成，在本实用新型实施例中，将以在形成接触孔15之后形成隔离围栏14进行描述。具体请参见3所示，图3示出了本实用新型实施例提供的沿图1中B-B’线的剖面结构示意图。

参见图2A或图2B所示，接触焊盘结构16位于接触孔15内，作为示例，在沉积第一接触垫161之前可以利用锗烷气体对接触孔15进行预处理，以去除接触孔15中有源区11上表面的杂质，使第一接触垫161与有源区11良好接触，提高导电性。再利用化学气相沉积或者物理气相沉积等方法在经过预处理的接触孔15中形成第一接触垫161，其中，通过选择合适的沉积条件可以控制第一接触垫161与接触孔15的部分基底表面接触。作为一示例，第一接触垫161可以和接触孔15中的有源区11以及浅沟槽隔离区12的部分表面接触(图中未示出)；作为另一示例，可以通过选择性外延生长工艺在接触孔15中经过预处理的有源区11上形成第一接触垫161，其中，第一接触垫161仅与有源区11接触。

另外，在本实用新型实施例中还可以通过控制沿不同方向上的生长速率形成具有平面顶表面的多边形第一接触垫161，在其他实施例中，也可以形成与接触孔15一侧侧壁之间留有空隙、具有类似椭圆形貌横截面的第一接触垫161。其中，第一接触垫161可以包括锗化硅层，还可以为具有n型掺杂的锗化硅层。

第二接触垫162随形覆盖第一接触垫161，作为示例，可以通过选择性外延生长工艺在第一接触垫161的上表面形成第二接触垫162，第二接触垫162的上表面可以高于位线结构13的下表面。其中，第二接触垫162与第一接触垫161具有不同的化学组成，例如，第二接触垫162可以为和第一接触垫161不同的材料形成，第二接触垫162还可以为和第一接触垫161材料相同、但具有不同离子掺杂浓度的材料形成。作为一具体示例，第二接触垫162可以包括磷化硅层。通过利用选择性外延生长工艺形成第一接触垫161，第一接触垫161的底部仅与有源区11接触，在利用选择性外延生长工艺形成第二接触垫162后，第一接触垫161和第二接触垫162与接触孔15的一侧侧壁之间会形成有空隙。该结构中第一接触垫161可以作为第二接触垫162的缓冲层，避免第二接触垫162中的掺杂离子渗透进基底中，影响导电性，而接触孔15中的空隙17位于第一接触垫162与接触孔15的一侧侧壁之间，可以有效降低空隙17对导电性的影响，从而能够极大的提高半导体器件的性能。

在本实用新型实施例中，由于第一接触垫161与接触孔15的部分基底表面接触，在形成第一接触垫161以及第二接触垫162后，第一接触垫161与接触孔15的一侧侧壁以及接触孔15底表面之间会形成有空隙，在后续利用沉积工艺形成接触塞163时，可能无法完全填充空隙。作为一示例，可以采用化学气相沉积或物理气相沉积工艺在第二接触垫162上形成接触塞163，通过控制工艺条件，可形成接触塞163仅覆盖第二接触垫162的部分表面，在第一接触垫161、第二接触垫162和接触孔15之间形成空隙17，具体可参见图2A所示。作为另一示例，可以通过选择具有较好阶梯覆盖特性的沉积工艺在第二接触垫162上形成接触塞163，接触塞163覆盖第二接触垫162并与部分第一接触垫161接触，部分填充第一接触垫161、第二接触垫162和接触孔15之间的空隙，第一接触垫161与接触孔15底部之间仍保留有空隙17，具体可参见图2B所示。

作为示例，接触塞163可以包括第一接触插塞1631和位于第一接触插塞1631上的第二接触插塞1632，其中，第一接触插塞1631的上表面可以设置为高于位线131的上表面，以使第一接触插塞1631和第二接触插塞1632的接触界面高于位线131，从而能够避免在该接触界面处的离子渗透到位线131中，影响器件性能。

在本实用新型实施例中，第一接触插塞1631可以包括多晶硅层、金属硅化物或金属层，第二接触插塞1632可以包括金属层，作为一具体示例，第一接触插塞1631可以为磷化硅层，第二接触插塞1632可以为金属钨。

作为另一示例，参见图2C所示，图2C示出了本实用新型另一实施例提供的沿图1中A-A’线的剖面结构示意图，接触焊盘结构16还可以包括位于第一接触插塞1631和第二接触插塞1632之间的半导体重掺杂层18，通过设置半导体中掺杂层可以有效降低第一接触插塞1631和第二接触插塞1632之间的接触电阻。

以上为本实用新型实施例提供的一种半导体器件，该半导体器件在接触孔15中设置有接触焊盘结构16，该接触焊盘结构16设置为包括第一接触垫161、随形覆盖第一接触垫161的第二接触垫162以及位于第二接触垫162上的接触塞163，第一接触垫161与基底10中的有源区11充分接触，可以有效降低接触电阻，并且，通过设置叠层结构的接触垫，第一接触垫161可以作为第二接触垫162的缓冲层，避免第二接触垫162中的掺杂离子渗透进基底10中，影响导电性；另外，接触孔15中的空隙17形成于第一接触垫161与接触孔15的一侧侧壁之间，可以有效降低空隙17对导电性的影响，从而有利于极大的提高半导体器件的导电特性。

本实用新型的另一个方面，还提供了一种半导体器件的制备方法，具体请参见实施例二中的描述。

实施例二

参见图4所示，图4示出了本实用新型实施例提供的半导体器件制备方法流程示意图，其包括：

步骤S401：在基底10上形成沿第一方向上延伸的位线结构13，其中，基底10至少包括有源区11和浅沟槽隔离区12，位线结构13在第二方向上间隔排列，第二方向与第一方向垂直。

步骤S402：刻蚀相邻位线结构13之间的基底10，以形成延伸至基底10内并至少暴露出部分有源区11和部分浅沟槽隔离区12的接触开口；

步骤S403：在接触开口内形成隔离围栏14，隔离围栏14在第一方向上间隔设置，以将接触开口隔离成多个接触孔15。

步骤S404：利用锗烷气体对接触孔15的底部进行预处理。

步骤S405：在经过预处理的接触孔15中形成第一接触垫161。

步骤S406：在第一接触垫161上形成随形覆盖第一接触垫161的第二接触垫162，第一接触垫161与接触孔15的一侧侧壁之间形成有空隙17。

步骤S407：在接触孔15中形成接触塞163。

其中，参见图5A和图5B所示，图5A示出了基底10的俯视结构示意图，图5B示出了沿图5A中A-A’线的剖面结构示意图，基底10可以包括半导体衬底，作为具体示例，基底10可以包括硅衬底、硅锗衬底或者绝缘体上硅衬底。在基底10中可以包括有源区11和浅沟槽隔离区12，浅沟槽隔离区12可以将有源区11限定为多个区域。

在本实用新型实施例中，可以用D1表示第一方向，用D2表示垂直于第一方向的第二方向。另外，参见图5C所示，5C示出了沿图5A中B-B’线的剖面结构示意图，在基底10中还可以设置有掩埋字线结构19，掩埋字线结构19在D2方向上延伸，掩埋字线结构19可以包括字线191和位于字线191上的绝缘隔离层192，掩埋字线结构19可以采用本领域常规的方法实现，为简要起见在此不再赘述。另外，在掩埋字线结构19外侧还可以设置有介电层193，该介电层193可以为氧化物层或氮化物层。

步骤S401可以具体为，在基底10上沉积硬掩模层并对该硬掩模层进行图形化；以图形化后的硬掩模层作为掩模刻蚀基底10，以在基底10中形成位线接触孔133’；沉积覆盖位线接触孔133’的导电材料，导电材料的上表面可以和基底10的上表面等高；再沉积覆盖基底10和导电材料的导电层以及覆盖导电层的硬掩模层；图案化硬掩模层并以图案化后的硬掩模层为掩模对导电层以及位线接触孔133’中的导电材料进行刻蚀，以形成在D1方向上延伸的位线结构13，其中，图形化后的导电层作为位线131，图形化后的硬掩模层作为绝缘介质层132，图形化后的导电材料形成位线接触塞133。另外，还可以随形沉积位线绝缘层134，参见图6A-6C所示，图6A示出了位线结构的俯视结构示意图，图6B示出了沿图6A中A-A’线的剖面结构示意图，图6C示出了沿图6B中B-B’线的剖面结构示意图，在D2方向上位线结构13可以和位线接触塞133具有相同的线宽，随形沉积的位线绝缘层134还可以填充位线接触塞133和位线接触孔133’之间的空隙。

步骤S402可以具体为，采用湿法刻蚀或干法刻蚀的工艺刻蚀相邻位线结构13之间的基底10，以形成延伸至基底10内并至少暴露出部分有源区11和部分浅沟槽隔离区12的接触开口。具体请参见图7A-7C所示，图7A示出了形成有接触开口的半导体器件俯视结构示意图，图7B示出了沿图7A中A-A’线的剖面结构示意图，图7C示出了沿图7A中B-B’线的剖面结构示意图。接触开口沿D1方向的线宽可以为相邻位线结构13的位线绝缘层134之间的距离，在其他实施例中，接触开口沿D1方向的线宽也可以小于相邻位线结构13的位线绝缘层134之间的距离。

步骤S403可以具体为，在接触开口中沉积隔离材料层14’，该隔离材料层14’可以和位线结构13顶表面的位线绝缘层134具有相同的高度；沉积覆盖位线绝缘层134和隔离材料层14’的掩模层，图形化该掩模层，并以图形化后的掩模层为掩模刻蚀隔离材料层14’，以形成在第一方向上间隔排列的隔离围栏14，在D2方向上相邻的位线结构13和在D1方向上相邻的隔离围栏14可以将接触开口隔离成多个接触孔15。具体请参见图8A-8C所示，图8A示出了形成有接触孔15的半导体器件俯视结构示意图，图8B示出了沿图8A中A-A’线的剖面结构示意图，图8C示出了沿图8A中B-B’线的剖面结构示意图。

其中，隔离材料层14’可以为绝缘材料层，作为一具体示例，隔离材料层14’可以为氮化硅层。

步骤S404可以具体为，通入锗烷气体对接触孔15的底部进行预处理。在接触孔15中暴露出的有源区11极易被氧化形成绝缘层，例如，基底10为硅层时，在有源区11上表面会形成氧化硅，而锗烷中的锗原子可以破坏硅氧键，形成易于挥发的氧化锗，从而能够清除有源区11的绝缘材料，有利于接触垫与有源区11之间良好的导电性。

步骤S405可以具体为采用化学气相沉积或者物理气相沉积工艺在经过预处理的接触孔15中形成第一接触垫161，其中，通过选择合适的沉积条件可以控制第一接触垫161与接触孔15的部分基底表面接触。作为一示例，第一接触垫161可以和接触孔15中的有源区11以及浅沟槽隔离区12的部分表面接触(图中未示出)；作为另一示例，可以通过选择性外延生长工艺在接触孔15中经过预处理的有源区11上形成第一接触垫161，其中，第一接触垫161仅与有源区11接触。作为一具体示例，以硅烷和锗烷为前驱体，采用选择性外延生长工艺在接触孔15中经过预处理的有源区11上形成第一接触垫161，另外，可以通过优化生长条件控制形成沿D2方向横截面为多边形的第一接触垫161。通过采用选择性外延生长工艺，第一接触垫161的底部仅与有源区11接触。具体请参见图9A所示，图9A示出了沿A-A’线形成有第一接触垫161的半导体器件剖面结构示意图；图9B示出了沿B-B’线形成有第一接触垫161的半导体器件剖面结构示意图。

步骤S406可以具体为，采用选择性外延生长工艺在第一接触垫161上形成随形覆盖第一接触垫161的第二接触垫162。其中，第二接触垫162与第一接触垫161具有不同的化学组成，例如，第二接触垫162可以为和第一接触垫161不同的材料形成，第二接触垫162还可以为和第一接触垫161材料相同、但具有不同离子掺杂浓度的材料形成。作为一具体示例，以硅烷和磷烷为前驱体，采用选择性外延生长工艺在第一接触垫161上形成随形覆盖第一接触垫161的第二接触垫162。具体请参见图10A所示，图10A示出了沿A-A’线形成有第二接触垫162的半导体器件剖面结构示意图。其中，作为示例，第二接触垫162的上表面可以高于位线131下表面，图10B示出了沿B-B’线形成有第二接触垫162的半导体器件剖面结构示意图。在利用选择性外延生长工艺形成第二接触垫162后，第一接触垫161和第二接触垫162与接触孔15的一侧侧壁之间会形成有空隙。

需要说明的是，由于接触孔15具有较大的纵横比，以及第一接触垫161与接触孔15的部分基底表面接触，在形成第一接触垫161以及第二接触垫162后，第一接触垫161与接触孔15的一侧侧壁以及接触孔15底表面之间会形成有空隙，致使在后续利用沉积工艺形成接触塞163时，可能无法完全填充空隙。

作为一示例，步骤S407可以具体为，采用化学气相沉积或物理气相沉积工艺在第二接触垫162上形成接触塞163，通过控制工艺条件，可形成接触塞163仅覆盖第二接触垫162的部分表面，在第一接触垫161、第二接触垫162和接触孔15之间形成空隙17，具体可参见图11B所示。作为另一示例，步骤S407可以具体为，通过选择具有较好阶梯覆盖特性的沉积工艺在第二接触垫162上形成接触塞163，接触塞163覆盖第二接触垫162并与部分第一接触垫161接触，部分填充第一接触垫161、第二接触垫162和接触孔15之间的空隙，第一接触垫161与接触孔15底部之间仍保留有空隙17，具体可参见上述实施例一中的图2B所示。在以下描述中，将基于在接触孔15中形成有覆盖第二接触垫162部分表面的接触塞163的示例进行描述，请参见图11A-11C所示，图11A示出了形成有接触塞163的半导体器件俯视结构示意图，图11B示出了沿图11A中A-A’线的剖面结构示意图，其中，第一接触插塞1631的上表面可以高于位线131的上表面，以使第一接触插塞1631和第二接触插塞1632的接触界面高于位线131，从而能够避免在该接触界面处的离子渗透到位线131中，影响器件性能，图11C示出了沿图11A中B-B’线的剖面结构示意图。

步骤S407还可以具体为，采用化学气相沉积或者物理气相沉积工艺，在接触孔15中沉积多晶硅层、金属硅化物或金属层，以作为第一接触插塞1631；在接触孔15中沉积金属层以形成覆盖第一接触插塞1631的第二接触插塞1632。其中，第一接触垫161、第二接触垫162、第一接触插塞1631和第二接触插塞1632可以构成接触焊盘结构16。

作为一示例，第一接触插塞1631可以为磷化硅层，第二接触插塞1632可以为金属钨，当第一接触插塞1631与第二接触垫162材料相同时，第一接触插塞1631的生长速率可以大于第二接触垫162的生长速率。

需要说明的是，在接触孔15中形成多晶硅层、金属硅化物或金属层以作为第一接触插塞1631之后，还可以沉积覆盖第一接触插塞1631的半导体重掺杂层18。

以上为本实用新型实施例提供的一种半导体器件制备方法，通过利用锗烷气体对接触孔15的底部进行预处理，采用选择性外延生长的方法在有源区11上生长第一接触垫161以及随形覆盖第一接触垫161的第二接触垫162，进而在接触孔15中形成接触塞163，该方法中第一接触垫161与基底10中的有源区11充分接触，可以有效降低接触电阻，并且，通过设置叠层结构的接触垫，第一接触垫可以作为第二接触垫162的缓冲层，避免第二接触垫162中的掺杂离子渗透进基底10中，影响导电性；另外，接触孔15中的空隙17形成于第一接触垫161与接触孔15的一侧侧壁之间，可以有效降低空隙17对导电性的影响，从而有利于极大的提高半导体器件的导电特性。

虽然本实用新型所公开的实施方式如上，但所述的内容只是为了便于理解本实用新型而采用的实施方式，并非用以限定本实用新型。任何本实用新型所属技术领域内的技术人员，在不脱离本实用新型所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本实用新型的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种半导体器件，其特征在于，包括：

基底，所述基底至少包括有源区和浅沟槽隔离区；

位线结构，所述位线结构位于所述基底上并在第一方向上延伸；

隔离围栏，所述隔离围栏位于相邻所述位线结构之间并在所述第一方向上间隔设置；

接触孔，所述接触孔位于在第二方向上相邻所述位线结构和在第一方向上相邻所述隔离围栏限定的区域中，其中，所述第二方向与所述第一方向垂直，所述接触孔的底部延伸至所述基底内并至少暴露出部分所述有源区和部分所述浅沟槽隔离区；

接触焊盘结构，所述接触焊盘结构位于所述接触孔内，所述接触焊盘结构包括第一接触垫、随形覆盖所述第一接触垫的第二接触垫以及位于所述第二接触垫上的接触塞，所述第一接触垫与所述接触孔的一侧侧壁之间形成有空隙。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一接触垫与所述第二接触垫具有不同的化学组成。

3.根据权利要求1所述的半导体器件，其特征在于，所述第一接触垫与所述接触孔的部分基底表面接触。

4.根据权利要求3所述的半导体器件，其特征在于，所述第一接触垫的底部仅与所述有源区接触。

5.根据权利要求4所述的半导体器件，其特征在于，所述接触塞覆盖所述第二接触垫并与所述第一接触垫的部分表面接触。

6.根据权利要求5所述的半导体器件，其特征在于，所述接触塞包括第一接触插塞和位于所述第一接触插塞上的第二接触插塞。

7.根据权利要求6所述的半导体器件，其特征在于，所述接触焊盘结构还包括：位于所述第一接触插塞和所述第二接触插塞之间的半导体重掺杂层。

8.根据权利要求6所述的半导体器件，其特征在于，所述位线结构包括：位线以及位于所述位线上的绝缘介质层；

其中，所述第二接触垫的上表面高于所述位线下表面，所述第一接触插塞的上表面高于所述位线的上表面。

Images