TW497224B - Split-gate flash memory and method of manufacturing the same - Google Patents

Split-gate flash memory and method of manufacturing the same Download PDF

Info

Publication number
TW497224B
TW497224B TW090116224A TW90116224A TW497224B TW 497224 B TW497224 B TW 497224B TW 090116224 A TW090116224 A TW 090116224A TW 90116224 A TW90116224 A TW 90116224A TW 497224 B TW497224 B TW 497224B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
flash memory
patent application
semiconductor substrate
Prior art date
Application number
TW090116224A
Other languages
English (en)
Inventor
Dong-Jun Kim
Yong-Kyu Lee
Min-Soo Cho
Eui-Youl Ryu
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW497224B publication Critical patent/TW497224B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

497224 A7 B7 五 _I__ 經濟部智慧財產局員工消費合作社印製 7745pif.doc/008 發明說明（（） 本發明是有關於一種分離閘極式快閃記憶體及其製造 之方法。 最近分離閘極式快閃記憶體被廣泛用來作爲一種;:弯料 儲存元件。 ' 第1圖繪示爲習知的一種分離閘極式快閃記憶體的結 構平面圖；第2A至2J圖繪示則是沿著第1圖的線段a_a， 的製作流程剖面圖；第3A至3J圖繪示則是沿著第1圖的 線段B -B ’的製作流程剖面圖。 以下參照第1圖、第2A至2J圖以及第3A至3J圖， 詳細說明習知的分離閘極式快閃記憶體之製作過程。 請參照第2A圖與第3A圖，在一個半導體基底1〇〇的 一個主動區上形成一個第一氧化層101，在第一氧化層1〇1 上形成一層第一導電層102，以在半導體基底10〇的一個 場區上形成一個場氧化層103，場氧化層1〇3較佳是以多 晶石夕形成，此場氧化層102可以用區域氧化矽(L〇c〇S)的 方法、多晶矽緩衝區域氧化（PBL)法，或是淺溝渠隔離法 (STI)來製作。 第3A圖中所示的場氧化層1〇3是以淺溝渠隔離法來 形成的。 更詳細的來說，第一氧化層101與第一導電層102係 依序沈積在整個半導體基底1〇〇的表面上，而第一氮化層 (未頒不）接者沈積在弟一^導電層102上。透過一個微影製 程定義第一氧化層101、第一導電層102與第一氮化層， 以暴露出對應於場區的部分半導體基底，蝕刻半導體基底 5 --1-----------裝--------訂------II ·線 »m (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 經濟部智慧財產局員工消費合作社印製 497224 7745pif.doc/008 _B7_ 五、發明說明（Y) 100暴露出來的區域，以形成一個溝渠（未顯示），之後在 包括溝渠的第一氮化層上沈積一層氧化層，接著進行一道 化學機械硏磨製程，直到暴露出第一氮化層爲止，然後在 溝渠中塡入氧化層而形成場氧化層103。將殘留在第一導 電層102上的第一氮化層移除，在形成場氧化層103以後， 於第一導電層102上沈積一層第二氮化層104，接著進行 定義使其暴露出部分的第一導電層102。 請參照第2Β圖與第3Β圖，沈積一層第二氧化層105 在整個半導體基底1〇〇的表面上，並覆蓋住第二氮化層104 以及第一導電層1〇2暴露出來的表面。即使未繪示於圖示 上，在進行沈積第二氧化層105的步驟以前，會先利用第 二氮化層104作爲罩幕，飩刻第一導電層102，或是利用 氧化法氧化第一導電層102暴露出來的部分，所以第一導 電層102暴露出來的部分之厚度會比沒有暴露出來的部分 相對的要薄一點。 請參照第2C圖與第3C圖，回蝕刻第二氧化層105以 在第二氮化層104的側壁上形成一個氧化間隙壁106，然 後利用氧化間隙壁1〇6作爲罩幕，蝕刻未被氧化間隙壁1〇6 與第二氮化層104覆蓋住的第一氧化層101與第一導電層 102，而暴露出半導體基底1〇〇對應的區域。利用氧化間 隙壁106與第二氮化層104作爲罩幕，將摻質使用離子植 入的方法植入半導體基底1〇〇暴露出來的部分，以形成一 個源極接合區域107,其中植入的摻質導電性與半導體基 底之導電性相犯。 6 本紙張尺度適用中國國家標準（CNS)A4規恪（210 X 297公釐） ---；-----------裝--------訂-----— I!線 t Μ (請先閱讀背面之注意事項再填寫本頁) 497224 A7 137 7745pif.doc/008 五、發明說明（3) 在此部份，即使沒有繪示出來，當使用間隙壁106爲 罩幕蝕刻第一氧化層101與第一導電層102時，第一導電 層的一側會被暴露出來，爲了避免在第一導電層102暴露 的部分與在接下來的步驟中形成的源極線之間出現短路的 電路，會利用化學氣相沈積（CVD)技術在半導體基底100 的整個表面上沈積一層氧化層，接著進行回蝕刻，以形成 環繞在第一導電層102周圍的氧化間隙壁106，如第2C 圖所示。而除了化學氣相沈積法以外，熱氧化法也可以被 用來形成氧化層。 接著，請參照第2D圖與第3D圖，在整個半導體基底 100的表面上沈積一層第二導電層，然後回蝕刻以形成源 極線109,此源極線109會直接與源極接合區107相接觸， 在此處源極線109會透過氧化間隙壁106，與第一導電層 102作電性隔離。 請參照第2E圖與第3E圖，比如利用磷酸選擇性的移 除第二氮化層104,然後接著以氧化間隙壁106作爲罩幕， 蝕刻第一氧化層101與第一導電層102，以形成一個第一 閘極絕緣層Π0與一個浮置閘極1Π。 請參照第2F圖與第3F圖，接著在整個半導體基底100 的表面上依序沈積一層第三氧化層1Π與第三導電層 114，第三導電層114較佳爲多晶矽。之後，請參照第2G 圖與第3G圖，同時回蝕刻第三氧化層113與第三導電層 114，以在氧化間隙壁106的一個側壁上形成一的第二閘 極絕緣層115與字元線116。 7 -------------裝--------訂---------線 t m (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)Al規恪（210 X 297公釐） 497224 A7 B7 7745pif.doc/008 五、發明說明（u ) 接著，請參照第2H圖與第3H圖，在整個半導體基底 100的表面上沈積一層第四氧化層與一層第三氮化層’然 後回蝕刻以在字元線11 6的一邊側壁上形成一層緩衝層 117以及間隙壁118,並暴露出對應於在後續步驟將會形 成汲極接合區域的半導體基底100，間隙壁118的材質較 佳爲氮化物。 請參照第21圖與第31圖，在一道離子植入步驟中使 用一個罩幕（未顯示），將具有與源極接合區域相同導電性 的摻質植入到半導體基底1〇〇暴露出來的部分’藉以形成 汲極接合區域Π9。 接著，請參照第圖與第3J圖，利用一道金屬砂化 步驟，在源極線1〇9、汲極接合區119與字元線116上形 成一層矽化金屬層120。在整個半導體基底的表面上形成 一*層內層絕緣層121 ’然後形成一'個接觸窗開口 122暴Μ 出汲極區119，此內層絕緣層121包括一個形成於部分的 汲極接合區119之接觸窗開口 122。最後，在內層絕緣層 121上形成一層金屬線123，以透過接觸窗開口 122與汲 極接合區119相接觸，因此習知的分離閘極式快閃記億體 即製作完成。 以下將詳細敘述習知的分離閘極式快閃記憶體之程式 操作與抹除操作。 首先，習知的分離閘極式快閃記憶體之程式操作說明 如下。請參照第4Α圖，透過源極線109，將一個高電壓 VDD施加到源極接合區域107上，並將一個低電壓OV施 8 -------------裝--------訂--*r----線 - (請先閱讀背面之>r意事琢再填寫本頁) 經濟部智慧財產局員工消費合作社印i 本紙張尺度適用中國國家標準（CNS)Al規恪（210 X 297公堃） 497224 Λ7 B7 經濟部智慧財產局員工消費合作社印製 7745pif.doc/008 五、發明說明（& ) 加到汲極接合區119上，由汲極接合區119產生的電子會 透過通道區域移往源極接合區107，此通道區域會被一個 施加在字元線116上的臨限電壓Vth給輕微的反轉。其中 施加在源極線109上的高電壓會產生電容偶合，移往源極 接合區107的電子會因爲汲極接合區119與浮置閘111之 間的電位差異而受到激發，而後注入到浮置閘111中。也 就是說，程式操作是透過熱載子注入到浮置閘111中來達 成。 此時，接著詳細說明習知的分離閘極式快閃記憶體之 抹除操作。請參照第4B圖，將一個高電壓VDD施加在字 元線116上，並將一個低電壓OV施加在源極與汲極接合 區107與109上，所以累積在浮置閘111中的電子會產生 一個Fowler-Nordheim(F-N)隧穿到字元線116,而因此會 自浮置閘111處被抹除。 但是，習知的分離閘極式快閃記憶體具有一些問題’ 包括字元線116的電阻會增加，且在字元線116與汲極接 合區119之間可能會有短路電路產生，此現象請參照第5A 圖至第5D圖作詳細說明。 首先，如第5A圖所示，當進行多晶矽的第三導電層 沈積與定義時，第三導電層會被過度蝕刻，而形成字元線 116a，藉以使得字元線116a的高度變的比較低’結果會 產生一個問題，就是字元線H6a交錯的部分會變的比較 小，因此字元線的電阻就會增加。 另外，當字元線116a的高度降低時，當沈積一層氮化 9 本紙張&度適用中國國家標準（CNS)A]規格（21〇χ 297公釐） --^------------- -- (請先閱讀背面之注意事項再填寫本頁) 言.
Λ7 Λ7 經濟部智慧財產局員工消費合作社印製 7745pif.doc/008 五、發明說明) 層118a且被回蝕刻如第5B圖所示時，在字元線 "6a的 側邊表面上會有一個間隙壁HSb形成，此時會有乘㈣余、 氮化層丨3〇留在字元線116a上，如第5C圖所示。除^的 外，形成在字元線11仏側邊的間隙壁llSb之面_會_、 _矣、得 較小。 因此，如第5D圖所示，當透過金屬矽化製程在 線116a與汲極接合區119上形成金屬矽化物層i2〇 因爲氮化間隙壁118b無法完全的隔離字元線1163與彳及％ 接合區119，因此在字元線116a與汲極接合區119之間會 有短路電路產生。 此外，因爲有氮化物130殘留在字元線116a上，在字 元線116a上的金屬矽化物層120的面積會變小，使得字 元線116a的電阻提高。 爲了克服上述的問題，本發明提供一種分離閘極式快 閃記憶體，其字元線具有小電阻。 本發明之另一目的在於提供一種分離閘極式快閃記憶 體，其中可以避免汲極接合區與字元線之間的短路電路。 爲了達到上述及其他目的，本發明提供一種分離閘極 式快閃記憶體。此分離閘極式快閃記憶體包括一個第一閘 極絕緣層，形成於一個半導體基底上；一層浮置閘，形成 於第一閘極絕緣層上；一層第一間隙壁，圍繞著浮置閘的 側壁；一個第一接合區域，形成於半導體基底中的一個預 定區域中，介於兩個相鄰的浮置閘之間，具有與半導體基 底相反的導電性；一層第一導線，形成於相鄰的第一間隙 10 本紙張尺度適用中國國家標準（CNS)A1規格（2i〇x 297公釐）-- --------------^--------—I———^ Γ清先閱讀背面 <、注t'事項七填寫本頁} 497224 經濟部智慧財產局員工消費合作社印製 7745pif.doc/008 五、發明說明（9) 壁之間的第一接合區上；第二閘極絕緣層，形成於半導體 基底中的一個預定區域以及第一間隙壁的側壁上；一個字 元線，形成於第二閘極絕緣層上，具有一個垂直的側壁以 及一個均勻的寬度；一個第二間隙壁，形成於字元線的垂 直側壁旁；一個第二接合區，形成於半導體基底相鄰於第 二間隙壁的區域上，具有與第一接合區相同的導電性；一 個內層絕緣層，形成在半導體基底的整個表面上，且具有 一個接觸窗開口，形成在第二接合區的部分區域上；以及 一個第二導線，形成於內層絕緣層上，並透過接觸窗開口 與第二接合區相連接。 本發明之實施例進一步提供一種分離閘極式快閃記憶 體，包括··一個第一閘極絕緣層，形成於一個半導體基底 上；一層浮置閘，形成於第一閛極絕緣層上；一層第一間 隙壁，圍繞著浮置閘的側壁；一個第一接合區域，形成於 半導體基底中的一個預定區域中，介於兩個相鄰的浮置閘 之間，具有與半導體基底相反的導電性；一層第一導線， 形成於相鄰的第一間隙壁之間的第一接合區上；第二閘極 絕緣層，形成於半導體基底中的一個預定區域以及第一間 隙壁的側壁上；一個字元線，形成於第二閘極絕緣層上， 具有一個垂直的側壁並與第一間隙壁的末端部分相重疊； 一個弟一間隙壁，形成於字兀線的垂直側壁旁；一個第二 按合w ’形成於半導體基底相鄰於弟二間隙壁的區域上， 具有與第一接合區相同的導電性；〜個內層絕緣層，形成 在半導體基底的整個表面上’且具有〜個接觸窗開口，形 11 本紙張尺度適用中國國家標準（CNS)A·丨規恪（210 X 297公釐） ----Γ-----------裝--------訂--------線 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 7745pif.doc/008 _B7_ 五、發明說明（β ) 成在第二接合區的部分區域上；以及一個第二導線，形成 於內層絕緣層上，並透過接觸窗開口與第二接合區相連 接。 本發明之實施例提供一種製作分離閘極式快閃記憶體 的方法，此方法包括形成一個陣列基底，此基底包括：a) 第一閘極絕緣層，形成於一個半導體基底上；b) —個浮置 閘，形成於第一閘極絕緣層上；c)一個第一間隙壁，圍繞 在浮置閘之側壁；d)第一接合區，形成於半導體基底位於 兩個相鄰浮置閘之間的一個預定區域上，具有與半導體基 底相反的導電性；以及e)第一導線，形成於兩個相鄰第一 間隙壁之間的第一接合區上；依序沈積第一絕緣層、第一 導電層與第二絕緣層於整個半導體基底的表面上；將第一 導電層與第二絕緣層鈾刻一預定深度，以暴露出第一導線 與部分的第一導電層；形成一第三絕緣層於暴露出來的導 線與第一導電層上；移除第二絕緣層以暴露出位於第二絕 緣層下的一部份的第一導電層；以第二絕緣層作爲罩幕， 同時蝕刻第一絕緣層與第一導電層，以形成一個第二閘極 絕緣層以及字元線，此字元線具有一個垂直的側壁；在字 元線的垂直側壁上形成一個第二間隙壁；將具有與第一接 合區相同導電性的摻質離子植入到半導體基底暴露出來的 部分，以形成一個第二接合區，此第二接合區會與第二間 隙壁重疊；形成一層內層絕緣層於半導體基底的整個表面 上，此內層絕緣層具有一個接觸窗開□，形成於第二接合 區的部分區域上；以及形成第二導線於內層絕緣層上，此 12 本紙張尺度適用中國國家標準（CNS)AI規格（210 X 297公釐) ---^----------裝--------訂---.------線 (請先閱讀背面之注意事項再填寫本頁) 497224 五、發明說明（q) 第二導線會透過接觸窗開口與第二接合區相接觸。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本發明之實施例進一步提供一種分離閘極式快閃記憶 體的製造方法，此方法包括此方法包括形成一個陣列基 底，此基底包括：a)第一閘極絕緣層，形成於一個半導體 基底上；b)—個浮置閘，形成於第一閘極絕緣層上；c)-個第一間隙壁，圍繞在浮置閘之側壁；d)第一接合區，形 成於半導體基底位於兩個相鄰浮置閘之間的一個預定區域 上，具有與半導體基底相反的導電性；以及e)第一導線， 形成於兩個相鄰第一間隙壁之間的第一接合區上；依序沈 積第一絕緣層、第一導電層與第二絕緣層於整個半導體基 底的表面上；將第一導電層與第二絕緣層蝕刻一預定深 度，以暴露出部分的第一導電層；形成一第三絕緣層於暴 露出來的第一導電層上；移除剩餘的第二絕緣層以暴露出 位於剩餘的第二絕緣層下的第一導電層部分；以第三絕緣 層作爲罩幕，同時飩刻第一絕緣層與第一導電層；移除第 三絕緣層；定義第一導電層與第一絕緣層，以形成字元線 與第二閘極絕緣層，此字元線具有一個垂直的側壁；在字 元線的垂直側壁上形成一個第二間隙壁；將具有與第一接 合區相同導電性的摻質離子植入到半導體基底暴露出來的 部分，以形成一個第二接合區，此第二接合區會與第二間 隙壁重疊；形成一層內層絕緣層於半導體基底的整個表面 上，此內層絕緣層具有一個接觸窗開口，形成於第二接合 區的部分區域上；以及形成第二導線於內層絕緣層上，此 第二導線會透過接觸窗開口與第二接合區相接觸。 13 本紙張尺度適用中國國家標準（CNSM〗规格（210x297公釐） 497224 Λ7 B7 7745pif.doc/008 五、發明說明（1 ) 根據本發明之實施例提供的分離式閘極快閃記憶體具 有下列優點，因爲字元線具有垂直的側壁以及均勻的寬 度，因爲字元線面積縮小而使電阻升高的情況可以被避 免；另外，因爲氮化間隙壁僅形成在字元線的側壁，氮化 層不會殘留在字元線上；此外汲極接合區與字元線上的短 路電路可因爲氮化間隙壁而被避免。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一實施例，並配合所附圖式，作詳細說明如下： 圖式之簡單說明： 第1圖繪示爲習知的一種分離閘極式快閃記憶體的結 構平面圖； 第2A至2J圖繪示則是沿著第i圖的線段A_A，的製作 流程剖面圖， 第3A至3J圖繪示則是沿著第丨圖的線段B-B，的製作 流程剖面圖； 第4Λ圖繪示爲習知的分離閘極式快閃記憶體的程式 操作之剖面圖； 第4B圖繪示爲習知的分離閘極式快閃記憶體的抹除 操作之剖面圖； 第5A圖至第5D圖繪示爲習知的分離閘極式快閃記憶 體之問題的剖面示意圖； 第6A至60圖以及第7A至7〇圖繪示爲依照本發明 第一實施例之分離閘極式快閃記憶體的結構製作流程剖面 圖；以及 14 本紙張尺度適用中國國家標準（CNS)Al規格（210 X 297 ^"7 ---^------------------^---^------線 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A7 7745pif.doc/008 B7 五、發明說明（（1 ) 第8A至80圖以及第9A至90圖繪示爲依照本發明 第二實施例之分離閘極式快閃記憶體的結構製作流程剖面 圖。 圖示標記說明： 100, 200, 300 半導體基底 101，103，105，113, 201，203, 205, 213, 216, 220, 301， 302, 305, 313, 320 氧化層 102, 114, 202, 214, 214a，314, 314a 導電層 104, 204, 215, 215a，221，315, 315a，321 氮化層 106, 118, 206, 223, 306, 323 間隙壁 107, 207, 307 源極接合區 109, 209, 309 源極線 經濟部智慧財產局員工消費合作社印製
111，211，3 11 浮置閘 110, 115, 210, 310, 317 116, 218, 318 字元線 117 緩衝層 119, 224, 324 120, 226, 326 121， 227, 327 122, 228, 328 123, 229, 329實施例 以下將配合圖示進一步詳細說明本發明。 第6A至60圖以及第7A至70圖繪示爲依照本發明 閘極絕緣層 汲極接合區 石夕化金屬層 內層絕緣層 接觸窗開口 金屬線 ---P----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
15 張又度適用中國國家標準（CNS)A4)見烙（210x297公釐） 經濟部智慧財產局員工消費合作社印製 497224 7745pif.doc/008 _B7_ 五、發明說明（）1) 第一實施例之分離閘極式快閃記憶體的結構製作流程剖面 圖。 依照本發明第一實施例之分離閘極式快閃記憶體的平 面結構與第1圖所示的結構相同，第6A至60圖繪示相 當於則是沿著第1圖的線段A-A’的製作流程剖面圖；而 第7A至70圖繪示則相當於是沿著第1圖的線段B-B’的 製作流程剖面圖。 第6A至6E圖以及第7A至7E圖所示的製程步驟與第 2A至2E圖以及第3A至3E圖相同。 首先，請參照第6A圖與第7A圖，在一個半導體基底 200的一個主動區上形成一個第一氧化層201，在第一氧 化層201上形成一層第一導電層202,以在半導體基底200 的一個場區上形成一個場氧化層203，場氧化層203較佳 是以多晶矽形成，此場氧化層203可以用區域氧化矽 (LOCOS)的方法、多晶矽緩衝區域氧化（PBL)法，或是淺 溝渠隔離法（STI)來製作。第6A圖中所示的場氧化層203 是以淺溝渠隔離法來形成的。 更詳細的來說，第一氧化層201與第一導電層202係 依序沈積在整個半導體基底200的表面上，而第一氮化層 (未顯示）接著沈積在第一導電層202上。透過一個微影製 程定義第一氧化層201、第一導電層202與第一氮化層， 以暴露出對應於場區的部分半導體基底，蝕刻半導體基底 200暴露出來的區域，以形成一個溝渠（未顯示），之後在 包括溝渠的第一氮化層上沈積一層氧化層，接著進行一道 16 本紙張尺度適用中國國家標準（CNS)A丨規恪（21〇χ 297公釐） -------------裝--------訂---.------線 (請先閱讀背面之^i意事項再填寫本頁) 497224 A7 B7 7745pif.doc/008 五、發明說明（p) 化學機械硏磨製程，直到暴露出第一氮化層爲止，然後在 溝渠中塡入氧化層而形成場氧化層203。將殘留在第一導 電層202上的第一氮化層移除，在形成場氧化層203以後， 於第一導電層2〇2上沈積一層第二氮化層204，接著進行 定義使其暴露出部分的第一導電層202。 請參照第6B圖與第7B圖，沈積一層第二氧化層205 在整個半導體基底200的表面上，並覆蓋住第二氮化層2〇4 以及第一導電層202暴露出來的表面。即使未繪示於圖示 上，在進行沈積第二氧化層205的步驟以前，會先利用第 二氮化層204作爲罩幕，飩刻第一導電層202，或是利用 氧化法氧化第一導電層202暴露出來的部分，所以第一導 電層202暴露出來的部分之厚度會比沒有暴露出來的部分 相對的要薄一點。 請參照第6C圖與第7C圖，回蝕刻第二氧化層205以 在第二氮化層204的側壁上形成一個氧化間隙壁2〇6，然 後利用氧化間隙壁206作爲罩幕，蝕刻未被氧化間隙壁2〇6 與第二氮化層204覆蓋住的第一氧化層2〇1與第一導電層 2〇2，而暴露出半導體基底2〇〇對應的區域。利用氧化間 隙壁206與第二氮化層204作爲罩幕，將摻質使用離子植 入的方法植入半導體基底200暴露出來的部分，以形成一 個源極接合區域207，其中植入的摻質導電性與半導體基 底之導電性相犯。 在此部份，即使沒有繪示出來，當使用間隙壁2〇6爲 罩幕蝕刻第一氧化層201與第一導電層2〇2時，第一導電 17 本紙張尺度適用中國國家標準（CNS)A!規恪（210 x 297公餐） ---；----------裝--------1T---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 7745pif.doc/0〇8 五、發明說明（β) (請先閱讀背面之注意事項再填寫本頁) 層的一側會被暴露出來，爲了避免在第一導電層202暴露 的部分與在接下來的步驟中形成的源極線之間出現短路的 電路，會利用化學氣相沈積（CVD)技術在半導體基底200 的整個表面上沈積一層氧化層，接著進行回蝕刻’以形成 環繞在第一導電層202周圍的氧化間隙壁206，如第6C 圖所示。而除了化學氣相沈積法以外，熱氧化法也可以被 用來形成氧化層。 接著，請參照第6D圖與第7D圖’在整個半導體基底 200的表面上沈積一層第二導電層’然後回蝕刻以形成源 極線209，此源極線209會直接與源極接合區2〇7相接觸’ 在此處源極線209會透過氧化間隙壁206 ’與第一導電層 202作電性隔離。 請參照第6E圖與第7E圖，比如利用磷酸選擇性的移 除第二氮化層204，然後接者以氧化間隙壁206作爲罩幕’ 倉虫刻第一氧化層201與第一導電層202 ’以形成一個第一 閘極絕緣層210與一個浮置閘極211。 經濟部智慧財產局員工消費合作社印製 接著，請參照第6F圖與第7F圖’在半導體基底200 的整個表面上沈積一層第三氧化層213與第三導電層 214,第三導電層214的材質較佳爲多晶砍，第三氧化層213 比如以化學氣相沈積法或是熱氧化法形成。 接著，請參照第6G圖與第7G圖’在第三導電層214 上沈積一層第二氮化層215 ° 之後，請參照第6H圖與第7H圖’利用化學機械硏磨 法蝕刻包括第三導電層214與第二氮化層215的一個陣列 18 本紙張尺度適用中國國家標準（CNS)Al規烙（21〇x四7公釐） 497224 A7 B7 7745pif.doc/008 ι、發明說明（β) 基底，直到暴露出源極線209爲止，所以陣列基底會被平 坦化，在此時除了第二氮化層215以外，也可以在第三導 電層214上沈積一層氮氧化層，然後再進行化學機械硏磨 法。 請參照第61圖與第71圖，利用在化學機械硏磨法進 行以後剩餘的氮化層215a作爲罩幕，進行氧化製程’以 氧化源極線209以及第三導線214a暴露出來的部分，以 選擇性的形成第四氧化層216。 請參照第6J圖與第7J圖，利用濕蝕刻的技術移除氮 化層215a，以暴露出位於其下的第三導電層214a的部分。 接著，請參照第0K圖與第7K圖，利用第四氧化層216 作爲罩幕，蝕刻第三導電層214a以形成字元線218，此字 元線具有一個陡峭的側壁，因此有一個均勻的寬度。 請參照第6L圖與第7L圖，依序沈積一層第五氧化層 220與第三氮化層221，然後回蝕刻以在字元線218的側 壁上形成氮化間隙壁223。 請參照第6M圖與第7M圖，使用一個罩幕(未顯示）進 行離子植入步驟，將具有與源極接合區2〇7相同導電性的 摻質植入到半導體基底200暴露出來的區域，以形成一個 汲極接合區224。 請參照第6N圖與第7N圖，在源極線207、汲極接合 區224與字元線218上形成一層矽化金屬層226。 請參照第60圖與第70圖，在半導體基底2〇〇的整個 表面上形成一層內層絕緣層227，此內層絕緣層227包括 19 本紙張尺度適用中國國家標準（CNTS)A4規格（210 X 297公釐） --^-----------裝-----— II 訂·----— 1!·^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 497224 7745pif.doc/008 ____B7___ 五、發明說明（P) 一個接觸窗開口 228，位於汲極接合區224上。沈積一層 金屬層並定義以形成金屬線229，金屬線229會透過接觸 窗開口 228與汲極接合區224相接觸，因此根據本發明第 一實施例的分離閘極式快閃記憶體即製作完成。 根據本發明第一實施例的分離閘極式快閃記憶體具有 下列優點，因爲字元線具有垂直的側壁與均勻的寬度，這 與習知的分離閘極式快閃記憶體不同，所以字元線面積縮 小的現象可以被避免，故字元線上電阻升高的現象可以被 避開。此外，因爲字元線具有垂直的側壁，氮化層2U可 以足夠的隔離字元線218與汲極接合區224，藉以使得字 元線218與汲極接合區224之間的短路電路不會發生。除 此之外，因爲氮化物的殘留可以完全被移除’矽化金屬層 226具有足夠的表面基，可以使字元線的電阻進一步的降 低。 第8A至80圖以及第9A至90圖繪示爲依照本發明 第二實施例之分離閘極式快閃記憶體的結構製作流程剖面 圖。 依照本發明第一實施例之分離閘極式快閃記憶體的平 面結構與第1圖所示的結構相同，第8A至80圖繪示相 當於則是沿著第1圖的線段A-A’的製作流程剖面圖；而 第9A至90圖繪示則相當於是沿著第1圖的線段B_B’的 製作流程剖面圖。 第8A至8E圖以及第9A至9E圖所示的製程步驟與第 6A至6E圖以及第7A至7E圖相同，所以就省略其說明。 20 本紙張尺度適用中國國家標準（CNS)A4规恪⑵〇 X 297公釐） -------------裝-----— 1— 訂------II--線 - (請先閱讀背面之^意事項系填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 7745pif.doc/008 ^ 五、發明說明（0) 如第8A至8E圖以及第9A至9E圖所示，第一閘極絕 緣層310形成於一個半導體基底300上，第一閘極絕緣層 310係由第一氧化層301來形成；一層浮置閘311，形成 於第一閘極絕緣層上310，此浮置閘311係由第一導電層 302形成；間隙壁306形成於浮置閘311上，係由第二氧 化層305形成；源極接合區域307係由一部份的半導體基 ' 底300構成，位於浮置閘311之間，且源極線309形成於 源極接合區307上。 請參照第8F圖與第8F圖，在半導體基底300的整個 表面上沈積一層第三氧化層313與第二導電層314，第三 氧化層313比如以化學氣相沈積法或是熱氧化法形成。 接著，請參照第8G圖與第9G圖，在第二導電層314 上沈積一層氮化層315。 之後，請參照第8H圖與第9H圖，利用化學機械硏磨 法同時蝕刻第二導電層314與氮化層315至一預定厚度， 以暴露出第二導電層314，所以陣列基底會被平坦化。 請參照第81圖與第91圖，利用在化學機械硏磨法進 行以後剩餘的氮化層315a作爲罩幕，進行氧化製程，以 氧化第二導電層314a暴露出來的部分，以選擇性的形成 第四氧化層316。除了氮化層315以外，也可以在第二導 電層314上形成一層氮氧化矽層，然後接著進行化學機械 硏磨製程。 請參照第圖與第9J圖，利用濕蝕刻的技術移除氮 化層315a，以暴露出位於其下的第二導電層314a的部分。 21 本紙張尺度適用中國國家標準（CNS)A，i規恪（210 x 297公釐） ---'----------裝--------訂-------線 (請先閱讀背面之注意事項再填寫本頁) 497224 7745pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（（¾ ) 接著，利用第四氧化層3.16作爲罩幕，蝕刻位於氮化層315a 下方的第二導電層314a以及一部份的第二氧化層313 ^ 接著，請參照第8K圖與第9K圖，移除第四氧化層316 作爲罩幕，然後根據一個光阻圖案（未顯示）蝕刻第二導電 層3 14a與第三氧化層3 13,以形成一個第二閘極絕緣層3 17 與字元線318。就像第6K圖的字元線218 —樣，本發明 第二實施例的分離閘極式快閃記憶體中的字元線318具有 一個陡峭的側壁，且會與第一間隙壁306的一端重疊。 請參照第8L圖與第9L圖，依序沈積一層第五氧化層 320與氮化層321，然後回蝕刻以在字元線318的側壁上 形成氮化間隙壁323。 請參照第8M圖與第9M圖，使用一個罩幕（未顯示）進 行離子植入步驟，將具有與源極接合區307相同導電性的 摻質植入到半導體基底300暴露出來的區域，以形成一個 汲極接合區324。 請參照第8N圖與第9N圖，利用矽化金屬製程在源極 線309、汲極接合區324與字元線318上形成一層矽化金 屬層326。 請參照第80圖與第90圖，在半導體基底300的整個 表面上形成一層內層絕緣層327，此內層絕緣層327包括 一個接觸窗開口 328，位於汲極接合區324上。沈積一層 金屬層並定義以形成金屬線329，金屬線329會透過接觸 窗開口 328與汲極接合區324相接觸，因此根據本發明第 一實施例的分離閘極式快閃記憶體即製作完成 22 (請先閱讀背面之注意事項#·填寫本頁) Γ 良 本紙張尺度適用中國國家標準（CNS)A‘l规格（210 X 297公釐） 497224 A7 7745pif.doc/008 五、發明說明（β ) 如上所述，根據本發明之實施例的分離閘極式快閃記 憶體具有下列優點。因爲字元線具有垂直的側邊與均句的 寬度，因爲字元線面積縮小而導致字元線電阻增加的現象 可以被避免；另外因爲氮化間隙壁僅形成在字元線的側壁 上，所以不會殘留在字元線上。再者，汲極接合區與字元 線之間的短路電路可因爲氮化間隙壁的存在而避免產生。 雖然本發明已以一實施例揭露如上，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍內，當可作各種之更動與潤飾，因此本發明之保護 圍當視後附之申請專利範圍所界定者爲準。 —,-----------裝--------訂· (請先閱讀背面之注意事項再填寫本頁) -·線· 經濟部智慧財產局員工消費合作社印則π 3 2 本紙張尺度適用中國國家標準（CNSM4規恪（210 X 297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 no 7745pif.doc/008 六、申請專利範圍 1。 一種分離閘極式快閃記憶體，包括： 一第一閘極絕緣層，形成於一半導體基底上； 一浮置閘，形成於該第一閘極絕緣層上； 一第一間隙壁，圍繞著該浮置閘的側壁； 一第一接合區域，形成於該半導體基底中的一預定區 域中，介於兩個相鄰的該浮置閘之間，具有與該半導體基 底相反的導電性； 一第一導線，形成於相鄰的該第一間隙壁之間的該第 一接合區上； 一第二閘極絕緣層，形成於該半導體基底中的一預定 區域以及該第一間隙壁的側壁上； 一字元線，形成於該第二閘極絕緣層上，具有一垂直 的側壁以及一均勻寬度； 一第二間隙壁，形成於該字元線的垂直側壁旁； 一第二接合區，形成於該半導體基底相鄰於該第二間 隙壁的區域上，具有與該第一接合區相同的導電性； 一內層絕緣層，形成在該半導體基底的整個表面上， 且具有一接觸窗開口，形成在該第二接合區的部分區域 上；以及 一第二導線，形成於該內層絕緣層上，並透過該接觸 窗開口與該第二接合區相連接。 2. 如申請專利範圍第1項所述之分離閘極式快閃記憶 體，其中該第一與第二接合區分別爲一源極接合區與一汲 極接合區。 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -------------裝--------訂----------線 ^- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 7745pif.doc/008 六、申請專利範圍 3. 如申請專利範圍第1項所述之分離閘極式快閃記憶 體，其中該第一與第二導線分別爲一源極線與一金屬線。 4. 如申請專利範圍第3項所述之分離閘極式快閃記憶 體，其中該源極線包括多晶矽。 5. 如申請專利範圍第1項所述之分離閘極式快閃記憶 體，其中該第一間隙壁爲一氧化層，該第二間隙壁爲一氮 化層。 6. 如申請專利範圍第1項所述之分離閘極式快閃記憶 體，進一步包括一金屬矽化層，形成於該第一導線、該第 二接合區域與該字元線上。 7. —種分離閘極式快閃記憶體，包括： 一第一閘極絕緣層，形成於一半導體基底上； 一浮置閘，形成於該第一閘極絕緣層上； 一第一間隙壁，圍繞著該浮置閘的側壁； 一第一接合區域，形成於該半導體基底中的一預定區 域中，介於兩個相鄰的該浮置閘之間，具有與該半導體基 底相反的導電性； 一第一導線，形成於相鄰的該第一間隙壁之間的該第 一接合區上； 一第二閘極絕緣層，形成於該半導體基底中的一預定 區域以及該第一間隙壁的側壁上； 一字元線，形成於該第二閘極絕緣層上，具有一垂直 的側壁且與該第一間隙壁之末端重疊； 一第二間隙壁，形成於該字元線的垂直側壁旁； 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公 ---.----------^--------^----^-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 7745pif.doc/008 六、申請專利範圍 一第二接合區，形成於該半導體基底相鄰於該第二間 隙壁的區域上，具有與該第一接合區相同的導電性； 一內層絕緣層，形成在該半導體基底的整個表面上， 且具有一接觸窗開口，形成在該第二接合區的部分區域 上；以及 一第二導線，形成於該內層絕緣層上，並透過該接觸 窗開口與該第二接合區相連接。 8. 如申請專利範圍第7項所述之分離閘極式快閃記憶 體，其中該第一與第二接合區分別爲一源極接合區與一汲 極接合區。 9. 如申請專利範圍第7項所述之分離閘極式快閃記憶 體，其中該第一與第二導線分別爲一源極線與一金屬線。 10. 如申請專利範圍第9項所述之分離閘極式快閃記憶 體，其中該源極線包括多晶矽。 11. 如申請專利範圍第7項所述之分離閘極式快閃記憶 體，其中該第一間隙壁爲一氧化層，該第二間隙壁爲一氮 化層。 12. 如申請專利範圍第7項所述之分離閘極式快閃記憶 體，進一步包括一金屬矽化層，形成於該第一導線、該第 二接合區域與該字元線上。 13. 如申請專利範圍第7項所述之分離閘極式快閃記憶 體，其中該第二閘極絕緣層與該第一間隙壁之一端重疊。 14. 如申請專利範圍第Π項所述之分離閘極式快閃記 憶體，進一步包括一金屬矽化層，形成於該第一導線、該 26 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -------------裂--------訂----------線 (請先閱讀背面之注意事項#-填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 7745pif.doc/008 六、申請專利範圍 第二接合區域與該字元線上。 15.—種製作分離閘極式快閃記憶體的方法，包括： 形成一陣列基底，該基底包括： a) —第一閘極絕緣層，形成於一半導體基底上； b) —浮置閘，形成於該第一閘極絕緣層上； c) 一第一間隙壁，圍繞在該浮置閘之側壁； d) —第一接合區，形成於該半導體基底位於兩個相 鄰該浮置閘之間的一預定區域上，具有與該半導 體基底相反的導電性；以及 e) —第一導線，形成於兩個相鄰該第一間隙壁之間 的該第一接合區上； 依序沈積一第一絕緣層、一第一導電層與一第二絕緣 層於該半導體基底的整個表面上； 蝕刻該第一導電層與該第二絕緣層至一預定深度，以 暴露出該第一導線與部分的該第一導電層； 形成一第三絕緣層於暴露出來的該導線與該第一導電 層上； 移除該第二絕緣層以暴露出位於該第二絕緣層下的一 部份的該第一導電層； 以該第二絕緣層作爲罩幕，同時蝕刻該第一絕緣層與 該第一導電層，以形成一第二閘極絕緣層以及一字元線， 該字元線具有一垂直側壁； 在該字元線的垂直側壁上形成一第二間隙壁； 將具有與該第一接合區相同導電性的摻質離子植入到 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱Γ ---.----------^--------^----ί------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 ρο 7745pif.doc/008 六、申請專利範圍 該半導體基底暴露出來的部分，以形成一第二接合區，該 第二接合區會與該第二間隙壁重疊； 形成一內層絕緣層於該半導體基底的整個表面上，該 內層絕緣層具有一接觸窗開口，形成於該第二接合區的部 分區域上；以及 形成該第二導線於該內層絕緣層上，該第二導線會透 過該接觸窗開口與該第二接合區相接觸。 16. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，其中該第一與第二接合區分別爲一源極 接合區與一汲極接合區。 17. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，其中該第一與第二導線分別爲一源極線 與一金屬線。 18. 如申請專利範圍第17項所述之製作分離閘極式快 閃記憶體的方法，其中該源極線包括多晶矽。 19. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，其中該第一間隙壁爲一氧化層，該第二 間隙壁爲一氮化層。 20. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，其中該字元線具有一均勻寬度。 21. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，進一步包括形成一金屬矽化層於該第一 導線、該第二接合區域與該字元線上。 22. 如申請專利範圍第15項所述之製作分離閘極式快 28 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -------------^------------------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 C8 7745pif.doc/008 D8 六、申請專利範圍 閃記憶體的方法，其中該第二絕緣層爲氮化層與氮氧化層 其中之一。 23. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，蝕刻該第二絕緣層與該第一導電層的步 驟係以化學機械硏磨法進行。 24. 如申請專利範圍第15項所述之製作分離閘極式快 閃記憶體的方法，該第三絕緣層爲一氧化層，係利用該第 二絕緣層作爲一罩幕透過一氧化過程選擇性的形成。 25. —種製作分離閘極式快閃記憶體的方法，包括： 形成一陣列基底，該基底包括： a) —第一閘極絕緣層，形成於一半導體基底上； b) —浮置閘，形成於該第一閘極絕緣層上； c) 一第一間隙壁，圍繞在該浮置閘之側壁； d) —第一接合區，形成於該半導體基底位於兩個相 鄰該浮置閘之間的一預定區域上，具有與該半導體基 底相反的導電性；以及 e) —第一導線，形成於兩個相鄰該第一間隙壁之間 的該第一接合區上； 依序沈積一第一絕緣層、一第一導電層與一第二絕緣 層於該半導體基底的整個表面上； 蝕刻該第一導電層與該第二絕緣層至一預定深度，以 暴露出部分的該第一導電層； 形成一第三絕緣層於該第一導電層上； 移除剩餘之該第二絕緣層以暴露出位於剩餘之該第二 29 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） ---.----------裝--------訂----''------線 * 1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 C8 7745pif.doc/008 D8 六、申請專利範圍 絕緣層下的該第一導電層部分； 以該第三絕緣層作爲罩幕，蝕刻該第一絕緣層與該第 一導電層； 移除第三絕緣層； 定義該第一導電層與該第一絕緣層，以形成一字元線 與一第二閘極絕緣層，該字元線具有一垂直側壁； 在該字元線的垂直側壁上形成一第二間隙壁； 將具有與該第一接合區相同導電性的摻質離子植入到 該半導體基底暴露出來的部分，以形成一第二接合區，該 第二接合區會與該第二間隙壁重疊； 形成一內層絕緣層於該半導體基底的整個表面上，該 內層絕緣層具有一接觸窗開口，形成於該第二接合區的部 分區域上；以及 形成一第二導線於該內層絕緣層上，該第二導線會透 過該接觸窗開口與該第二接合區相接觸。. 26. 如申請專利範圍第25項所述之製作分離閘極式快 閃記憶體的方法，其中該第一與第二接合區分別爲一源極 接合區與一汲極接合區。 27. 如申請專利範圍第25項所述之製作分離閘極式快 閃記憶體的方法，其中該第一與第二導線分別爲一源極線 與一金屬線。 28. 如申請專利範圍第27項所述之製作分離閘極式快 閃記憶體的方法，其中該源極線包括多晶矽。 29. 如申請專利範圍第25項所述之製作分離閘極式快 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------^--------^-------I 線 *- (請先閱讀背面之注t'事項I填寫本頁) 經濟部智慧財產局員工消費合作社印製 497224 A8 B8 pQ 7745pif.doc/008 Dg 六、申請專利範圍 閃記憶體的方法，其中該第一間隙壁爲一氧化層，該第二 間隙壁爲一氮化層。 30. 如申請專利範圍第25項所述之製作分離閘極式快 閃記憶體的方法，其中該第二閘極絕緣層與該第二間隙壁 之一端重疊。 31. 如申請專利範圍第25項所述之製作分離閘極式快 閃記憶體的方法，該字元線與該第二間隙壁之一端重疊。 32. 如申請專利範圍第25項所述之製作分離閘極式快 閃記憶體的方法，進一步包括形成一金屬矽化層於該第一 導線、該第二接合區域與該字元線上。 33. 如申請專利範圍第25項所述之製作分離閘極式快 閃記憶體的方法，其中該第二絕緣層爲氮化層與氮氧化層 其中之一。 31 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) ---#----------^--------^----r-----線 *·- (請先閱讀背面之注意事項再填寫本頁)
TW090116224A 2001-02-23 2001-07-03 Split-gate flash memory and method of manufacturing the same TW497224B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0009325A KR100368594B1 (ko) 2001-02-23 2001-02-23 스플릿 게이트형 플래쉬 메모리소자

Publications (1)

Publication Number Publication Date
TW497224B true TW497224B (en) 2002-08-01

Family

ID=19706186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090116224A TW497224B (en) 2001-02-23 2001-07-03 Split-gate flash memory and method of manufacturing the same

Country Status (5)

Country Link
US (2) US6524915B2 (zh)
JP (1) JP4217406B2 (zh)
KR (1) KR100368594B1 (zh)
DE (1) DE10208577B4 (zh)
TW (1) TW497224B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627946B2 (en) * 2000-09-20 2003-09-30 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gates protruding portions
US6541324B1 (en) * 2001-11-02 2003-04-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region
KR100416380B1 (ko) * 2001-12-18 2004-01-31 삼성전자주식회사 플래시 메모리 형성 방법
KR100435261B1 (ko) * 2002-08-07 2004-06-11 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리소자의 제조방법
TW550827B (en) * 2002-08-15 2003-09-01 Nanya Technology Corp Floating gate and method thereof
US7041600B2 (en) * 2003-06-30 2006-05-09 International Business Machines Corporation Methods of planarization
KR100518588B1 (ko) * 2003-08-07 2005-10-04 삼성전자주식회사 더블 플로팅 게이트 구조를 가지는 스플릿 게이트형비휘발성 반도체 메모리 소자 및 그 제조 방법
KR100532352B1 (ko) 2003-08-21 2005-12-01 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US20050082601A1 (en) * 2003-10-20 2005-04-21 Wen-Ting Chu Split gate field effect transistor with a self-aligned control gate
KR100505714B1 (ko) * 2003-11-26 2005-08-03 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리 장치의 제조 방법
US7906418B2 (en) * 2003-12-03 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having substantially planar contacts and body
US7153744B2 (en) * 2003-12-03 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming self-aligned poly for embedded flash
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
JP4629982B2 (ja) * 2004-02-13 2011-02-09 ルネサスエレクトロニクス株式会社 不揮発性記憶素子およびその製造方法
KR100525005B1 (ko) * 2004-05-06 2005-10-31 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조방법
US7315056B2 (en) * 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
JP2006179736A (ja) * 2004-12-24 2006-07-06 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI249819B (en) * 2005-01-11 2006-02-21 Powerchip Semiconductor Corp Method of fabricating non-volatile memory
JP4667279B2 (ja) * 2006-03-14 2011-04-06 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN102945834B (zh) * 2012-11-30 2017-02-22 上海华虹宏力半导体制造有限公司 提高分离栅闪存擦除和耐久性性能的方法
US20150349095A1 (en) * 2014-06-03 2015-12-03 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits with nonvolatile memory devices
CN106601608A (zh) * 2017-02-14 2017-04-26 上海华虹宏力半导体制造有限公司 一种改善存储器单元字线化学机械研磨工艺窗口的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
JP2597719B2 (ja) * 1989-07-31 1997-04-09 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US5414286A (en) * 1992-03-19 1995-05-09 Sharp Kabushiki Kaisha Nonvolatile memory, method of fabricating the same, and method of reading information from the same
JP3060272B2 (ja) * 1993-11-01 2000-07-10 日本電気株式会社 半導体記憶装置の製造方法
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
JPH0936257A (ja) * 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体記憶装置およびその製造方法
TW337607B (en) * 1997-08-06 1998-08-01 Mos Electronics Taiwan Inc Process for forming a contact hole in an EEPROM with NOR construction
US6091104A (en) * 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US6177318B1 (en) * 1999-10-18 2001-01-23 Halo Lsi Design & Device Technology, Inc. Integration method for sidewall split gate monos transistor
US6248633B1 (en) * 1999-10-25 2001-06-19 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory
US6258668B1 (en) * 1999-11-24 2001-07-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
US6436764B1 (en) * 2000-06-08 2002-08-20 United Microelectronics Corp. Method for manufacturing a flash memory with split gate cells
US6504207B1 (en) * 2000-06-30 2003-01-07 International Business Machines Corporation Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same
US6531734B1 (en) * 2002-05-24 2003-03-11 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having an integrated source-side erase structure and its contactless flash memory arrays

Also Published As

Publication number Publication date
US20030092234A1 (en) 2003-05-15
KR100368594B1 (ko) 2003-01-24
JP2002261176A (ja) 2002-09-13
DE10208577A1 (de) 2002-09-12
US6683340B2 (en) 2004-01-27
US20020119629A1 (en) 2002-08-29
DE10208577B4 (de) 2010-01-28
KR20020068926A (ko) 2002-08-28
JP4217406B2 (ja) 2009-02-04
US6524915B2 (en) 2003-02-25

Similar Documents

Publication Publication Date Title
TW497224B (en) Split-gate flash memory and method of manufacturing the same
TW407381B (en) Manufacture of the flash memory cell
TW544923B (en) SONOS flash memory device and a method for fabricating the same
TW506085B (en) Method of forming semiconductor device having GAA type transistor
TW479363B (en) Trench DMOS transistor having a double gate structure
TW560044B (en) Semiconductor memory device having floating gate and manufacturing method of the same
KR100469129B1 (ko) 불휘발성 메모리 장치 및 그 제조방법
CN109256382A (zh) 动态随机存取存储器及其制造方法
US6677639B2 (en) Non-volatile memory device and method for fabricating the same
TWI251310B (en) Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
US7514741B2 (en) Nonvolatile semiconductor memory device and related method
KR20080097004A (ko) 비휘발성 메모리 소자 및 이의 제조 방법
TW466757B (en) Nonvolatile memory device and method for fabricating the same
TW513787B (en) Fabricating a high coupling flash cell with less silicide seam problem
US20070181935A1 (en) Method of fabricating flash memory device and flash memory device fabricated thereby
JP2004319586A (ja) 不揮発性半導体記憶装置及びその製造方法
TW531875B (en) SOI structure and method of producing same
TW506121B (en) Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor
TW399286B (en) Method for manufacturing flash memory
TW483123B (en) Manufacturing method for flash memory
TW440935B (en) Self-alignment process and structure of ETOX flash memory
TW499758B (en) Flash memory cell and its manufacturing
JP3097607B2 (ja) スプリットゲート型フラッシュメモリセルおよびその製造方法
TW415014B (en) Manufacture of shallow trench isolation in integrated circuit
TWI287852B (en) Manufacturing method of node contact opening

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees