TW495914B - MOS transistor - Google Patents

MOS transistor Download PDF

Info

Publication number
TW495914B
TW495914B TW090105439A TW90105439A TW495914B TW 495914 B TW495914 B TW 495914B TW 090105439 A TW090105439 A TW 090105439A TW 90105439 A TW90105439 A TW 90105439A TW 495914 B TW495914 B TW 495914B
Authority
TW
Taiwan
Prior art keywords
region
impurity
semiconductor substrate
implanted
gate electrode
Prior art date
Application number
TW090105439A
Other languages
English (en)
Inventor
Mika Shiiki
Jun Osanai
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Application granted granted Critical
Publication of TW495914B publication Critical patent/TW495914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Description

495914 A7 B7 ：u-„ 1 五、發明說明（1 ) 發明背景 1·發明領域 本發明相關於半導體裝置及其製造方法。特別是，本 發明相關於具有耐壓爲8至30伏特的中間耐壓（withstand voltage )結構的M〇S (金屬氧化物半導體）電晶體9 2.相關技術的敘述 傳統上，如圖1 1所示，已知一種LDD結構，其包含形 成在矽半導體基板101上的閘極氧化物膜102及在兩側具有 側邊間隔物1 03的多晶矽閘極電極1 04，形成在基板1 〇 1的 表面上位在側邊間隔物1 03的下方的低濃度擴散層1 〇5，在 閘極電極1 04的兩側形成在基板1 0 1的表面上的稱爲源極及 汲極高濃度擴散層1 06，以及在源極與汲極之間的通道區 域 107。 具有上述的傳統LDD結構的M0S電晶體有以下的問題 。每一側邊間隔物的寬度非常小，因此每一雜質濃度（亦 即低濃度擴散層105 )的寬度也非常小，使得不能獲得8至 30伏特的耐壓。另外，源極/汲極區域與閘極電極之間的電 容不能被減小。源極及汲極區域（亦即高雜質濃度區域） 的末端終止在場氧化物膜處，使得源極/汲極區域與在場氧 化物膜下方的通道停止層之間的接面耐壓也低。另外，難 以在相同基板上形成具有多種耐壓的多個M0S電晶體。 發明槪說 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--------訂--- I * (請先閱讀背面之注意事項再填寫本頁) #! 經濟部智慧財產局員工消費合作社印製 -4- 495914 經濟部智慧財產局員工消費合作社印制衣 A7 B7_____ 五、發明說明（2 ) 因此，鑑於以上，本發明的目的爲藉著在不增加所使 用的掩模的數目之下的簡單製程來在相同基板上提供具有8 至30伏特的不同耐壓的多個中間耐壓MOS電晶體，其中可 獲得高汲極耐壓，源極/汲極區域與閘極電極之間的小電容 ’以及場氧化物膜下方的通道停止層與源極/汲極區域之間 的高接面耐壓（這些藉著具有傳統LJ5D結構的MOS電晶體 不能達成），並且可控制汲極耐壓。 爲達成上述目的，在本發明中使用以下手段。 (1 )半導體裝置的特徵在於包含一場氧化物膜，形 成在具有一導電性的一半導體基板上；一閘極電極，經由 一閘極氧化物膜而形成在該半導體基板上；具有低濃度的 相反導電性的源極及汲極區域，被該場氧化物膜及該閘極 電極環繞；一中間層膜，用來將該閘極電極，該源極及汲 極區域，與形成在其上的一接線電絕緣；及一接觸孔，用 來電連接該接線，該閘極電極，及該源極及汲極區域；其 中只有開口於該接觸孔的該源極及汲極區域的一部份被選 擇性地形成爲具有高濃度的相反導電性的一擴散層。 (2 )此半導體裝置的特徵在於該源極及汲極區域的 雜質濃度爲lxl 〇16至1 xlO18原子/cm3 (立方公分）。 (3 )此半導體裝置的特徵在於該擴散層的雜質濃度 爲 lxlO19 至 5xl02()原子 /cm3。 (4 )此半導體裝置的特徵在於該源極及汲極區域的 寬度是藉著改變該閘極電極的一端部與該擴散層的一端部 之間的距離而改變，因而在一相同基板上形成具有不同耐 (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂--- 錚· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- 495914 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 壓的多個MOS (金屬氧化物半導體）電晶體。 (5 )具有中間耐壓結構的MOS (金屬氧化物半導體 )電晶體的製造方法的特徵在於包含的步驟爲在一半導體 基板的一表面上形成一閘極絕緣膜；在該閘極絕緣膜上定 圖型一閘極電極；藉著使用該閘極電極成爲掩模將雜質離 子植入至該半導體基板的該表面內两形成一低濃度擴散區 域；在該半導體基板的整個表面上形成含有雜質的一中間 層膜，並且藉著熱處理將該中間層膜平坦化；選擇性地蝕 刻該中間層膜以於該低濃度擴散區域及該閘極電極形成接 觸孔；藉著使用該接觸孔成爲掩模將雜質離子植入至該半 導體基板的該表面內而形成一高濃度擴散區域；實施熱處 理；藉著真空蒸發或濺射在該半導體基板的整個表面上形 成一金屬材料；及以一表面保護膜覆蓋該半導體基板的整 個表面。 (6 )此方法的特徵在於含有雜質的該中間層膜爲 BPSG中間層膜。 (7 )此方法的特徵在於在將雜質植入該半導體基板 的該表面內之後的熱處理是在3分鐘內於800 °C至1 050 °C 實施，以活化雜質，因而形成高濃度擴散區域。 (8 ) MOS (金屬氧化物半導體）電晶體的製造方法 的特徵在於包含的步驟爲在一半導體基板的一表面上形成 一閘極絕緣膜；在該閘極絕緣膜上定圖型一閘極電極；藉 著使用該閘極電極成爲掩模將雜質離子植入至該半導體基 板的該表面內而形成一低濃度擴散區域；在該半導體基板 (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂--- #! 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - 495914 A7 B7 五、發明說明（4 ) 的整個表面上形成含有雜質的一中間層膜，並且藉著熱處 理將該中間層膜平坦化；選擇性地蝕刻該中間層膜以於該 低濃度擴散區域及該閘極電極形成接觸孔；藉著CVD方法 在該半導體基板的整個表面上形成多晶矽，然後藉著離子 植入或藉著使用雜質擴散爐以高濃度植入成爲雜質元.素的 磷；藉著光石印技術及餓刻來定圖型該多晶砂；藉著熱處 理使該多晶矽中的雜質擴散至該半導體基板的該表面內以 形成一高濃度擴散區域；藉著真空蒸發或濺射在該半導體 基板的整個表面上形成一金屬材料，然後藉著光石印技術 及蝕刻來定圖型該金屬材料；及以一表面保護膜覆蓋該半 導體基板的整個表面。 (9 )此方法的特徵在於含有雜質的該中間層膜爲 BPSG中間層膜。 (10 )此方法的特徵在於用來使該多晶矽中的雜質擴 散的該熱處理是在3分鐘內於800 °C至1050 °C實施，以活 化雜質，因而形成該高濃度擴散區域。 (11 )半導體裝置的特徵在於包含一場氧化物膜，形 成在具有一導電性的一半導體基板上；一閘極電極，經由 一閘極氧化物膜而形成在該半導體基板上；相反導電性的 源極及汲極區域，被該場氧化物膜及該閘極電極環繞，其 中該源極及汲極區域的濃度輪廓是藉著改變雜質被植入的 區域及雜質不被植入的區域而被任意地改變；一中間層膜 ，用來將該閘極電極，該源極及汲極區域，與形成在其上 的一接線電絕緣；及一接觸孔，用來電連接該接線，該閘 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------·裝·！ C請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製
-7- 經濟部智慧財產局員工消費合作社印製 495914 A7 B7 五、發明說明（5 ) 極電極，及該源極及汲極區域。 (1 2 )此半導體裝置的特徵在於該源極及汲極區域的 雜質濃度爲lxl〇16至5xl02°原子/cm3。 (1 3 )此半導體裝置的特徵在於雜質被植入的該區域 及雜質不被植入的該區域是以點形狀形成。 · (14)此半導體裝置的特徵在於雜質被植入的該區域 及雜質不被植入的該區域是以柵格形狀形成。 (1 5 )此半導體裝置的特徵在於雜質被植入的該區域 及雜質不被植入的該區域是以條紋形狀形成。 (16 )具有中間耐壓結構的MOS (金屬氧化物半導體 )電晶體的製造方法的特徵在於包含的步驟爲在一半導體 基板的一表面上形成一閘極絕緣膜；在該閘極絕緣膜上定 圖型一閘極電極；藉著使用被定圖型成爲雜質被植入的一 區域及雜質不被植入的一區域的一光抗蝕劑成爲掩模來將 離子植入該半導體基板的該表面內，接著實施熱處理，因 而同時形成具有不同雜質濃度的至少兩區域；在該半導體 基板的整個表面上形成含有雜質的一中間層膜，並且藉著 熱處理將該中間層膜平坦化；選擇性地蝕刻該中間層膜以 於該低濃度擴散區域及該閘極電極形成接觸孔；實施熱處 理；藉著真空蒸發或濺射在該半導體基板的整個表面上形 成一金屬材料，然後藉著光石印技術及蝕刻來定圖型該金 屬材料；及以一表面保護膜覆蓋該半導體基板的整個表面 〇 (1 7 )此方法的特徵在於雜質被植入的該區域及雜質 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） -------—---裝*-----丨丨訂---------^^1 (請先閱讀背面之注意事項再填寫本頁) -8- 495914 A7 ____B7 五、發明說明（6 ) 不被植入的該區域是以點形狀形成。 (1 8 )此方法的特徵在於雜質被植入的該區域及雜質 不被植入的該區域是以柵格形狀形成。 (19 )此方法的特徵在於雜質被植入的該區域及雜質 不被植入的該區域是以條紋形狀形成。 · (20 )此方法的特徵在於含有雜質的該中間層膜爲 BPSG中間層膜。 (2 1 )此方法的特徵在於在將雜質植入該半導體基板 的該表面內之後的該熱處理是在3分鐘內於800 °C至1050 °C實施，以活化雜質。 對於熟習此項技術者而言，從閱讀及瞭解以下參考圖 式的詳細敘述可使本發明的這些及其他有利點顯明。 圖式簡要敘述 圖1爲P通道MOS電晶體的截面圖，顯示根據本發明 的半導體裝置的第一例子。 圖2顯示在閘極電極的一端部與源極及汲極的接觸孔 的一端部之間的距離（S 1 )與汲極耐壓之間的關係。 圖3顯示在場氧化物膜下方的通道停止層的一端部與 源極及汲極的接觸孔的一端部之間的距離（S 1 )與接面耐 壓之間的關係。 圖4A至4H爲顯示根據本發明的半導體裝置的第一例 子中所示的P通道MOS電晶體的製造方法的步驟的截面圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 之 注 意 事 項 賣 經濟部智慧財產局員工消費合作社印製 -9 - 495914 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 圖5A及5B爲顯示根據本發明的半導體裝置的第一例 子中所示的P通道MOS電晶體的製造方法的另外步驟的截 面圖。 圖6爲P通道MOS電晶體的截面圖，顯示根據本發明 的半導體裝置的第二例子。 圖7A至7C爲顯示在根據本發明的半導體裝置的第二 例子的P通道MOS電晶體中的雜質被植入的區域及雜質不 被植入的區域的形狀的平面圖。 圖8顯示在圖6的根據本發明的半導體裝置的具有中間 耐壓結構的P通道MOS電晶體中的P型擴散層的濃度輪廓 A-A’，其係在用來植入雜質的區域及用來不植入雜質的區 域以5 X 1 015原子/ c m2的劑量形成爲如圖7 A所示的條紋形狀 的情況中。 圖9顯示傳統結構中的汲極電流與根據本發明的結構 中的汲極電流之間的關係，其係在圖6所示的根據本發明 的半導體裝置的具有中間耐壓結構的P通道MOS電晶體的 源極及汲極區域中的用來植入雜質的區域及用來不植入雜 質的區域藉著離子植入而以2.5x1 012原子/cm2的劑量形成爲 條紋形狀的情況中。 圖10A至10H爲顯示根據本發明的半導體裝置的第二 例子中所示的P通道MOS電晶體的製造步驟的截面圖。 圖11爲由傳統製造方法製成的MOS電晶體的最終截面 圖。 (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂--- #! 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 495914 A7 B7_ 五、發明說明（8 ) 主要元件對照表 101 矽半導體基板 (請先閱讀背面之注意事項再填寫本頁) 102 閘極氧化物膜 103 側邊間隔件 104 多晶矽閘極電極 105 低濃度擴散層 106 高濃度擴散層 107 通道區域 201 P型矽半導體基板 202 N型阱區域（層） 203 P +型擴散層 2 04 P型擴散層 205 多晶矽閘極電極 206 場氧化物膜 207 通道區域 208 場氧化物膜 209 通道停止區域 210 接觸孔 經濟部智慧財產局員工消費合作社印製 211 閘極氧化物膜 212 被定圖型的金屬接線 213 BPSG中間層膜 214 表面保護膜 301 被定圖型的多晶矽接線 601 矽氮化物膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 495914 A7 B7 五、發明說明（9 ) 602 光抗蝕劑 603 多晶矽 604 擴散層 S1 距離 S2 距離 (請先閱讀背面之注意事項再填寫本頁) 較佳實施例的敘述 根據本發明的半導體裝置，在不增加所用的掩模數目 之下在相同基板上提供具有不同耐壓的多個MOS電晶體， 以適合用於8至30伏特的操作，其中可獲得高汲極耐壓， 源極/汲極區域與閘極電極之間的小電容，以及場氧化物膜 下方的通道停止區域與源極/汲極區域之間的高接面耐壓， 並且可控制汲極耐壓。 以下參考圖式藉著所示的例子來敘述本發明。 (例子1 ) 以下詳細敘述根據本發明的半導體裝置的第一例子。 經濟部智慧財產局員工消費合作社印製 圖1爲根據本發明的半導體裝置的具有中間耐壓結構的P通 道MOS電晶體的截面圖。 P通道MOS電晶體包含在P型矽半導體基板201上形成 在N型阱區域202上的一閘極氧化物膜2 11及一多晶矽閘極 電極205，在閘極電極205的兩側形成於基板201的低濃度 P型擴散層204及藉著使用接觸孔210成爲掩模而選擇性地 形成的高濃度P +型擴散層203，以及在P型擴散層204之間 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - 12- 經濟部智慧財產局員工消費合作社印製 495914 A7 B7 _^__ 五、發明說明（1〇 ) 的通道區域207。爲提供元件的隔離，形成場氧化物膜208 及通道停止區域209。對於使用P型矽半導體基板而言，並 非必定必須形成N型阱區域。P型MOS電晶體可形成在N 型矽半導體基板上。 相反導電性的N通道MOS電晶體包含形成於N型矽半 導體基板的一 P型阱區域，形成在1\型阱區域上的一閘極氧 化物膜及一多晶矽閘極電極，在閘極電極的兩端部上形成 於矽基板的在閘極電極的兩側的低濃度N型擴散層及高濃 度N +型擴散層，以及在低濃度N型擴散層之間的一通道區 域。爲提供元件的隔離，形成場氧化物膜及通道停止區域 。並非必定必須使用N型矽半導體基板。N通道MOS電晶 體可藉著使用P型矽半導體基板來形成。 從圖1很明顯，藉著改變接觸孔的位置，可容易地改 變閘極電極的一端部與高濃度擴散區域的一端部之間的距 離（S 1 )。另外，藉著改變接觸孔的位置，可容易地改變 高濃度擴散層的一端部與場氧化物膜的一端部之間的距離 (S2 )。更明確地說，藉著根據所需的汲極耐壓來控制低 濃度擴散區域的寬度（S 1及S2 )及其濃度，高濃度擴散區 域與場氧化物膜下方的通道停止區域之間的接面耐壓，以 及源極/汲極區域與閘極電極之間的重疊電容，可獲得適合 於高積體及高速率的MOS電晶體。另外，藉著改變距離S 1 ，可在相同基板上容易地形成具有不同耐壓的多個M0S電 晶體。以下會參考圖2及3來說明。 圖2顯示在低濃度擴散區域是藉著於2·5χ1012原子/cm2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀<背面之注意事項再填寫本頁)
-13- 495914 A7 _B7_-____ 五、發明說明（11 ) (請先閱讀背面之注意事項再填寫本頁) (平方公分）的劑量的離子植入而形成的情況中，在閘極 電極的一端部與接觸孔的一端部之間的距離（S1 )與汲極 耐壓之間的關係。 從圖2可瞭解汲極耐壓是藉著改變距離S 1而改變。例 如，當Sl = 1.0 // m的M〇S電晶體及Sl = 2 // m的MOS.電晶 體形成在相同基板上時，可在相同華板上形成具有不同耐 壓的MOS電晶體（亦即15伏特的MOS電晶體及22伏特的 MOS電晶體）。另外，藉著改變低濃度區域及高濃度區域 的濃度，可容易地改變汲極耐壓。 另外，圖3顯示在高濃度擴散區域的一端部與場氧化 物膜的一端部之間的距離（S2 )與在高濃度擴散區域與場 氧化物膜下方的通道停止區域之間的接面耐壓之間的關係 〇 從圖3可瞭解接面耐壓可藉著改變距離S2而容易地被 改變。另外，藉著改變通道停止區域，低濃度擴散區域， 及高濃度擴散區域的濃度，可容易地改變接面耐壓。 圖4A至4H爲顯示根據本發明的半導體裝置的第一例 子中的P通道MOS電晶體的製造方法的步驟的截面圖。 經濟部智慧財產局員工消費合作社印製 在圖4A所示的步驟中，N型阱層202形成在P型矽半 導體基板20 1的表面上。被定圖型成預定形狀的矽氮化物 膜601形成在基板201的表面上成爲掩模，然後N型雜質（ 例如磷）以2x1 012原子/cm2的劑量被離子植入。然後，實施 所謂的LOCOS (矽的局部氧化）處理，以去除於先前步驟 形成的矽氮化物膜601。然後，所得的基板201承受於1150 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 495914 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（12 ) t的熱處理6小時，因而使植入的磷雜質擴散及活化而形 成如圖4A所示的N型阱層202。P通道MOS電晶體會形成 於N型阱層202。並非必定必須使用P型矽半導體基板。也 可藉著使用N型矽半導體基板來形成N型阱區域，且於N 型阱區域形成P通道MOS電晶體。或者，P通道MOS電晶 體可形成於N型矽半導體基板。 t 在圖4B所示的步驟中，形成通道停止區域209。首先 ，矽氮化物膜60 1被定圖型以覆蓋要形成電晶體元件的主 動區域。在N型阱層202上，光抗飩劑602及矽氮化物膜 60 1堆疊在另一者的頂部上。在此狀態中，雜質（硼）以 3OkeV的加速能量及2x1013原子/cm2的劑量被離子植入，因 而形成通道停止區域209。如圖4B所示，通道停止區域 209形成於包含元件區域的部份。 隨後，如圖4C所示，實施所謂的LOCOS處理來形成場 氧化物膜206以環繞元件區域。然後，實施犧牲氧化及移 除處理，因而使存留在基板的表面上的外來物質被移除而 淸潔。 在圖4D所示的步驟中，藉著所得基板201的表面的熱 氧化處理來於H2〇氣氛中形成閘極氧化物膜2 11。根據本發 明，熱氧化處理是在H2〇氣氛中於860 °C實施，以形成具有 大約300埃的厚度的閘極氧化物膜2 1 1。一般而言，爲確保 半導體裝置的可靠性，由熱氧化物膜形成的閘極絕緣膜的 厚度需被設定於大約3MV/cm。例如，具有30伏特的供應 電壓的M0S電晶體必須有具有等於或大於1〇〇〇埃的厚度的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------^^1 (請先閱讀背面之注意事項再填寫本頁) -15- 495914 A7 B7___ _ 五、發明說明（13 ) 氧化物膜。 (請先閱讀背面之注意事項再填寫本頁) 然後，如圖4E所示，多晶矽603藉著CVD (化學汽相 澱積）法而澱積在閘極氧化物膜2 1 1上。根據本發明，形 成具有4000埃的厚度的多晶矽。爲形成MOS電晶體的閘極 電極205，多晶矽603形成爲N型。雜質元素（磷）藉著離 子植入或藉著使用雜質擴散爐而以高濃度被植入多晶矽603 中。植入濃度被設定爲離子植入/多晶矽厚度=2x1 019原子 /cm3或以上。MOS電晶體的閘極電極並非必定必須形成爲 N型。也可藉著離子植入或藉著使用雜質擴散爐來以高濃 度植入雜質元素（硼）以因而使閘極電極形成爲P型。 然後，如圖4F所示，移除先前步驟中形成的光抗蝕劑 。在此狀態中，P型雜質（BF2或硼）藉著利用閘極電極 205成爲掩模的自我對準而以lxlO12至lxlO13原子/cm2的劑 量（此相應於大約lxl 〇16至lxl 〇18原子/cm3的濃度）被離子 植入，因而形成P型MOS電晶體的低濃度擴散層204。 經濟部智慧財產局員工消費合作社印製 如圖4G所示，在形成P通道MOS電晶體的低濃度擴散 層204及移除光抗蝕劑之後，例如BPSG中間層膜213形成 在整個表面上。中間層膜213是例如藉著CVD法而形成。 根據本發明，由3000埃的NSG膜及5000埃的BPSG膜構成 的多層膜被使用成爲中間層膜。隨後，中間層膜2 1 3藉著 於大約90CTC至950 °C的熱處理大約30分鐘至2小時而被平 坦化。然後，中間層膜2 1 3被選擇性地蝕刻以於低濃度擴 散區域204及閘極電極205形成接觸孔210。根據本發明， 接觸孔是藉著圓蝕刻（round etching )(乾飩刻，接著濕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- 經濟部智慧財產局員工消費合作社印製 495914 A7 B7___ 五、發明說明（14 ) 蝕刻）而形成。在此狀態中，P型雜質（BF2 )藉著利用 接觸孔210成爲掩模的自我對準而以3x1 015至5x1 016原子 /cm2的劑量（此相應於大約lxl 019至5x1 02°原子/cm3的濃度 )被離子植入。然後，實施熱處理以活化植入的雜質及改 善接觸孔的形狀。根據本發明，熱處理是在80(TC至.1050 °C實施3分鐘以內。 . 然後，如圖4H所示，金屬材料藉著真空蒸發或濺射而 形成在整個表面上。然後，被定圖型的金屬接線2 1 2藉著 光石印技術及蝕刻而形成。最後，所得基板的整個表面以 表面保護膜214覆蓋。 以上舉例說明P通道MOS電晶體的例子。甚至在藉著 使用相反導電性的雜質來形成N通道MOS電晶體時，也獲 得類似的效果。 圖5A及5B爲顯示根據本發明的半導體裝置的第一例 子中的P通道MOS電晶體的製造方法的另外步驟的截面圖 〇 在此方法中，實施與圖4A至4F所示者相同的步驟。 然後，如圖5A所示，形成P通道MOS電晶體的低濃度擴散 層204，且移除光抗蝕劑。然後，例如BPSG中間層膜213 形成在整個表面上。中間層膜2 1 3是例如藉著CVD法而形 成，並且藉著於90(TC至950 °C的的熱處理30分鐘至2小時 而被平坦化。隨後，中間層膜2 1 3被選擇性地蝕刻，以於 低濃度擴散區域204及閘極電極205形成接觸孔210。根據 本發明，接觸孔是藉著圓蝕刻（乾蝕刻，接著濕蝕刻）而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--------訂--- (請先閱讀背面之注意事項再填寫本頁) -17- 495914 A7 B7_ 五、發明說明（15 ) (請先閱讀背面之注意事項再填寫本頁) 形成。在此狀態中，多晶矽例如藉著CVD法而形成在整個 表面上且形成爲P型。雜質元素（硼或BF2)藉著離子植 入或藉著使用雜質擴散爐而以高濃度被植入多晶矽內。植 入濃度被設定爲離子植入/多晶矽厚度=2x1 019原子/cm3或以 上。然後，被定圖型的多晶砂接線3 0 1藉著光石印技.術及 飩刻而形成。然後，實施熱處理以使雜質從多晶矽擴散至 基板的表面以及改善接觸孔的形狀。根據本發明，熱處理 是在800 °C至1 05 0 °C實施3分鐘以內。高濃度擴散區域203 是藉著利用接觸孔210成爲掩模的自我對準而形成。 然後，如圖5B所示，金屬材料藉著真空蒸發或濺射而 形成在整個表面上。然後，被定圖型的金屬接線2 1 2藉著 光石印技術及蝕刻而形成。最後，所得基板的整個表面以 表面保護膜214覆蓋。 以上已經舉例說明P通道MOS電晶體的例子。甚至在 藉著使用相反導電性的雜質來形成N通道MOS電晶體時， 也獲得類似的效果。 (例子2 ) 經濟部智慧財產局員工消費合作社印製 以下詳細敘述根據本發明的半導體裝置的第二例子。 圖6爲根據本發明的半導體裝置的具有中間耐壓結構的P通 道MOS電晶體的截面圖。 P通道MOS電晶體包含形成在P型矽半導體基板201的 N型阱區域202上的一閘極氧化物膜2 1 1及一多晶矽閘極電 極205，在閘極電極205的兩側於基板201的表面的雜質被 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 經濟部智慧財產局員工消費合作社印製 495914 A7 B7 五、發明說明（16 ) 植入的區域及雜質不被植入的區域，以及P型擴散層204及 藉著熱處理而形成在其間的通道區域207。爲提供元件的 隔離，形成場氧化物膜208及通道停止區域209。並非必定 必須藉著使用P型矽半導體基板來形成N型阱區域。P型 M〇S電晶體可形成於N型矽半導體基板。 · 另外，相反導電性的N通道MO?電晶體包含形成於N 型矽半導體基板的一 P型阱區域，形成在P型阱區域上的一 閘極氧化物膜及一多晶矽閘極電極，在閘極電極的兩側於 矽基板的表面的雜質被植入的區域及雜質不被植入的區域 ，以及N型擴散層及藉著熱處理而形成在其間的一通道區 域。爲提供元件的隔離，形成場氧化物膜及通道停止區域 。並非必定必須使用N型矽半導體基板。N通道MOS電晶 體可藉著使用P型矽半導體基板來形成。 以與第一例子中相同的方式，在第二例子中，藉著根 據所需的汲極耐壓來控制低濃度擴散區域的寬度及其濃度 ，源極/汲極區域與場氧化物膜下方的通道停止區域之間的 接面耐壓，以及源極/汲極區域與閘極電極之間的重疊電容 ，可獲得適合於高積體及高速率的MOS電晶體。另外，可 在不增加所用的掩模數目之下在相同基板上容易地形成具 有不同耐壓的多個MOS電晶體。 圖7A至7C爲顯示於根據本發明的半導體裝置的第二 例子的P通道MOS電晶體中的雜質被植入的區域及雜質不 被植入的區域的形狀的平面圖。 在圖7 A中，雜質被植入的區域及雜質不被植入的區域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------- 裝！ — ！！訂 — (請先閱讀背面之注意事項再填寫本頁) -19- 經濟部智慧財產局員工消費合作社印製 495914 A7 __ B7 五、發明說明（17 ) 形成爲條紋形狀。雜質被植入的區域的寬度及間隔是根據 所需的打開電阻（on-resistance )，熱電子電阻，源極/汲 極區域與基板之間的電容，源極/汲極區域與閘極電極之間 的重疊電容，以及源極/汲極區域與在場氧化物膜下方的通 道停止區域之間的接面耐壓來改變，因而使其濃度被控制 。另外，在圖7B中，雜質被植入的區域形成爲點形狀。雜 質被植入的區域的點的尺寸及間隔是根據所需的特性來改 變。另外，在圖7C中，雜質被植入的區域形成爲柵格形狀 。雜質被植入的區域的柵格的寬度及間隔是根據所需的特 性來改變，以與其他結構相同的方式。 圖8顯示在圖6的根據本發明的半導體裝置的具有中間 耐壓結構的P通道MOS電晶體中的P型擴散層的濃度輪廓 A-A’，其係在用來植入雜質的區域及用來不植入雜質的區 域以5x1 015原子/cm2的劑量形成爲如圖7A所示的條紋形狀 的情況中。 從圖8很明顯，可藉著改變雜質被植入的區域及雜質 未被植入的區域來容易地改變P型擴散層的濃度輪廓。更 明確地說，藉著根據所需的汲極耐壓，打開電阻，熱電子 電阻，源極/汲極區域與基板之間的電容，源極/汲極區域與 閘極電極之間的重疊電容，以及源極/汲極區域與在場氧化 物膜下方的通道停止區域之間的接面耐壓來改變雜質被植 入的區域及雜質不被植入的區域以控制擴散層中的濃度， 可獲得適合於高積體及高速率的MOS電晶體。以下參考圖 9舉例說明。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------i- -訂·！丨 — I-丨 (請先閱讀背面之注意事項再填寫本頁) -20- 495914 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（18 ) 圖9顯示傳統結構中的汲極電流與根據本發明的結構 中的汲極電流之間的關係，其中在根據本發明的結構中， 於汲極及源極區域的用來植入雜質的區域及用來不植入雜 質的區域是藉著離子植入以2.5x 1 012原子/cm2的劑量形成爲 條紋形狀。 從圖9可瞭解根據本發明，打開.電阻大幅減小，因爲 與傳統結構相比，根據本發明有較大的電流流動。另外， 藉著改變低濃度區域及高濃度區域的濃度，可容易地改變 汲極耐壓，打開電阻，熱電子電阻，源極/汲極區域與基板 之間的電容，源極/汲極區域與閘極電極之間的重疊電阻， 以及源極/汲極區域與在場氧化物膜下方的通道停止區域之 間的接面耐壓。 圖10A至10H爲顯示根據本發明的半導體裝置的第二 例子中的P通道MOS電晶體的製造方法的步驟的截面圖。 在圖10A所示的步驟中，N型阱層202形成在P型矽半 導體基板201的表面上。首先，被定圖型成預定形狀的矽 氮化物膜601形成在基板201的表面上成爲掩模，然後N型 雜質（例如磷）以2x1 012原子/cm2的劑量被離子植入。然後 ，實施所謂的LOCOS處理，以去除於先前步驟形成的矽氮 化物膜6 0 1。然後，所得的基板2 0 1承受於1 1 5 0 °C的熱處 理6小時，因而使植入的磷雜質擴散及活化而形成如圖1 〇 a 所示的N型阱層202。P通道MOS電晶體會形成於N型阱 層202。並非必定必須使用P型矽半導體基板。也可藉著使 用N型矽半導體基板來形成N型阱區域，且於N型阱區域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — II-------·1111111 ^ 0 — — — — — — — I ^^1 (請先閱讀背面之注意事項再填寫本頁) -21 - 495914 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（19 ) 形成P通道MOS電晶體。或者’ p通道M〇s電晶體可形成 於N型矽半導體基板。 在圖10B所示的步驟中，形成通道停止區域209。首先 ，矽氮化物膜60 1被定圖型以覆蓋要形成電晶體元件的主 動區域。在N型阱層202上，光抗蝕劑602及矽氮化物膜 60 1堆疊在另一者的頂部上。在此狀輝中，雜質（硼）以 30keV的加速能量及2xl013原子/cm2的劑量被離子植入，因 而形成通道停止區域209。如圖10B所示，通道停止區域 209形成於包含元件區域的部份。 隨後，如圖10C所示，實施所謂的LOCOS處理來形成 場氧化物膜206以環繞元件區域。然後，實施犧牲氧化及 移除處理，因而使存留在基板的表面上的外來物質被移除 而淸潔。 在圖10D所示的步驟中，藉著所得基板201的表面的熱 氧化處理來於H2〇氣氛中形成閘極氧化物膜2 11。根據本發 明，熱氧化處理是在H2◦氣氛中於860 °C實施，以形成具有 大約300埃的厚度的閘極氧化物膜2 11。一般而言，爲確保 半導體裝置的可靠性，由熱氧化物膜形成的閘極絕緣膜的 厚度需被設定於大約3MV/cm。例如，具有30伏特的供應 電壓的M0S電晶體必須有具有等於或大於1〇〇〇埃的厚度的 氧化物膜。 然後，如圖10E所示，多晶矽603藉著CVD法而澱積 在閘極氧化物膜211上。根據本發明，形成具有4000埃的 厚度的多晶矽。爲形成M0S電晶體的閘極電極205，多晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----------裝--------訂----I----^^1 (請先閱讀背面之注意事項再填寫本頁) -22- 495914 A7 B7 五、發明說明（2C)) (請先閱讀背面之注意事項再填寫本頁) 石夕603形成爲N型。雜質元素（磷）藉著離子植入或藉著使 用雜質擴散爐而以高濃度被植入多晶矽603中。植入濃度 被設定爲離子植入/多晶矽厚度=2x1019原子/cm3或以上。 MOS電晶體的閘極電極並非必定必須形成爲N型。也可藉 著離子植入或藉著使用雜質擴散爐來以高濃度植入雜質元 素（硼）以因而使閘極電極形成爲P.型。 然後，如圖1 0F所示，移除先前步驟中形成的光抗蝕 劑，並且在此狀態中，P型雜質（BF2或硼）藉著利用被 定圖型成爲用來植入雜質的區域及用來不植入雜質的區域 的光抗蝕劑成爲掩模而以lxlO12至5x1 016原子/cm2的劑量（ 此相應於大約lxlO16至1χ102°原子/cm3的濃度）被離子植入 至半導體基板的表面內，因而形成P型MOS電晶體的汲極 及源極區域的擴散層604。藉著單一離子植入，不同雜質 濃度的二或二個以上的區域同時形成。然後，爲使汲極及 源極區域的濃度輪廓平滑，實施熱處理。 經濟部智慧財產局員工消費合作社印製 如圖10G所示，在形成P通道MOS電晶體的低濃度擴 散層604及移除光抗蝕劑之後，例如BPSG中間層膜213形 成在整個表面上。中間層膜213是例如藉著CVD法而形成 ’且然後藉著於900 °C至950。(：的熱處理大約30分鐘至2小 時而被平坦化。隨後，中間層膜213被選擇性地蝕刻以於 低濃度擴散區域604及閘極電極205形成接觸孔210。根據 本發明’接觸孔是藉著圓蝕刻（乾蝕刻，接著濕蝕刻）而 形成。然後’實施熱處理以活化植入的雜質及改善接觸孔 的形狀。根據本發明，熱處理是在8〇〇 °c至1050 °C實施3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 495914 A7 B7 五、發明說明（21 ) 分鐘以內。 (請先閱讀背面之注意事項再填寫本頁) 然後，如圖1 0H所示，金屬材料藉著真空蒸發或濺射 而形成在整個表面上。然後，被定圖型的金屬接線2 1 2藉 著光石印技術及鈾刻而形成。最後’所得基板的整個表面 以表面保護膜2 14覆蓋。 以上已經舉例說明P通道MOS «晶體的例子。甚至在 藉著使用相反導電性的雜質來形成N通道M〇s電晶體時’ 也獲得類似的效果。 如上所述，根據本發明，可藉著簡單的製程來提供滿 足在中間耐壓範圍（8至30伏特）中的操作需求的MOS電 晶體。在此電晶體中，高濃度擴散區域是藉著使用接觸孔 成爲掩模的離子植入來形成，因而可容易地改變接觸孔的 一端部與閘極電極的一端部之間的距離，以及接觸孔的一 端部與場氧化物膜的一端部之間的距離。因此，不像具有 LDD結構的傳統MOS電晶體，本發明的MOS電晶體具有高 汲極耐壓（汲極耐壓可被控制），源極/汲極區域與閘極電 極之間的小電容，以及源極/汲極區域與在場氧化物膜下方 的通道停止區域之間的高接面耐壓，並且可在不增加掩模 經濟部智慧財產局員工消費合作社印製 數目下在相同基板上形成具有不同耐壓的多個MOS電晶體 〇 在不離開本發明的範圍及精神下，熟習此項技術者可 容易地思及及實施各種不同的其他修正。因此，附隨的申 請專利範圍不應受限於此處所提出的敘述，而應做廣泛的 解讀。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 24-

Claims (1)

  1. 495914
    8 8 8 8 ABCD 六、申請專利範圍 第90 1 05439號專利申請案 中文申請專利範圍修正本 民國91年6月修正 !.一種半導體裝置，包含： 一場氧化物膜，形成在具有一導電性的一半導體基板 上； 一閘極電極，經由一閘極氧化物膜而形成在該半導體 基板上； 具有低濃度的相反導電性的源極及汲極區域，被該場 氧化物膜及該閘極電極環繞； 一中間層膜，用來將該閘極電極，該源極及汲極區域 ，與形成在其上的一接線電絕緣；及 一接觸孔，用來電連接該接線，該閘極電極，及該源 極及汲極區域； 其中只有開口於該接觸孔的該源極及汲極區域的一部 份被選擇性地形成爲具有高濃度的相反導電性的一擴散層 〇 2. 如申請專利範圍第1項所述的半導體裝置，其中該 源極及汲極區域的雜質濃度爲lxl〇16至lxl〇i8原子/cm3( 立方公分）。 3. 如申請專利範圍第1項所述的半導體裝置，其中該 擴散層的雜質濃度爲lxl〇19至5xl02Q原子/cm3。 4. 如申請專利範圍第1項所述的半導體裝置，其中該 本紙張尺度適用中國國家榡準（CNS ) M規格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 495914 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 源極及汲極區域的寬度是藉著改變該閘極電極的一端部肖 該擴散層的一端部之間的距離而改變，因而在一相同基板 上形成具有不同耐壓的多個MOS (金屬氧化物半導體） 電晶體。 5. —種MOS (金屬氧化物半導體）電晶體的製造方法 ，包含以下步驟： 在一半導體基板的一表面上形成一閘極絕緣膜； 在該閘極絕緣膜上定圖型一閘極電極； 藉著使用該閘極電極成爲掩模將雜質離子植入至該半 導體基板的該表面內而形成一低濃度擴散區域； 在該半導體基板的整個表面上形成含有雜質的一中間 層膜，並且藉著熱處理將該中間層膜平坦化； 選擇性地蝕刻該中間層膜以於該低濃度擴散區域及該 閘極電極形成接觸孔； 藉著使用該接觸孔成爲掩模將雜質離子植入至該半導 體基板的該表面內而形成一高濃度擴散區域； 實施熱處理； 經濟部智慧財產局員工消費合作社印製 藉著真空蒸發或濺射在該半導體基板的整個表面上形 成一金屬材料；及 以一表面保護膜覆蓋該半導體基板的整個表面。 6. 如申請專利範圍第5項所述的MOS電晶體的製造 方法，其中含有雜質的該中間層膜爲BPSG中間層膜。 7·如申請專利範圍第5項所述的MOS電晶體的製造 方法，其中在將雜質植入該半導體基板的該表面內之後的 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） _ ^ _ 495914 8 8 8 8 ABCD 六、申請專利範圍 熱處理是在3分鐘內於800°C至105(TC實施，以活化雜質 ，因而形成高濃度擴散區域。 (請先閲讀背面之注意事項再填寫本頁) 8.—種MOS (金屬氧化物半導體）電晶體的製造方法 ，包含： 在一半導體基板的一表面上形成一閘極絕緣膜； 在該閘極絕緣膜上定圖型一閘極電極； 藉著使用該閘極電極成爲掩模將雜質離子植入至該半 導體基板的該表面內而形成一低濃度擴散區域； 在該半導體基板的整個表面上形成含有雜質的一中間 層膜，並且藉著熱處理將該中間層膜平坦化； 選擇性地蝕刻該中間層膜以於該低濃度擴散區域及該 閘極電極形成接觸孔； 藉著CVD方法在該半導體基板的整個表面上形成多 晶矽，然後藉著離子植入或藉著使用雜質擴散爐以高濃度 植入成爲雜質元素的磷； 藉著光石印技術及蝕刻來定圖型該多晶矽； 經濟部智慧財產局員工消費合作社印製 藉著熱處理使該多晶矽中的雜質擴散至該半導體基板 的該表面內以形成一高濃度擴散區域； 藉著真空蒸發或濺射在該半導體基板的整個表面上形 成一金屬材料，然後藉著光石印技術及蝕刻來定圖型該金 屬材料；及 以一表面保護膜覆蓋該半導體基板的整個表面。 9·如申請專利範圍第8項所述的MOS電晶體的製造 方法’其中含有雜質的該中間層膜爲BPSG中間層膜。 -3- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 495914 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 10·如申請專利範圍第8項所述的MOS電晶體的製造 方法，其中用來使該多晶矽中的雜質擴散的該熱處理是在 .3分鐘內於800°C至1050°C實施，以活化雜質，因而形成 該高濃度擴散區域。 11. 一種半導體裝置，包含： 一場氧化物膜，形成在具有一導電性的一半導體基板 上； 一 _極電極，經由一聞極氧化物膜而形成在該半導體 基板上； 相反導電性的源極及汲極區域，被該場氧化物膜及該 閘極電極環繞，其中該源極及汲極區域的濃度輪廓是藉著 改變雜質被植入的區域及雜質不被植入的區域而被任意地 改變； 一中間層膜’用來將該聞極電極，該源極及汲極區域 ，與形成在其上的一接線電絕緣；及 一接觸孔，用來電連接該接線，該閘極電極，及該源 極及汲極區域。 經濟部智慧財產局員工消費合作社印製 12. 如申請專利範圍第11項所述的半導體裝置，其中 該源極及汲極區域的雜質濃度爲lxl〇16至5xl02°原子/cm3 〇 1 3 ·如申請專利範圍第11項所述的半導體裝置，其中 雜質被植入的該區域及雜質不被植入的該區域是以點形狀 形成。 _ 14.如申請專利範圍第11項所述的半導體裝置，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - 495914 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 雜質被植入的該區域及雜質不被植入的該區域是以柵格形 狀形成。 1 5 ·如申請專利範圍第1 1項所述的半導體裝置，其中 雜質被植入的該區域及雜質不被植入的該區域是以條紋形 狀形成。 16·—種具有中間耐壓結構的MOS (金屬氧化物半導 體）電晶體的製造方法，包含以下步驟： 在一半導體基板的一表面上形成一閘極絕緣膜； 在該閘極絕緣膜上定圖型一閘極電極； 藉者使用被疋圖型成爲雜質被植入的一*區域及雜質不 被植入的一區域的一光抗蝕劑成爲掩模來將離子植入該半 導體基板的該表面內，接著實施熱處理，因而同時形成具 有不同雜質濃度的至少兩區域； 在該半導體基板的整個表面上形成含有雜質的一中間 層膜，並且藉著熱處理將該中間層膜平坦化； 選擇性地蝕刻該中間層膜以於該低濃度擴散區域及該 閘極電極形成接觸孔； 實施熱處理； 藉著真空蒸發或濺射在該半導體基板的整個表面上形 成一金屬材料，然後藉著光石印技術及蝕刻來定圖型該金 屬材料；及 以一表面保護膜覆蓋該半導體基板的整個表面。 17.如申請專利範圍第16項所述的MOS電晶體的製 造方法’其中雜質被植入的該區域及雜質不被植入的該區 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -5- 495914 A8 B8 C8 __-___ D8六、申請專利範圍 域是以點形狀形成。 18·如申請專利範圍第16項所述的MOS電晶體的製 造方法’其中雜質被植入的該區域及雜質不被植入的該區 域疋以柵格形狀形成。 19·如申請專利範圍第ι6項所述的M〇s電晶體的製 _ $ & ’其中雜質被植入的該區域及雜質不被植入的該區 域是以條紋形狀形成。 20·如申請專利範圍第16項所述的MOS電晶體的製 造方法，其中含有雜質的該中間層膜爲BPSG中間層膜。 21·如申請專利範圍第16項所述的MOS電晶體的製 造方法，其中在將雜質植入該半導體基板的該表面內之後 的該熱處理是在3分鐘內於800°C至1〇5(TC實施，以活化 雜質。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -6-
TW090105439A 2000-03-22 2001-03-08 MOS transistor TW495914B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000080726 2000-03-22
JP2000160477 2000-05-30
JP2001004061A JP2002057333A (ja) 2000-03-22 2001-01-11 半導体装置と及びその製造方法

Publications (1)

Publication Number Publication Date
TW495914B true TW495914B (en) 2002-07-21

Family

ID=27342757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105439A TW495914B (en) 2000-03-22 2001-03-08 MOS transistor

Country Status (3)

Country Link
US (1) US6534827B2 (zh)
JP (1) JP2002057333A (zh)
TW (1) TW495914B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221301A (ja) * 2003-01-15 2004-08-05 Seiko Instruments Inc 半導体装置とその製造方法
US7491595B2 (en) * 2005-07-06 2009-02-17 Hewlett-Packard Development Company, L.P. Creating high voltage FETs with low voltage process
KR100828030B1 (ko) * 2006-10-25 2008-05-08 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법
JP6037085B2 (ja) 2014-05-14 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771903B2 (ja) * 1990-03-05 1998-07-02 富士通株式会社 高耐圧ｍｏｓトランジスタ及びその製造方法、及び半導体装置及びその製造方法
JPH0316141A (ja) * 1990-05-17 1991-01-24 Toshiba Corp 半導体装置
JPH05283626A (ja) * 1991-07-12 1993-10-29 Nec Corp 半導体集積回路装置
US5698881A (en) * 1992-05-29 1997-12-16 Kabushiki Kaisha Toshiba MOSFET with solid phase diffusion source
US6498376B1 (en) * 1994-06-03 2002-12-24 Seiko Instruments Inc Semiconductor device and manufacturing method thereof
JPH1174521A (ja) * 1997-08-29 1999-03-16 Toyota Autom Loom Works Ltd 半導体装置及びその製造方法
JPH11297985A (ja) * 1998-04-09 1999-10-29 Seiko Epson Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
US6534827B2 (en) 2003-03-18
US20010030345A1 (en) 2001-10-18
JP2002057333A (ja) 2002-02-22

Similar Documents

Publication Publication Date Title
JP6141395B2 (ja) トリゲート・デバイス及び製造方法
JP3854363B2 (ja) Ｓｏｉトランジスタの製造方法
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
JP4700043B2 (ja) 半導体素子の製造方法
TW516186B (en) Dual work function CMOS device
US8063439B2 (en) Semiconductor device and fabrication method thereof
TW495914B (en) MOS transistor
JPH02228041A (ja) 半導体装置の製造方法
JP4122181B2 (ja) 二重ゲート酸化膜を有する半導体素子の製造方法
TW554533B (en) MOSFET, semiconductor device using the same and production process therefor
TW454296B (en) Semiconductor device and its manufacturing method
JP3680417B2 (ja) 半導体装置
JP4339952B2 (ja) 半導体装置及びその製造方法
JP2002076149A5 (zh)
JP4615682B2 (ja) Ｍｏｓ型トランジスタの製造方法
US8232594B2 (en) Semiconductor device and method of manufacturing the same
TW518761B (en) Semiconductor device and its manufacture method
JP2004534401A (ja) 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法
KR100698064B1 (ko) 마스크 롬 및 이의 제조 방법
JP2656159B2 (ja) 薄膜トランジスタ及びその製造方法
US20060105531A1 (en) Method of forming notched gate structure
JP2004327664A (ja) 半導体装置の製造方法及び半導体装置
JP2002057326A (ja) 半導体装置とその製造方法
JPH11340466A (ja) 薄膜トランジスタ及びその製造方法
JP2004047547A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees