TW492003B - Semiconductor-circuit device - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 492003 A7 B7_ 五、發明說明（1 ) 本發明係關於一種半導體電路配置，其包括：一種積 體化於第一種導電型式之半導體基板中之驅動電路，其 由P V-開關電晶體（用來切換正值及/或零值之電壓位準） 及NV-開關電晶體（用來切換負值及/或零值之電壓位準） 所構成；一種連接於驅動電路之前的同樣是形成在半導體基 板中之控制電路，其中此半導體基板連接於基板位準處 。此外，本發明亦涉及一種具有反相電路和位準偏移電 路之此種半導體電路。 半導體電路配置或此種類型之電路在電子式可拭除之 唯讀記憶體中特別可用作字元線解碼器。習知之字元線 解碼器通常只可同時施加二種電壓至隨後之記憶胞陣列 中，因此，例如在EEPR0MS中解碼器在讀出時是在〇和 + 2.5伏特之間切換，或在程式化時是在〇伏特和程式化 電壓V P P (例如-1 2伏特）之間切換。在指定之條件下 可利用字元線解碼器同時對各種不同之信號線（字元線） 施加零位準（用於未選取之導線），正電壓VH (例如， 電源電壓）Μ及負電壓VB(用於已選取之互補式導線對 (pair))。此處所用之例子是記憶胞陣列（其具有鐵電 質記憶胞）中字元線之控制。 本發朋之目的是設計一種半導體電路配置，特別是解 碼器電路，其可同時驅動零位準，正電壓和負電壓。 此目的是由申請專利範圍第1項之半導體電路配置Μ 及第14項之半導體電路來達成。 依據本發明，此半導體電路配置之驅動電路之NV-開關 一 3一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 0

n I 1 ϋ 一： 口， n ϋ ϋ ·ϋ ϋ ϋ ·ϋ I 492003 A7 B7_ 五、發明說明（1 ) (請先閱讀背面之注意事項,填寫本頁) 電晶體是形成在第二種導電型式（其與第一種導電型式 相反）之外部盆形區（其埋置於半導體基板中）之内部 ,而外部盆形區是連接至電源電壓。 在使用傳統之CMOS技術時在切換負電壓時在NM0S電晶 體中會產生寄生性二極體，漏電流經由此種二極體而產 生。本發明因此建議將此種連接於控制電路之後的驅動 器或至少一些電路組（group)或其中一些電晶體設置在 一種至少Μ區域方式構成之外部盆形區中。此種盆形區 之導電型式因此是和基板者 '相反且連接於電源電壓上。此 種半導體電路配置之優點是：埋置於外部盆形區中之 NM0S電晶體之寄生性二極體現在已不會導通。於是此種 施加至NM0S電晶體之盆形區所用之可切換之負電壓不再 不利地作用在基板上其餘之電路上。 在本發明之特別良好之實施形式中，控制電路是由解 碼器（其具有多個耦合至驅動電路之輸出端）所構成。 此外，其它優點是：解碼器之主動切換之輸出端提供一 種零位準，所有其餘之被動式連接之輸出端分別提供一 種正的電位位準。 經濟部智慧財產局員工消費合作社印製 有利之方式是：此種連接於解碼器之後的驅動電路是 由多個電路级所構成，其中驅動電路之第一級具有第一 反相-和位準偏移電路。 依據本發明特別優良之實施形式，驅動電路之輸出端 是由至少一對驅動線所形成◦此種由互補之單一線所構 成之驅動線對（pair)(在二條導線上承載一種零位準或 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492003 A7 _._B7_ 五、發明說明（々） (請先閱讀背面之注意事項再填寫本頁) 在驅動狀態中承載正，負驅動電壓，這些電壓藉由此種 連接於第一反相和位準偏移電路之後的驅動開關而接通 至驅動線對（pair)。依據本發明，多個驅動線對（pair) 可同時接通至正和負的驅動電壓。藉由一種連接於驅動 電路之前的選擇電路（其決定了這些即將接通之驅動電 壓），則^補式導線之電位極性可變換。 有利之方式是正驅動電壓之電位可大於電源電壓之電 位。因此下述方式是有利的：導電性已預先定義之安全 電晶體UM0S)是連接在第一反相和位準偏移電路以及驅 動電路之間，驅動電路使正和負的驅動電壓接通至驅動 線對（pair),安全電晶體以其控制端連接至電源電壓， 且以一値電極端連接至第一反，相和位準偏移電路，以另 一電極端連接至驅動開關之控制端。 在本發明之另一有利之構成方式中，第二反相和位準 偏移電路連接於第一反相和位準偏移電路之後，第二反 相和位準偏移電路是與二値去（de-)驅動開關之控制端 相連接，去驅動開關使驅動線接通至基板位準。此處可 經濟部智慧財產局員工消費合作社印製 如和反電入支 例相‘一至輸準 ί 反第接之位 體一至連路高 晶第接 Γ電將 ‘電於連之移可 持屬端端偏其 保配制極準 ·· 。種 } 控電位是 通一成其其‘和點 接，構以以相優 時中所體且反之 I 同式體晶端與體-5 線形晶電出則晶 導施電持輸端電 式實 S 保之一持 補佳ΜΟ此路另保 互較之，電之種 之之式路移極此 對明型電偏電 。 成發電移準，接 條本導偏位壓連 多在正準和電相 將由位相源端 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492003 A7 B7 五、發明說明（4 撐在輸入端，因此一種標準之2Ν· 1式之HAND痛碼器即 電體 移積 偏是 準們 位它 和 ， 相體 反晶 種‘電 一之 及性 涉極 亦反 明相 發個 本二 ，有 觀設 外中 。 它其 用其 ， 使據置 供依配 可 路 負導 個之 一 板 少基 至體 中導 其半 ,一 中第 板與 基種 體一 導在 半成 之形 式是 型體 電晶 導電 種之 一 式 第型 於電 化導 體外 導此 半。 於壓 置電 埋源 其電 ί於 區接 形連 盆則 部區 外形 之盆 式部 型外 電 ， 導部 之內 反之 相} 式中 型板 電基 之分 性是 極其 反 ， 相端 與出 是輸 其號 , 信 端種 入一 輸 ·， 號接 信連 種相 一 端 : 入 有輸 具制 路控 電之 種體 此晶 , 電 之連 下、相 剩壓 體電 晶源 之正 反與 相是 性時 極式 。型 接電 連導 相正 端在 極一 電之 之中 體端 晶極 電電 與個 別二 形 其 路 電 。移 接偏 連準 相位 壓4 負反 mV 1 與種 是一 時及 式涉 型亦 thml HQ SR 導發 負本 在 ， 而外 ，此 接 一 制 有控 具之 路體 電晶 種電 此一 ，第 中之 板式 基型 體電 導導 半負 之與 式是 型其 電 ， 導端 —1 LV 種Λ 一 輸 第號 在信 成種 壓連 電相 源端 電出 負輸 與號 是信 極之 電置 個配 一 路 之電 體此 晶與 電是 一 極 第電 ;個 接一 連另 相 ， 端接 入連 輸相 (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 0 且 與接 是連 極相 電壓 個電 一 源 之電 體正 晶與 電是 之極 式電 型個 電一 導另 正 ， 一 接 有連 ，相 外端 此出 。 輸 接號 相與 端是 入極 輸電 號個 信一 之之 置體 配 晶 路電 電之 此式 與型 是電 端導 入負 輸一 制另 控 ， 之外 if比 晶 〇 電接 b S 肚键 接些 連這 相。 壓接 電連 源相 電端 負出 與輸 是號 極信 電與 個是 一 端 另入 ，輸 接制 連控 相之 端體 入晶 輸電 號此 0 Μ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492003 A7 B7_ 五、發明說明（f ) 負導電型式之電晶體是形成在第二種導電型式（與半導 體基板之導電型式相反）之外部盆形區（其埋置於半導 體基板中）之內部。這些外部盆形區須適當地連接至電 源電壓。 依據本發明之原理，一個正導電型式之電晶體連接於 反相-和位準偏移電路之信號輸入端之則，此電晶體之控 制輸入端是與零電位相連接，其一個電極端是與輸人信 號相連接，另一個電極端是與反相-和位準偏移電路之信 號輸人端相連接。 本發明適當之其它形式敘述在申請專利範圍各附屬項 中 〇 本發明Μ下將依據多個顯示在圖式中之實施例來詳述 。圖式簡單說明： 第1圖形成於基板中之半導體結構之切面圖。 第2圖依據本發明第一實施例之半導體電路配置之電 路圖。 第3圖依據本發明第二實腌例之半導體電路配置之電 路圖。 第4圖依據本發明另一實施形式之半導體電路配置之 電路圖。 第5圖依據本發明另一實施形式之半導體電路配置之 電路圖。 第1圖中所顯示之半導體結構之切面圖 <顯示一種形成 Ρ-導電性基板1中之PV-和NV-開關電晶體2和3 ,其中PV- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ^-----；-----"Γ --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492003 A7 B7 五、發明說明（） 開關電晶體2具有一種置於基板中之n_導電性盆形區4 (其連接於電源電壓6 )，而"開關電晶體3具有一種 置淤基板中之P -導電性盆形區5 (其連接至基板位置7 ) 。NV開關電晶體12 (用來切換負的切換電磨11}是形成 在另一外部盆形區10中，外部盆形區10之導電性是與基 板1者相反，且外部盆形區10是與電源電S6相連接。 於是可防止電流在電位1 1 ( -V B )和基板端（V S S )之間流動。 第2圖是本發明之字元線解碼器之電路围。一種標準 形式之2〃選1式之NAND解碼器所形成之控制電路（其輸 出端是16和16 a)是連接於驅動電路13之前，反相器17 連接於輸出端16以及主動式輸入端16a之後，反相器17 另外對其輸入信號進行一種位準偏移作用。反相器17經 由驅動開關18和18a而使此種施加至導線19和19a之驅 動電壓接通至以互補方式構成之驅動線對20和20a 。驅 動線對之中性電路維持在零位準是藉由另一反相器21 (其具有位準偏移作用）來確保，反相器21連接於第一 反相器1 7之後，二値去（d e -)驅動開關2 2和2 2 a則連接 於反相器21之後，此二個去驅動開關使基板位準接通至 驅動線對20和20a ，若解碼器15之輸出端16a是被動性 ‘ （"h i gti")連接時。安全電晶體2 3和2 3 a是連接έ第——反 相器17和驅動開關18, 18a之間，此二個電晶體23和23a 之控制端是在電源電壓處，其電極分別與反相器和驅動 開關相連接。這些安全電晶體可確保一種較電源電壓遢 高之電壓施加至導線19或19a而不會對位於其前方之電 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •裝--- (請先閱讀背面之注意事項再填寫本頁) . .# 經濟部智慧財產局員工消費合作社印製 492003 A7 _B7_ 五、發明說明（7 ) 路産生反作用。為了防止ΝΑΟ解碼器15之輸出端16，16a 上之不需要的負載，則一種保持電晶體24 (例如，PM0S 電晶體）須連接於第一反相器17之前，其控制輸入端是 與反相器17之輸出端相連接，其一個電極是連接至反相 器17之輸入端且另一電極是與電源電壓相連接。依據本 發明，連接於解碼器15之後的驛動器13之所有電路組件 是埋置於外部盆形區10 (其形成於基板1中）中，因此

Ir ，這些施加至導線19和19a之正，負驅動電壓之切換過 程不會由於電晶體操作點之偏移或電晶體内部之漏電流 而對解碼器15 (其形成在同一基板上），或其它電路組件 産生不利之影饗。 外部盆形區10是與電源電壓相連接。輸出侧之互補式 驅動線對20, 20a可藉由本發明之方式而施加一種正或 負的電壓或施加零位準。 第3圖是一種電路圖，其中第驅動線對27，27a是以 驅動開關（18b，18c),去驅動開關（22b, 22c)及安全電 晶體（23b, 23c)來驅動。整個驅動電路2 5是形成在外部 盆形區2 6之内部，外部盆形區2 6是與電源電壓相連接。 依據此種原理可設置多於二個之驅動線對（pair)。 第4圖是本發明之反相-和位準偏移電路配置，其可支 配一個輸入端3 0,—値輸出端31以及一對（pair)極性相反 之電晶體。其中正導電性之電晶體32以其一個電極來和電 源電壓相連接33且以另一個電極來和輸出端31相連接且其 _ 控制輸入端是與輸入端30相連接。負導電性之電晶體34 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） iT-----— i·裝------ (請先閱讀背面之注意事項再填寫本頁) 訂--------- 492003 A7 B7__ 五、發明說明（8 ) 之一個電極連接至負電源電壓35,其控制輸入端是與輸 入端40相連接且其另一電極是連接至電路配置之輸出端 31 〇 在半導體基板中設置一種至少包含此一電晶體3 4 (其 用來切換負的電源電壓）之外部盆形區，其極性和基板 者相反。依據本發明，施加至輸入端30之位準（其具有 0值或正值）經由此電路配置而反相且位準亦被偏移。 輸入之信號值為正時，則此信號偏移至負的電源電壓值 ,若輸入值是0 ,則輸入信號偏移至正的電源電壓值。 第5圖是反相-和位準偏移電路配置之另一種構成方式 ,其中整個電路形成在基板中，至少此二個負導電型式 之電晶體42和43是形成在外部盆形區（其導電型式與基 板者相反）之内部◦此二個負導電型式之電晶體42, 43 對應於此電路配置之輸入端40a ,其一個電極分別與負 電源電壓相連接。電晶體43之另一電極是與信號輸出端 ,電晶體4 2之輸入端相連接。輸入側之負導電型式之電 晶體42之控制輸入端是與信號輸出端41相連接，輸出側 之負導電型式之電晶體43之控制輸入端是與輸入端40 a 相連接。正導電型式之電晶體44之一個電極是與正電源 電壓相連接且另一個電極是與此電路配置之輸出端41相 連接。電晶體4 4之控制輸入端是與輸入端40a相連接。在 反相-和位準偏移電路之輸入端之前設置一種PM0S·電晶體 45,其可防止此電路配置之負電源電壓傳送至信號輸入 端40。此電晶體45因此Μ其控制輸入端連接至零電位。 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項@寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 492003 A7 _B7_五、發明說明（1 ) 在含有此種電路之基板中設置一個至少包含電晶體42 ,43 (其用來切換負電源電壓）之外部盆形區，其極性 和基板者相反。依據本發明，施加至輸入端40之位準 (其具有〇值或正值）藉由此種電路配置而被反相且位 準被偏移。輸入之信號具有正值時，此信號偏移至負的 電源電壓值，若輸入之信號為0時，則此信號偏移至正 的電源電壓值。 符號之說明 經濟部智慧財產局員工消費合作社印製 1 基 板 2,3 ,12 開 關 電 晶 體 4,5 ,10 盆 形 區 6 電 源 電 壓 7 基 板 位 準 11 切 換 電 壓 13 驅 動 電 路 15 N AND 解 碼 器 16 , 16a 輸 出 端 17 , 21 反 相 器 18 , 18a 驅 rfjl, m 開 關 19 , 19a 導 線 20 , 20a 驅 rfjL· 動 線 對 22 , 22a 去 驅 動 開 關 2 3 5 2 2 2 關體 1 開晶路-1 動電電 驅全動 去安驅 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492003 A7 B7 五、發明說明（ 10 26 27,27a 32,34,42,43 44,45 盆形區 驅動線對 電晶體 電晶體 (請先閱讀背面之注意事項寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 492003 苹％ 修正 _ 補充__ 六、申請專利範圍 第88 1 1 548 1號「半導體電路配置」專利案 (91年3月修正） 六申請專利範圍 1· 一種半導體電路配置，其具有一個積體化於第一種導電 型式之半導體基板（1)中之驅動電路（13)，驅動電路（13) 由PV開關電晶體（2)(用來切換正値及/或零値之電壓 位準）以及NV開關電晶體（3)(用來切換負値及/或零 値之電壓位準）所構成，另有一個連接於此驅動電路（13) 之前的控制電路（其亦同樣形成在半導體基板（1)中），此 半導體基板是連接至基板位準，其特徵爲驅動電路（13)之 NV開關電晶體（3)形成在第二種導電型式（其與第一種 導電型式相反）之外部盆形區（10)(其埋置於半導體基板 中）之內部中，外部盆形區（10)連接至電源電壓。 2. 如申請專利範圍第1項之半導體電路配置，其中控制電 路是由解碼器（15)所構成，解碼器（15)具有多個耦合至驅 動電路（13)之輸出端（16，16a) 3. 如申請專利範圍第2項之半導體電路配置，其中此解碼 器（15)之一個主動連接之輸出端（16a)提供一種零位準， 此解碼器之所有其餘之被動連接之輸出端則提供一種正 的電位位準。 4. 如申請專利範圍第1或2項之半導體電路配置，其中驅 動電路由多個電路級所構成，驅動電路之第一級具有第 一反相和位準偏移電路（17)。 5. 如申請專利範圍第4項之半導體電路配置，其中驅動電 492003 ;Ύ. 一广 ί :千 Λ _I_ Ά “心__ 'IW·—一。…一 * —"-^-*"*六、申請專利範圍 路之輸出端是由至少一對（pair)驅動線所構成，此對驅動 線是由互補之單一線（20,20a)所形成。 6. 如申請專利範圍第5項之半導體電路配置，其中驅動開 關（18,18a)連接於第一反相和位準偏移電路（17)之後，這 些驅動開關分別使一種施加至驅動器（13)之負的驅動電壓 (19)接通至少一驅動線對（20,20a)之至少第一單一線上， 且使同樣施加至驅動器之正的驅動電壓（19a)接通到至 少一驅動線對之第二單一線上。 7. 如申請專利範圍第6項之半導體電路配置，其中正的驅 動電壓（19)之電位等於或大於電源電壓之電位。 8. 如申請專利範圍第7項之半導體電路配置，其中第二反 相和位準偏移電路（21)連接於第一反相和位準偏移電路 (17)之後，此電路（21)是與二個去驅動開關（22,22a)之控 制端相連接，且其一個電極端是與基板位準相連接而另 一個電極端是與至少一對驅動線之二條互補之單一線 (20,20a)相連接。 9. 如申請專利範圍第8項之半導體電路配置，其中一種預 先設定導電型式（NMOS)之安全電晶體（23,23a)分別連接在 第一反相和位準偏移電路（1 7)以及驅動開關（1 8，1 8 a)之間， 此驅動開關可切換正和負的驅動電壓（19,19 a)，安全電晶 體（23,23a)之控制端連接至電源電壓，其電極端之一連接 至第一反相和位準偏移電路且另一電極端連接至驅動開 關。 10. 如申請專利範圍第9項之半導體電路配置，其中設有一 -2 - 492003

   六、申請專利範圍 種保持電晶體（24)，其控制輸入端是與第一反相和位準偏 移電路（17)之輸出端相連接，其電極端之一是與電源電壓 相連接且另一個電極端是與第一反相和位準偏移電路之 輸入端相連接。 11.如申請專利範圍第1〇項之半導體電路配置，其中保持電 晶體（24)是由正導電型式之MOS電晶體所構成。 1Z如申請專利範圍第1項之半導體電路配置，其中第一和 第二反相和位準偏移電路（17,21)，安全電晶體（23,23a)， 驅動開關及去驅動開關（18，18a，22,22a)是埋置於半導體基 板之外部盆形區（10)中。 ia如申請專利範圍第12項之半導體電路配置，其中保持電 晶體（24)埋置於外部盆形區中。 14. 一種半導體電路配置，其具有：二個積體化於第一種導 電型式之半導體基板中之極性相反之電晶體（32,34);—個 信號輸入端（30)及一個信號輸出端（31)，而半導體基板則 連接至基板位準，其特徵爲： 電晶體之控制輸入端是與信號輸入端（30)相連接，正 導電型式之電晶體（32)之一個電極是與正電源電壓（3 3)相 連接而另一個電極是與輸出端（31)相連接，負導電型式之 電晶體（34)之一個電極連接至輸出端（31)而另一個電極則 與負電壓（35)相連接，負導電型式之電晶體（34)形成在第 二種導電型式（其與第一種導電型式相反）之外部盆形 區（其埋置於半導體基板中）中，此種外部盆形區連接 至電源電壓。 492003 ,_U 六、申請專利範圍 15. —種半導體電路配置，其具有：積體化於第一種導電型 式之半導體基板中之一些負導電型式或正導電型式之電 晶體；一個信號輸入端及一個信號輸出端，而半導體基 板則連接至基板電位，其特徵爲： 負導電型式之第一電晶體（43)之控制輸入端是與信號 輸入端（40a)相連接，第一電晶體（43)之一個電極是與負 電源電壓（40c)相連接而另一個電極是與信號輸出端（41) 相連接，正導電型式之電晶體（44)之一個電極連接至信號 輸出端，另一個電極是與正電源電壓（40b)相連接且其 控制輸入端是與信號輸入端（40a)相連接，負導電型式之 第二電晶體（42)之一個電極連接至信號輸入端（40a)，另 一個電極是與負電源電壓（40c)相連接且其控制輸入端 是與信號輸出端（41)相連接，負導電型式之電晶體（42,43) 形成在第二種導電型式（其與第一種導電型式相反）之 外部盆形區（其埋置於半導體基板中）中，而外部盆形 區連接至電源電壓。 16. 如申請專利範圍第15項之半導體電路配置，其中此半導 體電路配置之信號輸入端（40a)之前連接一種正導電型 式之電晶體（45)，其控制輸入端是與零電位相連接且其電 極端之一是與信號（40)相連接，而另一電極端是與信號輸 入端（40a)相連接。 -4-