TW490768B - Method for forming tungsten wirings - Google Patents

Method for forming tungsten wirings Download PDF

Info

Publication number
TW490768B
TW490768B TW085106848A TW85106848A TW490768B TW 490768 B TW490768 B TW 490768B TW 085106848 A TW085106848 A TW 085106848A TW 85106848 A TW85106848 A TW 85106848A TW 490768 B TW490768 B TW 490768B
Authority
TW
Taiwan
Prior art keywords
film
tungsten
metal wire
forming
item
Prior art date
Application number
TW085106848A
Other languages
English (en)
Inventor
Sung-Bo Hwang
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW490768B publication Critical patent/TW490768B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

490768 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(丨) 發明背景 發明領Μ 本發明係關於一種形成鎢線的方法,更特定言之,係 關於一種將薄膜轉變成厚度增大的氯化調'(C u C 1 X )膜以 肜成鎢線的技術。 先前抟藝的敘沭 為形成此類鎢線,多種不同的方法已被使用。S洌而 言,一鷄連接層,其具有包含鈦/氮化钛(Τ 1 / T IN)膜之多 層结搆,於半導體基材上形成以得到鎢線。然後,鎢膜於 鎢連接層上形成。在鎢膜上,光阻膜圖案則依據使甩金屬 線掩蔽罩之蝕刻方法而形成。接著,Μ此光阻膜圖案為掩 蔽罩,鎢膜和鎢連接層而後依序被蝕刻以形成鎢線。 根據此種技術,蝕刻鎢膜之進行係使周Κ氟為基礎的 電漿(S h和C 2 F 6 )。此蝕刻亦在鎢膜和光阻膜圖寨之 間的低蝕刻選擇性下進行。同時,光阻膜圖案當圖案本身 厚度的比例昇高時顯示增加的抗触刻性。此種抗蝕刻性的 增大,造成電能消耗量急速增加。此外,當光阻膜圖案具 有較小的厚度時,則隨後要利用石印術加工以形成具有較 窄間距(P 11 c h )的圖案時會造成困難。於此方面,此操 作界限變得極窄。 為解決因較小光阻膜圖案厚度所造成的缺點,另一方 法已被提出,其係關於將氮化鈦澱積在前述的Ϊ.Ι膜上,以 便在形成筠線時,能在光阻膜圖案和氮ib钛膜之間達到較 (請先¾讀背面之注意事項玉^寫本頁) 寫」 裝· 、\''口 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 490768 A7 B7 五、發明説明(/ 高的選擇性。依照此方法,由於氮化鈦被使用為掩蔽罩, 所以可能提高光阻膜圖寨的厚度。可是,當在形成金屬線 的蝕刻步驟中,氮化钛膜、鎢膜和㈣連接層同時蝕刻,則 可能會因氮化鈦膜存在而使錫連接層的厚度受到限制:這 將使操作.界限變小,而且使操作控制變得困難,因眈造成 最終製得的半導體裝置的可靠度降低。同時,也不易達到 半導體装置的高整合度。 發明摘要 因此,本發明的一個目的為提洪 ,在此方法中, ^ ί来周以氯為基 時作為掩蔽罩, 根據本發明 一訑刻阻隔層形成於金 礎的電漿使此蝕刻阻隔 因此,可去除對鎢連接
ί · 1 閲 I 讀ι·ιI [ | II裝f I 種形成鎢線的方法 屬線欲形成之區域 層可在形成金屬線 層厚度的限制。 種胗成鎢線的方法 半導體基材上形成 成金屬線的部分金 屬線層中經曝光部 之電漿處理金屬薄 圖案;利用金屬氯 屬氯薄膜。 連接層,其具有包 及在鎢連接層上彩 之厚度。鶴膜具育 膜之形成偽肢據利 訂 經濟部中央標準局員工消費合作社印製 此目的可藉由提供一 來達到,此種方法包含下列各步驟:在 一金屬線層;形成一光阻膜圖案使欲形 屬線·曝光;熟 份選擇性地形成 膜,因而形成金 薄膜為掩蔽罩蝕 較佳地,金 含鈦和氮化鈦膜 成的鎢膜ϋ l.i連 3,0 i] Q 至 5 , 0 Q ϋ 埃 化該光阻膜圖案;於金 一金屬膜;以氛為基礎 屬氯薄膜;除去光阻膜 刻金屬線層;及除去金 屬線層之組成係為一鎢 (Τ 1 / T i Ν )之多層结構, 接層具有5 Q Q至1,(3 Q 0埃 之厚度。較佳地,此鎢 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 490768 A7 B7 7 五、發明説明( 用-I反應之化學蒸氣澱積方法。 光阻膜圖案之形成可藉由於金屬線層上形成負光阻膜 圖案。較佳地,該光阻膜圖寨具有0. 5至!3. 7微米之厚度。 熟化步驟可進行於1 2 (3至2 0 ()°C之間的溫度:金屬線薄 膜可包含依據利用C u U F A ) 2 - 112反應之化學蒸氯澱積方 法形成的銅薄膜。尤其,此種化學蒸氣方法係進行於低於 2 0 0 υ的溫度和2至3托爾 (Τ 〇 r r )的壓力。 較佳地,銅薄膜具有1,Q G Q至3,ϋ G Q埃之間的厚度。金 屬線薄膜可包含一氯化銅薄膜具有厚度高於銅薄膜的1.5 至2倍且ί系藉由Κ氯為基礎之電漿處理銅薄膜。利用Μ氯 為基礎之電漿的處理可進行於ί吏周1 G Q至5 (] ϋ毫托爾(πτΤ 〇 r r 的壓力,及2 5 Q至6 ϋ Q瓦的電坊率。較佳地,除去光阻膜圖 案係進行於依據利用氧電漿的乾式蝕刻方法。 蝕刻金屬線層的步驟可依據一蝕刻方法進行,利兩以 氟為主的電漿,1 Q Q至3 Q Q毫托爾的壓力,及1 0 Q至6 ΰ Q瓦的 電功率。另者,触刻金屬線層的步驟可依據一蝕刻方法進 行,利周氯電漿,1 (] Q至2 ϋ ϋ毫托爾的壓力及1 Q Q至3 ϋ G瓦的 電功率。氯化鋼薄膜可採~用P E t 3移除 根據本發明的方法,氯化铜薄層具有增加的®度,所 以其厚度可得以控制。因為厚度的可以控制,氯化銅薄膜 因此可在蝕刻鎢層和除去錫連接層時作為蝕刻阻隔層。依 此,即使採用層的光阻膜圖案時也不會有問題。 圖的簡述 6- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 請 先 閱 讀 背 面 之 ΐ 事 太 頁 經濟部中央標準局員工消費合作社印製 490768 Λ7 B7 五、發明説明( 經由下列較佳具體施例參考附圖的钕述,本發明的其 他目的和方向都變得清楚而且容易明瞭: 圖1 A至1 F為側視圖用以分別說明根據本發明形成鎢線 的方法。 ' 較佳具體實施例的詳述 藉a圖1 A至1 F,一種方法甩Μ形成根據本發明具體實 SS例的鎢線被說明。 根據此種方法,如圖1 Α所示,先在半導體基材1 1上形 成一鎢連接層1 3。於鎢連接層1 3上,一鎢膜1 5被形成。此 鎢連接層1 3具有一包含鈦和氮化鈦膜的多層结構且厚度為 請 先 閱 讀 背 面 之 士 意 畜 太 頁 至 用 使 據 依 rnu 巨ί 膜 0 〇 埃 氣 蒸 學 b 的 應 反 為 度 厚 有 具 且 成 形 法 方 至 著 接 '3 埃 於Ιέ )¾罩 成蔽 形掩 之線 案 屬 圖 金 膜 周 阻使 光由 此藉 〇 後 行然 進 -被膜 成阻 形光 的負 Γ7一 寨成 圖形 VD膜上 (C阻15 積光膜 澱,鎢 光 該 rJ 度 厚 之 米 。 微ft r/ 熟 度 溫 ο ^ 有 P 具00 7 2 mos ,„,2 圖 1 層 於 阻著 光接 7 ο 1 膜 案 阻圖 光膜 刻 阻 ο 至 經濟部中央標準局員工消費合作社印製 蓋 覆 未 ο 5 ο .—- Q 膜1, 0 為 在 度 地 厚 S且 擇 , 選成 後形 然上 9 、 '—< sR 膜部 薄光 銅曝 ’ 未 示的 所17 1B案 圖 圖 如膜 阻 光 至 用 使 據 依 偽20 成於 形低 的於 19行 膜進 薄 , 銅法 〇 方 挨VD ΰ C ο 勺 ο & 3,應
度 溫 的 P 反的 2 爾 -H托 3 )z至 A F 2 Η ( 及 力 壓 為 銅 度 化厚 氯 Ζ 一 2 成 膜 形薄 而飼 因lb , 氯 理此 處 ’ 漿下 電 況 Μ 情 用此 使在 著 〇 接21 19膜 膜薄 薄 } J X 鋼 -—_ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 490768 A7 B7 五、發明説明(< ) 大於銅薄膜1 9的厚度1 . 5至2倍。該電漿處理係進行於使 用1 ϋ Q至5,Q Q Q毫托爾的壓力和2 5 ϋ至6 Q Q的電功率。 氯氣(C 1 2 )可被使用於κ氯為基礎的電漿之來源氣體 銅薄膜13可以保留在氯化銅薄膜21之中。 ' 接下來,如圖1D所示,光阻膜圖案17被除去。該光阻 膜圖案1 7的除去係依據使用氯電漿之乾式蝕刻法。 然後,如圖lEm示,Κ氯化铜薄膜21為第一涸線掩Μ 罩的鎢膜1 5被蝕刻。此蝕刻之進行係使甩以氟為基礎之電 漿。S F s和C 2 h氣體被使周為以氟為基礎之電漿之來源 氣體。對於鎢膜1 5的蝕刻,1 0 0至3 0 Q毫爾的壓力和1 ΰ 0至 6 0 0瓦的電功率被使用。 接著,以具有圖案的鎢膜1 5為第二涸媒訑刻罩的鎢連 接層1 3被蝕刻。此蝕刻之進行係使用氯電漿,1 (]至2 (3 Q毫 托爾之壓力和1 0 Q至3 0 Q瓦的電功率。 最後,如圖1 F所示,氯化铜薄膜被除云,因而形成一 鎢線。氯化銅薄膜2 1的除去可利用三乙基_( P E 13 : 請 先 閱 讀 背 ιέ 之 意 事 項
經濟部中央標準局員工消費合作社印製 方 且 間依體 的,期。導 線成 線制半 0 肜暴限 δ 成上 金的度 形域成 度靠 種區 形厚可 一 的於對 的 供 線 層層置 提 屬隔接 裝 明金 阻連體 發成刻錦 導 本形 独除半 , 欲 使去良 解 於漿 可改 瞭層電 ,到 ο 可隔 之此達 成述阻 礎因可 。 達 敘刻基,法性 } 的 蝕 為 罩方合 )ζ面一 氯蔽 明整 5 前 中以 掩發 高 Η 由其用 為本的 C7,使作,置 ρ(法係 被此装 本紙張尺度適用中國國家標準(CNS ) Α4規( 210Χ 297公釐) 490768
五、發明説明(6) 儘管本發明的較佳具體實施例已κ說明之目的被揭示 ,熟諳此技藝者將可瞭解,可能的各種修改、添加和取代 將不偏離後附的φ請專利範圍所揭示本發明範_和精神。 圖式元件符號說明 11 半導體基材 1 3 鎢連接層 1 5 II 膜 1 7 光阻層圖案 19 銅薄膜 2 1 氯化銅薄膜 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)

Claims (1)

  1. 490768
    六、申請專利範圍 1 。一種形成婦線的方法,其包含下列步驟: (請先閱讀背面之注意事項再填寫本頁) 在半導體基材上形成一金屬線層; 形咸一光詛膜圖案使欲形成金屬線的部分金屬線層曝 y\r , 熟化該光®膜圖寨; 於金屬線層中S曝先部份選擇性地形成一銅薄膜; Μ氯為基礎之電漿處理銀1薄膜,其中顯1薄膜在其表面 頂端變成氯化顯[薄膜,使得氯化銅薄膜的厚度大於_薄膜 的厚度; -4- 、fr UU * μ尔方兀RE R ta采, 利用氯化鋦薄膜為掩蔽罩蝕刻金屬線層,藉此形成金 層線層園寨;及 除去包含剰餘__膜的氯化_薄膜。 2 +棍據串譆專利範圍第1項的方法,其中該金屬線 層之組成像為一1§達接層,其具有包含鈦和氮化鈦膜(Ti/ T i S)之多層詰搆,及在il連接層上形成的鎢膜。 經濟部智慧財/$局員工消費合作社印製 3 *揋據Φ請專利範_第2項的方法,其中該鎢連接 層具有500至i,GGG埃之厚度。 4 +棍據Φ請專刹範園第2項的方法,其中該鎢膜具 有〇 5 (j ϋ (J S δ,G G G埃之厚度。 5 +棍據申請專刹範圍第2項的方法$其中該鎢膜之 形成係依據利用Wh 反應之化學蒸氣澱積方法。 6 + ®據申請專利範圍第1項的方法,其中該宄阻膜 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 490768 經濟部智慧財是局員工消費合作社印製 A8 B8 C8 D8 ^、申請專利範圍 圖案之形成75藉由於金屬線層上形成負光組膜圖寨c 7 *棍據串請專利範匯第1項的方法,其中該光阻膜 _寨具有G. 5至ί3. 7微米之厚度。 g * fe :f瘃φ萌専个ϋ軺圍粥i項a 'j力広5具’十较热1b岁 驟係這行於:m至2G0O之間的溫度。 9 *棍據Φ請專利範圍第1項的方法,其中該銅薄膜 乃依據利甩 Cu(HFA)2 -Hz反懕之化學蒸氣澱積方法形成 0 I 0 +棍據Φ請專利範園第9項的方法5其中該化學 蒸氣灘積方法係進行於低於2 0 0°C的溫度和2至3托爾(T 〇 r r ) 的壓力 ϋ II + 棍據申請專利範圍第1項的方法5 其中該鋼薄 膜具有Κ300至3,000埃之間的厚度。 1 2 * 根據Φ請專利範園第1項的方法5 其中該氯化 _薄膜的厚度高於鋦薄膜1 . 5至2倍且係藉由K氯為基礎之 陷 >=ϋ» rm *r=r .¾. β*± _ m m m, sm m m m ° i + ιβ傲甲萌寺狗軸圃矩 i項ou力広5 具十*利rd K 氯為基礎之電漿的處理進行於使用1G0至500毫托爾(iRTorr) 的壓力 f 及250至600瓦的電功率° 14 +棍據串請專利範圓第1項的方法,其中除去光 膜圖寨儀進行於依據利用氧電漿的乾式蝕刻方法。 1 5 *揋據Φ請專利範圍第1項的方法$其中該蝕刻 金屬線層的步驟係進行於依據使闱Μ氟為主的電漿之蝕刻 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 490768 A8 B8 C8 D8六、申請專利範圍 土 ~ ,Ο <2^1 6 +根據申譆專利範圍第1項的方法$其中該蝕刻 金屬線層的步驟儀進行於使用1 0 0至3 0 0毫托爾的壓力,及 ιλ n Cl 〇 - 丄u U王 Ο vi U上Li Ρ\! 笔切羊1 7 +棍據Φ請專利範圍第1項的方法3其中該蝕刻 盡論線『冒的步驟係遙汀ΰ ΐ依據使用Μ氯為主的電讓之餘刻 -于―▲ vjl f- JJ is ν i 8 *棍據Φ請專利範園第1項的方法3其中該蝕刻 金屬線層的步驟係進行於使羯1 G G至2 G 0 ·毫托爾的壓力5及 1 0 0至3 0 Θ瓦的電功寒。1 9 - 棍據Φ請專利範圍1項的方法,其中氯化顯薄 li^ i>K iti ί- £, ι 3 Φ m - (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW085106848A 1995-06-16 1996-06-07 Method for forming tungsten wirings TW490768B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016038A KR100203893B1 (ko) 1995-06-16 1995-06-16 텅스텐 금속배선 형성방법

Publications (1)

Publication Number Publication Date
TW490768B true TW490768B (en) 2002-06-11

Family

ID=19417323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106848A TW490768B (en) 1995-06-16 1996-06-07 Method for forming tungsten wirings

Country Status (4)

Country Link
US (1) US5773366A (zh)
KR (1) KR100203893B1 (zh)
CN (1) CN1074856C (zh)
TW (1) TW490768B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506675B1 (en) * 1999-07-09 2003-01-14 Kabushiki Kaisha Toshiba Copper film selective formation method
KR20030054683A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체소자의 트랜지스터 형성 방법
KR100607731B1 (ko) * 2002-09-17 2006-08-01 동부일렉트로닉스 주식회사 반도체 게이트 라인 형성 방법
JP2004264415A (ja) * 2003-02-28 2004-09-24 Pioneer Electronic Corp 電子ビーム記録基板
KR102402761B1 (ko) 2015-10-30 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786360A (en) * 1987-03-30 1988-11-22 International Business Machines Corporation Anisotropic etch process for tungsten metallurgy
US4925524A (en) * 1987-06-12 1990-05-15 Hewlett-Packard Company Method for forming tungsten structures in a semiconductor
US4997520A (en) * 1988-06-10 1991-03-05 Texas Instruments Incorporated Method for etching tungsten
US4948462A (en) * 1989-10-20 1990-08-14 Applied Materials, Inc. Tungsten etch process with high selectivity to photoresist
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5108542A (en) * 1990-08-23 1992-04-28 Hewlett Packard Company Selective etching method for tungsten and tungsten alloys
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects
US5338702A (en) * 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
US5521119A (en) * 1994-07-13 1996-05-28 Taiwan Semiconductor Manufacturing Co. Post treatment of tungsten etching back

Also Published As

Publication number Publication date
CN1145530A (zh) 1997-03-19
US5773366A (en) 1998-06-30
CN1074856C (zh) 2001-11-14
KR100203893B1 (ko) 1999-06-15
KR970003837A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
TW505984B (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
TW200929358A (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, control program, and program storage medium
JPH10172963A (ja) 集積回路ウェハにおける電気的相互接続部の形成方法、エッチング方法、及びフォトレジストパターンの転写方法
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
JPS60138918A (ja) 半導体装置の製造方法
US20070093003A1 (en) Method for fabricating thin film transistors
TW490768B (en) Method for forming tungsten wirings
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
CN106653590A (zh) 阵列基板及其制作工艺、显示面板、显示装置
JPWO2019142080A5 (zh)
TW480662B (en) Method for forming dual damascene
TWI309089B (en) Fabrication method of active device array substrate
CN108538871A (zh) 接触孔的形成方法及图像传感器
JP2518391B2 (ja) 半導体装置の銅配線形成方法
TWI227046B (en) Process of metal interconnects
EP0198280A2 (en) Dry development process for metal lift-off profile
JP2008270509A (ja) 半導体装置の製造方法
TW488017B (en) Semiconductor manufacture method of black silicon removal
TW471125B (en) Manufacturing method of dual metal damascene
JPH04348035A (ja) 配線形成方法
TWI247379B (en) Manufacturing method of double damascene structure
JPH04103130A (ja) 半導体装置の製造方法
TW392250B (en) Aspect ratio metal layer etching method for integrated circuit
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR100373364B1 (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees