TW486872B - Direct digital frequency synthesis enabling spur elimination - Google Patents
Direct digital frequency synthesis enabling spur elimination Download PDFInfo
- Publication number
- TW486872B TW486872B TW089104818A TW89104818A TW486872B TW 486872 B TW486872 B TW 486872B TW 089104818 A TW089104818 A TW 089104818A TW 89104818 A TW89104818 A TW 89104818A TW 486872 B TW486872 B TW 486872B
- Authority
- TW
- Taiwan
- Prior art keywords
- digital
- patent application
- item
- analog
- frequency
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 4
- 238000003786 synthesis reaction Methods 0.000 title claims description 4
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000005070 sampling Methods 0.000 claims description 12
- 230000009471 action Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000002194 synthesizing effect Effects 0.000 claims 10
- 230000010354 integration Effects 0.000 claims 2
- 238000001308 synthesis method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 235000019640 taste Nutrition 0.000 description 2
- 241001070941 Castanea Species 0.000 description 1
- 235000014036 Castanea Nutrition 0.000 description 1
- 241001327708 Coriaria sarmentosa Species 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- CCAZWUJBLXKBAY-ULZPOIKGSA-N Tutin Chemical compound C([C@]12[C@@H]3O[C@@H]3[C@@]3(O)[C@H]4C(=O)O[C@@H]([C@H]([C@]32C)O)[C@H]4C(=C)C)O1 CCAZWUJBLXKBAY-ULZPOIKGSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Electrophonic Musical Instruments (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Gyroscopes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
486872
本發明係關於直接數位頻率合成。 直接數位頻率合成（Direct digital freqUency synthesis，DDFS)包含使用邏輯電路及/或一數位電腦來 $生一所需信號的數位化形式，再使用一數位轉類比轉換 器（DAC)將此數位化形式轉換成一類比波形。此系統相當 精簡，消耗功率低，可以提供非常良好的頻率解析度，以 及實際上為即時的頻率切換。 圖1所示為一已知的S系統，一數位調變信號輸入至 DDS累積邏輯電路，其輸出則編入一唯讀記憶體（R〇M)。 ⑽Μ的一輸出信號是由DAC轉換成一類比信號。DA(：的輸出 信號可使用一濾波器（圖中未示）做平滑化，以產生一週期 信號，例如正弦波。圖1中的DDFS取自美國專利編號’ 4，746，880，於此引用做為參考。 其它DDFS的變化型式示於圖2，圖3及圖4。在圖2中， 1的DDFS與一習用的PLL結構結合，並包含一相位/頻率圃 測器（PFD)，一類比迴路濾波器，及一電壓控制振盪器 (VC0)。在圖3中，省略了圖2的R0M jDAC，DDS區塊的 要位元（MSB)直接輸入到PFD。在圖4中，DDS區塊的輪出= 號’使用一直接時間濾波器進行濾波，取自美國專 5, 247, 469，於此引用做為參考。 ’說 一種對於DDFS的挑戰是如何能夠產生一乾淨，且 變後的波形，因為受限於時間解析度和邊緣無法對 ^ 發生混充輸出信號的轉換（spurs)。 9 精確調變也是一使用PLL的習用類比頻率合成器的問題
第6頁 五、發明說明（2) ，此問題的發生，是因為pL[將信號調 試取消此調變。電路配置設計則嘗==，並嘗 問題。在圖5中，提供-加總節點，Λ服 示的 施行調變信號之處。此加總節點的路圖慮波“卜 :土圖"，圖示為一調變器，其於阻 肩、並插置於迴路濾波器的接地參考點。拿营"μ刀名^ 濾波器的接地參考點是被調變信號所偏移，志，迴 ==考點以調、的量被偏移、在圖?广成二路二波 滅疋以電谷方式輕合至迴路遽波琴 ° 續的電路配置則並不應用DDS的好°處。的—個節點。後 =合成器來說，仍有需要具備DDS 一乾淨、精確調變的波形。 处仁了 Μ產生 精發明提供改善的方法’用以產生乾淨，和 精確調變後的波形，$ φ立八 a« ΛΑ ^ ^ ^ 〆邛伤使用到數位技術。依照本發 ，用以代表數信:、差值引擎”之方法，所產生的數位信號 差可被數位ΐϊΐ率與類比頻率之間的頻率誤差。頻率誤 i差而產生一數位信號，用以代表相位 ΡΗ Φ -vrn 擎可以應用到一PLL，當類比頻率為該 用數彳f彳Η古=輸ί信號。PU輸出信號的直接調變，可以 行直接進行，經由進一步提供一輔助調變路徑和執 : 徑與輔助調變路徑間的校正，變特性可以 ^ = 士 :員限制中分離出來。尤其是PLL的迴路頻寬可以 低’而可將混充輸出信號減少到任意低的水準 "、、DDS技術有關）。PLL的迴路濾波器，可以數位形
第7頁 486872 發明說明（3) 式達成，而使用數位迴路濾波器則 娜。在此描述不同的技術用以降丄需 圖1為一已知DDFS的方塊圖； 圖2為一已知使用DDS的PLL之方塊圖； 圖3為一已知使用DDS的另一 PLL之方塊圖； 圖4為一使用直接時間濾波器的DDS合成器之方塊 .圖5為-合成器的部份電路圖’說明一已知的調變技術 術 術 圖6為一合成器的部份電路圖，說明另一已知的調變技 圖7為一合成器的部份電路圖，說明又一已知的調變技 圖8為一數位，’差值引擎”的圖示，用於一合成器中· 圖9所示為圖8中DDS區塊的更詳細說明； 圖1 0所示為圖8中數據取樣區塊的更詳細說明· 圖11所示為圖10中數據取樣區塊運作的一時序圖· 圖1 2所示為圖1 〇中數據取樣區塊的一可能暫存亞穩狀雜 的時序圖； ^ 圖13為一使用圖8之差值引擎的基本pll結構圖； 圖14為一 PLL結構圖，具有一數位調變輸入和一輔助調 變路徑； 圖15為一修正過的PLL結構圖； 圖16為一PLL結構圖，在DAC之後接續一數位迴路淚波器 第8頁 486872 五、發明說明（4) 正 圖17為一PLL結構圖，其中使用一數位fir濾波器進行校 類似圖1 6，但具有一輔助調變路 使用一較低解析度的差動式DA(：; ’其可用於圖1 9中的plL ; 其具有一預置電路； 圖18為一PLL結構圖 徑耦合於DAC ; 圖19為一PLL結構圖 圖20為一類比積分器 圖21為一PLL結構圖， 圖22為一進一步的PLL結構圖；及 圖23為圖22中PLL結構的另一種構造圖。 參考圖8所示，此圖為本發明觀點中的一差值引擎 值=整！功能是能產生數位數據流，其代表頻率誤差
2情況為一類比頻率和一數值頻率間之相位誤差。一 參考時脈和數值頻率會輸入到一DDS r:;:頻率，區塊會輸出-代表數== 比=應，數據取樣區塊會輸出-數位流ί: 加總的結果為-數位流，代表類比頻ϋ:極性來加總。 率誤差，數位流具有+1，]和0 '頁率和數值頻率間的頻 和數值頻率㈣，則此代表寺誤二種值。如果類比頻率 率誤差的數位式結合可利用—數位皆為〇。頻 生-數位流，代表類比頻率和數值來執行，藉以產 DDS區塊可被當做一簡 ’’、4的相位誤差。 間早的累計器，例如圖9中所示；亦
第9頁 486872 五、發明說明（5) 或是，DDS區塊可為第二階，而不是第一階。數據取樣區 塊在圖1 0中說明，在此實施例中，係假設此時脈信號比-， 在較慢時脈的單一週期中，不會發生超過一次的較快時脈 的上升邊緣。在其它的實施例中，並未使用此假設。 擷取電路包含一輸入部份1〇01及一輸出部份1〇〇3。輸入 部份包含兩個區段，Chi及Ch2，兩者必須仔細地匹配以使 誤差最小。每一區段包含一串兩個或兩個以上的D型觸發 器串接在一起。在接下來的描述中，會使用相同的參考值 來參2個別的觸發器本身和它們的個別輸出信號。 在每一區段中，串鏈中的第一個觸發器是由一取樣時脈 信號Fx來計時，串鏈中接著的觸發器則以一取樣時脈信號 Fs來計時。上區段中第一個觸發器“的])輸入是與_輸出 耦合在一起，下區段中第一個觸發器Q1的])輸入則是與上 區段第一個觸發器的Q輸出耦合在一起。兩個區段中其餘 的觸發器則串聯地耦合在一起，即Q到D，Q到])的方式。 輸入部份的功能為1)產生兩個信號，彼此為邏輯上的 反向，在時脈信號Fx的上升邊緣轉換；2)抓取在時脈信 號Fs的上升邊緣的兩個信號的值；及3)偵測由一時脈^ 下一時脈的轉換。中間階段q3及“需要藉由兩個時脈信穿 的非同步來使亞穩態最小化。 u 在—具體實施例中，輸出部份包含三個雙輸入點的N繼 =個別的—NA_，N1及N2 ’是與輸入部份中最終的觸發 P白段的D和Q信號耦合。NAND閘，n&N2，進一步與“⑽ 閘’ N 3，結合來形成擷取電路的最終輸出。
第10頁 486872 五、發明說明（6) 輸出部份的功能是偵測輸入時脈信號位準在任一頻道中 ，在兩個輸入區段中所形成由一取樣時脈到下一時脈的改 變’這兩個輸入區段是以乒乓式（ping —pong 行功3b ’輪流地彳貞測輸入時脈信號位準的改變。 圖10中的擷取電路的操作，可參考圖丨丨的時序圖以取得 更完整的瞭解。兩個頻道的第一階段形成相反的信號，Q1 及Q2大致重合於輸入時脈信號的上升邊緣，但會稱微延 遲一些。信號Q3及Q4由分別取樣Q1及Q2信號而形成，而與 取樣時脈一致。信號Q5及Q6分別為Q3及Q4信號延遲的複本 ° NAND閘則共同實施邏輯函數，X = 圖11的範例中，所示的信號皆為理想化的方波信號。實 =上’這些信號皆具有有限的上升和下降的時段。Q1和⑽ 信號中有限的上升和下降的時段，及電路的非同步之可能 影=會是亞穩態，如圖12所示。此處，q3及的信號，Q4及 Q6信號在一週期當中會有一個處於不確定狀態。電路的輸 出結果可能會不正確，然而，因為此結果僅是開頭時的,， ^鈞一髮，，，此一偶然的誤差結果對電路的整體運作而言 疋可以忽略的。不穩疋的時間窗可藉由增加路徑中整體的 f益來降低。如果Q3及Q9中的增益值，足夠降低錯誤的機 率到一可接受的水準，則並不需要額外的電路；如果不是 的話’則需要額外的電路來增加增益。 如果數據取樣區塊可由圖1〇中瞭解，則假設⑽s區塊是 ★〜階，甚至當類比頻率和數值頻率完全的吻合時，數位 ^也不會完全地匹配。一DDS區塊的第二階構建仍然對降
486872
低調性雜訊有幫助。 圖8中的差值弓丨擎可被用來瞭解圖13所示的基本PLL電路 。相位誤差係輸入到一雷荇爷 .a . 土+電路 ^ ^ ^ ^ ^ ^ ^ J電何果’其具有一拉高電流源和一 位相位誤差流的現值，會啟動-個或 動任何電荷栗。電荷泵的輸出信號係 輸入到迴路濾波器，迴路濾波器的輸出則輸 控制振蘯器（觸。最冑，則的輸出則輸人到 = 塊，如同類比頻率，並關閉迴路。
與一使用習用的相位/頻率偵測器（PFD)相比，圖i3的 P^L的優點在於其可得到平滑的鎖定，且不會造成滑動鎖
圖1 3中的PLL，數值頻率可被調變以取得調變信號，” 接調變”容易造成迴路頻寬限制，如先前的技術有關。參 考圖14，所示為一具有改良調變特性的pLL。為了直接調 變，一數值調變輸入會施加到差值引擎，此外，數值調 輸入則施加到一DAC，DAC所產生的輸出電壓則施加到迴路 濾波器的一節點。圖13中的PLL特性，是如果直接調變增 益與輔助調變路徑完全吻合，則pLL的輸出頻率可以改變 、，並不需要改變閉迴路調變電壓vMci。此特性即意味調變 並不會受到迴路頻寬限制的約束。迴路頻寬可設定在任音 一水準，例如可允許將DDS的混充輸出信號經過濾波，而〜 可降低到任何所需要的水準。 參考圖15，係提出一乘法器，藉以允許直接調變增益與 輔助調變路徑吻合，此乘法器應用一比例因子到數值調變
486872 五、發明說明（8) 輸入，並在其應 子的方法，則述 仍參考圖15， 充輸出信號，在 容會佔空間，也 大電容的VI特性 頻寬以取代使用 1 6所示，其中省 參考圖17，前 測一最大的頻率 頻率首 由差值 限脈衝 率梯值 以所需 反覆幾 因子值 時，可 即進行 先被應用 引擎產生 反應渡波 ，適當的 的最大頻 次的計算 將可更接 進行校正 用到DAC之 於後。 為了得到一低迴路頻 迴路渡波器中需要一U;為了降低混 比較貴。再者，由於2的電容。大的電 合古π φ ® ;"電質的吸收作用， 會有不需要的非線性转 I丄 特性0可使用低迴路 一數位迴路濾波器， 略分離的調變路徑。 、 ’如圖 匕：因子可藉由使用-數位遽波器量 梯值來決定。欲達此目的，一最小的數值 到差值引擎，接著應用最大的數值頻率。 的頻率誤差信號，舉例而言，可使用一有 器（FIR)進行濾波。FIR濾波器量測最大頻 比例因子則由將觀察到的最大頻率梯值除 率梯值來決定。比例因子的計算最好經過 。每一次接續的反覆計算，所取得的比例 近完全吻合所需的比例因子。在電源開啟 ，之後可視需要間斷地進行或是在需要時 刖 而如何決定合適的比例因 參考圖18，若是一數位濾波器接續一DAC，輔助調變路 徑可使用一加總DAC來取得。一類比調變信號與數位迴路 濾、波器的輸出一起直接輸入至D A C。圖1 8的實施例避免使 用大電容。然而根據應用的需要，圖1 8的實施例會需要一 高解析度DAC，舉例而言，在一 VCO具有40MHZ/V的靈敏度
第13頁 486872 五、發明說明（9) TL形，如ΐ需要準確性，則需要-2。位元義C，如此 並且很貝。可使用許多不同的技術來 m 需求’分別於圖19和圖μ中加以說明。 接ί=二：解析度dac的需求’可藉由-差動式dac =:二 方式來省略。在圖19的實施例中，與 -2。位：的DAC㈣，舉例而言，DAC可以使用一12 if lta DAC。類比積分器可視為一電荷果， 並耦合至一積分式電容器，如圖20所示。 電何泵可配合一可調式電容器和-預置 (PRESET)輸入。來自調變DAC的 電Γ底板。如果來自調變二= 析度，如r4:ti=rrrc可以使用較低的解 70 在圖中，如在圖lq由一掸 ， DAC(主迴路）為一差動式DAC，產生 的位的 刀值n m電何泵和電容的運 做
VCO ^ , , 21 , t ^ ^ Λ T
=而：：其中傳送器跳到一特定的波：應用’舉 波。為達此㈣’一預置信號施加到】傳：-短突 跳到一所需的波段，然後在傳送出一突 ’使得PLL 在一段時間之後，再實施相同的事：心移開預置 電路假設為-時間多工方式的 序。圖21的 漏電流會在-段加長的時間之後頻：：調式電容的 利用-修正過的電路，即可取得2 的驅動器需求，如㈣所示。圖22中的電=性和較低 疋用—類似圖 ^〇〇872 五、發明說日-'— -- 7中的調變注射結構。參考圖22，一差值引擎接收由vc〇產 引敬一類比頻率，及一調變過的數值頻率位元流。一差值 的輪出仏號經由數位濾波器進行濾波，並接續一 。在一具體實施例中，DAC為一Sigffla — Del1;a DAC，輸出的 波形’其調變過的週期係與施加電壓一致。DAC的輸出信 號經由一電阻施加到一積分電容C2，並不需要電荷泵電流 源。在積分電容中儲存的電壓則施加到yC〇。 藉由一分離調變路徑，注射一調變電壓到一電路，並與 先刖闡述的原則一致。一數位調變信號施加到一調變D A c ，其亦為Sigma-Delta形式。在圖7的方法之後，調變dac 的一輸出信號經由一電阻施加到一電容器q，其與積分電 各C2共同形成一電容式分離器網路。調變路徑中串聯的Μ 組合，對於調變DAC的輸出信號，具有一所需的濾波效果 〇 須注意調變疋經由主迴路和分離調變路徑而注射到電路 上的兩個不同端點。當調變改變時，是在同時間於兩個端 點做改變。為了確保適當的運作，則必須在由分離調變路 徑到主迴路之間，吸收掉部份的調變信號。為了達成此吸 收動作，分離調變路徑的調變輸入信號被一K因子所縮放 ’並輸入到主迴路的加總DAC。在一具體實施例中， K = Ci / ( q +。2 ) 〇 參考圖2 3，為另一個實施例，前述的吸收動作，可利用 一電阻R2 ’由調變路徑中的DAC輸出，耦合至積分電容的 頂板，而以類比的方式進行，在一具體實施例中，
486872
第16頁
486872
O:\63\63284.ptc 第17頁
Claims (1)
- 486872案號89104818 分年a月曰 修丑 六、申請專利範圍 1 . 一種類比信號合成方法，包含： 利用數位邏輯回應於一數值頻率而產生一第一數位位 元流； 對一類比頻率信號取樣，以產生一第二數位位元流； 及 結合第一及第二位元流，以產生一數位信號，藉以代 表至少在數值頻率和類比頻率間之頻率差值和相位差值之 —— Ο 2 .如申請專利範圍第1項之方法，包含使用數位信號來 驅動一具有受控制的振盡器之相位鎖定迴路的一前迴路， 其中由受控振盪器產生上述的類比頻率信號。 3 .如申請專利範圍第2項之方法，包含在前迴路中，將 一辅助調變路徑搞合至一電路節點。 4.如申請專利範圍第3項之方法，其中該輔助調變路徑 包含一縮放操作，更可包含執行一校正動作，來決定一比 例因子，並使用此比例因子於一縮放操作中。 5 .如申請專利範圍第4項之方法，其中該比例因子的值 ，使相位鎖定迴路的直接調變增益值與辅助調變路徑的_增 益值測定路徑損耗值為實質相等。 6 .如申請專利範圍第3項之方法，其中該相位鎖定迴路 包含一類比迴路濾波器，其具有在類比迴路濾波器中將輔 助調變路徑耦合至一節點。 7 ·如申請專利範圍第3項之方法，其中該相位鎖定迴路 包含一數位迴路濾波器，其在數位迴路濾波器之後將辅助O:\63\63284.ptc 第18頁 486872 _案號 89104818_7/ 年 3 月3了曰__ 六、申請專利範圍 調變路徑耦合至一節點。 8 ·如申請專利範圍第7項之方法，其中該相位鎖定迴路 包含一數位到類比轉換器，其耦合於數位迴路濾波器的輸 出信號，並將輔助調變路徑耦合到數位到類比轉換器的一 輸入端。 9 .如申請專利範圍第8項之方法，其中該相位鎖定迴路 包含一預置信號及一可調式電容器，更可包含將一數位到 類比轉換器的輸出信號耦合到可調式電容器的一片板。 1 0 .如申請專利範圍第9項之方法，包含將數位到類比轉 換器的輸出信號，在耦合至可調式電容器之前，加以衰減 〇 1 1 .如申請專利範圍第8項之方法，其中該數位到類比轉 換器為一差動式數位到類比轉換器，藉以產生一輸出信號 ，與其輸入信號的變化率成一比例，更包含執行輸出信號 的類比式積分。 1 2 . —種頻率合成電路，包含： 數位邏輯，用以回應於一數值頻率而產生一第一數 位位元流； — 一取樣裝置，用以取樣一類比頻率信號，以產生一 第二數位位元流；及 一結合裝置，用以結合第一及第二位元流，以產生 一信號，藉以代表至少在數值頻率和類比頻率間之頻率差 值和相位差值之一。 1 3 ·如申請專利範圍第1 2項之頻率合成電路，更可包含O:\63\63284.ptc 第19頁 486872 _案號 89104818_Θ/年二月」7曰_修正 _ / 六、申請專利範圍 一具有受 控振盪器之相位鎖定迴路，其中利用數位信號來驅動相位 鎖定迴路的前迴路，並由受控振盪器產生上述的類比頻率 信號。 1 4 .如申請專利範圍第1 3項之頻率合成電路，更可包含 在前迴路中，將一輔助調變路徑耦合至一電路節點。 1 5 .如申請專利範圍第1 4項之頻率合成電路，其中該辅 助調變路徑包含一縮放器，藉以吻合相位鎖定迴路的直接 調變增益值與輔助調變路徑的增益值。 1 6 .如申請專利範圍第1 4項之頻率合成電路，其中該相 位鎖定迴路包含一類比迴路濾波器，係在類比迴路濾波器 中將輔助調變路徑耦合至一節點。 1 7 ·如申請專利範圍第1 4項之頻率合成電路，其中該相 位鎖定迴路包含一數位迴路濾波器，其在數位迴路濾波器 之後將輔助調變路徑耦合至一節點。 1 8 .如申請專利範圍第1 7項之頻率合成電路，其中該相 位鎖定迴路包含一數位到類比轉換器，其耦合於數位迴路 濾波器的輸出信號，並將輔助調變路徑耦合到數位到類_比 轉換器的一輸入端。 1 9 .如申請專利範圍第1 8項之頻率合成電路，其中該相 位鎖定迴路包含一預置信號及一可調式電容器，以及將一 數位到類比轉換器的輸出信號耦合到可調式電容器的一片 板。 2 0 ·如申請專利範圍第1 9項之頻率合成電路，其中將數O:\63\63284.ptc 第20頁 486872 _案號 89104818_f>/ 年 a 月」7曰_iii_ 六、申請專利範圍 位到類比轉換器的輸出信號，經由一電阻式分離器耦合至 可調式電容器。 2 1 .如申請專利範圍第1 9項之頻率合成電路，其中該預 置電路包含一可調式電容，以及數位到類比轉換器的輸出 信號係耦合到可調式電容器的一片板。 2 2 .如申請專利範圍第1 8項之頻率合成電路，其中該數 位到類比轉換器為一差動式數位到類比轉換器，更可包含 一類比積分器，藉以執行數位到類比轉換器的輸出信號的 類比式積分。 2 3. —種相位鎖定迴路，包含： 一產生裝置，用以回應一類比波形，具有一頻率屬 性和一輸入位元流，代表一所需的波形而產生一輸出位元 流，其代表在類比波形和所需波形之間的差值； 一濾波器和一數位到類比轉換器，共同產生一濾波 後的類比差分信號； 一受控振盪器，用以產生類比波形；及 一第一電容器，耦合濾波後的類比差值信號和一受 控振盪器的輸入端。 — 2 4.如申請專利範圍第2 3項之相位鎖定迴路，其中該濾 波器為一數位濾波器。 2 5 .如申請專利範圍第2 3項之相位鎖定迴路，其中該第 一電容器為一分流電容器，據有一片板耦合至一電路參考 電位。 · 2 6 .如申請專利範圍第2 3項之相位鎖定迴路，更可包含O:\63\63284.ptc 第21頁 486872 _案號 89104818_y/ 年 3 月 37 曰_ifi_ 六、申請專利範圍 、 一分離調變路徑，用以注射一調變信號到相位鎖定迴路的 一主要迴路，在分離調變路徑中產生的調變信號，藉由至 少該第一電容器，將其耦合至受控振盪器的輸入端。 2 7 .如申請專利範圍第2 6項之相位鎖定迴路，更可包含 一第二電容器，與第一電容器共同形成一電容分離器，其 中調變信號係經由此電容分離器而施加到受控振盪器的輸 入端。 2 8 .如申請專利範圍第2 7項之相位鎖定迴路，其中該第 二電容器為一串聯式電容器。 2 9 .如申請專利範圍第2 8項之相位鎖定迴路，更可包含 一電阻器，與第二電容器串聯式耦合在一起。 3 0 .如申請專利範圍第2 9項之相位鎖定迴路，其中該濾 波後類比差值信號，係透過一電阻而施加到第一電容器。 3 1 .如申請專利範圍第2 6項之相位鎖定迴路，更可包含 一分流路徑，位於分離調變路徑和相位鎖定迴路的主迴路 之間，此分流路徑將第二電容器做分流。 3 2 .如申請專利範圍第3 1項之相位鎖定迴路，其中該分 流路徑包含一數位縮放器。 _ 3 3.如申請專利範圍第3 1項之相位鎖定迴路，其中該分 流路徑包含一電阻。O:\63\63284.ptc 第22頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/268,731 US6094101A (en) | 1999-03-17 | 1999-03-17 | Direct digital frequency synthesis enabling spur elimination |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW486872B true TW486872B (en) | 2002-05-11 |
Family
ID=23024224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089104818A TW486872B (en) | 1999-03-17 | 2000-03-16 | Direct digital frequency synthesis enabling spur elimination |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6094101A (zh) |
| EP (2) | EP1214790B1 (zh) |
| JP (1) | JP4452410B2 (zh) |
| KR (1) | KR100696756B1 (zh) |
| CN (1) | CN1211915C (zh) |
| AT (2) | ATE308159T1 (zh) |
| AU (1) | AU4010300A (zh) |
| DE (2) | DE60023526T2 (zh) |
| ES (1) | ES2251370T3 (zh) |
| TW (1) | TW486872B (zh) |
| WO (1) | WO2000055973A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884672B2 (en) | 2009-12-07 | 2014-11-11 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526265B1 (en) * | 1999-09-14 | 2003-02-25 | Skyworks Solutions, Inc. | Wireless transmitter having a modified translation loop architecture |
| FR2804808B1 (fr) * | 2000-02-03 | 2002-03-15 | Ipanema Technologies | Procede d'optimisation dynamique de la qualite de service dans un reseau de transmission de donnees |
| GB0202884D0 (en) | 2002-02-07 | 2002-03-27 | Nokia Corp | Synthesiser |
| US7302237B2 (en) | 2002-07-23 | 2007-11-27 | Mercury Computer Systems, Inc. | Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis |
| US7340007B2 (en) * | 2003-09-16 | 2008-03-04 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal |
| US7187231B2 (en) * | 2002-12-02 | 2007-03-06 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for multiband signal processing |
| US7551685B2 (en) * | 2003-08-25 | 2009-06-23 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment |
| US6924699B2 (en) * | 2003-03-06 | 2005-08-02 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing |
| US7245183B2 (en) * | 2002-11-14 | 2007-07-17 | M/A-Com Eurotec Bv | Apparatus, methods and articles of manufacture for processing an electromagnetic wave |
| US7298854B2 (en) * | 2002-12-04 | 2007-11-20 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for noise reduction in electromagnetic signal processing |
| US6891432B2 (en) | 2002-11-14 | 2005-05-10 | Mia-Com, Inc. | Apparatus, methods and articles of manufacture for electromagnetic processing |
| KR20050083741A (ko) * | 2002-10-08 | 2005-08-26 | 엠/에이-컴, 인크. | 변조된 출력 신호를 적응성 재정렬하는 장치 및 방법 |
| US7545865B2 (en) * | 2002-12-03 | 2009-06-09 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for wideband signal processing |
| US7526260B2 (en) * | 2002-11-14 | 2009-04-28 | M/A-Com Eurotec, B.V. | Apparatus, methods and articles of manufacture for linear signal modification |
| US7203262B2 (en) * | 2003-05-13 | 2007-04-10 | M/A-Com, Inc. | Methods and apparatus for signal modification in a fractional-N phase locked loop system |
| US6859098B2 (en) | 2003-01-17 | 2005-02-22 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for control in an electromagnetic processor |
| US7447272B2 (en) | 2003-04-22 | 2008-11-04 | Freescale Semiconductor, Inc. | Filter method and apparatus for polar modulation |
| US7480511B2 (en) * | 2003-09-19 | 2009-01-20 | Trimble Navigation Limited | Method and system for delivering virtual reference station data |
| US7091778B2 (en) | 2003-09-19 | 2006-08-15 | M/A-Com, Inc. | Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission |
| US7343138B2 (en) * | 2003-12-08 | 2008-03-11 | M/A-Com, Inc. | Compensating for load pull in electromagentic signal propagation using adaptive impedance matching |
| US7356091B2 (en) * | 2003-12-09 | 2008-04-08 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for signal propagation using unwrapped phase |
| US6937175B1 (en) | 2004-04-21 | 2005-08-30 | Hrl Laboratories, Llc | Amplifier linearization using delta-sigma predistortion |
| US7026846B1 (en) | 2004-07-09 | 2006-04-11 | Analog Devices, Inc. | Synthesizer structures and methods that reduce spurious signals |
| US20070018701A1 (en) * | 2005-07-20 | 2007-01-25 | M/A-Com, Inc. | Charge pump apparatus, system, and method |
| US20070018699A1 (en) * | 2005-07-20 | 2007-01-25 | M/A-Com, Inc. | Partial cascode phase locked loop architecture |
| US7610023B2 (en) * | 2005-07-22 | 2009-10-27 | Pine Valley Investments, Inc. | Voltage controlled oscillator band switching system |
| US7417513B2 (en) * | 2005-08-17 | 2008-08-26 | M/A-Com, Inc. | System and method for signal filtering in a phase-locked loop system |
| DE102005050621B4 (de) * | 2005-10-21 | 2011-06-01 | Infineon Technologies Ag | Phasenregelkreis und Verfahren zum Betrieb eines Phasenregelkreises |
| US7636386B2 (en) * | 2005-11-15 | 2009-12-22 | Panasonic Corporation | Method of continuously calibrating the gain for a multi-path angle modulator |
| US7482885B2 (en) * | 2005-12-29 | 2009-01-27 | Orca Systems, Inc. | Method of frequency synthesis for fast switching |
| US7599448B2 (en) * | 2006-02-03 | 2009-10-06 | Pine Valley Investments, Inc. | Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier |
| US7599418B2 (en) * | 2006-02-16 | 2009-10-06 | Pine Valley Investments, Inc. | Method and apparatus for a frequency hopper |
| US7519349B2 (en) * | 2006-02-17 | 2009-04-14 | Orca Systems, Inc. | Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones |
| US20070216455A1 (en) * | 2006-03-17 | 2007-09-20 | M/A-Com, Inc. | Partial cascode delay locked loop architecture |
| DE102006017973B4 (de) | 2006-04-13 | 2014-05-28 | Atmel Corp. | Direkt modulierender Frequenzmodulator |
| FR2905040B1 (fr) * | 2006-08-21 | 2008-10-31 | St Microelectronics Sa | Procede d'elaboration d'un mot numerique representatif d'un rapport non-entier entre les periodes respectives de deux signaux, et dispositif correspondant |
| US7649428B2 (en) * | 2007-03-13 | 2010-01-19 | Pine Valley Investments, Inc. | Method and system for generating noise in a frequency synthesizer |
| US8223909B2 (en) * | 2007-06-15 | 2012-07-17 | Panasonic Corporation | Digital sampling apparatuses and methods |
| US20090253398A1 (en) * | 2008-04-04 | 2009-10-08 | Sheehy Paul B | Modulation and upconversion techniques |
| US7786771B2 (en) * | 2008-05-27 | 2010-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase lock loop (PLL) with gain control |
| US7746187B2 (en) * | 2008-06-02 | 2010-06-29 | Panasonic Corporation | Self-calibrating modulator apparatuses and methods |
| US7983643B2 (en) * | 2008-07-03 | 2011-07-19 | Panasonic Corporation | Frequency demodulation with threshold extension |
| US20100009641A1 (en) * | 2008-07-11 | 2010-01-14 | Matsushita Electric Industrial Co.,Ltd. | Digital rf phase control in polar modulation transmitters |
| US7848266B2 (en) | 2008-07-25 | 2010-12-07 | Analog Devices, Inc. | Frequency synthesizers for wireless communication systems |
| US20100097150A1 (en) * | 2008-10-16 | 2010-04-22 | Keisuke Ueda | Pll circuit |
| JPWO2011024323A1 (ja) * | 2009-08-28 | 2013-01-24 | 株式会社 マクロスジャパン | 携帯電話通信機能抑止装置 |
| US8446191B2 (en) * | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
| JP2011151473A (ja) | 2010-01-19 | 2011-08-04 | Panasonic Corp | 角度変調器、送信装置及び無線通信装置 |
| CN102651649B (zh) * | 2012-03-14 | 2014-06-18 | 北京航空航天大学 | 一种低相噪的微波宽带频率合成器设计方法 |
| JP6331918B2 (ja) * | 2014-09-19 | 2018-05-30 | 三菱電機株式会社 | 位相同期回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101910A (ja) * | 1982-12-02 | 1984-06-12 | Fujitsu Ltd | 周波数変調器 |
| US4746880A (en) | 1987-02-06 | 1988-05-24 | Digital Rf Solutions Corporation | Number controlled modulated oscillator |
| GB2228840B (en) * | 1989-03-04 | 1993-02-10 | Racal Dana Instr Ltd | Frequency synthesisers |
| US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
| AU6643790A (en) * | 1989-11-09 | 1991-06-13 | Roger Reed | Digital circuit for a frequency modulation and carrier synthesis in a digital radio system |
| US5247469A (en) | 1991-05-23 | 1993-09-21 | Proxim, Inc. | Digital frequency synthesizer and method with vernier interpolation |
| JPH0763124B2 (ja) * | 1993-02-24 | 1995-07-05 | 日本電気株式会社 | 直接デジタル周波数シンセサイザ |
| JPH06343041A (ja) * | 1993-06-01 | 1994-12-13 | Nippon Telegr & Teleph Corp <Ntt> | シンセサイザ回路 |
| FR2717971A1 (fr) * | 1994-03-23 | 1995-09-29 | Trt Telecom Radio Electr | Dispositif de synthèse d'une forme de signal, poste émetteur et poste récepteur comprenant un tel dispositif. |
| JP2836526B2 (ja) * | 1995-04-10 | 1998-12-14 | 日本電気株式会社 | 周波数シンセサイザ |
| JPH10242762A (ja) * | 1997-02-21 | 1998-09-11 | Kokusai Electric Co Ltd | ダイレクトデジタルシンセサイザ発振器 |
| US5952895A (en) * | 1998-02-23 | 1999-09-14 | Tropian, Inc. | Direct digital synthesis of precise, stable angle modulated RF signal |
| PL1603872T3 (pl) * | 2003-03-11 | 2011-09-30 | Pharmacia Corp | Krystaliczna sól chlorowodorku maleinianu S-[2-[(1-iminoetylo)amino]etylo]-2-metylo-L-cysteiny |
-
1999
- 1999-03-17 US US09/268,731 patent/US6094101A/en not_active Expired - Lifetime
-
2000
- 2000-03-16 EP EP00919409A patent/EP1214790B1/en not_active Expired - Lifetime
- 2000-03-16 JP JP2000605310A patent/JP4452410B2/ja not_active Expired - Fee Related
- 2000-03-16 WO PCT/US2000/006757 patent/WO2000055973A2/en active IP Right Grant
- 2000-03-16 AT AT00919409T patent/ATE308159T1/de not_active IP Right Cessation
- 2000-03-16 DE DE60023526T patent/DE60023526T2/de not_active Expired - Lifetime
- 2000-03-16 CN CNB008063265A patent/CN1211915C/zh not_active Expired - Fee Related
- 2000-03-16 AT AT05107961T patent/ATE373337T1/de not_active IP Right Cessation
- 2000-03-16 DE DE60036426T patent/DE60036426T2/de not_active Expired - Lifetime
- 2000-03-16 ES ES00919409T patent/ES2251370T3/es not_active Expired - Lifetime
- 2000-03-16 EP EP05107961A patent/EP1619790B1/en not_active Expired - Lifetime
- 2000-03-16 TW TW089104818A patent/TW486872B/zh not_active IP Right Cessation
- 2000-03-16 KR KR1020017011763A patent/KR100696756B1/ko not_active IP Right Cessation
- 2000-03-16 AU AU40103/00A patent/AU4010300A/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884672B2 (en) | 2009-12-07 | 2014-11-11 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60036426D1 (de) | 2007-10-25 |
| DE60023526T2 (de) | 2006-07-20 |
| CN1211915C (zh) | 2005-07-20 |
| EP1619790A1 (en) | 2006-01-25 |
| ES2251370T3 (es) | 2006-05-01 |
| EP1214790A2 (en) | 2002-06-19 |
| KR100696756B1 (ko) | 2007-03-19 |
| ATE373337T1 (de) | 2007-09-15 |
| AU4010300A (en) | 2000-10-04 |
| WO2000055973A3 (en) | 2000-12-28 |
| DE60036426T2 (de) | 2008-06-05 |
| JP4452410B2 (ja) | 2010-04-21 |
| KR20020010894A (ko) | 2002-02-06 |
| EP1619790B1 (en) | 2007-09-12 |
| JP2002539705A (ja) | 2002-11-19 |
| CN1347588A (zh) | 2002-05-01 |
| EP1214790B1 (en) | 2005-10-26 |
| ATE308159T1 (de) | 2005-11-15 |
| US6094101A (en) | 2000-07-25 |
| WO2000055973A2 (en) | 2000-09-21 |
| DE60023526D1 (de) | 2005-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW486872B (en) | Direct digital frequency synthesis enabling spur elimination | |
| Perrott | Fast and accurate behavioral simulation of fractional-N frequency synthesizers and other PLL/DLL circuits | |
| US7432751B2 (en) | High performance signal generation | |
| US10615807B2 (en) | Sub-sampling phase-locked loop | |
| Olsson et al. | A digitally controlled PLL for SoC applications | |
| US7498856B2 (en) | Fractional-N frequency synthesizer | |
| US10158366B2 (en) | Digital fractional-N PLL based upon ring oscillator delta-sigma frequency conversion | |
| CN108270437A (zh) | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 | |
| US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
| CN110518906A (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
| US7576615B2 (en) | Multi-point modulation and VCO compensation | |
| WO2005114841A1 (en) | Apparatus and method for a programmable clock generator | |
| Hsu | Techniques for high-performance digital frequency synthesis and phase control. | |
| US6014417A (en) | On-chip phase step generator for a digital phase locked loop | |
| KR100640598B1 (ko) | 듀티 보정회로 | |
| Badets et al. | A 100 MHz DDS with synchronous oscillator-based phase interpolator | |
| Gholami et al. | Modeling of DLL-based frequency multiplier in time and frequency domain with Matlab Simulink | |
| Muqueem et al. | Design of Fractional-NPLL for low phase noise | |
| Sotiriadis | All-digital frequency and clock synthesis architectures from a signals and systems perspective, current state and future directions | |
| Pontikakis et al. | A novel phase-locked loop (PLL) architecture without an analog loop filter for better integration in ultra-deep submicron SoCs | |
| Lagareste et al. | A new PLL architecture: the composite PLL | |
| Mendel | Signal processing in phase-domain all-digital phase-locked loops | |
| Ashraf et al. | A full function verilog (r) pll logic model | |
| Cassia et al. | A calibration method for PLLs based on transient response | |
| Meninger et al. | Sigma-Delta Fractional-N Frequency Synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |