KR20050083741A - 변조된 출력 신호를 적응성 재정렬하는 장치 및 방법 - Google Patents

변조된 출력 신호를 적응성 재정렬하는 장치 및 방법 Download PDF

Info

Publication number
KR20050083741A
KR20050083741A KR1020057006130A KR20057006130A KR20050083741A KR 20050083741 A KR20050083741 A KR 20050083741A KR 1020057006130 A KR1020057006130 A KR 1020057006130A KR 20057006130 A KR20057006130 A KR 20057006130A KR 20050083741 A KR20050083741 A KR 20050083741A
Authority
KR
South Korea
Prior art keywords
phase
signal
error
output signal
generate
Prior art date
Application number
KR1020057006130A
Other languages
English (en)
Inventor
에릭 양
캐롤 모이
크리스틴 디빈센조
Original Assignee
엠/에이-컴, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/647,878 external-priority patent/US7551685B2/en
Application filed by 엠/에이-컴, 인크. filed Critical 엠/에이-컴, 인크.
Publication of KR20050083741A publication Critical patent/KR20050083741A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은, 위상 입력 신호를 이용하여 기준 위상 신호를 생성하고, 출력 신호로부터 샘플 위상 신호를 생성하며, 출력 신호로부터 샘플 위상 신호를 생성하고, 기준 위상 신호를 샘플 위상 신호와 비교하며, 기준 위상 신호와 샘플 위상 신호 간의 임의의 차이를 적응성 재정렬하여 에러 성분을 상당히 감소함으로써, 에러 성분이 있는 변조된 출력 신호를 적응성 재정렬하는 시스템에 관한 것이다. 본 발명은 출력 신호를 샘플링하여 샘플 신호를 생성하는 샘플링 회로와, 위상 입력 신호를 반송파와 결합하여 기준 신호를 생성하고 이들을 비교하여 위상 에러 신호를 생성하는 디지털 위상 동기 루프와, 기준 위상 에러 정보를 생성하는 기준 필터와, 위상 에러 신호를 기준 위상 에러 정보와 결합하여 정정 신호를 생성하는 결합 회로와, 정정 신호에서의 이득을 적응성 제어하여 출력 신호를 위상 입력 신호와 함께 재정렬하는데 사용되는 최종 추정 에러를 생성하는 적응성 이득 제어 회로를 포함한다.

Description

변조된 출력 신호를 적응성 재정렬하는 장치 및 방법{APPARATUS AND METHOD FOR ADAPTIVELY RE-ALIGNING A MODULATED OUTPUT SIGNAL}
본 발명은 일반적으로 전자기 처리에 관한 것으로서, 보다 상세하게는 적응성 위상 재정렬을 이용하는 신호 정정에 관한 것이다.
전자기파 및 신호(이하, "파"라고 칭함)의 처리 도중에 발생하는 에러를 정정하는 것은 때때로 어렵다. 이러한 파는 여러 상이한 목적으로 사용될 수 있다. 예를 들어, 이 파는, 전류 또는 고주파 (RF)의 진폭, 주파수 또는 위상을 변조하여 데이터를 전송할 때 나타나는 전자기파 특성을 감쇄 및/또는 증폭함으로써 지능(intelligence)을 전달하도록 처리될 수 있다. 다른 예로서, 회로에서 전압 또는 전류를 변조할 때 보일 수 있는 전자기파 특성을 감쇄 및/증폭하는 방식으로 제어함으로써 파를 따라 전력을 공급할 수 있다. 게다가, 전력 특성을 처리함으로써 파를 통하여 지능을 전달할 때처럼 용도를 조합할 수 있다.
60Hz 전력 파와 같은 저주파는 24GHz 레이더 파와 같은 고주파보다 상이한 처리 기술을 필요로 할 수 있으며, 상이한 파에 대하여 상이한 특성을 갖는 상이한 구성 요소를 이용하는 것이 일반적이다. 예를 들어, 60Hz 전력 파를 위한 컴퓨터 내에서 사용되는 스위칭 반도체는, 24GHz 레이더 시스템에서 사용되는 전력 반도체와 다른 전력 핸들링 특성을 갖는다. 이들 시스템의 각각은 신호 처리 동안 전자기파 특성들중 일부 특성에 도입될 수 있는 에러로 인해 처리 신호에 에러를 발생할 수 있다.
예를 들어, 위상 변조 시스템에서, 에러는 변조 프로세스동안 도입되는 에러로부터의 출력 신호의 위상에서 발생할 수 있다. 이러한 파 처리 시스템 등에서, 처리 시스템은 처리 동안 신호에 도입되는 에러를 저감하도록 제조동안 그리고/또는 사용하는 주기적 간격 동안 자주 교정(calibration)되어야 한다. 이러한 방식으로 처리 시스템을 교정하는 것은, 시스템 제조시 비용 및 지연을 야기하거나 시스템에서 서비스를 제거하는 것을 필요로 한다.
따라서, 동작하는 동안 진행하면서 적응성 처리에 의해 시스템을 교정하여, 파 처리 동안 소정의 (예를 들어, 이상적인) 파 특성을 갖는 전자기 입력파의 원하는 특징을 정밀하게 재생성하는 것이 이점을 갖는다. 이에 따라, 신호 처리 동안 전자기파를 정정하는 효율적이며 동시에 정밀한 기술을 제공하는 것이 전자기 처리 분야에 도움이 된다.
본 발명은 첨부 도면과 함께 다음에 따르는 상세한 설명에 의해 충분히 이해할 수 있다.
도 1은 적응성 위상 재정렬 회로를 나타내는 개략적인 도면이다.
도 2는 전송기를 나타내는 블록도이다.
도 3은 위상 변조 시스템을 나타내는 블록도이다.
도 4는 본 발명의 실시예를 위해 시뮬레이션한 성능 결과를 나타내는 차트이다.
본 발명의 실시예는 신호 처리 동안 전자기파를 자동 조정하는 장치, 방법, 및 물품을 포함한다. 본 발명은, 위상 입력 신호를 이용하여 기준 위상 신호를 생성하며, 출력 신호로부터 샘플 위상 신호를 생성하고, 기준 위상 신호를 샘플 위상 신호와 비교하며, 기준 위상 신호와 샘플 위상 신호 간의 임의의 차이를 적응성 재정렬하여 에러 성분을 상당히 감소함으로써, 에러 성분이 있는 변조된 출력 신호를 적응성 재정렬하는 시스템을 포함할 수 있다.
또한, 본 발명은, 출력 신호를 샘플링하여 샘플 신호를 생성하는 샘플링 회로와, 위상 입력 신호를 반송파와 결합하여 기준 신호를 생성하고 이들을 비교하여 위상 에러 신호를 생성하는 디지털 위상 동기 루프와, 기준 위상 에러 정보를 생성하는 기준 필터와, 위상 에러 신호를 기준 위상 에러 정보와 결합하여 정정 신호를 생성하는 결합 회로와, 정정 신호에서의 이득을 적응성 제어하여 출력 신호를 위상 입력 신호와 함께 재정렬하는데 사용되는 최종 추정 에러를 생성하는 적응성 이득 제어 회로를 포함한다.
본 발명의 실시예는 신호 처리 동안 전자기파를 적응성 정정하는 장치, 방법, 및 제조 물품을 포함한다. 예를 들면, 일시시예에서는 광대역 위상 변조기에 대한 입력 신호를 소정의 파 특성과 정밀하게 매칭하기 위한 적응성 위상 재정렬 구성 요소를 포함한다. 본 명세서에서 설명하는 시스템을 파 처리 시스템의 넓은 범위에서 이용할 수 있으나, 위상 정정 또는 위상 변조 시스템으로 한정되지는 않는다. 또한, 이 시스템을, 예를 들어, 수신기, 변환기(transducer) 등과 같은 넓은 응용 범위에서 이용할 수 있으나, 이에 한정되지 않는다.
"신호"라는 용어는, 본 명세서에서 사용될 때 예를 들어 스위칭 온오프되는 직류 또는 교류 또는 하나 이상의 데이터 스트림을 포함하는 전자기 반송파를 포함하는 전기적 전류 또는 전자기장과 같은 하나의 위치로부터 다른 위치로 데이터를 전달하는 임의의 방식을 포함하도록 넓게 해석되지만, 그러한 예로 한정되지 않는다. 데이터는, 예를 들어, 변조에 의해 반송파 전류 또는 파 상에 중첩될 수 있으며, 이것은 아날로그 또는 디지털 형태로 달성될 수 있다. 본 명세서에서 사용하는 "데이터"라는 용어는, 예를 들어, 음성, 텍스트 및/또는 비디오 등과 같은 지능 또는 다른 정보의 임의의 타입을 포함하도록 넓게 해석되지만, 그러한 예로 한정되지 않는다.
적응성 위상 재정렬 시스템의 일실시예가 도 1에 상세히 나타나 있다. 당업자가 이해할 수 있듯이, 본 발명의 다른 적절한 실시예도 필요시 활용할 수 있다. 본 실시예에서, 적응성 위상 재정렬 구성 요소(103)는, 예를 들어, 무선 주파수(RF) 위상 양자화기(148), 디지털 위상 동기 루프(DPLL; 140), 기준 에러 필터(142), 및 적응성 이득 제어기(146)를 포함한다. 본 실시예는, 예를 들어, 시스템 구성 요소를 교정(calibration)하기 위해 처리 시스템의 동작을 방해할 필요 없이, 신호 파가 처리될 때 신호 파의 위상 특성을 적응성 재정렬하는데 이용할 수 있다.
DPLL(140)은, 예를 들어, 처리된 신호에서 임의의 일정한 위상 오프셋 및/또는 랜덤한 주파수 편차(drift)를 제거함으로써 위상 변조된 RF 반송파의 위상을 소정의 "이상적인" (즉, 정확한) 위상으로 정렬하도록 동작할 수 있다. 예를 들어, 처리 시스템(150)이 광대역 위상 변조 시스템인 경우에, 위상 변조된 출력 신호는 아래와 같은 수학식으로 표현될 수 있다.
여기서, ωc는 반송파의 중심 주파수 또는 채널이고, Ktot(1+δ)는 처리 시스템의 이득 에러이며, Φ는 임의의 일정한 위상 오프셋이고, ωdrift는 변조된 신호에서의 임의의 랜덤한 주파수 편차이다.
"이상적인" 기준 반송파 신호는, 기저대역 입력 신호로부터의 위상 데이터를, 표준 기준 소스(162)에 의해 계산되는 반송파 신호 채널의 중심 주파수(ωc)와 결합함으로써 생성될 수 있다. 일실시예에서, 기저대역 입력 신호는, 처리된 신호를 생성할 때 처리 시스템(150)의 주파수 응답에 의해 결정된 응답을 갖는 저역 통과 필터(168)를 통하여 전달될 수 있다.
이 반송파 신호는 본 실시예에서 채널의 분수값을 나타내는 디지털 값일 수 있으며, 이에 한정되지 않음을 당업자가 이해할 수 있다. 중심 채널 주파수를 생성하는데 사용되는 비트 수는 특별히 한정되지 않는다.
이 신호를 이용함으로써 기존의 방식으로 위상 축적기(164)를 구동하여 처리된 출력 신호(이 예에서는 위상 변조된 신호)를 위한 "이상적인" 위상을 나타내는 기준 신호를 생성할 수 있다. 당업자는 위상 축적기(164)에서 사용되는 비트 수가 특별히 한정되지 않음을 이해할 수 있다. 예시한 실시예에서, 위상 축적기(164)의 해상도(즉, 비트 수)는 양자화기(148)의 해상도와 동일할 수 있다
이제, 위상 변조된 RF 반송파 신호를 디지털 샘플링하여 그 신호를 위한 기저대역 위상 정보를 추출하는 것처럼, 양자화기(148)를 이용하여 처리 시스템(150)으로부터 출력되는 신호를 샘플링할 수 있다. 이 기능은 예를 들어 A/D 컨버터를 이용함으로써 여러 가지 방식으로 달성될 수 있으며, 이 컨버터는 변조된 신호의 위상 정보를 포함하는 디지털 신호를 양자화기(148)로부터 출력한다. 양자화기(148)는 기존 방식으로 클록(152)으로부터의 타이밍 신호를 이용할 수 있다. 클록(152)으로부터의 타이밍 신호도 양자화기(148)로부터 출력되는 디지털 신호 내에 포함될 수 있다.
일실시예에서, 양자화기(148)는, RF 반송파 신호를 (예를 들어 4개로) 분리하고 동시에 I 및 Q 데이터를 제공하는 디지털 프리스케일러(prescaler)를 포함한다. RF 출력 신호에서의 위상 정보용 I 및 Q 데이터를 각 채널당 하나의 비트씩 2비트로 양자화할 수 있으나, 본 발명은 이에 한정되지 않는다. 또한, RF 반송파 신호는 직접 샘플링되어 샘플링된 신호의 해상도를 증가시킬 수 있고, 따라서 샘플링된 신호 상에서의 양자화 노이즈의 영향을 저감하게 된다. 예를 들어, RF 출력 신호를 I 및 Q 데이터와 결합하여 샘플링된 3비트 신호를 생성할 수 있으며, 즉, 8개의 위상 섹터를 식별하는 신호를 생성할 수 있다. 다른 실시예에서, RF 출력 신호의 상승 및 하강 에지를 이용함으로써 유사한 방식으로 샘플링된 신호의 해상도를 8개 위상 섹터로 증가하는 (반 사이클만큼 오프셋된) 2세트의 I 및 Q 신호를 생성할 수 있다. 상기한 바와 같이, 위상 축적기(164)에서 동일 레벨의 해상도를 이용할 수도 있다.
이후, 양자화기(148)로부터의 디지털 출력은 "이상적인" 기준 위상 신호와의 비교를 위해 DPLL(140)에 입력될 수 있다. 예를 들어, 이 디지털 신호는 감산기(154)에서 "이상적인" 기준 위상 신호로부터 감산될 수 있다. 감산기(154)는 이들 2개의 신호를 디지털 합산함으로써 양자화기(148)로 입력되어 처리된 출력 신호 파 및 소정의 "이상적인" 기준 신호 간의 차이 또는 에러를 나타내는 위상 에러 신호인 출력을 생성한다.
위상 랩(phase wrap; 144)은 위상차가 2파이 라디안(-pi 내지 +pi)을 초과하지 않는 것을 보장한다. +/- pi를 초과하는 각은 그 범위에서의 대응 각에 매핑되며, 이것은 당업자가 쉽게 알 수 있다. 일실시예에서, 반송 위상 랩(144)은 위상 에러 신호가 ±1 간의 값으로 축소되었다면 그 위상 에러 신호에 대하여 모듈로 2 연산을 수행하는 회로를 포함할 수 있다. 이 회로는 임의의 오버플로우 비트를 무시할 수 있다. 이 실시예에 의해 에러를 그 부호 범위를 벗어나 플립하고 가산하는데 모듈로 2 연산을 사용할 수 있다 (즉, 1.5의 값이 -0.5로 되며 -1.5의 값이 +0.5로 됨).
위상 랩(22)의 출력을 데시메이터(decimator; 156)에 전달할 수 있으며, 이것은 DPLL의 샘플율을 저감(예를 들어 32만큼 저감하지만, 이에 한정되지 않음)하는데 사용될 수 있다. 데시메이터(156)는, 예를 들어, 캐스케이디드 적분기 콤 필터(cascaded inegrator-comb filter; CIC) 타입을 포함할 수 있지만, 이에 한정되지 않는다. 이후, 데시메이터(156)는, 예를 들어, 처리되는 신호에 사용하기 위해 계산된 소정의 응답을 갖는 FIR 필터를 포함할 수 있는 루프 필터(158)를 피드(feed)한다. 이후, 루프 필터(158)의 피드백 출력 신호는 감산기(160)에서 "이상적인" 기준 신호와 결합될 수 있다.
이 프로세스는 이상적인 반송파 위상에서 발생할 수 있는 일정한 위상 오프셋 및 작은 반송파 주파수 변동을 DPLL(140)가 검출 및 제거하는 것을 가능하게 한다. 기준 에러 필터(142)는 시스템에 의해 처리되는 입력 신호의 위상 데이터를 이용하여 기준 위상 에러 파형을 생성하도록 동작할 수 있다. 이 기준 에러 신호는 측정된 트루(true) 위상 에러를 위한 기본 함수로서 기능할 수 있다. 위상 랩(144)으로부터의 트루 위상 에러 신호는 승산기(166)에서 이 기준 에러 신호 상으로 투영되어 PLL의 추정된 이득 에러를 생성할 수 있다. 당업자는 지연을 이용하여 트루 위상 에러 신호를 기준 에러 신호 샘플에 정렬할 수 있다는 것을 이해할 수 있다.
이후, 추정된 이득 에러 신호는, 예를 들어, 적응성 이득 제어 및 필터(146)에 전달될 수 있으며, 이것은 처리된 출력 신호(샘플 수학식 1에서의 RF_VCO_Out)의 위상을 적응성 재정렬하는데 사용되는 최종 추정 이득 에러(샘플 수학식 1에서의 δ)를 생성하게 된다. 예를 들어, 이득은 최종 추정 이득 에러의 빠른 안정화(settling) 시간을 얻기 위해 고정된 시간 단계(fixed time steps)에서 가변적일 수 있다. 다른 예에서, 적응성 이득 제어 및 필터(146)에서 적용되는 이득은 측정된 에러 신호에 기초하여 적응성 가변될 수 있다. 이것은 신호의 안정화 시간을 위해 특정하면서 보다 빠른 요구 사항을 갖는 CDMA와 같은 일부 변조 기술에서 이점을 갖는다.
이러한 방식으로, 적응성 위상 재정렬 구성 요소(103)를 이용하여 처리된 신호의 위상을 재정렬할 수 있다. 적응성 위상 재정렬 구성 요소(103)는, 처리 시스템의 출력 위상을 측정하고 이것을 처리되는 입력 신호의 위상 및 주파수 데이터로부터 도출되는 이론적으로 완벽한(즉, "이상적인") 버전과 비교할 수 있다. 이 비교 결과는 처리 시스템을 적응성 조절하는데 사용되어, 시스템 구성 요소를 수동으로 교정할 필요가 없어진다. 이것의 다른 예를 보다 상세히 후술한다. 이 피드백 시스템은 처리된 신호에서의 에러를 최소화하도록 동작한다.
본 발명의 동작을 예시하고자, 신호 전송기가 도 2에 나타나 있으며, 이것은 본 발명의 일실시예에 따라 광대역 변조기와 함께 사용되는 적응성 위상 재정렬 시스템을 포함하고 있다. 도 2에 나타낸 전송기(10)는, 예를 들어, 입력 신호를 수신하도록 구성된 기저대역 프로세서(100), 진폭/위상 신호 프로세서(101), 광대역 변조기(102), 적응성 위상 재정렬 구성 요소(103), 전력 증폭기(104), 및 안테나에 접속된 하나 이상의 로드 라인(load line; 105)을 포함할 수 있다.
기저대역 프로세서(100)는, 예를 들어, 기저대역 신호일 수 있는 입력 신호에 따라 데이터 제어 신호 및 전력 제어 신호를 생성할 수 있는 디지털 신호 프로세서일 수 있다. 데이터 제어 신호는 기저대역 프로세서(100)로부터 진폭/위상 신호 프로세서(101)로 전달될 수 있다. 일실시예에서, I 및 Q 데이터는, 진폭/위상 신호 프로세서(101)에 의해, 입력 신호의 진폭 파 특성(Am)을 포함하는 아날로그 또는 디지털 데이터 제어 신호, 및 입력 신호의 위상 파 특성(Ap)을 포함하는 전자기 신호로 변환될 수 있다.
이후, 위상 특성(Ap)을 처리하여 전력 증폭기(104)에 적용할 수 있다. 예를 들어, 위상 신호(Ap)를 광대역 위상 변조기(102)에 전달할 수 있으며, 여기서 위상 특성 정보가 상기한 방식으로 반송파 신호 상으로 변조되고 전력 증폭기(104)로 전송될 수 있으며, 이 증폭기는 입력 신호의 증폭된 버전인 전송용 출력 신호를 생성하기 위해 데이터 제어 신호(Am)에 의해 규제될 수 있다.
적응성 위상 재정렬 구성 요소(103)는, 광대역 위상 변조기(102)로부터 출력되는 신호 뿐만 아니라 진폭/위상 신호 프로세서(101)로부터 위상 및 주파수 정보를 수신할 수 있다. 상기한 방식으로 위상/주파수 정보를 이용하여 "이상적인" 위상 신호를 결정할 수 있다. 위상 변조기(102)로부터의 출력 신호를 샘플링되고 그 "이상적인" 위상 신호와 비교하여 상세히 후술하는 바와 같이 재정렬 위상 변조기(102)용 피드백 신호를 생성할 수 있다.
또한, 본 발명을 포함하는 위상 변조 시스템의 일실시예가 도 3에 예시되어 있다. 일실시예에서, 예를 들어, I 및 Q 데이터를 진폭/위상 신호 프로세서(101)에 의해 극성(polar) 신호로 변환하여 입력 신호의 진폭 파 특성(Am)을 포함하는 아날로그 또는 디지털 데이터 제어 신호, 및 입력 신호의 위상 파 특성(Ap)을 포함하는 전자기 신호를 생성할 수 있다.
예를 들어, 직교-극성(rectangular to polar) 변환기를 이용하여 (R, theta)의 형태로 극좌표를 출력할 수 있으며 여기서 R 좌표는 파의 진폭 특성을 나타내며, 세타(theta) 좌표는 파의 위상 특성을 나타낸다.
원(original) 입력 신호의 진폭 특성(Am)을, 여러 실시예에서 가변 길이의 디지털 워드를 포함하는 일련의 디지털 펄스와 같은 제어 신호로서 변조할 수 있으며, 이것은 위상 변조기(102)로부터 출력되는 신호의 전력 증폭기(104)에서의 진폭을 제어하는데 사용된다. 이후, 입력 신호로부터의 위상 데이터(Ap)를 데이터 스케일링 프로세서(120)로 먼저 전달할 수 있으며, 이 프로세서는 데이터 신호의 진폭을 적절히 스케일링한다. 데이터 스케일링 프로세서(120)에 의해 생성되는 신호 진폭에서의 변화는, 광대역 변조기(102)로부터의 출력 신호에 도입될 수 있는 원하지 않는 임의의 이득을 보상하도록 계산될 수 있다. 그 신호의 스케일링은 데이터 포맷과 호환성을 갖는 기존의 임의의 수단에 의해 달성될 수 있다. 예를 들어, 위상 데이터 신호가 디지털이라면, 스케일링은 디지털 처리에 의해 달성될 수 있다. 이 실시예에서, 광대역 변조기(102)는 고유한 주파수 변조기이며, 따라서 데이터의 주파수 및 위상 표현용 데이터 번역은 도 3에 도시한 dθ/dt(123)을 통하여 발생한다.
이후, 위상 성분 신호를 변조 보상 (등화) 필터(121)를 통하여 전달할 수 있으며, 광대역 변조기(102)의 클로즈(closed) 루프 응답의 역인 위상 응답 및 크기를 갖도록 계산된다. 후술하는 바와 같이, 일부 예에서, 변조기(102)는 신호의 노이즈를 최소화하도록 고유의 설계 대역폭을 갖는다. 그러나, 이러한 방식으로 대역폭을 제한하게 되면 롤오프(roll-off)가 발생할 수 있으며, 즉, 신호의 보다 높은 주파수 성분의 감소가 발생할 수 있다. 등화 필터(121) 및 전체 변조 응답 필터(122)는 이러한 보다 높은 주파수 성분의 이득을 증가함으로써 롤오프를 보상하고, 이에 따라 그 시스템을 위한 보다 평평한(평탄화된) 주파수 응답을 생성하고 광대역 변조기(102)의 변조 대역폭을 효율적으로 확장하게 된다.
등화 필터(121)는 바람직하게 디지털 신호 프로세서를 이용하여 디지털로 구현되지만, 이에 한정되지 않으며, 예를 들어 FIR(유한 임펄스 응답) 또는 IIR(무한 주파수 응답) 필터일 수 있다. 위상 성분은 전체 변조 응답 필터(122)를 통해 전달될 수도 있으며, 이것은 광대역 변조기(102)의 전체 통과대역(passband) 응답(예를 들어, 4MHz)을 설정하도록 계산된다. 전체 변조 응답 필터(122)는, 등화 필터(121)처럼, 아날로그나 디지털 FIR 또는 IIR 필터일 수 있다. 기능 면에서, 필터(121, 122)는 필요에 따라 단일 필터로 결합될 수 있다.
본 실시예에서, 기저대역 입력 신호는 광대역 변조기(102)에서 선택된 중심 주파수의 반송파 상으로 변조될 수 있다. 소정의 신호가 변조되는 중심 주파수는, 반송파 주파수(예를 들어, 1880MHz)가 기준 소스의 주파수에 의해 나누어져 그 신호용 채널을 확립하는 는 채널 계산에 의해 결정된다.
본 실시예에서, 채널 계산은 정수부 및 분수부를 갖는 수를 발생한다. 도 3에 도시한 바와 같이, 채널 계산기(124)는, 기저대역 프로세서(100)로부터 채널 수를 수신하고, 광대역 변조기(102)의 반송파가 분리되는 정수가 아닌 선택가능한 수(예를 들어, 23.5 내지 24.5)를 결정하며, 이에 따라 위상 데이터 채널이 변조되는 채널을 선택할 수 있게 된다. 이후, 그 수의 분수부는 데이터 신호와 결합될 수 있으며, 광대역 변조기(102)의 시그마 델타 변조기(SDM; 125)로 전달된다 (마찬가지로, 이 분수부를 사용하여 적응성 위상 재정렬 구성 요소(103)에 채널 정보를 제공할 수도 있음). SDM(125)는 입력 신호를 반송파 상으로 광대역 변조하는 것을 달성하도록 위상 동기 루프(PLL; 126)와 함께 사용될 수 있다. SDM(125)는 입력된 위상 데이터를 랜덤화하고 입력과 동일한 출력의 다중 샘플의 평균으로 오버샘플링하는 역할을 한다. 본 실시예의 SDM(125)는 디지털화 프로세스로부터의 고유한 등화 노이즈가 주파수 형상을 취하는 방식으로 동작하고, 따라서 그 노이즈는 원하는 주파수에서 낮다.
SDM(125)는, 예를 들어, (아날로그 또는 디지털 신호일 수 있는) 분수형 위상/채널 수 데이터를 입력하고 분수형 입력에 대응하는 디지털화된 일련의 정수를 출력하기 위한 피드백 구성 요소 및 일련의 가산기/축적기를 포함할 수 있다. SDM(125)는, 채널 수의 분수부 뿐만 아니라 위상 변조 데이터를 위한 입력 범위가 충분하도록 구성될 수 있다. 예를 들어, SDM(125)는 3비트 시스템일 수 있으며, 따라서 8개의 상이한 출력 수(예를 들어, -3, -2, -1, 0, 1, 2, 3, 4)를 생성할 수 있으나, SDM(125)이 임의의 필요로 하는 비트 또는 엘리먼트 수를 포함할 수 있다는 것을 이해해야 한다. SDM(125)는 입력의 각 샘플에 대하여 4개의 출력 정수를 생성할 수 있어, 그 입력의 4배인 오버샘플링율을 발생하게 된다. 이러한 방식으로 SDM(125)에서의 입력 변조 데이터의 샘플링은 입력 변조 신호 상에 노이즈를 도입할 수 있다. 이러한 임의의 노이즈를 PLL(126)의 저역통과 필터(131)에 의해 필터링할 수 있다. SDM(125)의 회로 토폴로지는 특별히 한정되지 않지만, 예를 들어 MASH III 토폴로지 또는 제3 Order Loop 토폴로지를 포함할 수 있다. 그러나, 필요에 따라 다른 적절한 회로 토폴로지를 SDM(125)용으로 활용할 수도 있음을 이해해야 한다.
본 실시예에서 SDM(125)의 출력은 이후 채널 계산기(124)로부터 수신되는 채널 수의 정수부와 결합될 수 있다. 본 실시예에서, 그 결합은 20 내지 28의 수를 발생할 것이다. 본 실시예에서, 채널 수의 분수부와 정수부의 결합을 제산기(128)에 입력할 수 있으며 PLL(126)을 원하는 RF 반송파에 로크(lock)하는데 이용할 수 있다.
또한, 본 실시예에서의 PLL(126)을 이용함으로써 입력 신호의 위상부를 이용하여 반송파 소스(129)와 같은 RF 반송파 신호 소스에 의해 합성된 파 신호를 변조할 수 있다. 반송파 소스(129)는 무선 주파수 전압 제어 오실레이터(VCO)와 같이 반송파를 생성할 수 있는 전자기파의 임의의 소스일 수 있다.
기준 소스(127)의 주파수(또는 그 주파수의 일부 수에 의한 제산)를, 채널 계산기(124) 및 SDM(125)로부터 수신되어 제산기(128)에 의해 일련의 수로 제산된 반송파 소스(129)의 출력 주파수와 비교할 수 있다. 기준 소스(127)는 일정한 또는 거의 일정한 주파수의 VCO를 포함할 수 있고 또는 또다른 주파수에서의 소스로부터 도출될 수 있다.
위상 주파수 검출기(PFD; 130)를 이용하여 2개 신호의 상대 위상을 비교한 후 이들 간의 차이(위상 편이)에 비례하는 신호를 출력할 수 있다. 이 출력 신호를 활용하여 반송파 소스(129)의 주파수를 조절할 수 있고, 따라서 PFD(130)에서 측정되는 위상차는 0에 상당히 근접하며 바람직하게는 0과 동일하다. 따라서, 그 신호의 위상은, 반송파 소스(129)의 위상 및 주파수에서의 변동으로 인한 신호 위상의 불필요한 드리프트를 방지하도록 피드백 루프에 의해 로크된다.
반송파 소스(129)로부터의 피드백 신호는 제산기(128)를 통해 전달될 수 있으며, 제산기의 제산율은 채널 계산기(124)로부터 수신되는 채널 정보 및 SDM(125)으로부터 수신되는 위상 성분 정보를 나타내는 일련의 수에 의해 제어된다. 그 결과로 나타나는 신호는 PFD(130)에 전달될 수 있으며, 여기서 이 신호는 상기한 바와 같이 기준 소스(127)로부터의 신호와 비교된다. 이 결합된 신호를 저역통과 필터(131)를 통해 전달할 수 있으며, 반송파 소스(129)의 반송파 신호와 결합할 수 있다.
SDM(125)을 활용하여 SDM(125)에 입력되는 위상 데이터의 광대역 변조를 수행한다. SDM(125)으로 입력되는 위상 데이터는 일정하지 않을 수 있으며, SDM(125)을 제산기(128)의 출력에 동기화하는 것은 변조 신호에 의존하는 주파수 오프셋을 도입할 수 있다. 이에 따라, 일부 실시예에서 SDM(125) 및 제산기(128)가 기준 소스(127)에 의해 동기화되는 것이 바람직할 수 있다.
등화 필터(121) 전에, 위상 특성 정보(Ap)를, 상기한 방식으로 위상 재정렬에 사용되도록 적응성 위상 재정렬 구성 요소(103)에 전달할 수 있다. 일실시예에서, 위상 특성 정보(Ap)는 기준 에러 필터(142)를 통해 전달되며, 위상 변조기(102) 및 등화 필터(121)의 전달 함수에 기초하여 계산된다.
예를 들어, 등화 필터(121) 및 PLL(126)의 클로즈 루프 응답이 상당히 매칭되도록 적응성 위상 재정렬 구성 요소(103)를 이용하여 PLL 응답을 동적 조절할 수 있다. 적응성 위상 재정렬 구성 요소(103)는, 광대역 변조기(102)의 출력 위상을 측정하여 이것을 채널 계산기(124)로부터 수신되는 중심 주파수 정보 및 기저대역 입력 데이터로부터 도출되는 이론적으로 완벽한 버전과 비교할 수 있다. 이 비교 결과를 이용하여 광대역 변조기(102)에서의 PLL(126)의 루프 이득을 조절하게 된다. 이 피드백 시스템은 전송된 신호에서의 에러를 최소화하도록 동작한다. 적응성 재정렬 구성 요소(103)는, 바람직하게 PLL이 서비스중인 동안에 동작하며 시스템의 수동 교정 필요성을 저감한다.
일부 실시예에서, 예를 들어, 소정의 전송기, 수신기, 및 송수신기 실시예에서, 특정한 입력 신호, 반송파, 및 출력 신호를 위해 구성 요소를 특정할 수 있으며, 예를 들어, Bluetooth, 802.11a, -b, -g, radar, 1xRTT, radios, GPRS, 컴퓨터 및 컴퓨터나 비컴퓨터(non-computer) 통신 장치, 핸드헬드 장치 등과 같이 유선 및 무선 형태인, 다양한 형태의 장치 뿐만 아니라 CDMA, CDMA2000, W-CDMA, GSM, TDMA와 같은 다른 다양한 형태의 셀 폰을 들 수 있다. 본 발명의 구현시 이용할 수 있는 변조 기술은 제한되지 않으며, 예를 들어, GSM에서 사용되는 GMSK, DECT & Bluetooth에서 사용되는 GFSK, EDGE에서 사용되는 8-PSK, IS-2000에서 사용되는 OQPSK & HPSK, TDMA에서 사용되는 p/4 DQPSK, 및 802.11에서 사용되는 OFDM을 포함할 수 있다.
실시예는, 아날로그 및 디지털 구성 요소를 모두 필요로 하는 파 및 신호를 조작하는 한 필요에 따라 아날로그 및 디지털 구성 요소 모두를 활용할 수 있다. 예를 들어, 셀 폰 실시예는 아날로그 및 디지털 구성 요소 모두를 활용할 수 있다. 또한, 본 실시예를 구성하는데 다양한 형태의 시스템 아키텍쳐를 이용할 수 있다. 예를 들어, 실시예, 즉, 다양한 구성 요소를 필요시 집적 회로 또는 주문형 반도체 구성과 같은 반도체 장치 상에 제공할 수 있으며, 일부 예는 실리콘(Si), 실리콘 게르마늄(SiGe) 또는 갈륨 비소(GaAs) 기판을 포함한다.
도 4는 본 발명의 상기한 실시예의 컴퓨터 생성 모델용 성능 정보를 나타낸다. 이 예에서, 적응성 위상 재정렬 구성 요소(103)는 루프 필터(158)용으로 100Hz의 대역폭, 1 x e-6의 에러 이득 팩터, 4비트 축적기 및 양자화기(164), 및 2비트 위상 양자화기(148)를 갖도록 구성되었다. 적응성 위상 재정렬은 -0.4, -0.2, 0, +0.2, 및 +0.4의 위상 델타 이득 에러 팩터를 이용하여 시뮬레이션되었다. 도 4에 도시한 바와 같이, 시스템은 이러한 이득 에러를 약 0.1의 잔여 에러를 갖고서 최대 40%까지 정정하였다.
본 발명의 일부 특정 실시예를 설명하였지만, 다양한 변경, 수정, 및 개선을 행할 수 있다는 것을 당업자는 알 수 있다. 이러한 변경, 수정, 및 개선은 본 발명에 의해 자명하며 본 명세서에서 언급하지 않았지만 본 명세서의 일부를 이루며 본 발명의 사상 및 범위 내에 있다. 따라서 당업자는 본 발명의 실시예 또는 다양한 구성 요소 및/또는 이들의 특징이 모두 하드웨어, 소프트웨어 및/또는 하드웨어와 소프트웨어의 조합으로 이루어질 수 있음을 이해할 것이다. 이에 따라, 도면에서의 각 블록, 및 이 도면에서의 블록들의 조합을 당업자에게 널리 알려져 있듯이 많은 상이한 방식으로 실시할 수 있다. 이에 따라, 상기한 설명은 단지 예일 뿐이며 한정적인 것이 아니다. 본 발명은 다음에 따르는 청구범위 및 그 등가에서 규정되는 바에 의해서만 제한된다.

Claims (39)

  1. 대응하는 위상 입력 신호를 갖는 변조된 출력 신호를 적응성 재정렬하는 방법 - 상기 변조된 출력 신호는 에러 성분을 갖고 있음 - 으로서,
    상기 위상 입력 신호를 이용하여 기준 위상 신호를 생성하는 단계와,
    상기 변조된 출력 신호로부터 샘플 위상 신호를 생성하는 단계와,
    상기 기준 위상 신호를 상기 샘플 위상 신호와 비교하는 단계와,
    상기 비교 단계에 기초하여 상기 기준 위상 신호와 상기 샘플 위상 신호 간의 임의의 차이를 적응성 재정렬하여 상기 에러 성분을 상당히 저감하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 기준 위상 신호용 반송파 주파수 채널을 선택하는 단계를 더 포함하고,
    상기 샘플 위상 신호는 선택되는 상기 채널의 적어도 일부를 포함하는 방법.
  3. 제2항에 있어서,
    상기 채널 선택은 분수부와 정수부를 갖는 수에 의해 지정되며,
    상기 분수부는 상기 기준 위상 신호를 생성하는데 사용되는 방법.
  4. 제1항에 있어서,
    상기 변조된 출력 신호는, 반송파 신호를 갖는 상기 위상 입력 신호를 위상 변조기를 이용하여 위상 및/또는 주파수 변조함으로써 생성되는 방법.
  5. 제4항에 있어서,
    상기 위상 변조기는 등화 필터, 전체 변조 응답 필터, 및 광대역 위상 변조기를 포함하는 방법.
  6. 제1항에 있어서,
    상기 변조된 출력 신호를 양자화 및 샘플링하여 상기 샘플 위상 입력 신호를 생성하는 단계와,
    상기 위상 입력 신호를 상기 반송파의 적어도 일부와 결합하여 상기 기준 위상 신호를 생성하는 단계와,
    상기 샘플 위상 입력 신호를 상기 기준 위상 신호와 비교하여 위상 에러 신호를 생성하는 단계와,
    상기 위상 입력 신호를 기준 에러 필터를 통해 전달하여 기준 위상 에러 정보를 생성하는 단계
    상기 위상 에러 신호를 상기 기준 위상 에러 정보와 결합하여 정정 신호를 생성하는 단계와,
    상기 정정 신호의 이득을 적응성 제어하여 최종 추정 에러를 생성하는 단계와,
    상기 최종 추정 에러를 이용하여 상기 위상 입력 신호를 갖는 상기 변조된 출력 신호를 재정렬하는 단계
    를 더 포함하는 방법.
  7. 제6항에 있어서,
    상기 변조된 출력 신호를 양자화하는 단계는, 상기 변조된 출력 신호로부터 I 및 Q 신호를 프리스케일링(prescaling) 및 생성하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 변조된 출력 신호는 4개로 분리되며 I 및 Q 신호 각각에 대하여 1비트 해상도로 디지털 샘플링되는 방법.
  9. 제7항에 있어서,
    상기 I 및 Q 신호용 반송파는 1비트 해상도로 디지털 샘플링되는 방법.
  10. 제6항에 있어서,
    상기 변조된 출력 신호의 상승 에지 및 하강 에지 모두를 이용하여 반 사이클만큼 오프셋된 I 및 Q 신호의 2세트를 생성할 수 있으며, 이것은 상기 샘플 위상 신호의 해상도를 8개의 위상 섹터로 증가하는 방법.
  11. 제6항에 있어서,
    상기 기준 위상 신호 및 상기 샘플 위상 신호는 ±1의 범위로 스케일링되고,
    상기 비교는 모듈로 2 계산을 포함하는 방법.
  12. 제6항에 있어서,
    상기 위상 입력 신호를 상기 반송파와 결합하는 단계 전에 상기 위상 입력 신호를 필터를 통해 전달하는 단계를 더 포함하고,
    상기 필터는, 상기 변조된 출력 신호를 생성하는데 사용되는 위상 변조기의 전체 변조 응답에 기초하여 계산되는 주파수 응답을 갖는 방법.
  13. 제12항에 있어서,
    상기 기준 에러 필터는 상기 위상 변조기의 상기 주파수 응답 추정에 기초하여 계산되는 주파수 응답을 갖는 방법.
  14. 제6항에 있어서,
    상기 적응성 이득 제어는 상기 최종 추정 에러에 대하여 고정된 시간 단계(fixed time steps)를 이용함으로써 달성되는 방법.
  15. 제6항에 있어서,
    상기 최종 추정 에러는, 상기 변조된 출력 신호를 생성하는데 사용되는 위상 변조기의 위상/주파수 검출기 이득을 제어하는데 사용되는 방법.
  16. 대응하는 위상 입력 신호를 갖는 변조된 출력 신호를 적응성 재정렬하는 장치 - 상기 변조된 출력 신호는 에러 성분을 갖고 있음 - 로서,
    상기 위상 입력 신호를 이용하여 기준 위상 신호를 생성하며, 상기 변조된 출력 신호로부터 샘플 위상 신호를 생성하고, 상기 기준 위상 신호를 상기 샘플 위상 신호와 비교하며, 상기 비교에 기초하여 상기 기준 위상 신호와 상기 샘플 위상 신호 간의 임의의 차이를 적응성 재정렬하여 상기 에러 성분을 상당히 저감하는 적응성 재정렬 프로세서
    를 포함하는 장치.
  17. 제16항에 있어서,
    상기 기준 위상 신호용 반송파 주파수 채널을 생성하는 반송파 생성기를 더 포함하고,
    상기 샘플 위상 신호는 상기 반송파 주파수 채널의 적어도 일부를 포함하는 장치.
  18. 제17항에 있어서,
    상기 채널 선택은 분수부와 정수부를 갖는 수에 의해 지정되며,
    상기 분수부는 상기 기준 위상 신호를 생성하는데 사용되는 장치.
  19. 제16항에 있어서,
    상기 신호 프로세서는, 반송파 신호를 갖는 상기 위상 입력 신호를 변조하는 위상 및/또는 주파수 변조기를 포함하는 장치.
  20. 제19항에 있어서,
    상기 위상 변조기는 등화 필터, 전체 변조 응답 필터, 및 광대역 위상 변조기를 포함하는 장치.
  21. 제16항에 있어서,
    상기 변조된 출력 신호를 양자화 및 샘플링하여 상기 샘플 위상 입력 신호를 생성하는 샘플링 회로와,
    상기 위상 입력 신호를 상기 반송파의 적어도 일부와 결합하여 상기 기준 위상 신호를 생성하는 제1 결합 회로와,
    상기 샘플 위상 입력 신호를 상기 기준 위상 신호와 비교하여 위상 에러 신호를 생성하는 비교 회로와,
    상기 위상 입력 신호를 수신하고 기준 위상 에러 정보를 생성하는 기준 필터와,
    상기 위상 에러 신호를 상기 기준 위상 에러 정보와 결합하여 정정 신호를 생성하는 제2 결합 회로와,
    상기 정정 신호의 이득을 적응성 제어하여 최종 추정 에러를 생성하고, 상기 최종 추정 에러를 이용하여 상기 위상 입력 신호를 갖는 상기 변조된 출력 신호를 재정렬하는 적응성 이득 제어 회로
    를 더 포함하는 장치.
  22. 제21항에 있어서,
    상기 양자화 회로는 상기 변조된 출력 신호로부터 I 및 Q 신호를 프리스케일링(prescaling) 및 생성하는 프리스케일링 회로를 포함하는 방법.
  23. 제22항에 있어서,
    상기 양자화 회로는, 상기 변조된 출력 신호를 4개로 분리하고 8개의 위상 섹터의 해상도로 디지털 샘플링 및 양자화하는 장치.
  24. 제22항에 있어서,
    상기 I 및 Q 신호용 상기 반송파는 1비트 해상도로 디지털 샘플링되는 장치.
  25. 제24항에 있어서,
    상기 변조된 출력 신호의 상승 에지 및 하강 에지 모두를 이용하여 반 사이클만큼 오프셋된 I 및 Q 신호의 2세트를 생성할 수 있으며, 이것은 상기 샘플 위상 신호의 해상도를 8개의 위상 섹터로 증가하는 장치.
  26. 제21항에 있어서,
    상기 기준 위상 신호 및 상기 샘플 위상 신호는 ±1의 범위로 스케일링되고,
    상기 비교 회로는 모듈로 2 계산을 포함하는 장치.
  27. 제21항에 있어서,
    상기 위상 입력 신호를 상기 반송파와 결합하기 전에 상기 위상 입력 신호를 수신하는 입력 필터를 더 포함하고,
    상기 입력 필터는, 상기 변조된 출력 신호를 생성하는데 사용되는 위상 변조기의 전체 변조 응답에 기초하여 계산되는 주파수 응답을 갖는 장치.
  28. 제21항에 있어서,
    상기 기준 에러 필터는, 상기 위상 및/또는 주파수 변조기의 주파수 응답 추정에 기초하여 계산되는 주파수 응답을 갖는 장치.
  29. 제21항에 있어서,
    상기 이득의 상기 적응성 이득 제어는, 고정된 시간 단계(fixed time steps)를 이용하여 이득을 조절함으로써 목표로 하는 상기 최종 추정 에러의 안정화(settling) 시간을 달성하는 장치.
  30. 제21항에 있어서,
    상기 최종 추정 에러는, 상기 위상 변조기의 위상/주파수 검출기 이득을 제어하는데 사용되는 장치.
  31. 제21항에 있어서,
    상기 제1 결합 회로 및 상기 비교 회로는 디지털 위상 동기 루프를 포함하는 장치.
  32. 위상 및/또는 주파수 변조기로부터 출력 신호의 위상부를 적응성 재정렬하는 장치 - 반송파를 변조하여 상기 출력 신호를 생성하기 위한 위상 입력 신호가 상기 위상 변조기에 제공됨 - 로서,
    상기 출력 신호를 양자화 및 샘플링하여 샘플 위상 신호를 생성하는 양자화 회로와,
    상기 위상 입력 신호를 상기 반송파와 결합하여 기준 위상 신호를 생성하며, 상기 샘플 위상 신호를 상기 기준 위상 신호와 비교하여 위상 에러 신호를 생성하고, 상기 위상 에러 신호를 필터링하여 디지털 위상 동기 루프 피드백 에러 신호를 생성하 디지털 위상 동기 루프와,
    상기 위상 입력 신호를 상기 피드백 에러 신호와 결합하여 정정된 기준 위상 신호를 생성하는 결합 회로
    를 포함하는 장치.
  33. 제32항에 있어서,
    상기 양자화 회로는 상기 출력 신호를 프리스케일링하는 프리스케일링 회로를 포함하고,
    상기 출력 위상 정보는 상기 출력 신호를 위한 I 및 Q 데이터 반송파 정보를 포함하는 장치.
  34. 제33항에 있어서,
    상기 양자화 회로는, 상기 출력 신호를 4개로 분리하고 상기 출력 신호를 상기 I 및 Q 신호 각각에 대하여 1비트 해상도로 디지털 샘플링하는 장치.
  35. 제33항에 있어서,
    상기 반송파는 1비트 해상도로 디지털 샘플링되는 장치.
  36. 제32항에 있어서,
    상기 출력 위상 정보 및 상기 기준 변조 정보는 ±1의 범위로 스케일링되고,
    상기 디지털 위상 동기 루프는, 상기 출력 위상 정보 및 상기 기준 변조 정보를 위한 값의 모듈로 2 계산을 포함하는 장치.
  37. 제32항에 있어서,
    상기 위상 입력 신호를 상기 반송파와 결합하기 전에 상기 위상 입력 신호를 수신하는 입력 필터를 더 포함하고,
    상기 입력 필터는, 상기 위상 및/또는 주파수 변조기의 출력 주파수 응답에 기초하여 계산되는 주파수 응답을 갖는 장치.
  38. 제32항에 있어서,
    상기 기준 에러 필터는 상기 위상 및/또는 주파수 변조기의 상기 주파수 응답 추정에 기초하여 계산되는 주파수 응답을 갖는 장치.
  39. 제32항에 있어서,
    상기 입력 신호에 의한 상기 반송파의 변조에서 상기 이득의 적응성 이득 제어는, 고정된 시간 단계를 이용함으로써 상기 정정 신호의 목표로 하는 안정화 시간을 위한 이득 분산을 조절함으로써 달성되는 장치.
KR1020057006130A 2002-10-08 2003-10-08 변조된 출력 신호를 적응성 재정렬하는 장치 및 방법 KR20050083741A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US41731202P 2002-10-08 2002-10-08
US41699802P 2002-10-08 2002-10-08
US60/417,312 2002-10-08
US60/416,998 2002-10-08
US10/647,878 2003-08-25
US10/647,878 US7551685B2 (en) 2003-08-25 2003-08-25 Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment

Publications (1)

Publication Number Publication Date
KR20050083741A true KR20050083741A (ko) 2005-08-26

Family

ID=32096888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006130A KR20050083741A (ko) 2002-10-08 2003-10-08 변조된 출력 신호를 적응성 재정렬하는 장치 및 방법

Country Status (3)

Country Link
KR (1) KR20050083741A (ko)
AU (1) AU2003282514A1 (ko)
WO (1) WO2004034665A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656956B1 (ko) * 2006-01-04 2006-12-14 삼성전자주식회사 고속 통과 대역 위상 변조 장치 및 그 방법
KR20180122285A (ko) * 2017-05-01 2018-11-12 삼성디스플레이 주식회사 고속 통신을 유지하기 위한 시스템 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2247368B (en) * 1990-08-25 1994-08-24 Roke Manor Research Phase modulation signal generator
US6011815A (en) * 1997-09-16 2000-01-04 Telefonaktiebolaget Lm Ericsson Compensated ΔΣ controlled phase locked loop modulator
US6094101A (en) * 1999-03-17 2000-07-25 Tropian, Inc. Direct digital frequency synthesis enabling spur elimination
US6526265B1 (en) * 1999-09-14 2003-02-25 Skyworks Solutions, Inc. Wireless transmitter having a modified translation loop architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656956B1 (ko) * 2006-01-04 2006-12-14 삼성전자주식회사 고속 통과 대역 위상 변조 장치 및 그 방법
KR20180122285A (ko) * 2017-05-01 2018-11-12 삼성디스플레이 주식회사 고속 통신을 유지하기 위한 시스템 및 방법

Also Published As

Publication number Publication date
AU2003282514A8 (en) 2004-05-04
AU2003282514A1 (en) 2004-05-04
WO2004034665A3 (en) 2004-06-03
WO2004034665A2 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
US7098754B2 (en) Fractional-N offset phase locked loop
US7426377B2 (en) Sigma delta (ΣΔ) transmitter circuits and transceiver using the same
US7962108B1 (en) Adaptive AM/PM compensation
US7457586B1 (en) Method of in-device phase measurement and correlation to programmable factors
US7142831B2 (en) Crest factor reduction and amplitude pre-distortion for multi-carrier signals
US7450916B1 (en) Excess current and saturation detection and correction in a power amplifier
KR100920185B1 (ko) 2 입력 위상 고정 루프를 이용한 직접 변조 및 극 변조의방법 및 시스템
JP2005203960A (ja) 無線通信装置のタイミング調整方法
WO2005029694A1 (en) An adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
US7551685B2 (en) Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment
US7502422B2 (en) Electromagnetic wave transmitter systems, methods and articles of manufacture
US6903619B2 (en) Electromagnetic wave transmitter systems, methods and articles of manufacture
US7340007B2 (en) Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
US7417513B2 (en) System and method for signal filtering in a phase-locked loop system
US7474878B1 (en) Closed loop polar modulation system with open loop option at low power levels
KR20050083741A (ko) 변조된 출력 신호를 적응성 재정렬하는 장치 및 방법
US7545865B2 (en) Apparatus, methods and articles of manufacture for wideband signal processing
WO2004034603A2 (en) Transmitter and methods of transmission using separate phase and amplitude modulators
EP1550205A2 (en) Apparatus and methods for wideband signal processing
CN1711736A (zh) 用于调制信号的预加重滤波的装置、方法和产品
WO2004034667A2 (en) Electromagnetic wave trasmitter systems, methods and articles of manufacture
WO2004045180A1 (en) Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
EP1750411A1 (en) Electromagnetic wave transmitter systems, methods and articles of manufacture
CN1714499A (zh) 用于宽带信号处理的装置和方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid