TW483158B - Nonvolatile memory for high integration and manufacturing method thereof - Google Patents

Nonvolatile memory for high integration and manufacturing method thereof Download PDF

Info

Publication number
TW483158B
TW483158B TW088106190A TW88106190A TW483158B TW 483158 B TW483158 B TW 483158B TW 088106190 A TW088106190 A TW 088106190A TW 88106190 A TW88106190 A TW 88106190A TW 483158 B TW483158 B TW 483158B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
word line
insulating layer
patent application
Prior art date
Application number
TW088106190A
Other languages
English (en)
Inventor
Jeong-Hyuk Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW483158B publication Critical patent/TW483158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

4 4483158 五、發明說明（1) ^'―-—---一^___ 發明 1 ·發明範圍 “ 性==於半導體裝置和製造方法，特別是非揮發 I*生反及形式快閃記憶體及其掣1 诨發 2 ·相關技藝說明 、w万法。 3 ^ : : &儲存和消除資料的非揮性記憶體中，反及形 ^ '除可程式唯讀記憶體^^肿㈧们通常有由浮動^ 極和控制間極的疊片結構構成的單元。 吁動閉 含線選擇電晶體(SSL)，以選擇一位元線及 # 1 7? = @ 和控制閘極的疊片結構構成的單元，和選( )的接地選擇電晶體⑽），其源極和隼； 位線並聯至位元味t子元線與共源極線（CSL)。數個單 記憶體揭露於文;，”反ί形式之電性消除可程式唯讀 形式之電性消除可^ ^式化Vt分佈之4百萬位元反及 體電路設計論文集，二二：:己憶體”105-106頁，超大型積 件：位元專:方的向反的及广式之電性消除可程式唯讀記憶體元 55在η形式井53内%^體底材51之上形成式袋狀井♦ 半導體底材51與袋狀养^線選擇電晶體（SSL)57和單元59在 線選擇電晶體57和軍办_上形成。絕緣層61和位元線63在 考數字65表示形成的/件59之上分別形成。在圖1，參 數字67表示是字元凡的序動閘極緊鄰單元59，而參考 -勺控制閘多。參考數字69表示在半導
I 五、發明說明（2) ^ 一"：__________ 體底材形成的通道區域。 效Γ路圖,T表:二電::二可程式唯讀記憶體元件的等 操作特性。在電路76，▲:J:，'除在，和讀出操作時的 選擇的元件，，參考字元c考表 在程式化操作時被 然而，依照傳統技藝， — 域絕緣不夠，丨由於非捏 /二的附近的單元之間的場 引起程式化元件發；ί;體裝置的高集積度，又 Τ 1之用子7L線高電壓V ^ W ^ ^ Ξ ^ IL „; ^ ° ^ 擇兀件（圖2的A)轺《ν a 口士 月匕曰I生，如一選 化。 的A)“'化時"比連的元件(圖2的B)也被程式. 問題也出現在製造的程序。反 方法，為了要避免浮動問;制Γ;極示的:=單广 時银刻的自我排列心:：用：==; 域氧化物声將位亓二i序中，為避免因為沒有多矽晶的場 橫衍，過二:丨比連元件的浮動閉極短路而形成 然不在圖i顯示，穷域虱化物層變薄。雖 極而平行於 域虱化物s垂直於控制閘極和浮動閘 子植入开ΐ而形成。因此’在後來的源/集極域離《 場域氧化物Μ車t集極時的離子雜質被深植入變薄的 特性惡化 低的部分之内’造成這區域的場域隔絕 時既場域隔絕特性惡化，在記憶體裝置操作 連的早70的電性絕緣-能力被降低，引起元件的故
483158 五、發明說明（3) 障。 马了要解決那些上述的 式化操作期間降：操作電壓；可票在提供於程 提供降低厚度的場域氧化物成盆;合比率；並 度钱刻引起的蝕刻損类，s η二由避免％域氧化物層過 極而完全對準。、卩5妗能蝕刻浮動閘極和控制閘 本發明的另外目的，在 — 的反及形式非揮發性記降低操作電壓· 和控制閘極之間中介介電層的'€容，“日:H浮動閘極 域，而士幅改良搞合比率；並提供降低厚單，的區 物：1藉由去除場域氧化物層過度蝕刻引ς的：域〒化 部同時蝕刻浮動閘極和控制閘極而完全對、虫刻損失， 本發明的另外目的在提供製造包括二 記憶體的方法。 平凡的反及形式快閃 為了要達成那些最初二個目的，快 、 性Α憶體單元被提供。每個單元被形成以二&式非揮發 和控制閘極包圍浮動閘極的頂端表面及四而I介介電層 加在浮動閘極和控制閘極之間的電 卸表面。這增 這也改良每個元件裡面的電其合比率。 近元件的互相干擾，並許可較密集的隼積产=固几件和附 更明確地，為達成上述的首要目了】二: —妁在位TL線和和字元
O:\58\58001.PTD 第7頁 五、發明說明（4) 線的父會形成可程式非揮發性記憶體單元 ^物層形成的ι導電形式的半導 =域氧 電形式的源/集極區域；及在源/集極區域之門=二導 上形成的第-絕緣層；&在第一絕緣===區域 極；及圍住浮動間極頂端表面和字閑 面表面的第二中介介電屏. ^ 位兀線方向四側 入人&« 电s ’亚开/成控制閘極，圍住第二φ "’丨電層的頂端表面及四側面表面。 為了要達成第二個目的，六a -占 成及乃帘彳睢„ >也的在位兀線和和字元線的交會形 第-導電形式的半導體丄^场域氣化物層形成的· 集極區城.及，：在形成第二導電形式的源/ 二絕緣層：及在第、二極絡區域之7間的通道區域上形成的第 動ffi & ρ @ ί 、纟層上形成的浮動閘極；及圍住浮 ΪΠΐί 線與位元線方向四側面表面的第二 端表面及四側面表面。◎目住第二中介介電層的頂 ^兩種情形’第二中介介電層 雙層材料，其包含圍住浮勒„托相山，用早層材枓次疋 a ^ ^ ^ ^ ^ $極頂‘表面和位元線方向兩 的第三絕緣層。 疋圍住子凡線方向兩側面表面 置Sit達ί第：個目# ’提供形成反及形式閃記憶體裝 型首先藉沈積第-多石夕晶層而形 體底材上的第二多石夕晶】層二；，化物層形成的半導 Ά >il· ifn β ifh ^ ^ 而此第一字元線模式垂直於場 - 曰杲工相同。間隔絕緣層在第一字元線模式的
O:\58\58001.PTD
第8頁
483158
483158 A： 案號 88106190 年次月3曰 五、發明說明（6) ' 線方向剖面圖； 圖2圖解圖1的反及形式電性消除可程式唯讀記憶體元件 的等效電路，和表示其操作特性的圖表； 圖3是解釋本發明之理論的電路圖； 圖4是表示非揮發性快閃記憶體裝置中的反及形式快閃 記憶體的設計圖； 圖5是根據本發明的第一具體實證例之的反及形式快閃 記憶體單位，在位元線方向的剖面圖； 圖6是根據本發明的第一具體實證例之的反及形式快閃 記憶體單位，在字元線方向的剖面圖； 圖7至圖1 3圖解根據本發明的第一具體實證例之反及形 式快閃記憶體單元製造方法的連續步驟，其中圖8 B是圖8 A 從方向X的旁視圖，圖10B係從圖10A的10b-10b’切面方向 的剖視圖，圖1 1 B是從圖1 1 A的1 1 b - 1 1 b ’切面方向的剖視 圖，且圖11C是從圖11A的llc-llc’切面方向的剖視圖； 圖1 4圖解根據本發明的第二具體實證例之反及形式快閃 記憶 體 單 元 製 造方法的剖 面圖 0 元件 符 號 說 明 5 1 半 導 體 底 材 53 η形式井 55 袋 狀 井 57 線 選 擇 電 晶 體 59 單 位 元 件 61 絕 緣 層 63 位 元 線 65 浮 動 閘 極 6 7 控 制 閘 極 69 通 道 區 域 76 電 路 78 表 1 00 半 導 體 底 材 102 場 域 氧 化 物 層
58001.pt c 第10頁 2001.08.03.010 483158 4 案號 88106190 f 〇年尸月彡 五、發明說明（Μ) 1 06 第 一 絕 緣 層 1 08 浮 動 閘 極 110 第 一 中 介 介 電 層 1 12 第 二 多 矽 晶 層 114 第 一 間 隔 絕 緣 層 1 16 氧 化 物 層 118 第 二 間 隔 絕 緣 層 1 20 絕 緣 層 1 22 附 加 區 域 1 24 第 二 中 介 介 電 層 126 第 四 多 矽 晶 層 1 28 模 式 矽 化 物 層 13 0 源/集極區域 1 32 源/集極區域 134 第 二 絕 緣 層 1 40 第 二 絕 緣 層 142 位 元 線 1 50 第 - 字 元 線 模 式 152 第 二 字 元 線 模 式 1 54 控 制 閘 極 160 單 元 1 6 2線選擇電晶體 幸交 •佳 具 .體 實證例指 ¥述 本 發 明 將 以 參 考 附 圖 而 更 完全 的 描 述 其 中 將 顯 示 本 發 明之 較 佳 具 體 實 證 例 〇 而 ’此 發 明 可 能 由 許 多 不 同 的 形 式具 體 表 達 1 而 不 違 反 其 精 神和 必 要 的 特 徵 0 舉 例 來 說 ， p形式特性可與η 形 式 特 性 互 換， 反 之 亦 〇 另 外 的 例 子 ， 雖 在 較 佳 具體 實 證 例 中 可 程 式 非 揮 發 性 記憶 體 由 反 及 形 式 快 閃 記 憶 體描 述 ， 但 也 可 用 反 或 形 式. 快 閃記 憶 體 和 電 性 消 除 可 程 式 唯讀 記 憶 體 單 元 實 現 0 因 此 可以 理 解 在 下 列 較 佳 具 體 實 證例 中 圖 解 反 及 形 式 快 閃 記 憶 體， 絕 非 將 其 意 指 為 一 種 限 制0
58001.ptc 第10a頁 2001.08.03.011 4 483158 五、發明說明（7) 發明提供快閃記憶體單元陣列。既然反及形式快閃記憶 體單元之等效電路和其操作特性相同於圖2的傳統技藝，〜 所以將其省略。 發明理論 導 空圖H解釋圖1所示的單元的電容特性之等效電路圖。隨 穿虱化物，也就是第一絕緣層’纟半導體底材上之 極65和通道區域69之間形成。中介介電層在 閘極65和控制閘極67之間形成。隨穿氧化物中介介電^ 擁有預定介電常數的介電層。因此， 存在於^ 體底材的通導區細和浮動閉極65之在於+ 在於浮動閘極65和控制閘極67之間。 inter_ 此電容是決定耦合比率y的全-要 中J動閘祕相對於連接至控制閉上的電、壓决變疋化子，通線常 說來，程式化操作期間的搞合比^為公式匕“ y = Cinterpoly/(Cinterp〇ly + Ctunne^ 當在程式化操作期間程式化電壓v ^ ^ 動閘極（例如圖2裡的字元線W/L3) Pgra 子兀線的洋 實量測電麼vpg/為公式線机3)8"，相同字元線上的真 Ρδ ：mXy V. 因匕4達到鬲集積I，希望 壓v_來減少擾亂現象。為遠此日二=了此減乂轾式化電 加，苴可藉由辩“入人目的，耦合比率又必須增 措由曰加中介介電層電容、c—完成。 具體實證例1 圖4至圖Θ是根據本發明的第一且廢社 —一篮a δ且例解釋非揮發性
O:\58\58001.PTD 第11頁 五、發明說明（8) 記憶體單元形式之一 圖。 的反及形式快閃記憶體單元的示意 ^是依照本發明1解非揮發性 快，憶體，線圖。這些單元件在數個平：位反 好i -仃T:線的父會點排列成陣列。單元之間的*門5 好f:70線方向比在位元線方向靠近。 二間偏
細說之，/5 月报士 L<U 其控制閘極沈積在位’元=2?一使用二同：*罩形成，使 上，而非如同傳統結構線父會的浮動閘極之 Y-Y’觀看，控制閘極包圍。二，從位元線方向 的結構其中位元線方t圍子動閘極。換句話說，不像傳# 介介電層包圍，奸始ΐ的洋動閘極的四側面並不被第二中 圍。a x 發明的結構是被第二中介介電層包 圖5是根據本發明第一'玫 體單元，在圖4 Y-Y，綠具胆只且例的反及形式快閃記憶 m表示單元，而參考線=圖…數字 雷开及形式快閃記憶體單元件包含在第-導 域1^和1 32 T t 1上形成的第：導電形式的源/集極區 S ,、第一、纟巴緣層1 0 6在源極和集極區域1 3 0與1 3 2 # &的通迢區域之間形成，浮動閘極1 08在第一絕緣層1 〇 β上 形成，第^中介介電層124圍住浮動閘極1〇8頂端表面和字 位兀線1 4 2方向的四側面。然後，一控制閘極最好 是從第二中介介電層124的四側面圍繞著其頂端表面形 成。第二絕緣層14G和位元線L42順序疊放於單元之上。在
ιΠ二Γ明結構和傳統結構的明顯不同在於浮動閘極 108和控制閘極i 54之Μ认杜 丁初m 動閘極1〇8所有的四個二中乂介電層124，包圍住浮 絕緣層和第二中介介二：二然當做隨穿氧化物的第-素，未老fin ^」電層124是決定耦合比率的重要因 的兩：]面：秘’猎使用浮動閘極的四側面，而非傳統方式 Γ' ，曰加第二中介介電層124的區域，而改善電容 ^ 2二可能設定程式化電壓^1"至低水平而減少場 域=物層的厚度，其為達成高集積度之必須條件。
；?則！τ ,、f圖解更多為什麼本發明的裝置在根據第一項A 雷六的雷，免附近的單S之間的^相干擾。各線顯示二’ 别：β —琢更加緊密被限制，❿沒有干擾附近的元件。特 岳丨鬥S’，為控制閘極包圍浮i閘極，所以浮動閘極和控 ==的線完全地被限制:更進-步地，在通道和浮 ,1 4的線不能延伸超越控制閘極的側面圍牆。此允 許早元的更緊密包裝。 疋根據一本一發明第一具體實證例的反的形式快閃記憶 早兀，於字元線，也就是說沿著圖4線X-X，中央部分的 σ =，圖。位元線垂直於字元線。字元線平行於圖4 與％域氧化物層丨〇 2區段。因此，可了解浮動閘極丨〇 8的鲁 :側全部被第二中介介電層124包圍。在這裡，寧可第一 、、巴、’彖層1 0 6由氧化物層或氮氧矽化物形成，而第二中介介 電層由〇ΝΟ(氧化物/氮化物/氧化物）形成，其為氧化物層 ^虱化物層的複合物。而且，第一導電形式的ρ形式雜 貝，例如硼，以每平方公分丨Ε」3個離子的劑量，離子植入
I JO 五、發明說明（10) 場域氧化物層1 ο 2之π α p > 成通道緩衝的雜質t隹击/、肢^材1〇0的大區域内。這形 1 02的場域隔絕能力〜中區域，藉此改良場域氧化物層 圖7到圖1 3圖解姑4占， 向X指示字元線方向而古：：驟。在這些附圖中，方 表者ϋ!7，庶Μ 而方向Υ指不位元線方向。 域石夕晶氧化）的⑶S(區域矽晶氧化）或是PBL(多缓衝區 /日日乳化）的％域氧化物層1〇2， 100，也就是厚度_埃的第 導體底材 德，與点丨水 >、 夭旧弟导電形式底材上形成。然 活動ί域ιοΓ ’隧穿氧化物的第一絕緣層（不顯示）生長多 开4 °ϋ，以氧化物層（氧化矽）或氮氧化矽層的形式 二二層，’第一多石夕晶-層108，第一中介介電層 積/+一/ 層112在半導體底材100上被連續地沈 f —絕緣層的厚度分別為4 000，200至1 00 0，和 ,,m ' 中介介電層1 1 0偏好由氮化物層（S i N )或複合 一日广二。、然後，照相製版或蝕刻程序在結果的結構上執 :鉍以杈式化第二多矽晶層1 1 2，第一中介介電層1 1 0，和 ^ ^低部分的第一多矽晶層，藉此形成第一字元線1 50的 杈式。 《 =考圖8 A，氮化物層（s i N )作為第一間隔絕緣層是沈積 ^厚度1 0 〇埃的第一字元線模式（圖7中的1 5 0 )的結果的 二構上。然後各向異性的蝕刻在上面執行，而形成第一間 隔絕緣層11 4於第一字元線的兩側面表面上。在這裡，第 二間隔絕緣層114和118偏好使一用氮化物層和複合物層，其
O:\58\58001.PTD $ 14頁 五 '發明說明（11) 將更進一步地在下面解釋。 離;彳二電質：子以每平方公分_個 人光罩的第-字線模第：間隔絕緣層做為離子植 集極區域，也就是說·;.义回火以形成有淺連結的源/ 妒诒 .^ — 幸工里植入的集極區域（LDD) 130。 以在半導體底材的活動區域上\的：導體底材上執订乳化， f ^ - 動[域上和第一間隔絕緣層114之下 衣=3〇0埃居的氧化物層， 二間隔絕緣層沈積在1 3 3扪办狀·、、、傻第 間隔絕緣層118於第各向異性的乾蝕刻而形成第 ㈣：間隔絕緣層114之上。 ， 離ί的判旦=的導電形式的雜質砷，以每平方公分5E15個 植A朵^ 5入’其中使用以棄二間隔絕緣層1 1 8為離子 1Λ田广一字元線模式，形成高集中源/集極區域 元線r ★而以，一間隔絕緣層118為離子植入光罩的第一字 枝二工形成高集中源/集極區域的步驟，相應於單元 區域時可以被忽略。 雖=f圖和圖8Α中未顯示，圖8Β是圖8Α從方向χ的旁視 圖，，、中顯示隧穿氧化物作為第一絕緣層形成於浮動閘極 之下/ _而厚度3 0〇埃氧化物層11 6，以鳥嘴形狀形成於讀 和第一間隔絕緣層1 1 4和11 8較低部分的半導體底·材 上。 蒼f圖9 ’平面化絕緣層12〇厚度達8〇〇〇至12〇〇〇埃，沈 =在高集中度源/集極區域1 32離子植入的半導體底材的全 肢面’、、〈、後化學—機械的拋光f呈序被執行，以平面化下至
五、發明說明（12) __ 化的；：式頂面上的第二多矽晶層112的頂面。平面 積無摻雜石夕酸鹽玻璃，和p四乙正”二 積至厚度500 0和4〇〇〇埃。 y、鹽沈
參考圖10A ，在繁二夕 A 經執行至厚戶1 〇 〇 〇 &一//晶層（未顯示）沈積在平面化已 上光阻以並=的而半：體底材的整個表面上之後，鍍 石夕晶層n字元線模，刻程序執行以部份#刻第三多 層1 20以平面化，廿異*、式的垂直方向，藉此部份暴絕緣 層112。然後，除物層1〇2上的第二多砂晶 沈積至厚度1〇〇〇、埃而Λ 第四多石夕曰$層（未顯示） 晶層的邊牆，而由第四ί:!目異蝕刻被執行於在第三多石， 層，在第_少#第一 日日層11 2上的第三和第四多矽晶 此，ΐ = “ΓΒΘ層112的暴露部份㈣時也被㈣。因 ;才的=化絕緣層12°和第二多石夕日日日層⑴暴露於半導體因底 曰=:從圖1〇A_b—10b，切面方向的剖視圖。 :層：和第一中介介電層u。呈現於場域氧化物層1〇2 ί二心 μ μ ρ而表 離，因為第四多矽晶層構成 利Α，在第一中介介電層11 0的暴露部份被部份蝕 ϊί ΐ一中介介電層11(3之下的第一多石夕晶層也被 蝕刻而暴路場域氧化物層1〇2」在此，由第一字線模式留
O:\58\58001.PTD 第16頁 五、發明說明（13) 2第二多石夕晶層112與附加區域122 厚度小於第一多矽晶 散凡王云除，因其 然後活動區域上的第曰中八，入第一多矽晶層108被蝕刻， 說，者m 介介電層u〇被暴露。換句話 夕矽日日層112和間隔122被蝕刻，第一中介介電 層no充當蝕刻緩衝以避免笛中）丨）丨電 触刻。為提昇暴露場域氧化物曰層108在活動區域被 質被離子植入而形成第一導電形式 區；區：就=’：：：體底材1〇°的空間 間，在場域隔絕區域漏電；憶體元件的操作# 介電層11 0和第一多石夕曰芦]η 毛生。在此，第一中介 面，/、日日層108存留於半導體底材的整個表 声。因二，ώ厂洚形式雜質與離子植入活動區域間的緩衝 I^ ^ =二達200至1 0 0 0埃的氮化物層或複合物層 =力層u°，厚度可能更達1·埃或更高 以增加充當緩衝層的能力。 然後，第二導電形式％所 v t ^ x ^ H ^ 人才隹貝’例如石申（As)或磷（P)，離子 區域上的第一中介介電層110，以每平 方公分1 E1 4個離子的齋I吾始 μ 定一夕访曰麻】no 雜質於浮動閘極，也就是說鲁 二二二一 。▲然後，第一中介介電層1 1 0的暴露部 二:!^線板式的兩側®的$ —與第二㈤隔絕緣層 說第-多矽晶層1 〇 8的頂端表’于面此暴露序動閘極’也就是 浮動問極1〇8形成。 表面和四側面。因此，獨立的
第17頁 483158 五、發明說明（14) 圖11B是從圖11A的llb-llb’切面方向的剖視圖，其中箭 頭指示執行離子植入而在場域氧化物層之下，形成第'一導 電形式的通道缓衝高集中雜質區，而在活動區域第一絕緣 層106和第一多矽晶層108作為浮動閘極被形成。在此，第 :多石夕晶層108上的第一中介介電層（未顯示）並未在附圖 =顯示’目為在形成第-導電形式的通道緩衝高集中雜質 區的離子植人水程序巾，它仍存在，但在其後被除去。 圖11C是從圖1以的11(：-11〇，切面方向的剖視圖，其中可 =解ΐι中介介電層110和第一與第二隔絕絕緣層全被银 d而暴路汙動閘極第一多矽晶層丨〇8的四側面。而且，儀 面化絕緣層1 20在動閘極的其中一面形成。 參考圖12，像是氧化/氮化氣化物層 成：：一多，層108之上，而其四側崎 ^ ^ ^ # ^3 000 ^ ^ ^ 126 序，狄接田以阢彳執像疋蝕刻程序的平面化程 …、後用乂降低電阻，像是矽化鶴 至厚度2 0 0 0埃。 /化物層128形成 上參ίΓ二刻劑沈積於半導體底材的整個表面 序”:積石夕化鎢層，而照相製版和㈣程 子兀線方向執仃模式矽化物層128和第四 “形成第二字元線模式152。在此，/制夕二4 為苐四多^層126和们t物層128的疊合結=閘極154 ::象傳統技藝’本發明中控制 …刻’因此降低因過渡-第二中介介=4=
第18頁 抑3158 五、發明說明（15) i = 的可能損失。而且，雖然在崎動開極； 二=126甚厚，而且浮動閉極的頂端表面和四側面第四夕 ^ ""電層124和控制極154包目，因此達成自動為對第 之後，絕緣層（圖5的140)沈積至厚产數 層上形成接觸孔。此完成根據本 ^ 體 ，緣 及形式快閃記憶體元件。 乃弟具體只-例的反 具體貫證例2 底材上形成的第二導電形式源集極區域成1式的半導 物層平行於位元線方向而垂直於字 成，厂上孔化 極和集極間的通到區域形成第£ 戶。形成，而在源 第-絕緣層上，第二中閘極形成於 ..-^, τ ;丨；丨电層包圍汙動閘極的頂端表面 —:兀線方向的兩側面，而控制閘極包圍位元線方向的 一:介介電層的頂端表面和側面，並包圍字 二中介介電層的表面。 圖14是反及形式快閃記憶體單元，根據第二具體 例’從圖4的X - X ’方向的剖視圖。 爹考圖1 4，第二具體實證例與第一具體實證例的不同， 在其包圍浮動閘極的四側面的第二中介介電層，使其位元 線方向的兩側面由氧化/氮化/氧化物構成，二字元^方向 的兩側面由氧化物層構成，也一就是說，厚的第三絕緣層，
O:\58\58001.PTD 第19頁 丄 五 '發明說明（16) 而改進元件絕緣能力。 物ί U元線方向相鄰的兩浮動閘極108間填滿氧化 第三絕緣層134，而其上形成控制閉刪。 的邊r 化物層102的厚度，從而增加元件絕緣區域 因此，比較起上述的第一 σ比率和程式化電壓將大幅增加。 單二$月3 :具體貫證例形成反及形式快閃記憶體 的第三絕缝展ΐ ί與根據第一具體證例的相同，除了形成 示的Ϊ二;曰、爲一多石夕晶層的厚度相同，使其圖11Α所 電护式/ i Γ刻而暴露場域氧化物層，形成第一# 多矽：声Γ ::雜質區’氧化物層長晶或沈積於蝕刻第- 程序執行的良域之上。因此，根據本發 詳。：：：例，形成反及形式快閃記憶體單元方法的 介：ΐ ί的ΐ ί :月：在浮動閘極和控制閘極間第二* 發記情二-杜=Ia σ，而改變耦合比率，從而降低非揮 壓因摔作雷懕咚尔^ V 在早兀間的元件隔絕電 仆物厗^^低而降低，而單元的區域也因減少場域氧 化物層的厚度而減少，因此達成高集中度。 乳 本發明並不限於上述的具體實證例， 野的技藝中，許多改變或修改可藉技巧而^離本^月視

Claims (1)

  1. 483158 案號 88106190 年（ο月ιΊ ‘正補糸 六、申請專利範圍 1 . 一種可程式非揮發性記憶體單元，其形成於位元線和 字元線的交會處，包含： 第二導電形式的源/集極區域，其形成於第一導電形 式的半導體底材之上， 第一絕緣層，其形成於源/集極之間的通道區域； 形成於第一絕緣層上的浮動閘極，其於字元線和位元 線方向有一頂端表面和數個側面； 形成於浮動閘極上的中介介電層；和 形成於中介介電層之上的控制閘極，此控制閘極因此 只包圍，而無接觸浮動閘極的頂端表面和四側面。 2 . —種反及形式快閃記憶體單元，其形成於位元線和字 元線的交會處，包含： 第二導電形式的源/集極區域，其形成於第一導電形 式的半導體底材之上， 第一絕緣層，其形成於源/集極之間的通道區域； 形成於第一絕緣層上的浮動閘極； 中介介電層，其包圍浮動閘極的頂端表面，與字元線 和位元線方向的浮動閘極的四側面；和 控制閘極，其包圍中介介電層的頂端表面和四側面。 3. 如申請專利範圍第2項的反及形式快閃記憶體單元， 其中兩個元件在字元線方向的距離短於在位元線方向的距 4. 如申請專利範圍第2項的反及形式快閃記憶體單元， 其中源/集極使用浮動閘極做為離子植入光罩而形成。
    O:\58\58001.ptc 第1頁 2001. 10. 17.023 483158 _案號 88106190_Ϋ〇 年（〇 月 f 了 曰_iMz_ 六、申請專利範圍 5 .如申請專利範圍第2項的反及形式快閃記憶體單元， 進一步包含形成於底材上的場域氧化物層，和形成於場域 氧化物層下的底材上的第一導電形式的高集中雜質區，以 提昇相鄰通道區域間的元件絕緣效果。 6 .如申請專利範圍第2項的反及形式快閃記憶體單元， 其中浮動閘極和控制閘極使用不同蝕刻光罩形成。 7.如申請專利範圍第2項的反及形式快閃記憶體單元， 其中第一絕緣層為氧化物層或氮氧化矽層之一。 8 .如申請專利範圍第2項的反及形式快閃記憶體單元， 其中中介介電層為氧化物層和氮化物層的複合物層。 9. 一種可程式非揮發性記憶體單元，其形成於位元線和 字元線的交會處，包含： 第二導電形式的源/集極區域，其形成於第一導電形 式的半導體底枯之上， 第一絕緣層，其形成於源/集極之間的通道區域； 形成於第一絕緣層上的浮動閘極； 中介介電層，其包含第二絕緣層，包圍浮動閘極的頂 端表面和位元線方向之兩側面，並包含第三絕緣層，包圍 浮動閘極字元方向的兩側面；和 控制閘極，其形成於中介介電層位元線方向的頂端表 面和兩側面，和中介介電層字元線方向的頂端表面。 1 0 . —種反及形式快閃記憶體單元，其形成於位元線和 字元線的交會處，包含： 第二導電形式的源/集極區域，其形成於第一導電形
    O:\58\5800l.ptc 第2頁 2001. 10. 17.024 483158 修正 案號 88106190 六、申請專利範圍 式的半導體底材之上， 第一絕緣層，其形成於源/集極之間的通道區域； 形成於第一絕緣層上的浮動閘極； 中介介電層，其包含第二絕緣層，包圍浮動閘極的頂 端表面和位元線方向的兩側面，並包含第三絕緣層，包圍 浮動閘極的字元線方向的兩側面；和 控制閘極，其形成於中介介電層位元線方向的頂端表 面和兩側面，和中介介電層字元線方向的頂端表面。 1 1.如申請專利範圍第1 〇項的反及形式快閃記憶體單 元，進一步包含於平行於位元線方向而垂直於字元線方向 形成的場域氧化物層，並包含第一導電形式的高集中雜質 區，其形成於場域氧化物層下的底材，以提昇鄰近通道區 域間的元件絕緣效果。 1 2 .如申請專利範圍第1 0項的反及形式快閃記憶體單 元，其中浮動閘極和控制閘極使用不同蝕刻光罩形成。 1 3.如申請專利範圍第1 0項的反及形式快閃記憶體單 元，其中中介介電層為氧化物層和氮化物層的複合物層。 1 4.如申請專利範圍第1 0項的反及形式快閃記憶體單 元，其中相鄰的浮動閘極間第三絕緣層的厚度與場域氧化 物層上的浮動閘極厚度相同。 1 5.如申請專利範圍第1 0項的反及形式快閃記憶體單 元，其中第三絕緣層為氧化物層。 1 6. —種形成反及形式快閃記憶體單元的方法，包含以 下步驟：
    O:\58\58001.ptc 第3頁 2001. 10. 17. 025 483158 案號 88106190 年（。月f 7曰 修正 六、申請專利範圍 (a) 形成第一字元線模式，其藉沈積第一多矽晶層， 第一中介介電層和第二多矽晶層於半導體底材上，其半導 體底材上形成場域氧化物層，而此第一字元線模式垂直於 場域氧化物層而模式相同； (b) 於第一字元線模式的兩側形成間隔隔絕層； (c) 沈積平面化絕緣層於半導體底材的整個表面上， 其中半導體底材的間隔絕緣層與平面化相同，以暴露字元 線模式上第二矽晶層的表面； (d) 部份蝕刻第二多矽晶層以部份暴露場域氧化物層 上第一字元線的第一中介介電層； (e) 藉部份蝕刻暴露的第一中介介電層而部份暴露第 一多矽晶層； (f) 部份#刻暴露的第一中介介電層，而後完全#刻 第二多矽晶層； (g) 藉蝕刻第一中介介電層形成獨立浮動閘極，其第 一中介介電層因為從結杲的結構與間隔絕緣層蝕刻第二多 矽晶層而暴露； (h) 於浮動閘極的頂端和四側邊表面形成第二中介介 電層； (i )形成第二字元線模式，其藉沈積導電層而使用為 控制閘極，其中控制閘極在第二中介介電層的結果的結構 上，且在字元線方向模式相同。 1 7.如申請專利範圍第1 6項之方法，進一步包含在形成 第一字元線模式之前，形成由氧化物層或氮氧矽化物層構
    O:\58\58001.ptc 第4頁 2001. 10. 17.026 483158 _案號 88106190_和年（〇月〖7曰__ 六、申請專利範圍 成的第一絕緣層的步驟，其中第一絕緣層位於場域氧化物 層不呈現的活動區域上。 1 8 .如申請專利範圍第1 6項的方法，其中第（a)步驟中的 第一中介介電層由氮化物層或氮化物層的複合物層形成。 1 9 .如申請專利範圍第1 6項的方法，其中形成間隔絕緣 層的步驟包含： 形成第一間隔絕緣層於第一字元線模式的兩側； 形成氧化物層於第一字元線模式間的半導體底材上； 形成第二間隔絕緣層於氧化物層上第一間隔絕緣層的 兩側。 2 0 .如申請專利範圍第1 9項的方法，其中第一與第二間 隔絕緣層由氮化物層或氮化物層的複合物層構成。 2 1 .如申請專利範圍第1 9項的方法，進一步包含形成源/ 集極區的步驟，而其源/集極區在形成第一間隔絕緣層之 後，使用第一字元線模式為離子植入光罩，而離子植入第 二導電形式雜質形成淺接面。 2 2 .如申請專利範圍第1 9項的方法，進一步包含形成高 集中源/集極區的步驟，而其高集中源/集極區在形成第二 間隔絕緣層之後，使用第一字元線模式為離子植入光罩， 而離子植入第二導電形式雜質。 2 3 .如申請專利範圍第1 6項的方法，進一步包含離子植 入第一導電形式雜質進入暴露的場域氧化物層的步驟，其 用以在第（f )步驟後提升場域氧化物層的元件絕緣能力。 2 4 .如申請專利範圍第1 6項的方法，其中第（h)步驟的第
    O:\58\58001.ptc 2001. 10. 17. 027 第5頁 483158 _案號 88106190_年月 f7 曰__ 六、申請專利範圍 二中介介電層由氧化物層和氮化物層的複合物層形成。 2 5 .如申請專利範圍第1 6項的方法，其中形成第二字元 線模式的第（1 )步驟被執行，使得第四多矽晶層沈積並平 面化，矽化物層形成於第四多矽晶層上，而其上形成矽化 物層被使用為控制閘極的導電層，使用平面化絕緣層作為 蝕刻緩衝層而在字元線方向被模式化。 2 6 . —種形成反及形式快閃記憶體單元的方法，包含以 下步驟： (a) 形成第一字元線模式，其藉沈積第一多矽晶層， 第一中介介電層和第二多矽晶層於半導體底材上，其半導 體底材上形成場域氧化物層，而此第一字元線模式垂直於 場域氧化物層而模式相同； (b) 於第一字元線模式的兩側形成間隔隔絕層； (c) 沈積平面化絕緣層於半導體底材的整個表面上， 其中半導體底材的間隔絕緣層並相同平面化，以暴露字元 線模式上第二矽晶層的表面； (d) 部份蝕刻第二多矽晶層以部份暴露場域氧化物層 上第一字元線的第一中介介電層； (e) 藉部份姓刻暴露的第一中介介電層而部份暴露第 一多矽晶層； (f) 部份蝕刻暴露的第一中介介電層，而後完全蝕刻 第二多矽晶層； (g) 於第一多矽晶層蝕刻的位置形成第三絕緣層； (h) 藉蝕刻第一中介介電層形成獨立浮動閘極，其第
    O:\58\58001.ptc 第6頁 2001. 10. 17. 028 483158 _案號 88106190_?。年 月 /7 曰_ίΜ：_ 六、申請專利範圍 一中介介電層因為從結果的結構與間隔絕緣層蝕刻第二多 石夕晶層而暴露； (i )於浮動閘極的頂端和間隔絕緣層蝕刻的位置形成 第二中介介電層； (j )形成第二字元線模式，其藉沈積導電層而使用為 控制閘，其中控制閘極在第二中介介電層的結果的結構 上’且在字元線方向核式相同。 2 7.如申請專利範圍第2 6項的方法，更包含在形成第一 字元線模式之前，形成由氧化物層或氮氧石夕化物層構成的 第一絕緣層的步驟，其中第一絕緣層位於場域氧化物層不 呈現的活動區域上。 2 8.如申請專利範圍第2 6項的方法，其中形成間隔絕緣 層的步驟包含： 形成第一間隔絕緣層於第一字元線橫式的兩側； 形成氧化物層於第一字元線模式間的半導體底材上； 形成第二間隔絕緣層於氧化物層上第一間隔絕緣層的 兩側。 2 9 .如申請專利範圍第2 6項的方法，其中第一和第二間 隔絕緣層由氮化物層或氮化物層的複合物層形成。 3 0 .如申請專利範圍第2 6項的方法，進一步包含離子植 入第一導電形式雜質進入暴露的場域氧化物層的低的部份 的步驟，其用以在第（f )步驟後提昇場域氧化物層的元件 絕緣能力。 3 1 .如申請專利範圍第2 6項的方法，其中第（i )步驟的第
    O:\58\58001.ptc 第7頁 2001. 10. 17.029 483158 _案號 88106190_f。年月 q 曰__ 六、申請專利範圍 二中介介電層由氧化物層和氮化物層的複合物層形成。 3 2 .如申請專利範圍第2 6項的方法，其中形成第二字元 線模式的第（j )步驟被執行，使得第四多矽晶層沈積並平 面化，矽化物層形成於第四多矽晶層上，而其上形成矽化 物層被使用為控制閘極的導電層，使用平面化絕緣層作為 蝕刻緩衝層而在字元線方向被模式化。
    O:\58\58001.ptc 第8頁 2001. 10. 17.030
TW088106190A 1998-07-23 1999-04-17 Nonvolatile memory for high integration and manufacturing method thereof TW483158B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029734A KR100297712B1 (ko) 1998-07-23 1998-07-23 고집적화를위한불휘발성메모리및그제조방법

Publications (1)

Publication Number Publication Date
TW483158B true TW483158B (en) 2002-04-11

Family

ID=19545023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088106190A TW483158B (en) 1998-07-23 1999-04-17 Nonvolatile memory for high integration and manufacturing method thereof

Country Status (4)

Country Link
US (1) US6417538B1 (zh)
JP (1) JP4191852B2 (zh)
KR (1) KR100297712B1 (zh)
TW (1) TW483158B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426481B1 (ko) * 2001-06-26 2004-04-13 주식회사 하이닉스반도체 코드 저장 메모리 셀 제조 방법
US6762092B2 (en) * 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
EP1514309B1 (en) * 2002-06-19 2013-11-27 SanDisk Technologies Inc. Deep wordline trench to shield cross coupling between adjacent cells of nand memory
US6894930B2 (en) 2002-06-19 2005-05-17 Sandisk Corporation Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND
US6908817B2 (en) 2002-10-09 2005-06-21 Sandisk Corporation Flash memory array with increased coupling between floating and control gates
US7105406B2 (en) * 2003-06-20 2006-09-12 Sandisk Corporation Self aligned non-volatile memory cell and process for fabrication
US7221008B2 (en) * 2003-10-06 2007-05-22 Sandisk Corporation Bitline direction shielding to avoid cross coupling between adjacent cells for NAND flash memory
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
US7183153B2 (en) * 2004-03-12 2007-02-27 Sandisk Corporation Method of manufacturing self aligned non-volatile memory cells
KR100593749B1 (ko) * 2004-10-29 2006-06-28 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자
US7381615B2 (en) 2004-11-23 2008-06-03 Sandisk Corporation Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices
US7402886B2 (en) * 2004-11-23 2008-07-22 Sandisk Corporation Memory with self-aligned trenches for narrow gap isolation regions
US7482223B2 (en) * 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
KR100635199B1 (ko) * 2005-05-12 2006-10-16 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US8133801B1 (en) * 2005-07-27 2012-03-13 Spansion Llc Method for forming a semiconducting layer with improved gap filling properties
US7560335B2 (en) * 2005-08-30 2009-07-14 Micron Technology, Inc. Memory device transistors
US7342272B2 (en) * 2005-08-31 2008-03-11 Micron Technology, Inc. Flash memory with recessed floating gate
KR101088061B1 (ko) 2005-10-24 2011-11-30 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
KR100745609B1 (ko) * 2005-09-02 2007-08-02 삼성전자주식회사 비휘발성 메모리 및 그 형성 방법
US7541240B2 (en) * 2005-10-18 2009-06-02 Sandisk Corporation Integration process flow for flash devices with low gap fill aspect ratio
JP4528718B2 (ja) 2005-12-27 2010-08-18 株式会社東芝 不揮発性半導体メモリの製造方法
EP1818989A3 (en) 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837900A3 (en) 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR101488516B1 (ko) 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
EP1840947A3 (en) 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7692973B2 (en) 2006-03-31 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US8022460B2 (en) 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP2007294082A (ja) * 2006-03-31 2007-11-08 Semiconductor Energy Lab Co Ltd Ｎａｎｄ型不揮発性メモリのデータ消去方法
US7786526B2 (en) 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US7348629B2 (en) * 2006-04-20 2008-03-25 International Business Machines Corporation Metal gated ultra short MOSFET devices
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
JP4059284B1 (ja) * 2006-09-29 2008-03-12 富士ゼロックス株式会社 画像形成装置、検査システムおよび検査プログラム
KR101402103B1 (ko) 2007-03-23 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7745285B2 (en) 2007-03-30 2010-06-29 Sandisk Corporation Methods of forming and operating NAND memory with side-tunneling
KR20090065754A (ko) * 2007-12-18 2009-06-23 주식회사 동부하이텍 반도체 소자 및 그 제조방법
KR101738996B1 (ko) 2009-11-13 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 메모리 소자를 포함하는 장치
CN103426826B (zh) * 2013-08-22 2016-09-28 上海华虹宏力半导体制造有限公司 闪存单元及其形成方法
KR102274182B1 (ko) * 2014-08-01 2021-07-06 삼성전자주식회사 반도체 장치와 이를 위한 제조 방법
WO2019079991A1 (zh) * 2017-10-25 2019-05-02 成都锐成芯微科技股份有限公司 新型非挥发性存储器及其制造方法
US10622073B2 (en) * 2018-05-11 2020-04-14 Texas Instruments Incorporated Integrated circuit including vertical capacitors
KR102242007B1 (ko) 2019-08-13 2021-04-19 아이디씨코리아 주식회사 발광소자 다이 어레이를 이용한 조명 장치 및 그 제조방법
KR102503855B1 (ko) 2020-06-10 2023-02-23 아이디씨코리아 주식회사 매트릭스 배열 마이크로 칩 모듈 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
TW347567B (en) * 1996-03-22 1998-12-11 Philips Eloctronics N V Semiconductor device and method of manufacturing a semiconductor device
US6030868A (en) * 1998-03-03 2000-02-29 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation

Also Published As

Publication number Publication date
JP2000058685A (ja) 2000-02-25
KR100297712B1 (ko) 2001-08-07
JP4191852B2 (ja) 2008-12-03
US6417538B1 (en) 2002-07-09
KR20000009373A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
TW483158B (en) Nonvolatile memory for high integration and manufacturing method thereof
TW541627B (en) Stitch and select implementation in twin monos array
KR100437453B1 (ko) 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리 소자및 그 제조방법
CN100517732C (zh) 半导体结构及其制造方法
TWI249241B (en) Nonvolatile memory cell with multiple floating gates formed after the select gate
TWI278964B (en) Semiconductor device and method of manufacturing the same
TW416152B (en) C-axis oriented thin film ferroelectric transistor memory cell and method of making the same
KR960036047A (ko) 불휘발성 메모리장치 및 그 제조방법
TWI571974B (zh) 半導體電晶體與快閃記憶體及其製造方法
TW200304678A (en) Semiconductor device and method of manufacturing same
KR20040036016A (ko) 플로팅 게이트의 전하 손실을 막을 수 있는 비휘발성메모리 장치 및 그 제조방법
TW200931645A (en) Nonvolatile semiconductor memory and manufacturing method thereof
TW522551B (en) Non-volatile semiconductor memory device and method of manufacturing the same
TW415045B (en) Manufacture of embedded flash memory
TW506115B (en) Semiconductor device
CN101114645A (zh) 集成电路及其制造集成电路的方法
TW541686B (en) Nonvolatile semiconductor memory device and method of manufacturing the same
TW200308062A (en) Ultra small thin windows in floating gate transistors defined by lost nitride spacers
TW447122B (en) Semiconductor structure and its production method
TW200406884A (en) Method of forming a stacked-gate cell structure and its NAND-type flash memory array
TWI226702B (en) Flash memory cell and production method
TWI304251B (en) Method of manufacturing split gate flash device
TW502433B (en) Semiconductor memory device and fabrication process therefor
CN102709192A (zh) 一种集成阻变存储器的mos晶体管结构的制造方法
TWI246748B (en) Non-volatile memory and fabricating method and operating method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees