TW477039B - Method to manufacture semiconductor memory components - Google Patents

Method to manufacture semiconductor memory components Download PDF

Info

Publication number
TW477039B
TW477039B TW089111290A TW89111290A TW477039B TW 477039 B TW477039 B TW 477039B TW 089111290 A TW089111290 A TW 089111290A TW 89111290 A TW89111290 A TW 89111290A TW 477039 B TW477039 B TW 477039B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
barrier
sio2
structured
Prior art date
Application number
TW089111290A
Other languages
English (en)
Inventor
Manfred Engelhardt
Volker Weinrich
Franz Kreupl
Manuela Schiele
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW477039B publication Critical patent/TW477039B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

477039 A7 __B7__. 五、發明說明（^ ) 本發明是有關一種方法以製造半導體記憶體元件，尤其 是DRAM或FeRAM，其具有一矽基板，在其上至少配置一記 憶體電容器，其具有下部電極，上極電極，與一位於其間的 介電層，其特別是由鐵電性材料所構成，其中此矽基板的 下部電極藉由一阻障層而隔離，其特別是由擴散阻障或是 夾於其中的擴散阻障並與附著層組合而構成，而其由·: I r，I r02，I r0所構成，其中此阻障層在塗佈記憶體電容器 之前，是借助於例如由Si02，Si N，S iON所構成的硬式遮罩 形成結構。其在形成結構之後將所剩下之遮罩層，在所形 成結構之阻障層裸露的情況下被去除。 此有關的半導體記憶體元件包括至少具有一記憶體介 質之一個記憶體電容器，其由一鐵電薄層或—具有高電 性常數的薄層所構成。這是在高溫中的璁火製程使用此 種記憶體介質，在800 °C等級的溫度中以特殊的方式，在 氧化的環境中具有特殊的氧作爲所須的製程氣體。此材 料擴散的過程，例如其藉由在多晶矽一插塞（所謂的p1四.） 上的氧化，而其作爲至矽基板的接觸，則必須避免° Η爲 它會導至半導體記憶體元件之損害，或是其完全損失。 爲了排除材料擴散過程，而使用擴散阻障或是介於其間 的此種阻障與附著層之組合，其例如是由I r，I r〇2，I r0所 構成。以下此種結構全部稱爲阻障或阻障層。此阻障是 配置介於記憶體電容器與矽基板之間。這即是，在阻障層 上塗佈此下部電極，此所謂的記憶體電容器的.底部電極， 其典型地是由Pt，RU，Ru〇2所構成。爲了確保此下部電極 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅心事項再填寫本頁) 裝-----r 1--訂---------* 經濟部智慧財產局員工消費合作社印製 477039 A7 B7 五、發明說明（> ) 在阻障的最適附著，此阻障層必須具有一儘可能大之平坦 的接觸表面。此外，它須要一儘可能低的接觸電阻，尤其 是通常電極薄層不良地附著於矽基板上。 此阻障層使其本身在電漿中只有不良的形成結構，因為 它在結構轉換所使用的製程化學中形成不充分或不消逝 的化合物。因此，迄今結構化較佳藉由層的物理濺鍍去除 而實施。因此，在結構的轉換中獲得遮罩材料小的選擇 性。此外假如一個由IrO 2所構成的阻障層，有助於因此 自由形成的氧對於光阻額外的整平。此外，經電阻抗之橫 向拉回，或經由僅有困難或完全不可去除的在所産生結構 側壁上的重新澱積或是經由此兩者的組合，而導致結構轉 換至一重要的關鍵尺寸（CD = Critical Dimension)的改 變及/或導至一外形的斜面。 此外，為所熟知的關像於在矽基板上塗佈記億體中容器 所使用一介電硬式遮罩或硬式遮罩，其例如由Si02 ,Sin 或S i 0 N所構成。由於在原則上此遮罩層較小的腐蝕性， 而在製程進行中借助於此遮罩層而可實現提高的選擇性， 由於此遮罩或小平面較佳是在物理濺鍍去除中，在電漿的 結構化過程中，此遮罩層的厚度必須大於被選擇經由預先 規定的選擇性所産生者，以便避免在此待形成結構的層中 小平面之轉變。此在一電漿蝕刻製程中在實施結構轉換 之後所殘留遮罩之去除，導致至少此待去除遮罩層之厚度 之所預期形狀額外的擴大。 此種結構化的製程是例如由US-A-5464786,US-A- -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印製 ^/7039 A7 〈 " … —----B7_____ 五、發明說明（4 ) 5506166與US-A-5581436而爲熟知，此隨後去除遮罩層 的濕性製程，原則上由於與此相關聯的結構之額外的均向 性向下餽刻而排除。 本發明的目的即在於此，其建議在一開始所提到技術的 方法，其確保相對於記憶體電容器的下電極之阻障層最適 大小之表面或附著表面。 ； 此目的是藉由申請專利範圍第1項之方法而解決。 本發明其他有利的發展是於申請專利範圍附屬項中提 供。 換句話說，本發明設有一個完整埋入結構化阻障層，連 同在其上殘留的遮罩層借助於化學氣相澱積i (CVD:Chemical V apor Deposition)而埋 Si02*。接著 一個化學機械式拋光（CMP:Chemical M a n i c a 1 ;
Polishing)製程，其有利的是在阻障層的接觸表面上具有 | 抛光終止區。此製程步驟保證阻障層是有最小表面變化 或接觸表面變化，其還被稱爲關鍵尺寸大小 ： 經濟部智慧財產局員工消費合作社印製 (CD- Critical D i m e n s i ο η )，而由於使用用於結構轉換的 硬式遮罩而產生垂直的側壁。借助於因此而獲得之大面 積與平坦的接觸表面，而用於在此之上所塗佈之下部電極， 而沒有產生額外的結構形狀。而由於根據本發明之0¥0-Si02與SiO^CMP之組合，而確保在低的接觸阻抗之中記 憶體電容器之最適附著。
此根據本發明方法之其他優點在於此，此阻障層具有其_ I • i 裸露之接觸表面，在一個環繞周圍的si 〇2層中，除了其表 | 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 477039 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 面或其接觸表面外被埋入。一個此種具有埋入阻障層的
結構，由於根據本發明方法的實施，取CVP,Si〇2與Si02-CMP W——— 而產生。 以下本發明根據附圖而有利的進一步說明。 圖式之簡單說明 第1圖是在記憶體電容器的區域中之半導體記憶體元 件之橫截面槪要圖式。 第2圖是用於第1圖之阻障層之配置之截至目前爲止 的製造過程之槪要圖式；其中在第2圖的上部中是去除光 阻塗層後之方法，在第2圖的下部中是實施結構轉換後的 方法。 第3A與3B圖是在使用硬式遮罩下之方法實施；以及 第3C與3D圖是具有CVD-Si02(第3C圖）與Si02-CMP(第 3 D圖）之根據本發明方法之實施。 如在第1圖中所槪要圖式顯示，在一個以例如3丨02塗 層的基板1 0上的區域中一些在那裡以傳統的方式所形成 的插塞2或plug2,其由多晶矽，鎢（W)以及諸如此類所構 成，其插塞2本身一直延伸至Si 02層1的表面，而配置了 一記憶體電容器3 ;其包括一下部電極4，此即所謂的底部 電極，一上部電極5，此所謂的頂部電極，以及一配置介於 其間的電介質6或記憶體介質，其由一鐵電薄層或具有高 介電常數的薄層。爲了避免在一開始所討論的材料擴散 的問題，而在下部電極4與此以S i 02塗層的基板表面之 間配置一阻障層7。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
/UJ9 A7
五、發明說明（r ) 經濟部智慧財產局員,χ消費合作社印製 在第2圖中槪要圖式說明一傳統的製程以製造阻障層7 而沒有說明其顯示的基板。因此，以所熟知的方式在阻障 層7的表面上塗佈一光阻遮罩8,其根據遮罩結構覆蓋區 域而具有一確究、的面積範圍（具有CD=關鍵尺寸）。此配 置是顯示於第2圖的上部中。在第2圖的下部中顯示阻 障層7形成結構後之配置其具有殘留的光阻遮罩8，因而 明確的得知，此光阻遮罩8的表面或關鍵尺寸（CD)作重大 的變化，其中經常經由重新澱積8，而殘留光阻遮罩的傾斜 側面。以類似的方式而顯示在光阻遮罩下所殘留的阻障 層7的一個縮小的平坦表面，其具有傾斜的側面。 根據此傳統方法阻障層7不利的輪廓斜面，經由使用一 個同樣以8表示的硬式遮罩，即一個所謂的Hard-Mask而 可避免，如於第3A與3B圖中所槪要顯示者，其中第3A圖 顯示在蝕刻前的配置狀態，而第3 B圖則顯示在蝕刻後的 配置狀態。若隨後在藉由第3B圖所說明的製程狀態中使 用濕式製程，以便將硬式遮罩8去除，.此將結構以一額外 的均向性下部飩刻而估算。 此根據本發明的缺點是經由依據第3C與3D圖的製程 實施而避免。根據第3C圖，因此此形成結構的阻障層7 連同在其上所殘留的遮罩層8借助於CVD製程而埋入於 S 1 02中。此S i 02埋入層是以參考號碼9表示。接著進行 如在第3D圖中所顯示一 CMP製程而具有在阻障層7表面 上的拋光終止區。藉由它而從阻障層7開始，此硬式遮罩 9在保持一個大面積的平坦表面或接觸面的情況下被完 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) — . Φ 477039 A7 B7 五、發明說明（6 全去除。在此拋光終止區之上此隨後塗佈之記憶體電容 器 佈 塗 以 可 且 並 狀 形 的 外 額 生 產 有 沒 4 層 極 電。 部著 下附 的的 3好 良 板 基 ο
S 〇 層 器 容 電極極 罩罩 體電電質層遮遮 塞憶部部介障，阻式 插記下上電阻光硬 23456789 {請先閱讀背面之注意事項再填寫本頁) . 線_ 經濟部智慧財產局員工消費合作社印製
8 I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 477039 A8B8C8D8 、申請專利範圍 1 . 一種製造半導體記憶體元件之方法，尤其是DRAM或 F eR a m其具有一矽基板，在其上至少配置一記憶體電容 器，其具有下部電極，上部電極，以及位於其間的介電層， 其尤其是由一種鐵電材料所構成；其中此砂基板之下部 電極藉由阻障層而隔離，此阻障層尤其是由擴散阻障或 一夾於其中的擴散阻障所構成，其與附著層組合，而其 特別是由I r，I r02，I rO所構成，其中此阻障層在塗佈記 憶體電容器之前借助於一硬式遮罩而形成結構，此遮罩 是特別由SiO^SiNJiON所構成，此在形成結構之後所 殘留的遮罩層，在結構化阻障層裸露的情況下被去除， .其特徵爲： 此結構化阻障層在去除殘留之遮罩層之前，借_於化 學氣相激積（CVD:Chemical Vapor Deposit ίοη )而被埋入 於Si02之中，並且此殘留的遮罩層與Si〇2埋入層一同 由阻障層的表面，借助於 Si 02化學機械拋光 (CMP:Ch em i c a 1 Mechanical Polishing)製程而去除。 2.如申讅專利範圍第1項之方法，，其中此化學機械拋光 製程包括用於阻障層表面（接觸表面）之拋光終止步驟。 --------訂---------線 (請先閱讀背面之注咅心事項本頁)
    經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089111290A 1999-06-10 2000-12-02 Method to manufacture semiconductor memory components TW477039B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19926501A DE19926501A1 (de) 1999-06-10 1999-06-10 Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Publications (1)

Publication Number Publication Date
TW477039B true TW477039B (en) 2002-02-21

Family

ID=7910811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111290A TW477039B (en) 1999-06-10 2000-12-02 Method to manufacture semiconductor memory components

Country Status (8)

Country Link
US (1) US6566220B2 (zh)
EP (1) EP1198828B1 (zh)
JP (1) JP3798692B2 (zh)
KR (1) KR100463943B1 (zh)
CN (1) CN1155063C (zh)
DE (2) DE19926501A1 (zh)
TW (1) TW477039B (zh)
WO (1) WO2000077841A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19950540B4 (de) * 1999-10-20 2005-07-21 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10022656B4 (de) * 2000-04-28 2006-07-06 Infineon Technologies Ag Verfahren zum Entfernen von Strukturen
DE10105673C2 (de) * 2001-02-08 2003-04-17 Infineon Technologies Ag Verfahren zur Herstellung eines nach dem Stackprinzip aufgebauten integrierten ferroelektrischen Halbleiterspeichers oder eines DRAM-Halbleiters mit Hoch-epsilon-Material
DE10105997C1 (de) 2001-02-09 2002-07-25 Infineon Technologies Ag Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine
DE10109328A1 (de) * 2001-02-27 2002-09-12 Infineon Technologies Ag Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
DE10112276C2 (de) * 2001-03-14 2003-02-06 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher
WO2002082526A1 (fr) * 2001-04-03 2002-10-17 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteurs et procede de fabrication
DE10118422B4 (de) 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
KR100846367B1 (ko) * 2002-06-29 2008-07-15 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
US7270884B2 (en) * 2003-04-07 2007-09-18 Infineon Technologies Ag Adhesion layer for Pt on SiO2
DE10334124A1 (de) * 2003-07-25 2005-02-17 Infineon Technologies Ag Haftung von Strukturen aus schlecht haftenden Materialien

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
US5518948A (en) * 1995-09-27 1996-05-21 Micron Technology, Inc. Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip
JPH10242422A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体記憶装置およびその製造方法
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
US5913129A (en) * 1997-11-27 1999-06-15 United Microelectronics Corp. Method of fabricating a capacitor structure for a dynamic random access memory
TW396610B (en) * 1997-12-06 2000-07-01 Samsung Electronics Co Ltd A capacitor formed by high dielectric constant stuff
TW392282B (en) * 1998-01-20 2000-06-01 Nanya Technology Corp Manufacturing method for cylindrical capacitor
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
KR100268447B1 (ko) * 1998-08-07 2000-10-16 윤종용 커패시터 및 그의 제조 방법
US5907782A (en) * 1998-08-15 1999-05-25 Acer Semiconductor Manufacturing Inc. Method of forming a multiple fin-pillar capacitor for a high density dram cell
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6235636B1 (en) * 1999-04-20 2001-05-22 Advanced Micro Devices, Inc. Resist removal by polishing

Also Published As

Publication number Publication date
KR20020020908A (ko) 2002-03-16
JP2003502842A (ja) 2003-01-21
WO2000077841A1 (de) 2000-12-21
CN1155063C (zh) 2004-06-23
JP3798692B2 (ja) 2006-07-19
CN1354887A (zh) 2002-06-19
DE19926501A1 (de) 2000-12-21
US6566220B2 (en) 2003-05-20
US20020115253A1 (en) 2002-08-22
KR100463943B1 (ko) 2004-12-30
EP1198828A1 (de) 2002-04-24
DE50014668D1 (de) 2007-10-31
EP1198828B1 (de) 2007-09-19

Similar Documents

Publication Publication Date Title
TW410425B (en) Method for forming dual damascene contacts
TW396447B (en) Method of making a semiconductor device having planarized insulating layer
TW463249B (en) Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
TW507363B (en) Method of fabricating semiconductor memory device
TW508808B (en) Stacked type capacitor structure and its manufacturing method
TW591719B (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
TW416136B (en) DRAM capacitor strap
TW439176B (en) Manufacturing method of capacitors
TW477039B (en) Method to manufacture semiconductor memory components
TW536560B (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
TWI241710B (en) Semiconductor device and its manufacture
TW501234B (en) Method for fabricating a contact pad of semiconductor device
TW392324B (en) Dual damascene process
TW444380B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW380316B (en) Manufacturing method for fin-trench-structure capacitor of DRAM
TW423111B (en) Fabrication method for a platinum-metal pattern by means of a lift-off process
TW466552B (en) Semiconductor device and the manufacturing method thereof
TW530343B (en) Locally-aimed creation of openings in a layer
TW405258B (en) Manufacture method of DRAM capacitor
KR20060001362A (ko) 반도체 소자의 캐패시터 및 그 제조방법
TW529162B (en) Integrated circuit-arrangement with at least one capacitor and its production method
TW396518B (en) A method of forming a trench isolation in a semiconductor device
TW201937602A (zh) Dram及其製造方法
TWI232538B (en) Method of making a bit line contact device
TW412853B (en) Plug manufacturing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees