TW476077B - Semiconductor device and the manufacturing method thereof - Google Patents

Description

向介 此技 為貫現低動作電壓 4760^7 五、發明說明（1) 【發明之所屬技術領域】 本發明係有關一種具備容量元件之半導體裝置及其製造 方法，而該容量元件係具有一由強介電體膜所構成之容量 絕緣膜。 【習知技術】 近年’因微電腦等之高速化及低消耗電力化的進展，民 生用電子機器乃更高度化，隨此而半導體裝置之半導體元 件微細化乃急速進展。因此，由電子機器所產生之電磁波 雜訊即不要輻射乃成為很大的問題。 於是，為謀求不要輻射之降低，乃以具有高化介電率之 ，2電，，作為容量絕緣膜，再將具有此容量絕緣膜之大

容量的容量元件内藏於半導體積體電路裝置等之 受矚目。 "I ♦又，（k著動悲RAM之高積體化，容量絕緣膜係使 電體膜以取代自以往被使用之矽氧化物或矽氮化物 術已被廣泛研究。 進而 ^ ^ ^ ^ η Λ 1卜电！ 向迷馬入及咼返讀出為可 ::务MAM的實用化，有關一具 介電體，的研究開發乃很盛行。 今Γ之発 槿！：：二—裝入容量元件(其係-具有由強介電體膜抒 構成之谷置絕緣膜） 導 使容量元件之特性體袤置的取重要深題，在於耳 仟之特性，亚實現高積體化。 貴i金屬於ϊ ΐ:ί容量元件之電極材料使用p七或1 r等 、 ’、、 年之新技術，具有一由強介電體膜所

第4頁 476077 五、發明說明（2) __ 量絕緣膜的容量元件’其適應於半 程 逛殘留許多之課題。例如，pt或ί Γ等 …之”，、占 氧化膜或石夕氮化膜等之絕緣膜的接著性^盈材料，係因石夕 :當進行高溫回火時或隨基材膜之㈣=’有如下問題 絕緣膜會被㈣。因此，在Pt或^絕緣膜成膜後 ^ 寻所構成之上部電極愈 矽虱化膜或矽氮化膜等的絕緣膜之間必須 ;; 往，係於半導體製程使用一般所使用的、ς ^層，在 ιν ^ 1 |文用的鈦朕作為密接層。 造：-面參照圖面一面說明以往之半導體裝置及其製 圖:係表：習知半導體裝置之重要部位的 圖5所不，在半導體基板1〇 戈 下部帝托Ί 1丄私人+ 上依序形成由Pt膜所構成之 體膜所構成之容量絕緣膜12、由Pt 等下部電極"、容量絕緣：广2”、接層14 ’在此 u , . ^ 家膜12、上部電極13及密接層14之 下' =石夕氧化膜或石夕氮化膜等所構成之 於下部電極1 1係連接著一带士、 於第1接觸孔1 6A之第1入® /成於、、、巴、，彖膜1 5上同時並充填 係連接著H配線1 7A，同時，於上部電極1 3 之繁9 /μ 膜15上同時並充填於第2接觸孔 件係被覆著一由石夕氮化=成。又，以上所說明之各構 ^ 化膜所構成之保護膜1 8。 有關抑=一面參照圖6 (a)〜（C)及圖7 U)〜（C)，一面★兒明 有關習知半導體裝置之製造方法。 ®。兄明 τ先’如圖6 (a)所示般’於半導體基板10上依序堆積 476077 五、發明說明（3) 第1 Pt膜11A、強介電體膜12A、第2 pt膜13A及71膜14八後 ’使Ti膜14A及第2 Pt膜13A圖案化，如圖6 (b)所示，形 成由丁丨膜14A所構成之密接層14及由第2 Pt膜13A所構成 之上部電極1 3。 其次，使強介電體膜12A及第i pt膜UA圖案化，而如圖 6 (c)所示，形成一由強介電體膜12A所構 12及第i Pt膜！1A所構成之下部電極u。 巴'，彖勝 再者，如圖7 (a)所示，在形成容量絕緣膜12 觸孔16A的區域’形成開口部心後，於絕緣性基U 面=積絕緣膜15。其次，於絕緣膜15分別形成使下部帝二 出之W接觸孔16A及使上部電極13露出之^接觸^ 其次，如圖7 (b)所示，為充填第丨及 16B，於絕緣膜15上堆 安峒札、 ^ . 積由下層之鼠化鈦膜與上層夕处 、 之積層膜後，使該積層膜圖案化，而开彡# 部電極1 1 i表>赞1 /v p 向开夕成一與下 da居連 屬配線17A、及與上部電極13i車μ 弟2金屬配線1 7 Β。 电位U連接之 然後，於絕緣性基板10上全面堆積一由 之保護膜18，如圖7 (c)所示，可得到習知之^勝所構成 带iϊ略圖示’但於保護膜18形成開口部後在門裝置 土 ^ 弟2金屬配線17A、17B連接夕干上 ，一連串之製造步驟即結束。 接之電極墊塊 【發明欲解決之課題】 藉圖案化，形成密接層14、上 u 合里圪緣膜1 2 476077

476077 五、發明說明（5) 若依本發明之半導體裝置，在 ’ 由金屬氧化膜或金屬氮化膜居：絕緣祺之間， 氮化膜之積層膜所構成的密接層：：”屬氧化膜與金屬 二卜：介於其中，故絕緣膜很難二：：接觸孔之區 處理，構成“層=以；並於 双主上口 [5電極。因此，宓 丈喝原子亦復 ?電體膜所構成之容量絕緣膜：故υ:,難到達由強 为極特性劣化而容量元件之電 Υ避免強介電體膜之 本發明之半導體裝置， 上邱’另化的事態。 屬氧化膜係由Tl«a之氧化：戶m極：包_或卜，金 或Ta之氮化物所構成。 成，金屬虱化臈係由丁 土 所：：地擁；ίΠ極含有Pt或1…部電極由柱狀 苒珉擁有易使金屬原子擴散之极折,w狂狀結晶 化物或氮化物很難擴散至上部、恭=，互，τ 1或Ta之氧 體臈之分極特性的劣化。σ屯極，故可確實防止強介電 為達成上述第i目的，本發明 法，其特徵在於具備如下步弟1 + V體衣置之製造方 屬臈、強介電體膜、第2金屬膜，'//m堆積第1金 化膜之單屏暄十人π" 久至屬乳化膜或金屬氮 使上、十，：：屬氧化膜與金屬氮化膜的積層膜步驟 :亡逑早層膜或積層膜圖 ‘：卜’ ，2金屬膜圖案化而形成上部電極成之;：之步^吏上 :電體膜圖案化而形成容量 驟使上广之強 圖案化而形成下部電極之步.驟=覆金 夏絕緣膜、上部電極及密接層之方式，：積心=步： 第8頁 五、發明說明（6) 丰於上述絕緣膜及密接層形成— 〜 步驟；於上述絕緣膜之上，带一建上#電極之接觸孔的 電極連接之金屬配線步驟。》—充填於接觸孔而與上部 若依第1半導體裝置之製造方 之間，係由金屬氧化膜或金/卜，在上部電極與絕緣螟 膜與金屬氮化膜之積層膜所構：的：：：層膜或金屬氣化 觸孔區域外而介於其中；、接層，乃至少除了趄 時並於後步驟中即使進行回火處；=密接層剝離’同 子很難擴散至上部電極。因,b，c密接層之金屬原 達由強介電體膜所構成之容；曰，金屬原子很難列 膜之分極特性劣化而容量元件之S特：可 本發明第1半導體事w的制1 士軋特性4化的事悲。 積層膜之步驟，係藉：如衣1法’其中堆積單層膜或 金屬氧化物或金屬氮化物：：：之；匕其=1 法，i在A入女-γ 冉从<I乾，或，反應性磯龢 /、係在3有乳氣或氮氣之環境中實施。 鍍 二υ ’：防止構成密接層之金屬原子在與氮 ::::擴散至上部電極之事態，故可更確實防i 冓成谷I絕緣膜之強介電體膜分極特性劣化。 U成上述第2目的’本發明第2半導體裝置的 其特徵在於具備如下步驟：於基板上形成一由下部電去 =容量絕緣膜及上部電極所構成之容量元件步驟 2谷量元件進行300 t〜800之回火步驟；於上述容量元 上堆積一由金屬氧化膜或金屬氮化膜之單層膜或金 腠與金屬氮化膜之積層膜所構成的密接層步驟；以被覆

第9頁 476077 五、發明說明（7) 上述容量元件及密接層之 刀 絕緣膜及密接層形成一到'隹積絕緣膜的步驟；於上述 上述絕緣膜上形成一充填於接3 ?電極之接觸孔的步驟；於 屬配線的步驟。 、、妾觸孔而與上部電極連接之金 若依第2半導體裝置的萝 行3〇〇°C〜8〇(TC之回火，使丄雷炼=1於容量元件而進 故在半導體製程之後步驟中即使進=後堆積密接層， 會收縮。因此，施加於上部# :=火，上部電極亦不 ，故上部雪h备成垂A Μ 上< /皿度進订回火 ，故可：？ = : 同時，回火溫度細。。C以下 Γ π ί 及下部電極發生突起物。 【發明之實施形態】 以下’ „面爹照圖面，^—而％ ΒΒ 士日日L 態的半導體裝置。 成月有關本發明之-實施形 ,係表示本發明之—實施形態的半導體裝置斷面構造 成it:體基板1上形成容量元件，係包括：由Pt膜所構 :::電極2、例如SrBl2Ta2〇9等之強介電體膜所構成的 各里 '纟巴緣膜3、及、由Pt膜所構成之上部電極4。 搞9於上▲部θ電極4上形成一由TiN所構成之密接層5，下部電 ° ，1絕緣膜3、上部電極4及密接層5係被覆著絕緣膜 ’而該絕緣膜乃包括矽氧化膜或矽氮化膜等。

於下部電極2係在絕緣膜6上連接著第i金屬配線8人（其乃 π真於第1接觸孔了 A所形成的），·同時並於上部電極4係於 、、、、、、彖膜6上連接著第2金屬配線8 B (其乃充填於第2接觸孔7 B

4/OU// 發明說明（8) 所形成的），第1及第2金屬配線8A、8B係包括下層之^ 鈦膜與上芦之钮瞄 勺 Q< 鼠化 新仆肢％二a 、 ，以上所說明之各構件係被一由矽 乳化膜所構成之保護膜9被覆著。 f = 士實施形態，於上部電極4之上形成一由nN所構成 ίϊΐί 在後步驟中退使進行回火m接層5之 =^原^，因幾乎不會擴散至上部電極4，故不會到達容 里、、巴、、彖膜3。因此，構成容量絕緣膜3之強介電體膜的分極 特性不會劣化，故容量元件之電氣特性不會劣化。

又，在本實施形態中，連接第2金屬配線8B與上部電極4 之第2接觸孔7B的内部，密接層5乃不存在，但，密接層^ 在上。卩屯極4與絕緣膜β之間，上部電極4與絕緣膜6乃在後 步驟中不剝離程度只要部份存在即可。因此，密接層5不 存在於第2接觸孔7Β内部係不會構成問題。

田以下’為評估本實施形態，說明有關強介電體膜之分極 量的測定結果。測定試料係使用：不形成密接層的容量元 件、形成一由T i Ν所構成之密接層的容量元件、及、形成 一由T i所構成之密接層的容量元件，即使在任一者的情形 ，均使用絕緣膜6、第1及第2接觸孔7A、7B、第1及第2金 屬配線8A、8B、以及未形成者保護膜9。又，從圖1所示之 端子A與端子B測定強介電體膜之分極量。 分極量之測定結果係如圖2所示，在形成一由τ i N所構成 之密接層的容量元件中，係不形成密接層而與完全無T i原 子擴散影響之容量元件同程度，.即14 // C/cm2以上之分極 量及1. 5 //C/cm2以下之參差不齊被測定出。然而，在形成

476077 五、發明說明（9) 一由Tl所構成之密接層之容量元件中，測定出8 /z C/cm2左 右之分極量及3 // C/cm2之參差不齊。 從此等測定結果，若使用本實施形態之容量元件，在半 導體製程之後步驟中，可確認出即使進行回火，亦可防止 一構成密接層5之金屬原子擴散，藉此，由強介電體膜所 構成之容量絕緣膜3的分極特性不會劣化。 又’在本實施形態中，雖使用一由T i N所構成之密接層5 ’但替代此而使用一由TaN等其他金屬氮化物所構成之單 層膜的情形、使用一由TiOx等金屬氧化物所構成之單層膜 的h形、或、使用金屬氮化膜與金屬氧化膜之積層膜的情 形八於後步驟中即使進行回火，亦可防止一構成密接層5 =金屬原子的擴散。又，Ta有關擴散方面係與T i有同樣的 情形。 法 ， 密 之 積 金 金 m 々 况明有關本實施形態i千导筱装罝的第1製造方 1製造方法與習知之半導體裝置的製造方法相比較 接層：成及堆積方法不同，故此處只說明有關 方:或由屬滅鑛法(其係使用-由ΤιΝ等 密接層5(其係包括2金屬氧化物所構成的標⑹，堆 屬氧化嶋屬氮r膜金屬氧化膜之單層膜或 屬氧化物所ί ξ:j 去(1係使用-由金屬氮化物或 之情形，與，=乾)以堆積金屬氮化膜或金屬氧化 隹積卜膜等之金屬膜後氮化處理或氧化處

第12頁 在氮化處理或氧化處理全 氧化膜之情形，係構成金屬：：而：成金屬氮化膜或金屬 子或氧原子結合劑會擴散至上4專的金屬原子在與氮原 膜3之分極特性有劣化之虞。麸〜極4，故恐怕容量絕緣 由金屬氮化物或金屬氧化物所檨’错濺鍍法（其係使用一 化膜或金屬氧化膜之情形，係之標靶）以堆積金屬氮 部電極4，故更可確實防止容量’纟/原“子幾乎不會擴散至上 以下，為評估第丨之製造方法 '、、，巴、—膜3☆之分極特性劣化。 有關強介電體膜之分極量的面麥照圖3，一面說明 藉濺鍍法堆積著一由TiN膜 ；^果。測定試料係使用： 氮化處理Ti膜而形成一由TiN】：”容量元件； 件；藉濺鍍法堆積著一由Ti〇膜 忐之狁接層的容量元 件，及’氧化處理Π膜而形成 里兀 的容量元件。 田1 1 膜所構成之密接層 =可知，藉錢鑛法堆積—由Τ1Ν膜或Τ10χ膜 強介電體膜之分極量係與不形成圖2所示之密 :形相同程度，但氮化處理或氧化處理Ti膜而形成密 接層日守’強介電體膜之分極量係比—藉隸法堆積之TiN 朕或TiOx膜所構成之密接層情形更差。又，對71膜進行氧 化處理時，比對T 1膜進行氮化處理時其劣化程度更小。此 係§進行氧化處理時，0原子會迅速地與了 i原子結合而形 成T i 0X，但當進行氮化處理時，n原子不會迅速地與τ i原 子結合。

476077 五、發明說明（11) 又，第1製造方法係藉濺鍍法（其係使用一由T i N等之金 屬氮化物或TiOx等之金屬氧化物所構成的標靶）堆積金屬 氮化膜或金屬氧化膜之情形，但亦可取代此而藉濺鍛法 (其係使用一由TaN等之金屬氮化物或TaOx等之金屬氧化物 所構成的標靶）堆積金屬氮化膜或金屬氧化膜。 又，第1製造方法雖係使用一由金屬氮化物或金屬氧化 物所構成之標靶的濺鍍法，但亦可取代此而使用一由τ丨或 Ta等金屬所構成之標靶，而於&氣體或A氣體之環境下= 行賤鍍的反應性濺鍍法，以堆積金屬氮化膜或金屬氧化膜 法 屬 金 成 部 然 等 線 積 以下 〇 首先 膜， 屬膜 容量 其次 電極 後， 金屬 藉由 〇 說明有關本實施形態之半導體裝置的第2製造方 ，於半導體基板1上依序堆積由pt等 強介電體膜、由Pt等所槿志之黛9人庶取^弟1至 圖案化而形成上部；屬膜後’使第2 絕緣膜，金屬二，:化= ，進行之=二：f:部電極。 之内部應力，同時並使/而二和上部電極及下 於上部電極之上堆 #电才。及下部電極收縮。 氧化物所構成的“：由TlN等一金屬氮化物或Tl〇X 與習知相同之方二=後，使密接層圖案化，繼而 彳，形成絕緣膜、接觸孔及金屬配 右依 密接 第2製造方法，進行 層，故在半導體制；而使上部電極收縮後，堆 體衣矛王之後步驟中，即使進行回火，

第14頁 476077

上部電極亦不會收縮。因此，加諸 低，故上部電極很難形成空穴。 、上部電極之應力會降 此處，回火之溫度宜為3；〇%〜8 由如下。 L的範圍内，說明理 圖4係表示回火溫度（。〇與Pt結a之广 (nm)之關係。從圖3可知隨著回欠:(2 2 2 )面的面間隔值 會減少，若進行3〇〇 °C左右的回火避度之上昇而面間隔值 1〇4⑽左右’及，若回火溫度成為搞值會減少3·〇Χ 的減少會收束。從圖3亦可知若 _。 以上，面間隔值 格子間距離會變小，而構成上部兩回火溫度，Pt結晶之 收縮。 " 下部電極之P t膜會 其-人，研究回火溫度與空穴發 為30(TC以上，可抑制空穴的 之關係後，^回火溫度 溫回火，亦可知會產生突起物。，右8 0 0。。以上之高 ^以上之理由’回火溫度宜為 【發明之效果】 υ δυυ C的靶圍内。 士發明之半導體裝置或第〗半導體裝置的製 容量絕緣膜，& =由強介電體膜所構成之 罝凡件之電氣特性劣化的事態。 方化而容 若依本發明之第2半導體裝^的製造方法，因使 Ϊ收=再堆？密接層，故在半導體製程的後步驟中。即電係 仃σ、，上部電極亦不會收縮·，可減少加諸於上吏 的應力，而防止於上部電極形成空穴的事態。 y極 第15頁 476077 五、發明說明（13) 【圖面之簡單說明】 【圖1】 (a)係本發明之一實施形態的半導體裝置斷面圖，（b)係 本發明之一實施形態的半導體裝置平面圖。 【圖2】 係為評估本發明之一實施形態的半導體裝置，其強介電 體膜之分極量的測定結果。 【圖3】 係為評估本發明之一實施形態的半導體裝置之第1製造 方法，其強介電體膜之分極量的測定結果。 【圖4】 係在本發明之一實施形態的半導體裝置之第2製造方法 中，為驗證其回火溫度，表示回火溫度與Pt (222)面之面 間隔值的關係。 【圖5】 係習知之半導體裝置的斷面圖。 【圖6】 (a)〜（c )係表示習知半導體裝置之製造方法的各步驟， 其斷面圖。 【圖7】 (a)〜（c)係表示習知半導體裝置之製造方法的各步驟， 其斷面圖。 【符號的說明】 1 半導體基板

476077 五、發明說明（14) 2 下部電極 3 容量絕緣膜 4 上部電極 5 密接層 6 絕緣膜 7 A 第1接觸孔 7B 第2接觸孔 8 A 第1金屬配線 8 B 第2金屬配線 9 保護膜

Claims (1)

1 · 一種半導體裝置，t Μ w Α θ 形成於基板上之下部電極· 鸯· 包含由形成於上述下^ . 容量絕緣膜； ° 上所形成的強介電體膜之 形成於上述容量絕緣膜 形成於上述上部電極之、部電極； α又上的密接屏· 以被覆上述下部電極、 έ二， 之方式所形成的絕緣祺；里、吧，♦、膜、上部電極及密接層 貫通上述絕緣膜及上述密 極的接觸孔； a之内部而延伸到達上部電 以充填於上述接觸孔之方 上部電極連接之金屬配線；式形成於上述絕緣膜上，且與 上述密接層係由金屬氧化“/ 屬氧化膜與金屬氮化膜二往t或金屬氮化膜之單層膜或金 2.根據申請專利範圍=層膜所構成。 極係包括Pt或ir，金屬氧4 ' 半$體裝置，其中上部電 屬氮化膜係包含Ti或“，膜係包含Ti或Ta之氧化物，金 3· —種+導體裝置之製' 驟： 义法’其特徵在於具備如下步 於基板上依序堆積第丨金 ，及金屬氧化膜或金屬氮 、'強介電體膜、第2金屬膜 屬氮化膜的積層膜步驟· 膜之單層膜或金屬氧化膜與金 使上述第2金屬膜圖安 一而形成密接層之步驟； 、木化而形成上部電極之步驟；

第18頁 使上述2層獏或積層暝圖、 476077 六、申請專利範圍 使上述強介電體膜圖案化而形成容量絕緣膜之步驟； 使上述第1金屬膜圖案化而形成下部電極之步驟； 以被覆下部電極、容量絕緣膜、上部電極及密接層之方 式，堆積絕緣膜之步驟； 於上述絕緣膜及密接層形成一到達上部電極之接觸孔的 步驟； 於上述絕緣膜之上，形成一充填於接觸孔而與上部電極 連接之金屬配線步驟。 4. 根據申請專利範圍第3項之半導體裝置的製造方法， 其中堆積單層膜或積層膜之步驟，係藉由如下方法：濺鍍 法，其係使用一包含金屬氧化物或金屬氣化物之標乾；或 ，反應性濺鍍法，其係在含有氧氣或氮氣之環境中實施。 5. —種半導體裝置的製造方法，其特徵在於具備如下步 驟： 於基板上形成一由下部電極、容量絕緣膜及上部電極所 構成之容量元件步驟； 對上述容量元件進行3 0 0 °C〜8 0 0 °C之回火步驟； 於上述容量元件上堆積一由金屬氧化膜或金屬氮化膜之 單層膜或包含金屬氧化膜與金屬氮化膜之積層膜的密接層 步驟； 以被覆上述容量元件及密接層之方式堆積絕緣膜的步驟 於上述絕緣膜及密接層形成一 ·到達上部電極之接觸孔的 步驟；

第19頁 476077

第20頁