KR20010067373A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20010067373A KR20010067373A KR1020000063548A KR20000063548A KR20010067373A KR 20010067373 A KR20010067373 A KR 20010067373A KR 1020000063548 A KR1020000063548 A KR 1020000063548A KR 20000063548 A KR20000063548 A KR 20000063548A KR 20010067373 A KR20010067373 A KR 20010067373A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- upper electrode
- metal
- insulating film
- adhesion layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 73
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 37
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 37
- 239000002356 single layer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 45
- 238000000137 annealing Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 230000010287 polarization Effects 0.000 abstract description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 13
- 229910003087 TiOx Inorganic materials 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000010936 titanium Substances 0.000 description 25
- 125000004429 atom Chemical group 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- -1 TaN Chemical class 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은 용량절연막을 구성하는 강유전체막의 분극특성의 열화를 방지하기 위한 것으로, 반도체기판(1) 상에 Pt막으로 이루어지는 하부전극(2)과, 강유전체막으로 이루어지는 용량절연막(3)과, Pt막으로 이루어지는 상부전극(4)으로 구성되는 용량소자가 형성되어 있다. 상부전극(4) 상에는 밀착층(5)이 퇴적되어 있고, 하부전극(2), 용량절연막(3), 상부전극(4) 및 밀착층(5)은 절연막(6)으로 덮여 있다. 밀착층(5)은 TiN 등의 금속질화막 혹은 TiOx등의 금속산화막의 단층막 또는 금속질화막과 금속산화막의 적층막으로 이루어진다.
Description
본 발명은 강유전체막으로 이루어지는 용량절연막을 갖는 용량소자를 구비한 반도체장치 및 그 제조방법에 관한 것이다.
최근 마이크로컴퓨터 등의 고속화 및 저소비전력화의 진전에 따라 일반용 전자기기가 한층 고도화되고, 이에 따라 반도체장치의 반도체소자의 미세화가 급속히 진행되고 있다. 이 때문에 전자기기로부터 발생하는 전자파잡음인 불필요복사(輻射)가 큰 문제점이 되고 있다.
따라서 불필요복사를 줄이기 위해 높은 비유전율을 갖는 강유전체막을 용량절연막으로 하는 대용량의 용량소자를 반도체 집적회로장치 등에 내장하는 기술이 주목받고 있다.
또 다이내믹 RAM의 고집적화에 따라 용량절연막에서는 종래부터 이용되어 온 규소산화물 또는 규소질화물 대신 고유전체막을 이용하는 기술이 널리 연구되어 있다.
또 저동작전압, 고속기입 및 고속판독이 가능한 비휘발성 RAM의 실용화를 실현하기 위해 자발분극특성을 갖는 강유전체막에 관한 연구개발이 활발하게 행해지고 있다.
강유전체막으로 이루어지는 용량절연막을 갖는 용량소자가 내장된 반도체장치를 실현하기 위한 가장 중요한 과제는 용량소자의 특성을 열화시키는 일 없이 고집적화를 실현하는 것에 있다.
특히 강유전체 용량소자의 전극재료에 Pt 또는 Ir 등의 귀금속을 이용하는 것은 최근 몇년의 새로운 기술이고, 강유전체막으로 이루어지는 용량절연막을 갖는 용량소자의 반도체 프로세스로의 적응이라는 점에서는 아직 수많은 과제가 남아 있다. 예를 들면 Pt 또는 Ir 등의 전극재료는 실리콘산화막 또는 실리콘질화막 등의 절연막과의 밀착성이 나쁘기 때문에 고온의 어닐을 행한 경우 또는 하지막의 종류에 따라서는 절연막의 성막 직후에 절연막이 벗겨지는 문제점이 있다. 이로 인하여 Pt 또는 Ir 등으로 이루어지는 상부전극과 실리콘 산화막 또는 실리콘질화막 등의 절연막 사이에는 밀착층이 필요하고, 종래에는 반도체 프로세스에서 일반적으로 이용되는 티탄막이 밀착층으로서 이용되고 있다.
이하 종래의 반도체장치 및 그 제조방법에 대하여 도면을 참조하여 설명하기로 한다.
도 5는 종래의 반도체장치의 주요부의 단면구조를 도시한다. 도 5에 도시된 바와 같이 반도체기판(10) 상에 Pt막으로 이루어지는 하부전극(11), 강유전체막으로 이루어지는 용량절연막(12), Pt막으로 이루어지는 상부전극(13) 및 Ti막으로 이루어지는 밀착층(14)이 차례로 형성되어 있고, 이들 하부전극(11), 용량절연막(12), 상부전극(13) 및 밀착층(14) 상에는 실리콘 산화막 또는 실리콘질화막 등으로 이루어지는 절연막(15)이 퇴적되어 있다.
하부전극(11)에는 절연막(15) 상에 형성되어 있는 것과 아울러, 제 1 콘택트구멍(16A)에 충전되어 있는 제 1 금속배선(17A)이 접속되어 있는 것과 아울러, 상부전극(13)에는 절연막(15) 상에 형성되어 있는 것과 아울러, 제 2 콘택트구멍(16B)에 충전되어 있는 제 2 금속배선(17B)이 접속되어 있고, 제 1 및 제 2 금속배선(17A, 17B)은 하층의 질화티탄막과 상층의 알루미늄막으로 구성되어 있다. 또 이상 설명한 각 부재는 실리콘질화막으로 이루어지는 보호막(18)에 덮여 있다.
이하 도 6의 (a)∼(c) 및 도 7의 (a)∼(c)를 참조하여 종래의 반도체장치의 제조방법에 대하여 설명하기로 한다.
우선 도 6의 (a)에 도시된 바와 같이 반도체기판(10) 상에 제 1 Pt막(11A), 강유전체막(12A), 제 2 Pt막(13A) 및 Ti막(14A)을 차례로 퇴적한 후 Ti막(14A) 및 제 2 Pt막(13A)을 패터닝하고, 도 6의 (b)에 도시된 바와 같이 Ti막(14A)으로 이루어지는 밀착층(14) 및 제 2 Pt막(13A)으로 이루어지는 상부전극(13)을 형성한다.
다음으로 강유전체막(12A) 및 제 1 Pt막(11A)을 패터닝하고, 도 6의 (c)에 도시된 바와 같이 강유전체막(12A)으로 이루어지는 용량절연막(12) 및 제 1 Pt막(11A)으로 이루어지는 하부전극(11)을 형성한다.
다음으로 도 7의 (a)에 도시된 바와 같이 용량절연막(12)에서의 제 1 콘택트구멍(16A)을 형성하는 영역에 개구부(12a)를 형성한 후 절연성기판(10) 상에 전면에 걸쳐 절연막(15)을 퇴적한다. 다음으로 절연막(15)에 하부전극(11)을 노출시키는 제 1 콘택트구멍(16A) 및 상부전극(13)을 노출시키는 제 2 콘택트구멍(16B)을 각각 형성한다.
다음으로 도 7의 (b)에 도시된 바와 같이 절연막(15) 상에 하층의 질화티탄막과 상층의 알루미늄막으로 이루어지는 적층막을 제 1 및 제 2 콘택트구멍(16A, 16B)이 충전되도록 퇴적한 후 상기 적층막을 패터닝하여 하부전극(11)과 접속되는 제 1 금속배선(17A) 및 상부전극(13)과 접속되는 제 2 금속배선(17B)을 형성한다.
다음으로 절연성기판(10) 상에 전면에 걸쳐 실리콘질화막으로 이루어지는 보호막(18)을 퇴적하면 도 7의 (c)에 도시된 바와 같이 종래의 반도체장치를 얻을 수 있다. 또 도시는 생략하였지만, 보호막(18)에 개구부를 형성한 후 상기 개구부에 제 1 및 제 2 금속배선(17A, 17B)과 각각 접속되는 전극패드를 형성하면 일련의 제조공정이 종료된다.
그런데 패터닝에 의해 밀착층(14), 상부전극(13), 용량절연막(12) 및 하부전극(11)을 형성한 후 통상 용량절연막(12)에서의 패터닝에 의한 손상을 회복시키기 위해 어닐이 행해진다.
그런데 어닐에 의해 밀착층(14)을 구성하는 Ti원자가 상부전극(13)을 구성하는 Pt의 주상결정(柱狀結晶)끼리의 사이를 통해 확산되고, 강유전체막으로 이루어지는 용량절연막(12)에 도달한다. 이로 인하여 용량절연막(12)을 구성하는 강유전체막의 분극특성이 열화되어 용량소자의 전기 특성이 악화되는 문제점이 발생된다.
또 어닐에 의해 밀착층(14)이 팽창하는 한편, 상부전극(13)은 수축한다. 이로 인하여 상부전극(13)에 응력이 가해지므로 상부전극(13)에 보이드가 형성되는 문제점도 발생된다.
상기 사정을 감안하여 본 발명은 용량절연막을 구성하는 강유전체막의 분극특성의 열화를 방지하는 것을 제 1 목적으로 하고, 상부전극에 보이드가 형성되지 않도록 하는 것을 제 2 목적으로 한다.
도 1의 (a)는 본 발명의 제 1 실시예에 관한 반도체장치의 단면도, (b)는 본 발명의 제 1 실시예에 관한 반도체장치의 평면도
도 2는 본 발명의 제 1 실시예에 관한 반도체장치를 평가하기 위해서 행한 강유전체막의 분극량의 측정결과를 도시한 도면
도 3은 본 발명의 제 1 실시예에 관한 반도체장치의 제 1 제조방법을 평가하기 위해서 행한 강유전체막의 분극량의 측정결과를 도시한 도면
도 4는 본 발명의 제 1 실시예에 관한 반도체장치의 제 2 제조방법에서의 어닐온도를 검증하기 위해서 행한 어닐온도와 Pt (222)면의 면간격값과의 관계를 도시한 도면
도 5는 종래의 반도체장치의 단면도
도 6의 (a)∼(c)는 종래의 반도체장치의 제조방법의 각 공정을 도시한 단면도
도 7의 (a)∼(c)는 종래의 반도체장치의 제조방법의 각 공정을 도시한 단면도
* 도면의 주요 부분에 대한 부호의 설명*
1 : 반도체기판 2 : 하부전극
3 : 용량절연막 4 : 상부전극
5 : 밀착층 6 : 절연막
7A : 제 1 콘택트구멍 7B : 제 2 콘택트구멍
8A : 제 1 금속배선 8B : 제 2 금속배선
9 : 보호막
상기 제 1 목적을 달성하기 위해 본 발명에 관한 반도체장치는 기판 상에 형성된 하부전극과, 하부전극 상에 형성된 강유전체막으로 이루어지는 용량절연막과, 용량절연막 상에 형성된 상부전극과, 상부전극 상에 형성된 밀착층과, 하부전극, 용량절연막, 상부전극 및 밀착층을 덮도록 형성된 절연막과, 절연막 및 밀착층의 내부를 관통하여 연장되어 상부전극에 도달하는 콘택트구멍과, 절연막 상에 콘택트구멍에 충전되도록 형성되고, 상부전극과 접속되어 있는 금속배선을 구비하며, 밀착층은 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어진다.
본 발명의 반도체장치에 의하면, 상부전극과 절연막 사이에는 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어지는 밀착층이 적어도 콘택트구멍의 영역을 제외하고 개재되어 있기 때문에 절연막이 밀착층으로부터 벗겨지기 어려운 것과 아울러, 후공정에서 어닐처리를 하더라도 밀착층을 구성하는 금속원자는 상부전극으로 확산되기 어렵다. 이로 인하여 밀착층의 금속원자가 강유전체막으로 이루어지는 용량절연막에 도달되기 어려우므로 강유전체막의 분극특성이 열화되어 용량소자의 전기특성이 열화되는 사태가 회피된다.
본 발명의 반도체장치에 있어서, 상부전극은 Pt 또는 Ir을 포함하며, 금속산화막은 Ti 또는 Ta의 산화물로 이루어지고, 금속질화막은 Ti 또는 Ta의 질화물로 이루어지는 것이 바람직하다.
이와 같이 상부전극이 Pt 또는 Ir을 포함하면 상부전극은 주상결정으로 이루어져 금속원자를 확산시키기 쉽다는 성질을 가지고 있지만, Ti 혹은 Ta의 산화물 또는 질화물은 상부전극으로 확산되기 어려우므로 강유전체막의 분극특성의 열화를 확실히 방지할 수 있다.
상기 제 1 목적을 달성하기 위해 본 발명에 관한 제 1 반도체장치의 제조방법은, 기판 상에 제 1 금속막, 강유전체막, 제 2 금속막 및 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막을 차례로 퇴적하는 공정과, 단층막 또는 적층막을 패터닝하여 밀착층을 형성하는 공정과, 제 2 금속막을 패터닝하여 상부전극을 형성하는 공정과, 강유전체막을 패터닝하여 용량절연막을 형성하는 공정과, 제 1 금속막을 패터닝하여 하부전극을 형성하는 공정과, 하부전극, 용량절연막, 상부전극 및 밀착층을 덮도록 절연막을 퇴적하는 공정과, 절연막 및 밀착층에 상부전극에 도달하는 콘택트구멍을 형성하는 공정과, 절연막 상에 콘택트구멍에 충전되어 상부전극과 접속하는 금속배선을 형성하는 공정을 구비하고있다.
제 1 반도체장치의 제조방법에 의하면, 상부전극과 절연막 사이에는 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어지는 밀착층이 적어도 콘택트구멍의 영역을 제외하고 개재하게 되기 때문에 절연막이 밀착층으로부터 벗겨지기 어려운 것과 아울러, 후공정에서 어닐처리를 하더라도 밀착층을 구성하는 금속원자는 상부전극으로 확산되기 어렵다. 이로 인하여 밀착층의 금속원자가 강유전체막으로 이루어지는 용량절연막에 도달하기 어려우므로 강유전체막의 분극특성이 열화되어 용량소자의 전기특성이 열화되는 사태가 회피된다.
제 1 반도체장치의 제조방법에 있어서, 단층막 또는 적층막을 퇴적하는 공정은 금속산화물 혹은 금속질화물로 이루어지는 타겟을 이용하는 스퍼터링법 또는 산소가스 혹은 질소가스를 포함하는 분위기에서 행하는 반응성 스퍼터링법에 의해 행해지는 것이 바람직하다.
이와 같이 하면 밀착층을 구성하는 금속원자가 질소원자 또는 산소원자와 결합하기 전에 상부전극으로 확산되는 사태를 방지할 수 있으므로 용량절연막을 구성하는 강유전체막의 분극특성의 열화를 보다 확실히 방지할 수 있다.
상기 제 2 목적을 달성하기 위해 본 발명에 관한 제 2 반도체장치의 제조방법은, 기판 상에 하부전극, 용량절연막 및 상부전극으로 이루어지는 용량소자를 형성하는 공정과, 용량소자에 대하여 300℃∼800℃의 어닐을 행하는 공정과, 용량소자 상에 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어지는 밀착층을 퇴적하는 공정과, 용량소자 및 밀착층을 덮도록 절연막을 퇴적하는 공정과, 절연막 및 밀착층에 상부전극에 달하는 콘택트구멍을 형성하는 공정과, 절연막 상에 콘택트구멍에 충전되어 상부전극과 접속하는 금속배선을 형성하는 공정을 구비하고 있다.
제 2 반도체장치의 제조방법에 의하면, 용량소자에 대하여 300℃∼800℃의 어닐을 행하여 상부전극을 수축시켜 놓고 나서 밀착층을 퇴적하기 때문에 반도체 프로세스의 후공정에 있어서 어닐이 행해지더라도 상부전극은 수축되지 않는다. 이로 인하여 상부전극에 가해지는 응력이 저감되므로 상부전극에는 보이드가 형성되기 어렵다. 이 경우 300℃ 이상의 온도로 어닐하기 때문에 상부전극은 확실히 수축되는 것과 아울러, 어닐온도가 800℃ 이하이기 때문에 상부전극 및 하부전극에 힐록이 발생되는 것을 방지할 수 있다.
(실시예)
이하 본 발명의 제 1 실시예에 관한 반도체장치에 대하여 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 관한 반도체장치의 단면구조를 도시하며, 반도체기판(1) 상에 Pt막으로 이루어지는 하부전극(2), 예를 들면 SrBi2Ta2O9등의 강유전체막으로 이루어지는 용량절연막(3) 및 Pt막으로 이루어지는 상부전극(4)으로 구성되는 용량소자가 형성되어 있다.
상부전극(4) 상에는 TiN으로 이루어지는 밀착층(5)이 형성되어 있고, 하부전극(2), 용량절연막(3), 상부전극(4) 및 밀착층(5)은 실리콘 산화막 또는 실리콘질화막 등으로 이루어지는 절연막(6)으로 덮여 있다.
하부전극(2)에는 절연막(6) 상에 제 1 콘택트구멍(7A)에 충전되도록 형성된 제 1 금속배선(8A)이 접속되어 있는 것과 아울러, 상부전극(4)에는 절연막(6) 상에 제 2 콘택트구멍(7B)에 충전되도록 형성된 제 2 금속배선(8B)이 접속되어 있고, 제 1 및 제 2 금속배선(8A, 8B)은 하층의 질화티탄막과 상층의 알루미늄막으로 구성되어 있다. 또 이상 설명한 각 부재는 실리콘질화막으로 이루어지는 보호막(9)에 덮여 있다.
본 실시예에 의하면, 상부전극(4) 상에는 TiN으로 이루어지는 밀착층(5)이 형성되어 있으므로 후속공정에서 어닐을 행하더라도 밀착층(5)을 구성하는 금속원자는 상부전극(4)으로는 거의 확산되지 않으므로 용량절연막(3)에는 도달하지 않는다. 이로 인하여 용량절연막(3)을 구성하는 강유전체막의 분극특성이 열화되지 않으므로 용량소자의 전기특성은 악화되지 않는다.
또 본 실시예에서는 제 2 금속배선(8B)과 상부전극(4)을 접속하는 제 2 콘택트구멍(7B)의 내부에는 밀착층(5)이 존재하지 않지만, 밀착층(5)은 상부전극(4)과 절연막(6) 사이에서 상부전극(4)과 절연막(6)이 후속공정에서 박리하지 않은 정도로 부분적으로 존재하면 된다. 따라서 밀착층(5)이 제 2 콘택트구멍(7B)의 내부에 존재하지 않는 것은 문제가 되지 않는다.
이하 본 실시예를 평가하기 위해 행한 강유전체막의 분극량의 측정결과에 대하여 설명하기로 한다. 측정시료로서는 밀착층이 형성되어 있지 않은 용량소자, TiN으로 이루어지는 밀착층이 형성되어 있는 용량소자 및 Ti로 이루어지는 밀착층이 형성되어 있는 용량소자를 이용하며, 어떤 경우에도 절연막(6), 제 1 및 제 2 콘택트구멍(7A, 7B), 제 1 및 제 2 금속배선(8A, 8B) 및 보호막(9)이 형성되어 있지 않은 것을 이용했다. 또 도 1에 도시된 단자 A와 단자 B로부터 강유전체막의 분극량을 측정하였다.
분극량의 측정결과는 도 2에 도시된 바와 같이, TiN으로 이루어지는 밀착층이 형성된 용량소자에 있어서는 밀착층이 형성되어 있지 않고 Ti원자의 확산의 영향이 전혀 없는 용량소자와 같은 정도이다, 14μC/㎠ 이상의 분극량 및 1.5μC/㎠ 이하의 편차가 측정되었다. 이에 대하여 Ti로 이루어지는 밀착층이 형성된 용량소자에서는 8μC/㎠ 정도의 분극량 및 3μC/㎠ 의 편차가 측정되었다.
이들의 측정결과로부터 본 실시예에 관한 용량소자를 이용하면 반도체 프로세스의 후공정에서 어닐을 행하더라도 밀착층(5)을 구성하는 금속원자의 확산을 방지할 수 있고, 이로 인하여 강유전체막으로 이루어지는 용량절연막(3)의 분극특성이 열화되지 않는 것을 확인할 수 있었다.
또 본 실시예에서는 TiN으로 이루어지는 밀착층(5)을 이용하였지만, 그 대신에 TaN 등의 다른 금속질화물로 이루어지는 단층막을 이용하는 경우, TiOx등의 금속산화물로 이루어지는 단층막을 이용하는 경우, 또는 금속질화막과 금속산화막의 적층막을 이용하는 경우이거나 후공정에서 어닐을 행하더라도 밀착층(5)을 구성하는 금속원자의 확산을 방지할 수 있다. 또 Ta는 확산에 대해서는 Ti와 마찬가지로 움직인다.
이하 본 실시예에 관한 반도체장치의 제 1 제조방법에 대하여 설명하기로 한다. 제 1 제조방법은 종래의 반도체장치의 제조방법에 비해 밀착층의 조성 및 퇴적방법이 다를 뿐이므로 여기에서는 밀착층의 퇴적방법에 대해서만 설명하기로 한다.
제 1 제조방법의 특징은 TiN 등의 금속질화물 또는 TiOx등의 금속산화물로 이루어지는 타겟을 이용하는 스퍼터링법에 의해, 금속질화막 혹은 금속산화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어지는 밀착층(5)을 퇴적하는 것이다.
이하 금속질화물 또는 금속산화물로 이루어지는 타겟을 이용하는 스퍼터링법에 의해 금속질화막 또는 금속산화막을 퇴적하는 경우와, Ti막 등의 금속막을 퇴적해 놓고 나서 상기 금속막을 질화처리 또는 산화처리하는 경우의 대비에 대하여 설명하기로 한다.
금속막을 질화처리 또는 산화처리하여 금속질화막 또는 금속산화막을 형성하는 경우에는 금속막을 구성하는 Ti 등의 금속원자가 질소원자 또는 산소원자와 결합하기 전에 상부전극(4)으로 확산되기 때문에 용량절연막(3)의 분극특성이 열화될 우려가 있다. 이에 대하여 금속질화물 또는 금속산화물로 이루어지는 타겟을 이용하는 스퍼터링법에 의해 금속질화막 또는 금속산화막을 퇴적하는 경우에는 금속원자는 상부전극(4)으로 거의 확산되지 않으므로 용량절연막(3)의 분극특성의 열화를 보다 확실히 방지할 수 있다.
이하 제 1 제조방법을 평가하기 위해서 행한 강유전체막의 분극량의 측정결과에 대하여 도 3을 참조하여 설명하기로 한다. 측정시료로서는 스퍼터링법에 의해 TiN막으로 이루어지는 밀착층을 퇴적한 용량소자, Ti막을 질화처리하여 TiN막으로이루어지는 밀착층을 형성한 용량소자, 스퍼터링법에 의해 TiOx막으로 이루어지는 밀착층을 퇴적한 용량소자 및 Ti막을 산화처리하여 TiOx막으로 이루어지는 밀착층을 형성한 용량소자를 이용했다.
도 3에서 알 수 있는 바와 같이, 스퍼터링법에 의해 TiN막 또는 TiOx막으로 이루어지는 밀착층을 퇴적한 경우에는 강유전체막의 분극량은 도 2에 도시된 밀착층이 형성되어 있지 않은 경우와 같은 정도였지만, Ti막을 질화처리 또는 산화처리하여 밀착층을 형성한 경우에는 강유전체막의 분극량은 스퍼터링법에 의해 퇴적한 TiN막 또는 TiOx막으로 이루어지는 밀착층을 이용한 경우에 비해 열화되어 있다. 또 Ti막에 산화처리를 한 경우에는 Ti막에 질화처리를 한 경우에 비해 열화의 정도가 작다. 이것은 산화처리를 행했을 때에는 0원자가 Ti원자와 신속히 결합하여 TiOx가 형성되는 것에 대하여, 질화처리를 행했을 때에는 N원자가 Ti원자와 신속히 결합하지 않기 때문이라고 생각된다.
또 제 1 제조방법은 TiN 등의 금속질화물 또는 TiOx등의 금속산화물로 이루어지는 타겟을 이용하는 스퍼터링법에 의해 금속질화막 또는 금속산화막을 퇴적하는 경우였지만, 그 대신 TaN 등의 금속질화물 또는 TaOx등의 금속산화물로 이루어지는 타겟을 이용하는 스퍼터링법에 의해 금속질화막 또는 금속산화막을 퇴적해도 된다.
또 제 1 제조방법은 금속질화물 또는 금속산화물로 이루어지는 타겟을 이용하는 스퍼터링법이었지만, 그 대신 Ti 또는 Ta 등의 금속으로 이루어지는 타겟을 이용하여 N2가스 또는 O2가스의 분위기 중에서 스퍼터링을 행하는 반응성 스퍼터링법에 의해 금속질화막 또는 금속산화막을 퇴적해도 된다.
이하 본 실시예에 관한 반도체장치의 제 2 제조방법에 대하여 설명하기로 한다.
우선 반도체기판(1) 상에 Pt 등으로 이루어지는 제 1 금속막, 강유전체막, Pt 등으로 이루어지는 제 2 금속막을 차례로 퇴적한 후 제 2 금속막을 패터닝하여 상부전극을 형성하고, 강유전체막을 패터닝하여 용량절연막을 형성하고, 제 1 금속막을 패터닝하여 하부전극을 형성한다.
다음으로 300℃∼800℃의 어닐을 행하여, 상부전극 및 하부전극의 내부응력을 완화하는 것과 아울러, 상부전극 및 하부전극을 수축시킨다. 다음으로 상부전극 상에 TiN 등의 금속질화물 또는 TiOx등의 금속산화물로 이루어지는 밀착층을 퇴적한 후 상기 밀착층을 패터닝하고, 그 후 종래와 같은 방법으로 절연막, 콘택트구멍 및 금속배선을 형성한다.
제 2 제조방법에 의하면, 어닐을 행하여 상부전극을 수축시켜 놓고 나서 밀착층을 퇴적하기 때문에 반도체 프로세스의 후공정에서 어닐이 행해지더라도 상부전극은 수축되지 않는다. 이로 인하여 상부전극에 가해지는 응력이 저감되므로 상부전극에는 보이드가 형성되기 어렵다.
여기에서 어닐의 온도가 300℃∼800℃의 범위 내인 것이 바람직한 이유에 대하여 설명하기로 한다.
도 4는 어닐온도(℃)와 Pt 결정의 (222)면의 면간격값(nm)의 관계를 도시한다. 도 3에서, 어닐온도의 상승에 따라 면간격값이 감소하는 것, 3OO℃ 정도의 어닐을 행하면 면간격값이 3.O ×1O-4nm 정도 감소하는 것, 및 어닐온도가 600℃ 이상이 되면 면간격값의 감소가 수속되는 것을 알 수 있다. 도 3에서도 어닐온도를 올리면 Pt 결정의 격자간 거리가 작아져 상부전극 및 하부전극을 구성하는 Pt막이 수축되는 것을 알 수 있다.
다음으로 어닐온도와 보이드 발생의 관계를 조사한 바, 어닐온도가 300℃ 이상이면 보이드의 발생을 억제할 수 있는 것을 알 수 있었다. 또 800℃ 이상의 고온의 어닐을 행하면 Pt의 힐록(돌기물)이 발생되는 것도 알았다.
이상의 이유에 의해 어닐온도는 300℃∼800℃의 범위 내인 것이 바람직하다.
본 발명에 관한 반도체장치 또는 제 1 반도체장치의 제조방법에 의하면, 밀착층을 구성하는 금속원자가 강유전체막으로 이루어지는 용량절연막에 도달하기 어려우므로 강유전체막의 분극특성이 열화되어 용량소자의 전기특성이 열화되는 사태를 방지할 수 있다.
본 발명에 관한 제 2 반도체장치의 제조방법에 의하면, 상부전극을 수축시켜놓고 나서 밀착층을 퇴적하기 때문에 반도체 프로세스의 후공정에서 어닐이 행해지더라도 상부전극은 수축되지 않으므로 상부전극에 가해지는 응력을 저감하여 상부전극에 보이드가 형성되는 것을 방지할 수 있다.
Claims (5)
- 기판 상에 형성된 하부전극과,상기 하부전극 상에 형성된 강유전체막으로 이루어지는 용량절연막과,상기 용량절연막 상에 형성된 상부전극과,상기 상부전극 상에 형성된 밀착층과,상기 하부전극, 용량절연막, 상부전극 및 밀착층을 덮도록 형성된 절연막과,상기 절연막 및 상기 밀착층의 내부를 관통하여 연장되어 상기 상부전극에 도달하는 콘택트구멍과,상기 절연막 상에 상기 콘택트구멍에 충전되도록 형성되고, 상기 상부전극과 접속하고 있는 금속배선을 구비하며,상기 밀착층은 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어지는 것을 특징으로 하는 반도체장치.
- 제 1항에 있어서,상기 상부전극은 Pt 또는 Ir을 포함하며,상기 금속산화막은 Ti 또는 Ta의 산화물로 이루어지고,상기 금속질화막은 Ti 또는 Ta의 질화물로 이루어지는 것을 특징으로 하는 반도체장치.
- 기판 상에 제 1 금속막, 강유전체막, 제 2 금속막 및 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막을 차례로 퇴적하는 공정과,상기 단층막 또는 적층막을 패터닝하여 밀착층을 형성하는 공정과,상기 제 2 금속막을 패터닝하여 상부전극을 형성하는 공정과,상기 강유전체막을 패터닝하여 용량절연막을 형성하는 공정과,상기 제 1 금속막을 패터닝하여 하부전극을 형성하는 공정과,상기 하부전극, 용량절연막, 상부전극 및 밀착층을 덮도록 절연막을 퇴적하는 공정과,상기 절연막 및 상기 밀착층에 상기 상부전극에 도달하는 콘택트구멍을 형성하는 공정과,상기 절연막 상에 상기 콘택트구멍에 충전되어 상기 상부전극과 접속하는 금속배선을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 3항에 있어서,상기 단층막 또는 적층막을 퇴적하는 공정은 금속산화물 혹은 금속질화물로 이루어지는 타겟을 이용하는 스퍼터링법 또는 산소가스 혹은 질소가스를 포함하는 분위기에서 행하는 반응성 스퍼터링법에 의해 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 기판 상에 하부전극, 용량절연막 및 상부전극으로 이루어지는 용량소자를 형성하는 공정과,상기 용량소자에 대하여 300℃∼800℃의 어닐을 행하는 공정과,상기 용량소자 상에 금속산화막 혹은 금속질화막의 단층막 또는 금속산화막과 금속질화막의 적층막으로 이루어지는 밀착층을 퇴적하는 공정과,상기 용량소자 및 밀착층을 덮도록 절연막을 퇴적하는 공정과,상기 절연막 및 상기 밀착층에 상기 상부전극에 도달하는 콘택트구멍을 형성하는 공정과,상기 절연막 상에 상기 콘택트구멍에 충전되어 상기 상부전극과 접속하는 금속배선을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35310499A JP3276351B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体装置の製造方法 |
| JP???11-353104 | 1999-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010067373A true KR20010067373A (ko) | 2001-07-12 |
| KR100658259B1 KR100658259B1 (ko) | 2006-12-14 |
Family
ID=18428601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000063548A KR100658259B1 (ko) | 1999-12-13 | 2000-10-27 | 반도체장치 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6960800B2 (ko) |
| EP (1) | EP1109223A1 (ko) |
| JP (1) | JP3276351B2 (ko) |
| KR (1) | KR100658259B1 (ko) |
| TW (1) | TW476077B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449250B1 (ko) * | 2002-01-07 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 비트 라인 형성 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW460748B (en) * | 1998-05-26 | 2001-10-21 | Matsushita Electronics Corp | Capacitor and method for fabricating the same |
| JP2003100887A (ja) * | 2001-09-26 | 2003-04-04 | Nec Corp | 半導体装置 |
| DE10236890A1 (de) * | 2002-08-12 | 2004-03-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnungen, insbesondere Kondensatoranordnungen, und zugehörige Herstellungsverfahren |
| JP2008016490A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 半導体装置 |
| JP5098422B2 (ja) * | 2007-04-27 | 2012-12-12 | 株式会社村田製作所 | 薄膜電子部品 |
| JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
| US11038012B2 (en) * | 2017-04-28 | 2021-06-15 | AP Memory Technology Corp. | Capacitor device and manufacturing method therefor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992006498A1 (en) * | 1990-09-28 | 1992-04-16 | Seiko Epson Corporation | Semiconductor device |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH09246082A (ja) | 1996-03-13 | 1997-09-19 | Matsushita Electron Corp | 容量素子およびその製造方法 |
| JPH09280947A (ja) | 1996-04-11 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 強誘電体素子 |
| JPH11145410A (ja) | 1997-11-13 | 1999-05-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3212930B2 (ja) | 1997-11-26 | 2001-09-25 | 日本電気株式会社 | 容量及びその製造方法 |
| JP3584155B2 (ja) | 1998-01-29 | 2004-11-04 | シャープ株式会社 | 半導体記憶装置の製造方法 |
| JPH11307733A (ja) | 1998-04-17 | 1999-11-05 | Nec Corp | 強誘電体集積回路の製造方法 |
| KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
| US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2000138350A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
-
1999
- 1999-12-13 JP JP35310499A patent/JP3276351B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-20 TW TW089122111A patent/TW476077B/zh not_active IP Right Cessation
- 2000-10-27 KR KR1020000063548A patent/KR100658259B1/ko not_active IP Right Cessation
- 2000-11-24 EP EP00125794A patent/EP1109223A1/en not_active Withdrawn
- 2000-12-12 US US09/734,176 patent/US6960800B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449250B1 (ko) * | 2002-01-07 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 비트 라인 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3276351B2 (ja) | 2002-04-22 |
| US20020030243A1 (en) | 2002-03-14 |
| KR100658259B1 (ko) | 2006-12-14 |
| JP2001168290A (ja) | 2001-06-22 |
| TW476077B (en) | 2002-02-11 |
| EP1109223A1 (en) | 2001-06-20 |
| US6960800B2 (en) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554559A (en) | Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric | |
| US5164808A (en) | Platinum electrode structure for use in conjunction with ferroelectric materials | |
| US6723637B2 (en) | Semiconductor device and method for fabricating the same | |
| US6174822B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2917916B2 (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US6682995B2 (en) | Iridium conductive electrode/barrier structure and method for same | |
| KR100658259B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
| JP2002524850A (ja) | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 | |
| US20020033493A1 (en) | Semiconductor storage device and its manufacturing method | |
| US20030132472A1 (en) | Semiconductor device with a ferroelectric memory provided on a semiconductor substrate | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| JP2826717B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPH09246082A (ja) | 容量素子およびその製造方法 | |
| KR20010016930A (ko) | 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법 | |
| JP3514940B2 (ja) | 強誘電体薄膜の形成方法 | |
| KR101128701B1 (ko) | Ｍｉｍ 커패시터 및 그 제조방법 | |
| JPH06188366A (ja) | 半導体集積回路用受動素子の製造方法 | |
| KR20030003346A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JPH11145408A (ja) | 半導体装置の製造方法 | |
| KR20000044612A (ko) | 백금 전극을 가진 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |