TW476071B - Semiconductor memory devices and its data processing method - Google Patents

Semiconductor memory devices and its data processing method Download PDF

Info

Publication number
TW476071B
TW476071B TW087121797A TW87121797A TW476071B TW 476071 B TW476071 B TW 476071B TW 087121797 A TW087121797 A TW 087121797A TW 87121797 A TW87121797 A TW 87121797A TW 476071 B TW476071 B TW 476071B
Authority
TW
Taiwan
Prior art keywords
data
aforementioned
signal
command
write
Prior art date
Application number
TW087121797A
Other languages
English (en)
Inventor
Yong-Hwan Noh
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW476071B publication Critical patent/TW476071B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418Address circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419Read-write [R-W] circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

A7 五、發明説明(1 ) [發明所屬之技術領域] ^本發明係關於一種半導體記憶器裝置,特別是關於一種可 我叱周期(dead cycle)而進行1周期及2周期後的寫入動作之 半導體記憶器裝置及其資料處理方法。 [習知技術] 具備習知1周期或2周期後的寫入功能之半導體記憶器裝 置’係執行寫入動作時輸入寫入位址,由前述寫入位址的 輸入起延遲1周期或2周期後,輸入來自外部的寫入資料而 進行寫入動作。 [發明欲解決之課題] 然而’具備習知1周期後或2周期後的寫入功能之半導體 记fe器裝置有以下問題點··從讀出動作到寫入動作或從寫 入動作到讀出動作轉變時,要求死周期(deadcyde)。死周 期存在意味著不動作的周期(N〇p ; n〇 〇perati〇n)存在,這種 夕匕周期的存在會引起匯流排使用效率降低的問題。 於疋,最近對於可進行無死周期的丨周期或2周期後的寫 入動作I半導體記憶器裝置的重要性增加,但未提供實現 此功能的詳細電路結構及資料處理方法。 本發明之目的係提供一種可無死周期而進行丨周期及2周 期後的寫入功能之半導體記憶器裝置及其資料處理方法。 [解決課題之手段] 為了達成14種目的,根據本發明之半導體記憶器裝置,其 特徵在於:具備位址輸入控制機構:纟自外部的讀出位址 照樣輸出’ w期後的執行窝人動作時將寫人位址延遲 五 、發明説明( 里而輸出,2周期後的執行寫入動作時將寫入位址延遲2周 =7輪出;資料輸入控制機構:前述丨周期後的執行寫入動 L時將由外部在寫入位址的1周期後所輸入的寫入資料延 遲0周期或1周期而輸出,前述2周期後的執行寫入動作時, 將由外部在2周期《吏所輸入的寫入資料延遲〇周期、i周期或 周功而輸出,及,資料傳送機構:前述丨周期後的執行窝 動作時,寫入命令、寫入命令連續輸入,就傳送前述被 ^周翊的:貝料,碩出命令或非選擇和寫入命令連續輸入 ,说傳送前述被延遲丨周期的資料,前述2周期後的執行寫 =動:時’寫人命令、寫人命令、窝人命令連續輸入,就 被延遲〇周期的資料,寫人命令、讀出命令或非選 宜^命令連續輸人或者讀出命令或非選擇、寫入命令 ”.,入叩ν連%輸入,就傳送前述被延遲丨周期的資料,讀 出或^選擇、讀出命令或非選擇、寫入命令連續輸入 專迗前述被延遲2周期的資料;讀出來自相當於來自前 ==止輸人控制機構的讀出位址之胞的資料,前述ι周期後 人動作時,利用流通方式輸出資料,前述2周期後 拉^,.、人動作時,利用管線方式輸出資料,_由前述資 制機構的寫人位址之窝人相&於來“述位址輸入控 =外,根據本發明之半導體記憶器裝置之資科處理方法, :特徵在於·’係以下述為特徵之半導體記 處理方法··具備位址輸入控制機構:來自外部的讀出二: ~樣輸出’】周期後的執行窝人動作時將寫人位址延遲m 用中國國家 -5 476071 A7 B7 五、發明説明(3 ) 經濟部中央標準局員工消費合作社印製 期而輸出,2周期後的執行寫入動作時將寫入位址延遲2周 期而輸出;及,資料輸入控制機構:前述1周期後的執行寫 入動作時,將來自外部的1周期後所輸入的寫入資料延遲0 周期或1周期而輸出,前述2周期後的執行寫入動作時,將 由外部在2周期後所輸入的寫入資料延遲0周期、1周期或2 周期而輸出,讀出來自相當於來自前述位址輸入控制機構 的讀出位址的預定數之胞的資料,前述1周期後的執行寫入 動作時,利用流通方式輸出資料,前述2周期後的執行寫入 動作時,利用管線方式輸出資料,將來自前述資料輸入控 制機構的資料寫入相當於來自前述位址輸入控制機構的寫 入位址的預定數之胞;前述1周期後的執行寫入動作時,連 續輸入寫入命令、寫入命令,就將前述被延遲0周期的資料 ,連續輸入讀出命令或非選擇、寫入命令,就將前述被延 遲1周期的資料傳送到前述預定數之胞,前述2周期後的執 行寫入動作時,連續輸入寫入命令、寫入命令、寫入命令 ,就將前述被延遲0周期的資料,連續輸入寫入命令、讀出 命令或非選擇、寫入命令或者連續輸入讀出命令或非選擇 、寫入命令、寫入命令,就將前述被延遲1周期的資料,連 續輸入讀出命令或非選擇、讀出命令或非選擇、寫入命令, 就將前述被延遲2周期的資料傳送到前述預定數之胞者。 [發明之實施形態] 以下,參照附圖說明可進行本發明之無死周期的1及2周 期後的寫入動作之半導體記憶器裝置之一實施形態。 <本實施形態之半導體記憶器裝置之結構例> -6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) 1 1
經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(4 圖1為本實施形態之半導體記憶器裝置的方塊圖,係由η Xm個記憶胞㈠卜!、10-2、· 、、·)、預充電及 等效電路(12-1、12-2、···、l2-m)、行選擇開關(14β1、 14-2、…、14-m)、列位址解碼器16、行位址解碼器18、 寫入驅動器20、感測放大器22、位址輸入緩衝器24、位址 輸入暫存器26、28、多工器3〇、資料輸入緩衝器32、資料 輸入暫存器3 4、3 6、3 8、資料傳送控制部4 〇、資料輸出緩 衝态 42、開關S1、S2、S3、S4、S5、S6、S7、WE輸入 緩衝器44、WE輸入暫存器46、48、50及控制信號產生部 52所構成。 以下,說明如此構成之半導體記憶器裝置之各部功能。 η X m個記憶胞(1〇-1、10_2、· ·、ίο,、…)將儲存於 各記憶胞的資料傳送到相當位元線對(BL丨、BL IB)、( BL2、 BL2B)、· · ·、(BLm、BLmB)或將傳送到相當位元線對的資 料儲存於各記憶胞。預充電及等效電路(12_1、、·.. 、12-m)使相當位元線對(bli、blib)、(BL2、BL2B)、... 、(BLm、BLmB)預充電、相等。行選擇開關(μ]、μ·2 、· · · ' 1 4 - m)控制相當位元線對和相當資料線對(dlk、 DLBK)間的資料傳送。列位址解碼器丨6解譯列位址信號χ而 產生η個個字元線選擇信號(WL1、WL2、. · ·、WLn)。行位 址解碼器18解譯行位址信號γ而產生為了控制爪個行選擇開 關的控制信號Y 1、γ 2、.. ·、Y m。 位址輸入緩衝器2 4將由外部所輸入的位址χΑί緩衝而輸出 。位址輸入暫存器26、28按照控制信號C0將位址XAi分別 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
^—I A7 B7 五、發明説明(5 經濟部中央標準局員工消費合作社印製 延遲1周期、2周期而分別輸出作為信號w A 1、W A 2。控制 信號C 0為將時鐘信號c l K和允許寫入信號W E邏輯相乘的信 號。多工器3 0按照允許讀出信號re將為位址輸入緩衝器2 4 所緩衝的讀出位址R A選擇而輸出或按照允許寫入信號we ’ 1周期後的執行寫入動作時輸出寫入位址WA1,2周期後 的執行寫入動作時將寫位址WA2選擇而輸出。 資料輸入緩衝器3 2將來自外部的資料輸入信號xDj緩衝而 輸出。資料輸入暫存器3 4、3 6、3 8按照資料輸入控制時鐘 DINCLK ’將為資料輸入緩衝器3 2所緩衝的資料輸入信號分 別延遲0周期、1周期、2周期而分別輸出作為信號n、12、 工3。資料輸入控制時鐘DINCLK# !周期後的執行寫入動作 時在寫入命令1周期後與時鐘信號CLk同步產生的信號,係 2周期後的執行寫入命令時在寫入命令2周期後與時鐘信號 CLK Π步產生的t號。1周期後的執行寫入動作時,資料傳 送控制部40按照控制信號C1產生資料輸入暫存器34的輸出 信號,按照控制信號〇:2產生資料輸入暫存器36的輸出信號 。而且’ 2周期後的執行窝入動作時,按照控制信號C 1產生 資料傳送閘34的輸出信號,按照控制信號〇2產生資料輸入 暫存器36的輸出信號,按照控制信號C3產生資料輸入暫存 器3 8的輸出信號。 資料輸出緩衝器4 2將為感測放大器2 2所放大的資料,i周 期後的執行寫入動作時按照信號KD ATA、〇E產生作為輸出 仏號XDOy ’ 2周期後的執行寫入動作時按照信號KData、 〇E使其延遲}周期而產生作為輸出信號xD〇y。 -8 - 巧張尺度適财€家縣(CNS )職格(2lQx297&慶 (請先閱讀背面之注意事項寫本頁) -裝·
、1T 線 五、發明説明(6 ) WE輸入緩衝器44將允許窝入信號WE輸入而緩衝。we 輸入暫存器46、48、5〇將所緩衝的允許寫入信號分別延遲 1周期、2周期、3周期而分別輸出作為信號wi、W2、W3 。控制信號產生部5 2於1周期後的執行寫入動作時接收信號 Wl、W2的輸入而產生控制信號C1、C2,2周期後的執行 窝入時接收信號W1、W2、W3的輸入而產生控制信號〇 、C2、C3。即,W£輸入緩衝器44、WE輸入暫存器46、 4 8、5 0及控制信號產生部5 2於工周期後的執行寫入動作時 丄2個寫入命令連續輸入,就產生控制信號^,讀出、寫入 命令連續輸入,就產生控制信號C2。而且,於2周期後的執 τ窝入動作時,寫入命令、寫入命令、寫入命令連續輸入 ,就產生控制信號C1 ,讀出、寫入、寫入命令或寫入、讀 出、寫入命令連續輸入,就產生控制信號C2,讀出、讀出 、寫入命令連續輸入,就產生控制信號C3。而且,丨周^後 的執行寫入動作時,接通開關Si而斷開開關S2、S3、S4、 S5 ' S6、S7 ’ 2周期後的執行窝入動作時,斷開開關“而 接通開關 S2、S3、S4、S5、S6、S7。 〈資料輸入部之結構例> (資料輸入控制部及資料傳送控制部) 圖2為顯示含有圖1所示之資料輸入暫存器的資料輸入控 制邵及資料傳送控制部之電路例之圖,說明各部結構及動 作。 〇 資料輸入暫存器34包含反相器6〇、CM〇s(互補 化物半導體)傳送閘62及由反相器64、66所構成之鎖定器 476071 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(7 ) (latch)。CMOS傳送間62按照”低”電位的資料輸入控制時鐘 DINCLK,傳送資料輸入緩衝器32的輸出信號in。由反相器 64、66所構成之鎖定器將cM0S傳送閘62的輸出信號鎖定 、反轉而輸出作為信號Η。 :貝料輸入暫存态36包含反相器68、76、CMOS傳送閘7 0 、78及由反相器(72、74)、(80、82)所分別構成之鎖定器 。CMOS傳送閘70按照,,高”電位的資料輸入控制時鐘 DINCLK ,傳送信號11。由反相器72、74所構成之鎖定器將 CMOS傳送閘70的輸出信號鎖定、反轉而輸出。CM〇s傳送 閘7 8按照’’低”電位的資料輸入控制時鐘DINCLK ,傳送反相 器72的輸出信號。由反相器8〇、82所構成之鎖定器將 CMOS傳送閘7 8的輸出信號鎖定、反轉而輸出。 資料輸入暫存器38包含反相器84、92、CMOS傳送閘8 6 、94及由反相器(88、9〇)(96、98)所分別構成之鎖定器。 資料輸入暫存器3 8之結構及動作和資料輸入暫存器3 6之結 構及動作同樣。即,CM0S傳送閘8 6按照,,高,,電位的資料輸 入控制時鐘DINCLK,傳送信號12。由反相器88、90所構成 之鎖定器將CMOS傳送閘86的輸出信號鎖定、反轉而輸出。 CMOS傳送閘94按照”低”電位的資料輸入控制時鐘mNCLK ’傳送反相器8 8的輸出信號。由反相器9 6、9 8所構成之銷 定器將CMOS傳送閘94的輸出信號鎖定、反轉而輸出作為信 號13。 資料傳送控制部40包括反相器100、104、108、CMOS傳送 閘102、106、110及由反相器112、114所構成之鎖定器。 -10- &張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一 --;--------裝-- (請先閱讀背面之注意事項寫本頁) 訂 476071 A7 B7 五、發明説明(8 CMOS傳送閘102、1〇6、11〇各自按照,,高,,電位的控制信號 Cl、C2、C3,分別傳送信號η、12、π。由反相器112、 114所構成之鎖定器將CMOS傳送閘102、106、110的輸出信 號鎖定、反轉而輸出作為信號W D。 而且,開關S 4、S 5.之結構及動作如上述。 (控制信號產生部) 圖3為顯示含有圖丨所示之控制信號產生部的控制信號產 生部之電路例之圖,茲說明各部結構及動作於下。 允許寫入(WE)信號輸入緩衝器44係由2個串聯連接的反 相器120、122所構成。允許寫入信號輸入緩衝器44將允許寫 入信號WE輸入而緩衝。 經濟部中央標準局員工消費合作社印製 WE輸入暫存器46包含反相器124、132、CMOS傳送閘126 、134及由反相器(128、130)(136、138)所分別構成之鎖定器 。CMOS傳送閘126按照,’低”電位的時鐘信號CLK,傳送所緩 衝的允許寫入信號WE。由反相器128、130所構成之鎖定器 將所緩衝的允許寫入信號WE、反轉而輸出。CMOS傳送閘 1 3 4按照”高”電位的時鐘信號CLK,傳送反相器丨2 8的輸出 信號。由反相器136、138所構成之鎖定器將CMOS傳送閘 1 3 4的輸出信號鎖定、反轉而輸出作為信號w1。
WE輸入暫存器48包含反相器140、148、CMOS傳送閘142 、150及由反相器(144、146)(152、154)所構成之鎖定器。WE 輸入暫存器48之結構及動作和上述WE輸入暫存器46之結 構及動作同樣。此電路輸出反相器152的輸出信號作為信號 W2。 -11 1 1 經濟部中央榡準局員工消費合作社印製 A7 B7 五、發明説明(9 ) WE輸入暫存器50包含反相器156、164、CMOS傳送閘158 、166及由反相器(丨6〇、162)(168、170)所構成之鎖定器。 WE輸入暫存器5〇之結構及動作也和上述we輸入暫存器46 ' 4 8之結構及動作同樣。此電路輸出反相器ι68的輸出信號 作為信號W3。 控制信號產生部52係由反及(NAND)閘176、182、190、194 、198、反或(NOR)閘 174、178、184、192、196、199、反相器 180、188、互斥反或(xn〇R)閘 180及開關 S8、S9、S10、S11 、S12所構成。 1周期後的執行寫入動作時,接通開關s 9、S11,斷開開 關 S6、S7、S8、S10、S12。這種情況,反及(NAND)閘 194 輸入’’高”電位的信號w 1、W2,就產生”低”電位的信號。 而且’反或(Ν Ο R)閘19 6按照為反相器17 2所反轉的時鐘信號 ’反轉反及(NAND)閘194的輸出信號,產生控制信號C1。 即,在時鐘信號CLK的”高”電位,將反及(NAND)閘194的輸 出信號反轉而輸出。而且,反相器18〇及反及(NAND)閘182 輸入’’低,’電位的信號W2和”高”電位的信號W 1,就產生,,低 笔位的#號。而且,反或(NOR)閘1 8 4按照所反轉的時鐘 信號反轉反及(NANDK3182的輸出信號,產生控制信號c2 〇 2周期後的執行寫入動作時,接通開關s 6、S 7、S 8、S10 、S12 ’斷開開關S9、S11。這種情況,反及(NAND)閘198輸 入’’高’’電位的信號Wl、W2、W3 ,就產生”低”電位的信號 。反或(1^〇11)閘199按照所反轉的時鐘信號反轉反及(nand) -12- 本·’氏張中關家標準(CNS )八4規格(21QX297公缝) " (請先閲讀背面之注意事項寫本頁) 裝- 、1Τ 4ί6071 經濟部中央標隼局員工消費合作社印製 Α7 Β7 五、發明说明(10 ) 閘198的輸出信號,產生控制信號C丨。而且,互斥反或 (XNOR)閘186及反相器188輸入’’高’’電位的信號w 1和,,低,,電 位的信號W 2或輸入”低”電位的信號w 1和,,高”電位的信號 W 2,就產生',高π電位的信號。反及(NAND)閘190輸入,,高” 電位的信號W 1和”高”電位的反相器188的輸出信號,就產 生”低”電位的信號。反或(NOR)閘192按照所反轉的時鐘信 號反轉反及(NAND)閘182的輸出信號,產生控制信號c 2。 而且,反或(NOR)閘174輸入”低,,電位的信號W2、W3,就 產生π高π電位的信號。反及(NAND)閘176輸入,,高,,電位的 信號。W 1和π高π電位的反或(NOR)閘174的輸出信號,就產 生’’低’’電位的信號。反或(NOR)閘178按照所反轉的時鐘信 號反轉反及(NAND)閘178的輸出信號,產生控制信號C 3。 <資料輸出緩衝器之結構例〉 圖4為顯示圖1所示之資料輸出緩衝器之電路例之圖,包 含 PMOS 電晶體 200、202、204、218、220、224、226、NMOS 電晶體206、208、210、212、222、228、反相器214、216、234 、236、244、246、反或(NOR)閘 238、240、反及(NAND)閘 242、246及由反相器230、232所構成之鎖定器。 由 PMOS 電晶體 200、202、204及NMOS 電晶體 206、208、210 、212所構成之啟動電路,執行寫入動作時,啟動信號 KDPRECB為”高”電位,所以斷開PMOS電晶體200,接通 NM0S電晶體210、212,使資料線對DTA、DTAB成為”低”電 位。而且,執行讀出動作時,啟動信號KDPRECB為,’低,’電 位’所以接通PMOS電晶體200,斷開NMOS電晶體210、212 -13- 本紙張尺度適用中圉國家榡準(CNS ) A4規格(21〇χ 297公釐) (請先閱讀背面之注意事項寫本頁) --絮· 7 60 π 經濟部中央標準局員工消費合作社印製 A7 ____B7 五、發明説明(11 ) ,放大感測放大器輸出信號SAS、SASB而分別傳送到資料線 對 D丁A、DTAB 〇 反相器 214、216、PMOS 電晶體 218、220、224、226、NMOS 電晶體222、228及由反相器230、232所構成之鎖定器,執行 寫入動作時,資料線對DTA、DTAB的資料全部為”低”電位 ,所以斷開PMOS電晶體220、226及NMOS電晶體222、228的 全部,接通PMOS電晶體218、224,在資料線對DTBB、DTB 維持鎖定於鎖定器230、232的資料。執行讀出動作時,分別 反轉傳送到資料線對DTA、DTAB的資料而傳送到資料線對 DTB、DTBB。 由反相器234、236及反或(NOR)閘238、240所構成之電路 根據與時鐘信號CLK同步的信號KDATA,分別反轉傳送到 資料線對DTBB、DTB的資料而輸出到資料線對DTC、DTCB 。即,前述電路於信號KDATA從”低”電位轉變到”高’’電位 時,分別反轉傳送到資料線對DTBB、D TB的資料而傳送到 資料線對DTC、DTCB。 信號KDATA於1周期後的執行寫入動作時被啟動,以便將 感測放大器2 2的輸出信號緩衝而輸出,於2周期後的執行寫 入動作時被啟動,以便將感測放大器2 2的輸出信號緩衝而 鎖定,將該所鎖定的資料延遲1周期而輸出。即,信號 KDATA於1周期後的進行寫入動作時被啟動,以便在現在的 周期輸出讀出資料,於2周期後的執行寫入動作時被啟動, 以便在下一周期輸出讀出資料。即,鎖定於圖4所示之資料 輸出緩衝器之鎖定器230、232的定時在1周期或2周期後的 -14- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •裝·
、1T A7 -----------B7 五、發明説明(12 ) 執仃寫入動作時的任何一方都相同,只在根據信號kdata 之輸出k號對DOU、DOD的輸出定時有差別。 、而且’由反及(NAND)閘242、246及反相器244、246所構 成之包路按照輸出啟動信號〇 E,將傳送到資料線對D τ C、 DTCB的#號分別輸出到資料輸出信號對、d〇d。 即,1周期後的執行寫入動作時的讀出方法使用流通(fl〇w thlOUgh)方法··按照信號KDATA在現在周期輸出鎖定於資料 輸出緩衝器的資料,2周期後的執行寫入動作時的讀出方法 使用管線(plpelined)方法··按照信號〖〇八丁八在下一周期輸出 鎖定於資料輸出緩衝器的資料。 又’雖未舉例圖示開關(S1、S2、S3、S4、S5、S6、 S7、S8、S9、S10、Sll、S12)之結構,但可用CM0S傳送閘 構成’亦可使用熔絲(fuse)構成。 經濟部中央標隼局員工消費合作社印製 若使用CMOS傳送閘構成時,如同按照來自外部的1周期 後寫入動作及2周期後寫入動作的控制信號控制CM〇S傳送 閘構成即可。例如控制信號為”高”電位時,若構成如下: 將控制信號施加於2周期後執行寫入動作時所接通的cM〇s 傳送閘,將所反轉的控制信號施加於1周期後執行寫入動作 時所接通的CMOS傳送閘,則2周期後要執行寫入動作時, 施加’’高”電位的控制信號,丨周期後要執行寫入動作時,施 加’’低”電位的控制信號即可。而且,使用熔絲構成開關, 固足元件,以便執行1周期後寫入動作和2周期後寫入動作 中的任一動作時,在元件出貨前切斷相當熔絲即可。 <本實施形態之半導體記憶器裝置之動作例> -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 斗/ou/l A7 ~_87 —_____ 五、發明説明(13 ) 兹參考關於如上述之本實施形態之半導體記憶器裝置之各 部動作說明,使用圖5及圖6之定時圖說明圖1所示之本實施 形態之半導體記憶器裝置之1周期及2周期後的執行寫入動 作時的位址及資料處理方法。 (1周期後的寫入動作例) 首先’將1周期後的寫入動作分類成下面兩個情況。 第一情況為連續輸入2個寫入命令的情況,將第二寫入命 令時所輸入的寫入資料寫入胞中。第二情況為連續輸入讀 出、寫入命令的情況,將寫入資料寫人胞中,該寫入資料 相當於第二寫入命令時在其所連續的命令前的最後所輸入 的寫入命令。 圖5為說明圖1所示之裝置1周期後的寫入動作的定時圖, 從輸入寫入位址起1周期後輸入寫入資料。而且,此時如上 述’接通圖1所示之開關S 1,斷開開關S 2、S 3、S 4、S 5、 S6、S7,斷開圖3所示之開關S8、S10、S12,接通開關S9 、SU〇 在第一周期輸入寫入命令,位址輸入緩衝器24就將來自 外部的位址A 〇緩衝而輸出到位址輸入暫存器2 6。位址輸入 暫存器2 6按照"高,,電位的控制信號c 0鎖定位址A,按照,, 低”電位的控制信號C 0輸出位址A 0。另一方面,資料輸入 緩衝器3 2將資料D 0緩衝而輸出。資料輸入暫存器3 4按照,, 低·’電位的資料輸入控制時鐘DINCLK輸出資料DO°WE輸 入緩衝器44將允許寫入信號WE輸入而緩衝。WE輸入暫存 器4 6按照”高”電位的時鐘信號,鎖定”高”電位的信號WE, -16- 本紙張尺度適用中國國家標準(CNS ) M規格(21〇>< 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 476071 A7 B7_ 五、發明説明(14 ) 輸出作為信號W1。 在第一周期輸入寫入命令,位址輸入緩衝器24就將來自 外部的寫入位址A 1緩衝而輸出到位址輸入暫存器2 6。位址 輸入暫存器2 6按照”高”電位的控制信號C Ο將位址a 0,按 照•’低’’電位的控制信號C 〇將位址a 1輸出作為信號WA1。資 料輸入暫存器3 4按照,,高,,電位的資料輸入控制時鐘mNCLK 將資料D Ο,按照”低”電位的資料輸入控制時鐘dincLK將 資料D 1輸出作為信號丨丨。資料輸入緩衝器3 2按照”低”電位 的資料輸入控制時鐘DINCLK,將資料D 1緩衝而輸出。資料 輸入暫存器3 6按照’’低’’電位的資料輸入控制時鐘dinCLK, 輸出資料DO。WE輸入緩衝器4 4將WE信號緩衝而輸出。 WE輸入暫存器4 6、4 8將”高”電位的信號輸出作為信號w 1 、W2 〇 控制信號產生部5 2按照”高”電位的時鐘信號CLK,產生將 信號W 1、W 2邏輯相乘的控制信號c 1。資料傳送控制部4 〇 按照控制信號C 1鎖定由資料輸入暫存器3 4所輸出的資料 DO,輸出作為信號WD。因此,進行相當於位址A〇的寫入 資料DO的寫入動作。 經濟部中央標準局員工消費合作衽印製 在圖5中,第一(I)、第二(Π)周期相當於第一情況。 在第三周期輸入讀出命令,位址輸入緩衝器24就將來自 外部的讀出位址A2緩衝而輸出到多工器。位址輸入暫存 器26按照,,低,,電位的控制信號co,將位址A1輸出作為信 號W A 1。資料輸入暫存器3 4按照”高”電位的資料輸入控制 時鐘DINCLK,傳送資料D 1作為信號11。資料輸入暫存器 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 —____ B7 五 '發明説明(15 ) 36按照’’高,,電位的資料輸入控制時鐘DINCLK將資料D1 , 按照"低’’電位的控制時鐘]〇^(:1^將資料£) i傳送作為信號 、WE輸入暫存器4 6、4 8分別產生,,低,,電位的,,高,,電位的 信號作為信號Wl、W2。 控制信號產生部52不產生控制信號^、C2。因此,不進 行寫入動作而進行流通方式的資料讀出動作,產生輸出資 料Q 2作為輸出信號XDOy。 在第四周期輸入寫入命令,位址輸入緩衝器24就將位址 A3緩衝而輸出。位址輸入暫存器26按照"高,,電位的控制信 號C0將位址A1,按照”低,,電位的控制信號〇c將位址八3輸 出2為位址WA1。資料輸入緩衝器32將資料D3緩衝而輸出 。資料輸入暫存器3 4按照”低”電位的資料輸入控制時鐘 DINCLK ’輸出資料D 3。資料輸入暫存器3 6按照,,低,,電位 的貪料輸入控制時鐘DINCLK,輸出資料D1。冒£輸入緩衝 器44將WE輸入緩衝而輸出。WE輸入暫存器46、48分別輸 出咼電位和π低”電位的信號作為信號w 1、w 2。 控制信號產生部52按照”高”電位的時鐘信號,產生控制 仏號C 2。資料傳送控制部4 〇按照控制信號c 2,傳送資料 D 1作為信號WD。因此,進行相當於位址a丨的窝入資料D i 的寫入動作。 在圖5中,第二(in)、第四(IV)周期相當於上述第二情況。 如從圖5之疋時圖得知,在第二寫入周期將寫入資料]〇〇 傳送到資料線對,在第三讀出周期將讀出資料Q 2從胞傳送 到資料對,在第四寫入周期將寫入資料D丨傳送到資料線對 (請先閱讀背面之注意事項^^寫本頁) • ! I II · I · 装. 訂 線 -18 - 本紙張尺度適用中國國豕標準(CNS ) A4規格(21〇 X 297公缝) A7 * ---—___B7_____ 五、發明説明(16^ ~ --- 。因此’不產生在資料線對的資料衝突問題。 (2周期後的寫入動作例) 其次,將2周期後的寫入動作分類成下面三個情況。 第惴況為連續輸入3個寫入命令的情況,將第三寫入命 令時所輸入的寫入資料寫入胞中。 第二情況為連續輸入寫入、讀出、寫入命令或連續輸入讀 出、寫入、寫入命令的情況,將寫入資料寫入胞中,該窝 入負料相g於按照弟二寫入命令在所連續的命令前的最後 所輸入的寫入命令。 第三情況為輸入讀出、讀出、寫入命令的情況,將寫入資 料寫入胞中,該寫入資料相當於在其所連結的命令前輸入 的2個寫入資料中所先輸入的寫入命令。 圖6為說明圖丨所示之裝置之2周期後的寫入動作的動作定 時圖,從輸入寫入位址起2周期後輸入寫入資料。這種情況 ’如上述’斷開圖i所示之開關s丨,接通開關s 2、s 3、s 4 、S 5、S 6、S 7,接通圖3所示之開關S 8、S10、S12,斷開 開關 S9、S11。 經濟部中央標準局員工消費合作社印製 在第一周期輸入寫入命令,位址輸入緩衝器24就將位址 A 0緩衝而輸出。位址輸入暫存器2 6按照,,低,,電位的控制信 號C0,輸出位址A〇。WE輸入緩衝器44將WE信號緩衝而 輸出。WE輸入暫存器46、48、50分別輸出,’高’,電位、,,低 π電位 ' ”低’’電位的信號作為信號W 1、w 2、W 3。 在第二周期輸入寫入命令,位址輸入緩衝器24就將位址 A 1緩衝而輸出。位址輸入暫存器2 6按照”高”電位的控制信 -19- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 4/6071 A7 _______ B7 五、發明説明(^ " 〜〜〜- 號CO輸出位址A0 ,按照〃低,,電位的控制信號c〇輸出位址 A 1。位址輸入暫存器2 8按照”低”電位的控制信號c 〇,輸 出位址AO。資料輸入缓衝器32將資料D〇緩衝而;輸出。 料輸入暫存器34按照,,低,’電位的資料輸入控制時鐘dinclk ,輸出資料DO。WE輸入緩衝器44將WE信號緩衝而輸出 。WE輸入暫存器46、48、5〇分別產生,,高,,電位、”高,,電 位、’’低”電位的信號作為信號w 1、w 2、W 3。 在第三周期輸入寫入命令,位址輸入緩衝器24就將位址 A2緩衝而輸出。位址輸入暫存器26、28按照,,高,,電位的控 制信號C〇分別輸出位址A1、位址AO,按照”低”電位的控 制信號C〇分別輸出位址A2、位址A1。資料輸入暫存器34 桉照’’高,’電位的資料輸入控制時鐘DINCLK輸出資料d〇, 按照’’低’’電位的資料輸入控制,時鐘DINCLK輸出資料D i作為 k號I 1。資料輸入暫存器3 6按照”低”電位的資料輸入控制 時鐘DINCLK,輸出資料DO作為信號12。WE輸入緩衝器44 分別輸出’’高’,電位的信號作為信號W 1、W2、S 3。 控制信號產生部52接收信號Wl、W2、W3的輸入,按照 •’鬲”電位的時鐘信號CLK產生控制信號C1。資料傳送控制 部4 〇按照控制信號C 1,輸出資料D 0作為信號WD。因此, 進行對於相當於位址A 〇的寫入資料d 〇的寫入動作。 在圖6中’第一(I)、第二(II)、第三(III)周期相當於上述第 一情況。 在第四周期輸入讀出命令,位址輸入緩衝器24就將讀出 位址A3緩衝而輸出到多工器so。位址輸入暫存器34、36按 -20- 本紙張尺度it國國家--— (請先閲讀背面之注意事項寫本頁) >裝·
、1T B7 五、發明説明(18 ) 照,,低"電位的控制信號C〇,輸出位址A2、川乍為信號 WA1、WA2。資料輸入緩衝器32將資料D1緩衝而輸出。資 料輸入暫存器34、3 6按照,,高”電位的資料輸入控制時鐘 DINCLK分別輸出資料D1、D〇,按照,,低,,電位的資料輸入 控制時鐘DINCLK分別輸出資料D2、D1。資料輸入暫存器 3 8按照’’低”電位的資料輸入控制時鐘dinclk,輸出資料 DO。WE輸入緩衝器44將WL·信號緩衝而輸出。W£輸入暫 存器4 6、4 8、5 0分別輸出,,低,,電位、”高,,電位、”高”電位 的佗號作為信號W1、W 2、W 3。 控制信號產生部5 2不產生控制信號C丨、C 2、c 3。資料 傳送控制部40輸出所鎖定的資料do。而且,進行相當於位 址A 3的讀出資料的讀出動作。 在第五周期輸入寫入命令,位址輸入緩衝器32就接收位 址A 4的輸入而緩衝。位址輸入暫存器2 6、2 8按照”高”電位 的控制信號C 0分別輸出位址A4、A2,按照,,低,1電位的控 制信號C 0分別輸出位址A4、A2。資料輸入緩衝器3 2將資 料D 2緩衝而輸出。資料輸入暫存器3 4按照”高”電位的資料 輸入控制時鐘DINCLK,輸出資料D2。資料輸入暫存器36 、3 8按照’’南’’電位的資料輸入控制時鐘dinCLK分別輸出資 料D 1、D 0,按照”低”電位的資料輸入控制時鐘DINCLK分 別輸出資料D2、D1。WE輸入緩衝器44輸入WE信號而緩 衝。WE輸入暫存器4 6分別輸出”高”電位、”低”電位、”高” 電位的信號作為信號W1、W 2、W 3。 控制信號產生部5 2接收信號W 1、W 2、W 3的輸入,按照 -21 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇χ 297公釐) η 先 閲 讀 背 5 1 事 項 % 本 頁 經濟部中央標準局員工消費合作社印製 476071 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(19) ”高”電位的時鐘信號CLK產生控制信號C2。資料傳送控制 部40按照控制信號C2,輸出資料D1作為信號%〇。因此, 進行相當於位址A 1的寫入資料D 1的寫入動作。 在圖6中,第三(ΙΠ)、第四(IV)、第五(v)周期相當於上述 第二情況。 在弟六周期輸入寫入命令,位址輸入緩衝器24就將位址 A5緩衝而輸出。位址輸入暫存器26、28按照”高”電位的控 制信號C 0分別輸出位址A4、A2,按照”低”電位的控制信 號C 0分別輸出位址a 5、A 4。資料輸入暫存器3 4按照”低” 電位的資料輸入控制時鐘DINCLK,輸出資料D4。資料輸入 暫存器36、3 8按照”低,,電位的資料輸入控制時鐘1)11^^^^, 分別輸出資料D2、D1。WE輸入緩衝器44將WE信號緩衝 而輸出。WE輸入暫存器46、48、50分別輸出,,高,,電位、” 高π電位、”低,,電位的信號作為信號Wl、W2、W3。 控制信號產生部52接收信號Wl、W2、W3的輸入,按照 ”高’’電位的時鐘信號CLK輸出資料D2作為信號WD。因此, 進行相當於位址A2的寫入資料D2的寫入動作。 在圖ό中,第四(IV)、第五(v)、第六(VI)周期相當於上述 第二其他情況。 在第七周期輸入讀出命令,位址輸入緩衝器24就將讀出 位址A6緩衝而輸出到多工器3()。位址輸入暫存器26、28按 …、低境位的控制信號C 0,輸出位址A 5、A 4。資料輸入 緩衝器32將資料D4緩衝而輸出。資料輸入暫存器34、36、 3 8桉照’’高’’電位的資料輸入控制時鐘DINCLK分別輸出資料 (請先閲讀背面之注意事項再填寫本頁) -裝·
、1T -22-
A7 發明説明 4 D 2 D 1 ’按照π低’’電位的資料輸入控制時鐘dinclK 分別輸出資料D5、D4、D2。WE輸入緩衝器44將1^信號 緩衝而輸出。WE輸入暫存器46、48、50分別輸出”低•,電 位、’’高”電位、,,高”電位的信號作為信號W1、W2、W3。 控制信號產生部5 2不產生控制信號C丨、c 2、c 3。資料 傳送控制部40輸出所鎖定的資料D2作為信號貿〇。而且, 進行對於1買出位址A 6的讀出資料的讀出動作。 在第八周期輸入讀出命令,位址輸入緩衝器24就將讀出 位址A7緩衝而輸出到多工器3〇。位址輸入暫存器26、28按 照’’低”電位的控制信號C0 ,輸出位址八5、A4。資料輸入 緩衝器32將資料D4緩衝而輸出。資料輸入暫存器34、36、 3 8按照’’高,,電位的資料輸入控制時鐘DINCLK分別輸出資料 D 5 D 4、D 2,資料輸入暫存器3 6、3 8按照”低”電位的資 料輸入控制時鐘DINCLK分別輸出資料D5、D4。we輸入緩 衝器44將RE信號緩衝而輸出。WE輸入暫存器46、48、5〇 分別輸出”低,,電位、,,低,,電位、”高,,電位的信號作為信號 W 1、W2、W3 〇 控制信號產生部52不產生控制信號C1、C2、C3。資料 傳送控制部40輸出所鎖定的資料D2作為信號WD。而且, 進行對於讀出位址A7的讀出資料的讀出動作。 在第九周期輸入寫入命令,位址輸入緩衝器24就將位址 A8緩衝而輸出。位址輸入暫存器26、2 8按照”高”電位的控 制信號C 〇分別輸出位址A 5、A4 ,按照”低”電位的控制信 號C()分別輸出位址A8、A5。資料輸入暫存器36、38按照 -23- 476071 A7 B7 五、發明説明(21 經濟部中央標準局員工消費合作社印製 π低π電位的資料輸入控制時鐘DINCLK,分別认⑺輸出資料D 5、 D4。WE輸入緩衝器44將WE信號緩衝而輪+ 士 _ 爾出。WE輸入暫 存為4 6、4 8、5 0分別輸出”高”電位、”低丨丨哈 ·-、 电位、丨,低丨丨電位的信號作為信號W1、W 2、W 3。 控制信號產生部5 2輸入信號w 1、W 2、.> , 按照”高”電位 的時鐘信號C L Κ產生控制信號C 3。資料傳送 、 吁制邵40按照控 制信號C 3,輸出資料D 4作為信號w D。因此,y 礙行對於位址 A 4的寫入資料D 4的寫入動作。 在圖6中’第七(VII)、第八(·)、第九(IX)周期相當於上 第三情況。 如從圖6之定時圖得知,在第三寫入周期將寫入資料D〇傳送 到資料線對,在第四讀出周期將讀出資料(^3傳送到資料線對, 在第五寫入周期將寫入資料D 1傳送到資料線對,在第二寫入 期將寫人資料D2傳送到資料線對,在第七讀出周期將讀出資Z Q6傳送到資料線對,在第八讀出周期將讀出資料卩?傳送到 料線對,在第九寫入周期將寫入資料1)4傳送到資料線對。因% ,如上述,藉由控制位址和資料,不產生在資料線對的資料= 突問題。 在上述說明,說明了無死周期而進行丨周期及2周期後的寫 動作。然而,若使用者希望設定死周期,則在動作周期中間a 定非選擇(deselect)周期。在非選擇周期,和讀出周期同樣進行 處理的動作。 在上述貫施形態,使用圖面說明了本發明之半導體記憶器 置及動作,但這只不過是一個例子,在不脫離本發明之技術 述 資 此 入 設 裝 思 (請先閲讀背面之注意事項寫本頁) i 裝· 訂 -24- 本紙張尺度適用中ϋϋ家標準(CNS ) M規格(2lQx297公餐 A7 發明説明(22 B7 想及範圍的範圍内’可以各式各樣的修正及變更。 [發明之效果]如以上說明,本發明在半 ^ 〇 . 干夺把#丨思咨裝置及其資料處理: 法万面具有以下效果·· 6Λ ^ Λ . . ^ f ”、、叱周期而進仃1周期及2周期1 的寫入動作和1買出動作轉變。 [圖式之簡單說明] 圖1為本實施形態之半導體記憶器裝置的方塊圖。 圖2為顯示圖丨所示之資料輸入部及資料傳送控制 路例又圖。 圖3為顯示圖1所示之控制信號產生部之電路例之圖。 圖4為顯示圖1所示之資料輸出緩衝器之電路例之圖。 圖5為說明圖1所示之半導體記憶器裝置之1周期後的窝, 動作的動作定時圖。 ·… 圖6為說明圖丨所示之半導體記憶器裝置之2周期後 動作的動作定時圖。 ” (請先閱讀背面之注意事項寫本頁j I - —I- 1 I - . 裝 訂 線 經濟部中央標车局員工消費合作社印製 -25-

Claims (1)

  1. 476071 穴、申凊專利範圍 1 · :種半導體記憶器裝置,其特徵在於:具備 =止輸入控制機構:來自外部的讀出位址照樣輸出,^ …、月後的執行寫入動作時將寫入位址延遲1周期而輸出 輸2出周期後的執行寫人動作時將寫人位址延遲2周期而 貝料輸入控制機構:前述1周期後的執行寫入動作時 、將由外部在寫入位址的1周期後所輸入的寫入資料延 :0周期或1周期而輸出,冑述2周期後的執行寫入動作 、’將由相在2周期後所輸入的寫入資料延遲 、1周期或2周期而輸出;及, 資料傳送機構:前述1周期後的執行寫入動作時,窝 2令'窝人命令連續輸人,就傳送前 期 的資料’讀出命令或非選擇和寫入命遲,期 :前述被延遲1周期的資料,前述2周期後:執行;: :作:,寫入命令、窝入命令、寫入命令連續輸 傳送前述被延遲〇周期的資料,寫人命令、 攻 非選擇、寫人命令連續輸人或者讀出命令或^選^或 入命令、寫入命令連續輸入’就傳送前述被延 的資料,1買出命令或非選擇、讀出命令或非選 命令連續輸入,就傳送前述被延遲2周期的資料罵讀出來自相當於來自前述位址輸入控制機構的讀出 址(胞的資料,周期後的執行窝入 流通方式輸出資料,前述2周期後的 1 , 利用管線方式輸出資科’將由前述資料傳送機:::二
    頁 訂 寫 期 入 位 -26 - 本紙張尺度適用中國國家橾準(CNS ) A4規格(2]^297公慶y 476071 申請專利範圍 2. ,相當於來自前述位址輸入控制機構的寫入位=::::之半導體_裝置,其中前述 第1位址輸入暫在哭· 址延遲1周期而輸出;文…、第1控制#號c〇將前述位 第2位址輸入暫在哭 、第_輸入暫存器 _構:按_=:=及, =周;後的執行窝入動作時,按照窝入命令:二: 1位址輸入暫存器的輸 卩7將則述 後的執行寫入動作時,按d:輸出,前述2周期入暫存器的輸出信號選擇而,、:出入:"將前述第2位址輸::申β專利範圍第2項之半導體記憶器 =信號C°為將時鐘信號和寫入命令信號邏Si:機::之半導體記憶器裝置,其中前述 :二= 、則述寫入資料作為第丨資料 第2資科輸入暫存器:按照第2狀態的二η;以NCUC鎖定前述第卜„^# 制=前述第1狀態的第2控制信號傳送前述所 為第2資料信號!2 ;及, 貞疋的男枓作 項
    前 第 訂 號 云張尺度適用 476071 A8 B8 C8 D8
    申請專利範圍 6 經濟部中央標準局員工消費合作社印製 第3資料輸入暫存器:按照前述第2狀態的 號Dmcuc骸前述第2資料輸人暫存器的 :们: 照前述幻狀態的第2控制信號傳送前 :資: 作為第3資料信號13 , 疋的貝料 ,述第!周期後的執行寫入動作時,輸出前述第 2貝料仏號II、12,前述第2周期後的執 ,輸出前述第1、第2及第3資料信仙、12‘」3動作時 如申請專利範圍第4項之半導體記憶器裝置,並、、 第2控制信號DINCLK係前述1周期後的埶 ” d逑 ’與前述寫人命令i周純的前料鐘信號同 = 述第2狀態的信號,前述2周期後 月’J 丁馬入動作時, 與前述寫入命令2周期後的前述時鐘信號 ^ 第2狀態的信號。 ;ΰ •屋生前述 如申請專利範圍第4項之半導體記憶琴 幻資料輸入暫存器錢 前述 第1傳送閘:按照前述第i狀態的第2 DINCLK,傳送前述寫入資料;及, 工Π口説 第1鎖定器··鎖定前述第1傳送閘的輸出資料而輸出 作為前述第1資料信號。 # W 如申請專利範圍第4項之半導體記憶器裝置,並二、 第2資料輸入暫存器具備 〃中Μ述 第2傳送閘:按照前述第2狀態的第2 DINCLK,傳送前述第1資料信號; 。风 第2鎖定器:鎖定前述第2傳送間的輸出資料; 請 先 閎 讀 背 ιέ5 項 本 頁 裝 訂 -28 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 六、申請專利範圍 第3傳送閘:按照前述第i狀 腦CLK,傳送前述第2鎖定器的輸出資科U信號 弟3鎖定器·鎖定前诚望… 作為前述第2資科信號。&問的輸出資料而傳送 8·如中請專利範圍第4項之半導體記憶器 第3資料輸入暫存器具備 /、中可逑 號 第4傳运閘·按照前述第2狀態的第 DINCLK,傳送前述第2資料信號,· 二制k f 4鎖定器··鎖定前述第4傳送間的輸出資料· 號 弟5傳送閉··按照前述第i狀態, 臟LK,傳送前述第4鎖定器的輸出資料;:,制信 弟5鎖定器:鎖定前述第5傳送間的輸 作為前述第3資料信號。 ⑧科而傳驾 中 9 ·如申清專利範圍第j或4項之半導體記憶器 前述資料傳送機構具備 裝置,其 乙制k號產生機構··前述i周期後的執行 ,連續輸入寫入命令、寫入☆人 μ寫入動作乐 信號c 1,連终於士”卩v 屋生第1傳送控. 產生W 命令或非選擇、窝入命令1 罘2傳迗控制信號c2, .、 動作時,連續輸入窝入命令、窝入了令期= 亍寫A = 連續輸入寫二 擇、窝Ια # ^人命令或者連續輸人讀出命令或選 於C2 、表'令、寫入命令,就產生前述第2傳送控‘俨 ^C2,連%輸入讀出命令或非選擇、讀出命令或非^ 丄 _^_ -29- 本紙張尺度適用中國 '申請專利範圍 擇次寫入命令,就產生第3傳送控制信號C 3 ;及, 貝料傳送制機構:按照第2狀態的第i傳送控制信 號C、1,傳送前述第1資料信號II,按照前述第2狀態的第 t傳运=制k號C2傳送前述第2資料信號12,按照前述 第2狀·势的第3傳送控制信號c 3傳送前述第3資料信號 13 ,將前述所傳送的資料鎖定、輸出。 士申π專利範圍第9項之半導體記憶器裝置,其中前述 控制信號產生機構具備 士第1寫入,/讀出命令輸入暫存器··按照第丨狀態的時鐘 號鎖疋則述寫入或讀出命令,按照第2狀態的時鐘信 號,出前述所鎖定的資料作為第1命令信號W1 ; 寫入/讀出命令輸入暫存器··按照前述第1狀態的 日、鐘信號鎖定前述第丨命令信號W1,按照前述第2狀態 的時鐘信號輸出前述所鎖定的資料作為第2命令信號% 窝入/讀出命令輸入暫存器··按照前述第2狀態的 日’鈇^號鎖定前述第2命令信號…,按照前述第2狀態 的時鐘信號輸出前述所鎖定的資料作為第3命令信號 第Η專达控制信號產生機構:前述丨 =作時,將前述第i命令信㈣和第2命令;^ it乘而產生前述第1傳送控制信號C1,前述2周期 们丁寫入動作時’將前述第1、第2、第3命令信號 、W2、W3邏輯相乘而產生前述第!傳送控制信號 -30- 210X297公釐) 本纸張尺度適用 476071 A8 B8 C8 D8
    申請專利範圍 經濟部中央標準局員工消費合作社印製 Cl; =2傳送控缝❹生機構:前述丨周期後 入動作時’將前述第i命令信號们和第2命 丁= 所=的信號邏輯相乘而產生前述第2傳送控制錢Ο ,心2周期後的執行寫入動作時,將前 號^和前述第2命令信㈣及第3命令信號W3互2 (exciusive〇R)運算的信號邏輯相乘而產生 = 控制信號C2 ;及, 得IS =3傳送㈣信號產生機構:前述2周期後的執 入動作時,將W述第丨命令信EW1和前 W2所反轉的信號和前述第3命令信號们所反轉的= 避輯相乘而產生前述第3傳送控制信號C3。 ) 11. 如=請專利範圍第10項之半導體記憶器裝置,其中々 述弟1寫入/讀*命令輸入暫存器具# ^ 第6傳送閘:按照前述第1狀態的時鐘信號H 述寫入或讀出命令; 得运則 第6銷定器:鎖定前述第6傳送閘的輸出資料. 寫第入送=安照前述第2狀態的時鐘信號,傳送前述 寫入或謂出命令;及, 第L鎖定,器:鎖定前述第7傳送閘的輸出資料而輸由 作為别述第1命令信號w 1。 ’ 12. 如:請專利範圍第10项之半導體記憶器裝置,其卜 述罘2寫入/謂出命令輸入暫存器具備 弟8傳送間:按昭前哲 則述弟1狀毖的時鐘信號,傳送前 -31 - 表紙張尺度適用中國國家標準(CNS77^77I^^y 裝-------訂 (請先閎讀背面之注意事項I^c寫本頁} -----uk-------------- 476071 申請專利範圍 述第1命令信號W1 ; 述第8傳送閉的輸出資料,· 述寫入或/出命述第2狀態的時鐘信號,傳送前 弟9鎖疋器:鎖定前述第9傳送閘的輸出資 作為前述第2命令信號W2。 頂出貝科而傳运 13.如申請專利範圍第1〇項之半導體記憶器 > 述第3寫入/讀出命令輸入暫存器具備 -刖 第10傳送閘:按照前述第丨狀態 述第2命令信號W2; 里4唬,傳运則 第8鎖定器··鎖定前述第1〇傳送問的輸出資料· 4二專,:二:照前述第2狀態的時鐘信號,傳送前 述寫入或謂出命令;及, 吁 、、/11傳送閘的輸出資料而傳 送作為前述第3命令信號W3。 、 14 一種半導體記憶器裝置,其特徵在於:具備 位址輸入緩衝器:將來自外部的位址緩衝而輸出. 位址輸入機構:按照第丨控制信號c〇 输出, 經濟部中央標準局負工消費合作社印製 緩衝器的輸出位址延W周期或2周期而輸:…止輸入 選擇機構Μ賣出命令時,輸出來自前 器的讀出位址,1周期後的執行窝 忒 被延遲丨周期的位址,2周期後的執::時’輸出前述 出前述被延遲2周期的位址; 77 %呀 ^ 資料輸入缓衝器:前述1周期後的執行寫人㈣^ 32 本纸張尺度逋用中國國家標準(CNS ) A4規格(210X297^^ π / υυ / 丄 中請專利範圍 將前述被延遲丨周期所輸入的資 二 資料輸入控制機構··前述1周期後的執行 :按照第2控制信號戰LK將前述資科輸入缓=二寺 =延遲°周期或1周期而分別輸出作為第广:第:: 上:1卜12,前述2周期後的執行窝入動 昭 述弟2控制信號將前述資料輸入緩衝器出:: 遲〇:期、1周期或2周期而分別輸出 2 = 3資料信號II、12、13, ^ ^ 乙制L號產生機構··前述丨周期彳纟^ ^ ^ ^ ,連續輸入寫入命令、寫入命令,就產執=動作時 ,連續輸入讀出命令或非選 :控: 生前述第;·傳;窝就產 煜、金λ人人^ 運、·*貝輸入碩出命令或非選 人人”·、、㈠、冑入命令或者連續輸入寫入命令、讀出 =2或寫入命令’就產生前述第2傳送控制信 i 入讀出命令或非選擇、讀出命令或非選 擇次寫入命令,就產生第3傳送控制信號c3;及, >料傳送担制機構··按 送前述㈣料” η ί傳_信號C1傳 # ^ ,, 。a ,按照則述第2傳送控制信號C2 =資料信號12 ’按照前述第3傳送控制信號 运貝枓信號13,前述1周期後的執行寫入動作 33- 本纸張尺度賴 t目^^#iTcNS ) A4^m ( 210X297^7
    訂 •i 斗/ου/丄 經濟部中央標準局員工消費合作社印製 「、申請專利範圍 寫入命令將來自前述資料傳送控制機構的 寫胞陣列,按照前述讀出命令,利用流通方式為 出來自前述胞陣列的讀出資料,前述2周期後的執行g 照ΐ述寫入命令將來自前述資料傳送控制 ★ ’ 、貝料寫入前述胞陣列,按照前述讀出命令,利用 管線方式讀出來自前述胞陣列的讀出資料 15·如:請專利範圍第14項之半導體記憶器裝置,其中前 述第1控制信號c 0為將時鐘_ $ # 乘的信號。 ?里^號和允才寫入信號邏輯相 16.如申請專利範圍第15項之半導體記憶器裝置, = ==CLK係前述1周期後的執行窝:動作 _k·’’’ Βρ τ 1周期後與前述時鐘信號同步產生, 可述2周期後的執行窝入動二 後與前述時鐘信號同步產生。、㈣‘,.,入叩令2周 17·^中請專利範圍第14項之半導體記憶器裝置,i中 述位址輸入機構具備 八T 第1位址輸入暫存器:4 、, 述位址輸入緩衝器二出=述第1控制信號C0將前 第2位址輸入暫C1周期而輸出; 述位址輸入緩衝器;二7述第1控制信號co將前 第^開關:於前後 =2周期而輸出; ,將前述第1位址輸入暫存二仃寫二動作時被接通 搭德接认乂 n ° 、輸出信號輸出到前述 擇機構’於^2周期後的執 k 第2開關:於前述! *作時被斷開, J,、月後的執行寫入動作時被斷 期 Μ •選 開 本纸張尺度適用中國國家標準(CNS ) -34- 476071 A8 B8 C8 D8 經濟部中央標隼局員工消費合作社印製 申請專利範圍 ,於前述2周期後的執行寫入動作時被接通 1位址輸入暫存器的輪由产味私 、弟 暫存器;及’到前述第2位址輸入 第3一開關:於前述1周期後的執行寫入動作時被斷開 ,於前述2周期後的執行寫人動作時被接通,將前述第 2位址輸人暫存器的輸出信號輸出到前述選擇機構。 18.如申請專利範圍第14項之半導體記憶器裝置,其中贫 述資料輸入控制機構具備 八 W 第1資料輸入暫存器:按照前述第1狀態的第2控制信 號DINCLK ,傳送通過前述資料輸入緩衝器所輸出的資 料作為前述第1資料信號I 1 ; ' 第2資料輸入暫存器··按照前述第2狀態的第2控制作 號DINCLK鎖定前述第1資料輸入暫存器的輸出信號,按 照前述第1狀態的第2控制信號DINCLK輸出前述所鎖定 的資料作為前述第2資料信號12 ; 第3 ^料輸入暫存為:按照前述第2狀態的第2控制严 號DINCLK鎖定前述第2資料輸入暫存器的輸出信號,^ 削述弟1狀悲的弟2控制信號DINCLK輸出前述戶斤鎖定 的資料作為前述第3資料信號13 ; 第4開關:於前述1周期後的執行寫入動作時被斷開 ,於前述第2周期後的執行寫入動作時被接通,將前述 第2資料信號12傳送到前述第3資料輸入暫存器;及, 第5開關:於前述1周期後的執行寫入動作時被斷開 ,於前述2周期後的執行寫入動作時被接通,將前述第 35- 本紙蒗尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項 寫本頁) -裝· 訂 4/0U/丄
    申請專利範圍 經濟部中央標準局員工消費合作社印製 3資料信號13輸出到前述資料傳送控制部。 1 9 ·如^專利範圍第1 8項之半導體記憶器裝置,装 述第1資料輸入暫存器具備 、則 第1傳送閘:按照前述第i狀態的第2枰 DINCLK被接通,傳送前述資料輸人緩衝器的、號 ;及, 則®身料 第1鎖足器:鎖定前述第丨傳送閘的輸出 作為前述第U料信號η。 料輪出 2 〇 ·如申請專利範圍第i 8項之半導體記憶器裝置,並 述第2資料輸入暫存器具備 岫 第2傳送閘··按照前述第2狀態的第2控制信號 DINCLK,傳送前述第!資料信號n ; ) 第2鎖定器:鎖定前述第2傳送閘的輸出資料; 第3傳送閘:按照前述第1狀態的第2控制信號 DINCLK,傳送前述第2鎖定器的輸出資料;及, ; 第3鎖定器:鎖定前述第3傳送閘的輸出資料而傳送 作為前述第2資料信號12。 2 1 ·如申請專利範圍第1 8項之半導體記憶器裝置,其中前 述第3資料輸入暫存器具備 第4傳送閘:按照前述第2狀態的第2控制信號 DINCLK,傳送前述第2資料信號12 ; 〇 第4鎖定器:鎖定前述第4傳送閘的輸出資料; 第5傳送閘:按照前述第1狀態的第2控制信號 DINCLK,傳送前述第4鎖定器的輸出資料;及, b -36- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ί請先閎讀背面之注意事項¾填寫本頁} I, 裝· 訂 A8 B8 C8 D8 申請專利範圍 器:鎖定前述第5傳送閘的輪出資料而傳送 作為則述第3資料信號I 3。 22.tl=利範圍第14項之半導體記憶器裳置,其中前 述貝枓傳送控制機構具備 〆一專G閘·按照第1狀態的第1傳送控制信號C 1 , 傳送前述第1資料信號II ; 第,傳送閘·按照第2狀態的第2傳送控制信號C 2 , 傳迗前述第2資料信號12 ; 第^傳送閘:按照第2狀態的第5傳送控制信號c3, 傳运W述第2 3 4資料信號I 3 ;及, 第5、鎖定器:將前述第6、第7、第8傳送閘的輸出資 料鎖定而輸出。 (請先閎讀背面之注意事項 裝丨 寫本頁 -訂 經濟部中央標準局員工消費合作社印製 -37 1 3 ·如申叫專利範圍第1 4項之半導體記憶器裝置,其中前 述控制信號產生機構具備 第1寫入/1買出命令輸入暫存器:按照第丨狀態的時鐘 2 仏號鎖疋岫述寫入或讀出命令,按照第2狀,態的時鐘信 3 號輸出前述所鎖定的資料作為第1命令信號W1 ; 第2寫入/讀出命令輸入暫存器:按照前述第1狀態的 4 時4里k號鎖疋前述第i命令信號W1,按照前述第2狀態 5 的時鐘信號輸出前述所鎖定的資料作為第2命令信號 W2 ; 第3寫入/讀出命令輸入暫存器:按照前述第2狀態的 時鐘信號鎖定前述第2命令信號冒2,按照前述第2狀態 的時鐘信號輸出前述所鎖定的資料作為第3命令信號 476071 A8 B8 C8
    經濟部中央標準局員工消費合作社印製 第1傳送控制信號產生機構:前述丨周期後的執行寫 入動作時,將前述第1命令信號W1和第2命令信號从^ 邏輯相乘而產生前述第i傳送控制信號C丨,前述2周丧 後的執行寫入動作時,將前述第丨、第2及第3命令信謂 Wl、W2、W3邏輯相乘而產生前述第丨傳送控制俨= C 1 ; ° w 第2傳送控制信號產生機構:前述1周期後的執行寫 入動料’將前述第1命令信號W1和第2命令信號1 較轉信號邏輯相乘而產生前述第2傳送控制信號Ο, 珂述2:期後的執行寫入動作時,將前述第1命令信號 W1和前述第2命令信€W2及第3命令信號们互斥或 (exclusive OR)運算的信號邏輯相乘而產生前述第2傳送 控制信號C2 ;及, 弟3傳运控制信號產生機構··前述二周期後的執行寫 入動作時冑則逑第!命令信號Wl*前述第2命令信號 W2的^,信號和第3命令信號们的反轉信號邏輯相乘 而產生前述第3傳送控制信號c 3。 24.如:請專利範圍第23項之半導體記憶器裝置,其中前 述第1寫入/?買出命令輸入暫存器具備 ?=送/!:按照前述第1狀態的時鐘信號,傳送前 述冩入或I買出命令; 第6鎖定器:鎖定前述第6傳送閘的輸出資料· 第7傳送問:按照前述第2狀態的時鐘信號,’傳送前
    本纸張尺度賴中國國家標準(CNS ) '申請專利範圍 述寫入或讀出命令;及, 作:::定〃器二鎖定前述第7傳送閘的輸出資料… 作為則述第1命令信號Wl。 竹而輪出 其中前 傳送前 25·如申請專利範圍第23項之半導“己 述!2窝?讀出命令輸入暫存器;:裝置 閉:按照前述第1狀態的時鐘信號 述罘1命令信號wi ; 傳送前 定二:鎖定前述第8傳送閑的輸出資料 :傳运閘:按照前述第2狀態 述寫入或讀出命令;及, τ里^唬 作:9鎖定器:鎖定前述第9傳送閘的輸出資料而傳、. 作為两述第2命令信號W2。 胃枓而傳货 26.如申請專利範圍第23項之半導體記憶 、, 述,第3寫入/讀出命令輸入暫存器具備4裝置其中晃 :1〇傳送問:按照前述第i 述第2命令信號W2 ; T里乜唬,傳IS珂 H定fn射料第m 述,傳送前 …弟11鎖定器··鎖定前述第傳送閉的輸出 送作為前述第3命令信號W3。 貝 係= 咨裝置之資料處理方法,其特徵在於·· 具備下以4徵之半導體記憶器裝置之資料處理方法: 本纸張尺度朝㈣ϋ家鮮( -39- 申請專利範圍 =址輸人L制機構:來自外部的讀出位址照樣, …月後的執行寫人動作時將寫人位周^ 出,2周期後的執行寫 遲1、月而輸 而輸出;及, 乍寺將窝入位址延遲2周期 ,:::控制機構:前述1周期後的執行寫入動作時 或ΓΛ而Λ的1周期後所輸入的窝入資料延則周期 2二而輸出’前述2周期後的執行寫入動作時,將 由外邵在2周期後所輸入的窝入資料延遲0周期、 而輸/’讀出來自相當於來自前述位址輸入控 制機構的謂出位址的預定數之胞的資料,前 執行寫4作時,㈣流通方讀出資料,前述2周 』後的執仃寫人動作時,利用管線方式輸出資料 自前述資料輸人控制機構的資料寫人相料來自前2 址輸入控制機構的寫入位址的預定數之胞, 前述1周期後的執行寫入動作時,連續輸入窝入命令 、寫入命令,就將前述被延遲()周期的資料,連續輸二 讀出命令或非選擇、寫人命令,就將前述被延遲^ 的資料傳送到前述預定數之胞,前述2周期後的執行寫 入動作時,連續輸人寫人命令、寫人命令、寫人命/, 就將前述被延遲〇周期的資料,連續輸入寫入命令:於 出命令或非選#、寫入命令或者連續輸入讀出命令或非 選擇、寫入命令、寫入命令,就將前述被延遲丨周期的 資料,連續輸入讀出命令或非選擇、讀出命令或非選擇 、寫入命令,就將前述被延遲2周期的資料傳送到前述 -40- 本纸張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐)
    經濟部令央標準局員工消費合作社印製
    預定數之胞者。 種半導體記憶器裝置,其特徵在於:係可進行i周期 及2周期後的寫入動作之半導體記憶器裝置,具備 位址輸入控制機構:來自外部的讀出位址照樣輸出, 1周期後的執行寫入動作時將寫入位址延遲丨周期而輸 出,2周期後的執行寫入動作時將寫入位址延遲2周期 而輸出; 人寫入機構··前述1周期後的執行寫入動作時,寫入命 ^寫入命令連續輸入,就傳送被延遲〇周期的資料, 喝出σ卩令或非選擇和寫入命令連續輸入,就傳送被延遲 ^周^期的資料,前述2周期後的執行寫入動作時,寫入 命令、寫入命令、寫入命令連續輸入,就傳送前述被延 周期的資料,寫入命令、讀出命令或非選擇、寫入 2令連續輸入或者讀出命令或非選擇、寫入命令、寫入 :令連續輸入,就傳送前述被延遲丨周期的資料,讀出 命令或非選擇、讀出命令或非選擇、寫人命令連續輸入 ^就傳送前述被延遲2周期的資料,將前述所傳送的資 料寫入相當於來自前述位址輸入控制機構的寫入位址 胞;及, 項=機構·謂出來自相當於來自前述位址輸入控制機 構的讀出位址之胞的資料,前述丨周期後的執行寫入動 作時,利用流通方式輸出資料,前述2周期後的執行寫 入動作時,利用管線方式輸出資料者。 29· -種半㈣域器裝置之諸處理方法,其特徵在於: -41 - I ^ I 裝-- (請先閎讀背面之注意事項寫本頁} m n m m 經濟部中央標隼局員工消費合作社印製
TW087121797A 1998-07-07 1998-12-29 Semiconductor memory devices and its data processing method TW476071B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027343A KR100270959B1 (ko) 1998-07-07 1998-07-07 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
TW476071B true TW476071B (en) 2002-02-11

Family

ID=19543387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087121797A TW476071B (en) 1998-07-07 1998-12-29 Semiconductor memory devices and its data processing method

Country Status (6)

Country Link
US (1) US6549994B1 (zh)
EP (1) EP0974978B1 (zh)
JP (1) JP4180705B2 (zh)
KR (1) KR100270959B1 (zh)
DE (1) DE69936364T2 (zh)
TW (1) TW476071B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164362B2 (en) 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6937538B2 (en) 2000-02-02 2005-08-30 Broadcom Corporation Asynchronously resettable decoder for a semiconductor memory
AU2001233226A1 (en) * 2000-02-02 2001-08-14 Broadcom Corporation Memory module with hierarchical functionality
US6647470B1 (en) * 2000-08-21 2003-11-11 Micron Technology, Inc. Memory device having posted write per command
US7251711B2 (en) * 2002-05-28 2007-07-31 Micron Technology, Inc. Apparatus and methods having a command sequence
US6938142B2 (en) * 2002-08-28 2005-08-30 Micron Technology, Inc. Multi-bank memory accesses using posted writes
JP2004206850A (ja) * 2002-10-31 2004-07-22 Toshiba Corp 半導体記憶装置
US9934828B2 (en) * 2016-05-31 2018-04-03 Taiwan Semiconductor Manufacturing Company Limited Shared sense amplifier and write driver
CN108320771B (zh) * 2018-04-23 2023-10-20 长鑫存储技术有限公司 存储器的写操作控制电路,控制方法及存储器
US11775457B1 (en) * 2021-02-23 2023-10-03 Xilinx, Inc. Command pattern sequencer for memory calibration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625277B2 (ja) * 1991-05-20 1997-07-02 富士通株式会社 メモリアクセス装置
JP3304577B2 (ja) * 1993-12-24 2002-07-22 三菱電機株式会社 半導体記憶装置とその動作方法
JP2734957B2 (ja) * 1993-12-24 1998-04-02 日本電気株式会社 半導体記憶回路の制御方法
JP3170146B2 (ja) * 1994-07-29 2001-05-28 株式会社東芝 半導体記憶装置
JPH0883211A (ja) * 1994-09-12 1996-03-26 Mitsubishi Electric Corp データ処理装置
JP3102301B2 (ja) * 1995-05-24 2000-10-23 株式会社日立製作所 半導体記憶装置
JP3184096B2 (ja) * 1995-08-31 2001-07-09 株式会社東芝 半導体記憶装置
US5838631A (en) * 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram

Also Published As

Publication number Publication date
JP2000040372A (ja) 2000-02-08
JP4180705B2 (ja) 2008-11-12
US6549994B1 (en) 2003-04-15
EP0974978A1 (en) 2000-01-26
KR20000007821A (ko) 2000-02-07
DE69936364T2 (de) 2008-02-28
EP0974978B1 (en) 2007-06-27
DE69936364D1 (de) 2007-08-09
KR100270959B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
TWI227491B (en) Semiconductor memory device having a DRAM cell structure and handled as a SRAM
TW550590B (en) Semiconductor memory device
KR101955127B1 (ko) 감지 회로를 이용하여 배타적 or 연산을 수행하기 위한 방법 및 장치
TW442793B (en) Semiconductor memory device
JP3945793B2 (ja) 同期型半導体メモリ装置のデータ入力回路
US5257236A (en) Static RAM
JP3220586B2 (ja) 半導体記憶装置
TW476071B (en) Semiconductor memory devices and its data processing method
TW440842B (en) High-speed random access memory device
TW200410253A (en) Semiconductor memory device and control method thereof
JPH0770212B2 (ja) 半導体メモリ回路
JPH06502737A (ja) デュアルポート内容参照メモリセルおよびアレイ
TW418396B (en) Column select line control circuit for synchronous semiconductor memory device
JP3177094B2 (ja) 半導体記憶装置
TW472386B (en) Synchronous semiconductor memory device
JPH07254278A (ja) 自動プリチャージ機能を有する同期式メモリ装置
JPH0729376A (ja) 半導体メモリ装置及びデータ読み書き方法
TW200305882A (en) Destructive-read random access memory system buffered with destructive-read memory cache
EP0499256B1 (en) Semiconductor memory device
TW200404289A (en) Semiconductor memory device
TW439059B (en) Address decoder of semiconductor memory device
IL129310A (en) Random access memory and process for writing to and reading from the same
TW382132B (en) Data buffer for multi-state programmable memory
JPS6220632B2 (zh)
TW200531076A (en) Data sorting in memories

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent