JPH06502737A - デュアルポート内容参照メモリセルおよびアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 名称：デュアルボート内容参照メモリセルおよびアレイ発明の分野 この開示は同しクロックサイクルにおいて、読出動作に加えて検索−比較動作を 実行し得る内容参照メモリに関する。

発明の背景 コンピュータシステムの使用における主要特徴は、システムの処理装置が必要と する不可欠なデータを提供し得る利用可能なメモリである。メモリの特別な応用 か多くのコンピュータシステムで用いられており、これは主記憶装置にアドレス しかつアクセスしなければならない付加的な遅延を必要とせずに、よく使用され るメモリデータをＣＰＵに迅速に提供するために、中央処理装置（ＣＰＵ）と密 接に関連したキャッシュメモリ装置を提供する。

内容参照メモリまたはＣＡＭは、メモリ検索を行なうために連想記憶回路を使用 する構造である。

従来の内容参照メモリは、一般的に、比較回路と結合されたメモリラッチを使用 して超大規模集積回路（ＶＬＳ■）に構成される。そのような内容参照メモリ（ ＣＡＭ）は以下のようなある基本的動作を実行するのに使用され＝（ａ）　書込 動作：この場合、データの逐次書込によって内容参照メモリの個々のメモリアド レスにデータが格納される。

（ｂ）　検索動作：ここで、検索データのパターンが内容参照メモリにおけるあ らゆる位置に入力され、すへての位置は検索データと同時に平行に比較される。

もしある位置か入力検索データと完全に「一致する（ｍａｔｃｈ）　Ｊ　と、出 力信号は一致条件および内容参照メモリ内に配置された一致したデータの「アド レス」を示すであろう。

内容参照メモリ回路は、最近使用されたメモリアドレスをこれらのアドレスに対 応する関連データと組合せて格納することか望ましいキャッシュ設計において、 しばしばよく応用される。これらの関連データはランダムアクセスメモリ（ＲＡ Ｍ）内に、プロセッサの近くに局部的に格納される。このように、ＣＡＭは最近 使用されたデータアドレスを格納し、それからそれは５１連データを保持する　 （ＲＡＭ内の）ローカルメモリ位置を示すのに使用され得る。

ＣＡＭ検索の結果か「一致」であると、主記憶装置にアクセスするのに必要とさ れるより長い時間およびより緩やかなフェア千期間の代わりに局部記憶装置ＲＡ Ｍへのより速いアクセスか実行される。

図ＩＡは、ブロック図の形式で典型的な標準の内容参照メモリを示す。内容参照 メモリＣＡＭ２００はＣＡＭセル３００からなる格子状アレイである。従来のＣ ＡＭセル２００のフす一マットの図は、図２に示される。図ＩＢはＣＡＭを形成 する４×４アレイのＣＡＭセルを示す。

図１を参照して、内容参照メモリ２００において多数個のＣＡＭセル３００の格 子があるけれども、説明をたやすくするために、図１はＣＡＭセルの各々がいか に接続されかつ動作されるかを示すのに使用される。

（内部の多数のＣＡＭセルの一例として）ＣＡＭセル３００はアドレスを担うワ ードライン２０２を備える。図１Ｂに見られるように、（データワードを担う） ＣＡＭセルの各行に対してワードアドレスラインがある。またＣＡＭセル３００ は図ＩＡの第１の出力２０５を介して外へ出る一致「ヒツト」ライン２０４を有 する。

同様に図ＩＢにおいて、ヒツトライン２０４ａ−２０４ｄの組はＣＡＭセルの各 行から外へ出る。検索キー／データーインは図ＩＡにおける１組のディジタル入 力ラインであり、ライン２２２によって表わされ、それらは分割の後反転によっ てビットライン２０６および２０８に与えられ、所与の行においてＣＡＭ３００ （および内部のあらゆる他のＣＡＭセル）への入力を与える。図ＩＢにおいてこ れらの入力はＤｉ、Ｄ２、Ｄ３、Ｄ４と示される。

「検索」は図ＩＢの書込活性化信号２１８からの入力をもまた育するＯＲゲート ２２８を介するライン２２０上のアクチベータ信号によって開始される。

図ＩＡのライン２１６上の読出信号は、センスアンプ２２４がライン２２６上で データを出力するのを可能にするためにトランジスタＴ　ｄ　＋およびＴｄ！を 活性化するのに使用される。続出活性化ライン２１６はまたＯＲゲート２１４に 入るように示され、その出力はそれからＡＮＤゲート２１２へのｌ入力として送 られる。アドレスデコーダ２１０は、アドレスデータ入力をＡＮＤゲート２１２ に与え、これはワードライン２０２の選択を与える。

ＯＲゲート２２８は書込ライン２１８および検索活性化ライン２２０からの入力 を受取り、これらのライン２１８およびライン２２０の一方のみがＯＲゲート２ ２８の出力を活性化することになる。

検索活性化ライン２２０は、ＯＲゲート２２８を介して動作的なとき、トランジ スタＴｓｌおよびＴＳ２を活性化し、ゆえに検索キーデータはデーターインライ ン２２２上に入り、ＣＡＭセル３００までビットライン２０６およびビットライ ン２０８上を伝達され得る。

図ＩＢは、図ＩＡのライン２０２が実際には図ＩＢにおけるどのようなワードラ イン２０２．．２０２ｂ、２０２゜、２０２．のグループであるかを示すための 、図Ｉへのより詳細な図である。同様に図ＩＡのデータイン／検索キーライン２ ２２は実際には図ＩＢの複数の線ＤＩ、Ｄ２、Ｄ３、Ｄ４の組である。

図ＩＡの従来のＣＡＭブロック図は概略の形式でのみ表わされる、なぜなら多数 のＣＡＭセル３００かあり、また多数の入力アドレスライン、データ人力／検索 キーラインおよびさらに多数のデータ出力ラインかあるからである。

このように、図ＩＢを参照して、従来の内容参照メモリまたはＣＡＭのより現実 的な表示か示される。

図ＩＢに見られるように、ＣＡＭセルの第１の行かＣＩＬＣ１２、Ｃ１３および Ｃ１４と示されるようなＣＡＭセルのアレイか与えられる。これは行ｌにおける セルの位置付けおよびＣＡＭアレイにおける配列を表わし、どの番号の位置にセ ルがあるかを示す。

同様にＣＡＭセルの第２の行は、Ｃ２１，Ｃ２２、Ｃ２３、Ｃ２４と示され、そ の最後のユニットは第２行第４列にあるＣＡＭセルを示す。

図ＩＢにおいて、２０２．．２０２．．２０２ｃおよび２０２、と示される一連 のワードアドレスライン入力がある。これらのラインの各々はＣＡＭセルの１行 にアクセスし得るアドレス人力である。したがって、もしライン２０２ｂが活性 化されると、４ビツトワードを保持する４ビツトのデータを表わすＣＡＭセルＣ ２ＬＣ２２、Ｃ２３、Ｃ２４をアクセスするであろう。

同様に図ＩＢにおいて２０４．．２０４ｂ、２０４ｅおよび２０４．と示される １組の「一致」ラインが見られる。

これらのラインの各々は第１の行の第１のワード、第２の行の第２のワード、第 ３の行の第３のワード、および第４の行の第４のワードを表わす出力ラインであ り、ゆえにこれらの一致ラインの１つか活性化されると、それは、特定の行にお ける特定のデータビットワード（４ビツトワード）か、入力ラインＤ、、Ｄ、、 Ｄ２およびＤ４に与えられた入力検索−キーデータと一致したということを示す 。

このように、もし入力ラインＤ、ないしＤ４がビット１００１を示すならば、か つもし１００１と同じデータがＣＡＭセルの第２の行（Ｃ２１ないしＣ２４）に あるならば、一致または「ヒツト」か達成されたということであり、出力ライン ２０４．か活性化され、論理値！ｔＬ、に信号を伝達し、どの特定のアドレスが 入力ラインＤ、、Ｄ２、Ｄ。

およびＤ４に一致したデータを含むとわかったかを論理装置に教える。

図ＩＢを参照して、Ｒｌａ、Ｒｌｂ、Ｒ２ａＳＲ２ｂ。

Ｒ３ａ、Ｒ３ｂ、およびＲ４ａＳＲ４ｂと示されるトランジスタの４つのグルー プの組を活性化するのに使用される続出ライン２１６が見られる。これらのトラ ンジスタは続出ライン２１６によって活性化され、ゆえにもしワードライン２０ ２ｅのためのアドレスか活性化されると、セルＣ１１、Ｃ３ｊｌ、Ｃ３３、Ｃ２ ４にあるデータはセンスアンプＡ１、Ａ２、Ａ、　、Ａ、を介してデータアウト ラインＤＯＩ、Ｄ０２、ＤＯ３およびＤ○４に伝送されるであろう。

図ＩＢを参照して、ＣＡＭセルの各１列」は（続出ライントランジスタＲ，ａ、 Ｒ，ｂを通過する）Ｎ対の」出力ラインを有し、たとえば、それはＣＡＭセルの 第１の列に対する出力ラインである出力ライン２０６．．および出力ライン２０ ６＋ｂに接続されることかわかるだろう。それからたとえばもしアドレスライン ２０２ｂかＣＡＭセルの第２の行を活性化すると、これらの４つのＣＡＭセル（ Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４）内のデータは、その続出出力ライン２０６． ．および２０６１．２０６−２および２０６ｂｔ、２０６．ｉおよび２０６ｂ！ 、ならびに２０６−４および２０６ｂ４を介して下方に渡されるであろう。

トランジスタＲ，、Ｒ，、Ｒ，およびＲ４の活性化のため、出力データ信号はセ ンスアンプＡＩ、Ａ２、Ａ３、Ａ４を通過し、データアウト信号をラインＤＯＩ 、ＤＯ２、ＤＯ３、ＤＯ４に与える。

内容参照メモリ（ＣＡＭ）の主要動作機能は、ワードの種々の行におけるデータ を検索する能力であり、図ＩＢのこの例では、ワードの４つの行かあり、各ワー ドは４ビツトの内容を存することか示される。このように、検索−キー人力ライ ンＤＩ、Ｄ２、Ｄ３およびＤ４を使用し、各々の列に対してトランジスタＳＷを 能動化して、ラインＤｉないしＤ４上のビットデータは、内容参照メモリ２００ において一連のデータワードの各列を介して上方に伝送される。そして、たとえ ば、もしラインＤＩないしＤ４上の入力データかディジタル数字０１１０てあり 、かつもしＣＡＭセルの第３の行におけるデータがこれに一致するとわかったら 、つまりその行におけるデータかｏｉｉｏであるならば、一致またはヒツトライ ン２０４ｃは活性化され論理Ｌ１に信号を送り、それは、第３のワードラインに あるアドレスか、つまり、ＣＡＭセルの行３、Ｃ３１ないしＣ３４か、線ＤＯＩ ないしＤＯＪ上で続出されるアドレスてあるということを示す。

図ＩＢの上の例示において、検索−キーデータを挿入するのに１クロツク期間か かり、出力「一致］ラインのために一致を実行するために第２のクロック期間が かかるということか図３のタイミング図で見られる。同様に所与の位置にデータ を書込むために、まず１クロツクタイムを使用してアドレスワードラインにおけ るアドレスを確立し、それから入力ラインＤｉＳＤ２、Ｄ３およびＤ４によって データを書込むために第２のクロックタイムを使用することが必要である。

たとえば、（４ビツトワードを形成するデータの第２の行を活性化する）ライン ２０２．の活性化のように、アドレスによってワードラインＷＬが活性化される と、同時に続出ライン２１６を活性化することは可能であるが、ラインＤ０１、 ＤＯ２、ＤＯ３、ＤＯ４上の出力データは、後続のクロックタイムか終了するま でデータ出力状態にならず、ゆえにこれか発生するのには少なくとも２クロツク かかるということかまた図３のタイミングにおいて注目され得る。

検索および一致動作かｌクロックタイムて完了てき、読出およびデータアウト動 作かｌクロックタイムで完了でき、したかってデータのアクセスまたはデータの 書込または続出されるデータの検索のためのより速い、より迅速な動作のセント を確実にするという条件か最も望ましいであろう。

この改良された条件は、以下に説明されるＣＡＭシステムのアーキテクチャによ って実現され得る。

ＣＡＭセル３００の「標準型」は、ある機能を育するトランジスタからなるよう に図２に示される。ＴＣの印を付けられたトランジスタのエリアは、一方の対の トランジスタが「セットモード」に関係する一方で、他方の対のトランジスタは 「リセットモード」に関係する従来のフリップフロップの組のトランジスタであ る。ＣＩの印を付けられたエリアは「リセットモード」のための従来の比較動作 を与える２つのトランジスタを含み、一方てＣ２の印を付けられたエリアはｒセ ットモード」のための従来の比較動作を与える２つのトランジスタを与える。

再び図２に見られるように、ビットライン２０６および２０８はデータの読込お よび書出のための人力／出力ラインである。ワードラインアドレスラインＷＬは 、出力アドレスを提供するために２０２として示され、一方で一致ライン２０４ は２０５として出力されるヒツトラインである。

ここで図３を参照すると、（図ＩＡおよび図２に示される）内容参照メモリＣＡ Ｍの検索のためのおよび続出のためのタイミング動作か観察されるであろう。図 ３の第１のラインは、第１のクロックがＴＩとして示され、第２のクロックかＴ ２として示されるクロック信号を示す。検索−キーの活性は第１のクロックのエ リアにおいて発生し、第２のクロックへわずかに重なる。「一致」動作の実行は 第■のクロックの終わりから主に第２のクロックにかけて発生する。

「続出」動作に関して、続出ライン信号の活性化か第２のクロックの開始のすぐ 後に発生するという点て、ライン２０２（図ＩＡ）上のワードラインアドレスは 、第２のクロックの始まりの後すぐに機能することかわかる。図ＩＡのライン２ ２６上のデータアウトは、第２のクロックの終了部分以降下３のクロックへ入る まで、発生しないということか注目される。このように２クロツク期間以上か検 索−比較、一致（「ヒツトＪ）動作の機能を提供するために必要であり、それか ら続出活性化およびデータ続出を伴うワードラインアドレスの動作には付加的な りロックタイムかかかる。

このように内容参照メモリのための標準の応用において、動作は、特定のデータ ワードがＣＡＭ内に存在するかどうかを確かめるためにまず検索比較動作かある ということを必要とする。それからＣＡＭの内容を読取る必要があり（ヒントま たは一致が発生したと仮定して）、その結果ワードの続出のための第２の動作か 生じ付加的なシステムクロックを必要とする。

ＣＩＡおよび図２に見られるように、ライン２２２上の検索−キー／データーイ ンの動作と、ライン２２６上のデーターアウトとは、人力および出力のために同 じビットライン（２０６，２０８）を使用するように見受けられる。

このため、（ｉ）データイン、（ｉｉ）データアウト、または（ｉｉｉ）検索キ ーの動作は、同じクロックサイクルの間開時に発生し得ない。

このように選択されたメモリ位置に関する標準の従来のＣＡＭの動作において、 検索キーデータはビットライン（１０６，１０８）を経て送られ、選択されたア ドレスの内容と比較される。もし検索キーデータか選択されたアドレスの内容と 一致するならば、これは図ＩＡのライン２０４上の出力２０５を経て出る一致ま たはヒツト信号を結果としてもたらす。

もしＣＡＭの内容か検索−キーデータと一致しなければ、メモリの選択されたア ドレスの内容はさらなる評価のために「データーアウト」ライン２２６に読出さ れる。

図３を参照してタイミング図に見られるように、検索−比較および読出動作はと もに少なくとも２つのクロックサイクルか完了することを必要とする。１６メガ ヘルツのシステムにおいて、これは６２．５ナノ秒の「時間損失」を含む。

この開示の目的は、引き延ばされた時間損失の期間を不要にし、かつ検素−比較 およびデータ読出動作を完了する際に、複数のクロックサイクルの必要性を排除 することである。このシステムは、まさに同じサイクルにおいて検索−比較−読 出動作の実行を許容するということがわかるだろう。

発明の概要 改良されたアーキテクチャは、比較／読出動作か同じクロックサイクル内で完了 され得るという点で動作時間のかなりの短縮を可能にする内容参照メモリを提供 する。

第１および第２のワードラインならびに比較および続出動作のための同時に近い 動作がｌクロックサイクル内で発生することを許容する続出回路装置（センスア ンプ）を含むデュアルポート内容参照メモリか提供される。

新しく構成されたＣＡＭセルはデーターイン／検索動作と、データアウト動作と のための別個のラインを備え、ゆえにデーターインおよびデーターアウトは同じ クロックサイクル内で同時に発生し得る。

２つのトランジスタはＣＡＭアレイの各ＣＡＭセルに付加され、ゆえに各ＣＡＭ セルはデーターインボートに加えてデーターアウトボートを有する。

「読出動作」においてＣＡＭのアレイをアドレスするための付加的ワードライン か与えられ、ゆえに第１のワードラインは「書込」動作のためにＣＡＭアレイを アドレスし、第２のワードラインは「読出」動作のためにＣＡＭアレイをアドレ スする。

２つのボート、データーインおよびデーターアウトは別個なので、２つのボート 間でいかなる共有または干渉も発生せず、かつ検索−比較動作および読出動作か 同じクロックサイクルにおいて同時に発生し得る。

図面の簡単な説明 図ＩＡは従来の内容参照メモリの概略図であり、図ＩＢは典型的な４　Ｘ　４　 ＣＡＭアレイを示す例示的ＣＡＭアレイてあり、 図２は単一の従来の内容参照メモリセルのトランジスタおよび接続ラインを示す 概略図であり、図３は図ＩＡの従来の内容参照メモリの機能的動作を示すタイミ ング図であり、 図４は新しいアーキテクチャを使用するデュアルポート内容参照メモリのブロッ ク図であり、 図５は新しいデュアルポートＣＡＭセルの接続ラインおよびトランジスタの概略 的な表示であり、図６は新しいデュアルポート内容参照メモリの動作の特徴を示 すタイミング図である。

好ましい実施例の説明 図４は改良されたＣＡＭアレイ１０１の概略図を示す。

ＣＡＭアレイ１０１は書込ワードラインとして示される第１のワードライン１０ ２を支持する。さらに続出ワードラインとして示される第２のワードライン１１ ６が与えられる。これらの２つのワードラインは互いに独立しており、同時に機 能してＣＡＭセルのある行をアドレスし、データを書込み、かつＣＡＭセルの行 を検索してデータの「一致（ｃｏ−ｉｎｃｉｄｅｎｃｅ）」を見つけ（ヒツトニ ブ−ターインかＣＡＭセルのある行にあるデータと一致する）、一方で別個のデ ーターアウトボート１２６上てデータを読出す。

ＣＡＭセルアレイ１０１のアーキテクチャは書込デコーダ１１　（Ｌおよび続出 デコーダ１１０．によってデコードされる２つの異なったアドレスの使用を許容 する。

ＡＮＤゲート１１２に供給する制御ライン１１４は、衝突が発生するかもしれな い場合には書込アドレスおよび続出アドレスか、同時に発生しないということを 保証する。

図４で注目されるように、ライン１２２を介した第１のボートはデーターイン／ 検索ボートである。第２のボートはデーターアウトボートであるライン１２６で ある。

検索−キー動作の間、入来データはセルの各行のデータと比較されるであろう。

もし「一致」が発生すると、（データのその特定の行に対する）ヒツトライン１ ０５が活性化され、ヒツトか発生したということを外部の論理装置に知らせる。

図５を参照して、デュアルポート内容参照メモリセル１００のための改良された アーキテクチャが見られる。ＴＣと示されるトランジスタの従来のグループは、 標準のセットおよびリセットフリップフロップをさす。ＣＩおよびＣ２と示され るエリアは、標準比較回路を表わす。書込ワードライン１０２はエリアＴＣにお いてセットおよびリセットフリップフロップに接続されて見られる。一致（ヒツ ト）ライン１０４は、Ｃ１およびＣ２の比較回路に接続して示され、出力を１０ ４で与える。続出ワードライン１１６は読出動作の間ＣＡＭセルのある行のアド レスを与える。

２つのトランジスタＱｌおよびＣ２は、セット−リセットフリップフロップおよ び第１の比較回路ＣＩに接続され、出力ボート（第２のボート）を与える「読出 −ピットノライン１２６を与えるということが注目されるだろう。

図５に見られるように、トランジスタＱｌおよびＣ２は内容参照メモリを形成す るアレイのメモリセルの各々に付加される。このように、各メモリセルにおいて トランジスタＱｌおよびＣ２は読出のためのデーターアウトボートを形成し、こ れは第２のボート１２６として符号をつけられる。トランジスタＱｌおよびＣ２ のゲートは、それぞれ読出ワードライン１１６（続出−ＷＬ）およびフリップフ ロップトランジスタセルの内容によって制御される。トランジスタＱｌおよびト ランジスタＱ２は、読出ビットラインＩ２６（続出−ビット）のプルダウンデバ イスとして動作する。このように読出ビットライン１２６のキャパシタンスはセ ルの内容またはＱｌのゲートキャパシタンスに影響を及ぼし得ない。したがって 続出機能は大変安定的な動作である。

データーインボート、図４のライン１２２、およびデーターアウトボート１２６ はその２つの間でいかなる共存機能または干渉機能をも有さない別個のボートと して見られる。

このように、ここで説明された構成において、「続出」および「検索」機能は同 時に実行され得、続出制御信号の必要性はない。

さらに図４に見られるように、そこに示されるデュアルポート内容参照メモリは 書込イネーブル選択および読出イネーブル選択のための別個のデコーダを有する ことが可能である。これらは書込デコーダ１１０．および続出デコーダ１１０． として示される。

機能的な動作 ＣＡＭセル１ＯＯ（図５）およびＣＡＭセルの多重格子、を使用する内容参照メ モリ１０１アレイ（ＣＡＭセルの行）を示す図４および図５を参照して、選択さ れたメモリアドレスの内容はデーターアウトライン１２６に読出されるというこ とがわかる。

検索キーデータは図４のデーターインライン１２２を介して（図５のビットライ ン１０６およびビットライン１０８を介して）送り込まれ、内容参照メモリ１０ １のある行にある選択されたアドレスの内容と比較される。もし一致か発生して 「真の」信号を発生すると、これはライン１２２上の検索キーデータ入力および 内容参照メモリ１０１のある行の内容とか「同一」であることを意味するので評 価を停止するか、ＣＡＭセルのその特定の行に対するヒツトラインを活性化する 。他方、もしライン１０５上での一致が偽であると「ミス」条件信号か表示され る。

このように、図６のデュアルポートＣＡＭタイミング図に示されるように、ＴＩ と示される実際の単一クロックサイクルの間、読出ワードライン１１６の動作か 見られ、そこでは続出デコーダ１１０．は第１のクロックサイクルの間機能する トランジスタＱ２（図４）を介してアドレス信号を与える。

それから、図６において、すぐその後、データーアウト−ライン１２６はデータ の出力を可能にするように動作し、この間、ライン１２２（図４）の検素−キー ならびにビットライン１０６および１０８（図５）は一致（ヒツト）ライン１０ ４を能動化するように動作し、ゆえに検索−キーおよび一致ラインは第１のクロ ックサイクルＴＩのほとんどにわたって機能し、データーアウト−ライン１２６ が第１のクロックサイクルの全体にわたって必要とされるデータを出力すること を可能′にする。

このように書込イネーブル信号（書込ＷＬ　ｌ　０２）および入力ポートビット ライン１０６（およびその相補線１０８）はデータをメモリアレイに書込むのに ｌクロックサイクルで同時に動作することができる。

さらに、入力ポートビットライン１０６（およびその相補線１０８）での検索入 力信号もまたｌクロックサイクルで同時に動作することができ、メモリ内のデー タを検索し、一致ライン１０４を活性化し、「ヒツト」　（メモリデータの一致 ）を示す。

同様に、続出イネーブル信号（続出ＷＬ１１６）はｌクロックサイクルで出力ポ ートライン（１２６、図４）と同時に動作することができ、セルのアドレスされ た行にあるデータを読出す。

このように、ｌクロックサイクルの間にデータの位置を検索し、それを出力ボー ト１２６上に読出し、ライン１０４上で一致信号を論理り、に発することもまた 可能である。

ここに示されるのは、同時に以下の機能を行なうことを可能にする改良された内 容参照メモリである、すなわち（ａ）　選択されたアドレス（ＣＡＭセルの行） にデータを書込む、または （ｂ）　選択されたアドレスからデータを読出す、（Ｃ）　ＣＡＭアレイにおけ る一致データを検索し、もし一致データかセルのある行で見出されると、ヒツト 信号（一致）を出力する。

したかって検索−一致およびデータ続出（読出ＷＬ）を含む（ｂ）および（Ｃ） はｌクロックサイクル内で実行でき、したがってコンピュータシステムの動作の スピードを２倍にし、処理サイクルを終了するのに必要とされる時間を結果的に 節約する。

ここに説明された新しく構成されたＣＡＭセルを使用するデュアルポート内容参 照メモリアレイは特に、アレイに存するアドレスデータか、関連の主記憶装置か らの情報−データをアクセスするのに要する比較的長い遅延なしにプロセッサに 即座に利用可能となる関連のＲＡＭにおいて情報データに直接アクセスするのに 使用されるようなプロセッサ内のキャッシュ装置として使用されると特に有効で あり得る。

この発明の特定の実施例かここに説明されたか、この発明は以下の請求の範囲に よって包含されるということが理解されるへきである。

ＦＩＧＵＲＥＩＡ ＦＩＧＵＲＥ２ 腋燦勤杵 ＦＩＧＵＲＥ３ ＦＩＧＵＲＥ６ 国際調査報告 ＾Ｎ　）４　ＡＮＧ　／ｌｉ　ｈＪ　ｈＪ　Ｅ　Ｘ　Ａ　Ｎ　ｈＪ　Ｅ：　Ｘ　 ｉＥフロントページの続き （７２）発明者　イースレー、ジエフリー・り一アメリカ合衆国、９２００９　 カリフォルニア州、カールスパッド、ウォーターコース・ドライブ、６８９８ （７２）発明者　マリク、ア−シャー・カマルアメリカ合衆国、９２０２９　カ リフォルニア州、ニスコンデイド、アベニダ・シェラ、

Claims (1)

1. 【特許請求の範囲】 請求項１：内容参照メモリアレイにおいて使用するためのメモリセルであって、 （ａ）セットビット信号およびその相補のリセットビット信号を保持するための 第１のトランジスタ手段と、（ｂ）入力検索信号ビットを前記セットビット信号 およびその柑補のリセットビット信号と比較するための第２のトランジスタ手段 と、 （ｃ）活性化されると、書込動作の間、前記第１のトランジスタ手段を能動化し てセットビット信号を挿入するための書込ライン手段と、 （ｄ）前記検索信号ビットを前記第１のトランジスタ手段に挿入するための第１ のポート手段と、（ｅ）読出動作の間、前記第１のトランジスタ手段からの前記 セットビット信号の出力のための第２のポート手段と、 （ｆ）前記検索信号ビットが前記第１のトランジスタ手段に存在するセットビッ ト信号に対応するとき、一致信号を出力するための一致ライン手段とを含む、メ モリセル。 請求項２：前記第１のポート手段および前記第２のポート手段上の信号は１クロ ックサイクル内で同時に機能し得る、請求項１に記載のメモリセル。 請求項３：前記入力検索信号ビットは前記メモリセルに存する信号ビットヘの一 致を探査し、かつ前記１クロックサイクルの間に、一致が発生するとヒット信号 を出力することができる、請求項２に記載のメモリセル。 請求項４：前記第１のポート手段は、セットビット信号を前記第１のトランジス タ手段へ書込むように機能し得る、請求項１に記載のメモリセル。 請求項５：前記第２のポートが出力信号ビットを与える間前記第１のポート手段 は前記検索信号ビットを入力することができ、前記一致ライン手段は単一のクロ ックサイクルの間ヒット／ミス信号ビットを同時に出力する、請求項１に記載の メモリセル。 請求項６：データビットを保持するための多数の行のセルを有する内容参照メモ リにおいて、セルの各行はディジタルデータワードを保持することができ、組合 せは、（ａ）書込動作を有するセルの選択された行をアドレスするための第１の アドレス手段と、 （ｂ）読出動作を有するセルの選択された行をアドレスするための第２のアドレ ス手段と、 （ｃ）入力検索データワードの、セルの行の１つに存するワードとの一致を探査 するために、セルの前記多数の行の各々を検索するための第３の手段とを含み、 （ｄ）前記第１、第２および第３の手段の各々は１クロックサイクル内で同時に その機能を実行する、組合せ。 請求項７：前記第３の手段は、 （ａ）前記入力検索データワードがセルのいずれかの行におけるデータワードと 一致すると、外部の回路に一致信号（一致−ヒット）を発生するための手段を含 む、請求項６に記載の組合せ。 請求項８：前記セルの各々は、 （ａ）前記セルの各々にデータを挿入するための入力ポートと、 （ｂ）各前記セルからのデータを転送するための出力ボートと、 （ｃ）書込動作の間、前記セルの選択された行をアドレスする書込ワードライン と、 （ｄ）読出動作の間、前記セルの選択された行をアドレスする読出ワードライン と、 （ｅ）セルの前記行の検索を活性化し、そのデータが前記入力ポートにおける入 力データと一致するかどうかを見極める検索ラインと、 （ｆ）前記入力データと、セルの前記行のデータとの一致を示す出力一致ライン とを含む、請求項６に記載の組合せ。 請求項９：前記セルの各々は読出および書込動作のための別個のアドレスワード ラインならびにデータ入力およびデータ出力のための別個のポートを有する、請 求項６に記載の組合せ。 請求項１０：読出、書込および検索−比較機能が１クロックサイクル内で同時に 実行されることを可能にする内容参照メモリシステムであって、前記メモリシス テムは、（ａ）「ｍ」行に配列されたＣＡＭセルのアレイを含み、各行は、「ｎ 」セルの各行がｎビットワードを形成するデータビットを保持し得るように「ｎ 」セルを有し、さらに （ｂ）書込動作の間、入力データワードをＣＡＭセルの前記選択された行に配置 するためにＣＡＭセルの所与の行を選択するための第１のアドレス手段と、（ｂ ）読出動作の間、ＣＡＭセルの選択された行からそこに含まれるデータワードを 転出するためにＣＡＭセルの所与の行を選択するための第２のアドレス手段と、 （ｃ）セルの前記「ｍ」行の各々を検索し、入力検索データワードとＣＡＭセル のある行におけるデータワードとの一致を探査するための第３の手段とを含む、 メモリシステム。 請求項１１：前記第３の手段は、 （ａ）外部の回路のために一致信号出力を発生し、入力検索−データワードと一 致したデータワードがそこに含まれるセルの行を示す手段を含む、請求項１０に 記載のメモリシステム。 請求項１２：（ａ）データビットが、読出動作の間、各アドレスされたＣＡＭセ ルから読出されることを可能にするための第１の論理手段をさらに含む、請求項 １０に記載のシステム。 請求項１３：（ａ）書込動作の間、ＣＡＭセルのアドレスされた行へのデータワ ードの書込を可能化するための第２の論理手段をさらに含む、請求項１０に記載 のシステム。 請求項１４：前記第２の論理手段は、 （ａ）ＣＡＭセルの前記「ｍ」行に存するデータワードとの比較のために入力検 索データワードを可能化する手段を含む、請求項１３に記載のシステム。