TW473563B - GaAs single crystal substrate and epitaxial wafer using the same - Google Patents

GaAs single crystal substrate and epitaxial wafer using the same Download PDF

Info

Publication number
TW473563B
TW473563B TW088116112A TW88116112A TW473563B TW 473563 B TW473563 B TW 473563B TW 088116112 A TW088116112 A TW 088116112A TW 88116112 A TW88116112 A TW 88116112A TW 473563 B TW473563 B TW 473563B
Authority
TW
Taiwan
Prior art keywords
concentration
single crystal
crystal substrate
gaas single
carbon
Prior art date
Application number
TW088116112A
Other languages
English (en)
Inventor
Yoshiaki Hagi
Ryusuke Nakai
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17523106&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW473563(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Application granted granted Critical
Publication of TW473563B publication Critical patent/TW473563B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

473563 五、發明說明（1) [發明之所屬技術領域] 本發明係關於一種GaAs單結晶基板及使用其之磊晶晶 圓，特別是關於一種使用於積體電路或微波元件之GaAs (砷化鎵）單結晶基板及使用其之磊晶晶圓。 [習知技術] 半絕緣性GaAs結晶自以往係藉由封裝液體拉引法 (Liquid Encapsulated Czochralski method: LEC法）、 縱型傅利吉曼法（Vertical Bridgman method: VB法）等之 製造方法來製作。 此處’ GaAs單結晶基板之移位密度藉由調整成長時之溫 度梯度、冷卻速度，可控制在lOOkTOOOOQ cur2。 又’ GaAs單結晶基板之碳濃度與EL2濃度係藉由調整溶 液中之雜質濃度、Ga與As之比率、固化後之加熱過程來控 制。一般，此等碳濃度與EL2濃度之二種類的濃度認為進 15 cm -3
X 一步來控制比電阻，可製造碳濃度為〇 . 9 ~ 1 0 . 0 X 1 0 ，EL2濃度為12.0〜16. Ox 1015 cur3，比電阻為0.1〜2 108Ω · cm左右之基板。 又，在文獻 1 (T. Kawase et al. Proc. of the 9th
Con f. on Semiconducting and Insulating Materials, Toulouse, France ( 1 9 9 6 ) 2 7 5 )中，係揭示一種以 VB 法來 製作低移位密度之GaAs單結晶基板的一例。此GaAs單結晶 基板其碳濃度為7〜8x 1015 cm·3，熱處理後之EL2濃度為1. X 10 16 cm 比電阻為3. 5~6. 5χ 107Ω cm 面内之平均 移位密度為1 〇 〇 〇 ~ 2 0 0 0 cm—2，以光彈性所測定之平均殘留
第4頁 473563 五、發明說明（2) 歪斜為0. 2〜0. 3 XI q-s w 如此之習知GaAs單結晶基板係期待用來作為一 作、及低消耗電力所需之電子裝置用基板材=^ 蠢置用之基板中’特別是將在其上成長 磊朗4膜層並形成裝置動作層之基板稱 g 。 在此磊晶晶圓之製造中，使石日 磊日日日日圓」 板昇溫至稱為成長溫=成長時’必須將基 锻= f =曰晶圓，係藉㈣加工表面、蒸 進行動作。因此，高高電壓 會變大。 〈baAs早結晶基板的必要性 [發明欲解決之課題] 然而，就習知之單έ士曰| 低，無法承受實際有如下問題：碳濃度 钭，其始圭二I 磊日日層形成時的昇溫時之埶充力歪 斜，基板表面會發生所謂 t又.、、、充力正 作裝置，無法得到所希 ^洛差，於此落差上即使製 又’夸如下問'題m裝置特性’使良率明顯降低。 擁有很多EL2等之彳艮m 0 i /之電阻率报低，且在能量帶内 低。 很/木的準位，故只能裝置之耐壓特性很 本發明之目的係為解决上 抑制磊晶層成長時之移動問題點，在於提供一種可 移動U，以及可提昇裝置之耐雇特 〇:\58\58l57.i 第5頁 473563 五、發明說明（3) ~· 广性jjGaAs單結晶基板及使用其之磊晶晶圓。 [為解決課題之方法] 為達成上述目的’經各種實驗結果，發明人等發現為防 止移動之發生’並提昇裝置之耐壓特性，控制侧濃度^布 重要’終完成本發明。亦即，本案發明如以下所示般，$
GaAs單結晶基板中，尤其規定適當的硼濃度之點上有 徵。 、
依本發明申請專利範圍第i項之GaAs單結晶基板，其特 徵在於：面内之平移移位密度為2><1〇4 cra-2以下，碳濃度 為2. 5〜20. Ο X l〇i5 cm-3 ’硼濃度為2. 〇〜2〇. 〇 X】〇16 3，又石山 及棚以外之雜質濃度為1 X 1 (p cm-3以下，EL2濃度為 5· 0〜10. 〇 xl〇i5 cm-3，比電阻為i 〇〜5. 〇 χΐ〇8 Ω · cm，以 光彈性所測定之平均殘留歪斜為丨.〇 X丨〇_5以下。 又，關於碳濃度、硼濃度、以及碳及硼以外之雜質濃 度’藉由控制結晶成長時之原料融液中的碳濃度及硼濃 度’可分別控制在2. 5〜20. 〇 ΧΙΟ” cm-3、2. 〇 χ 1Q16 cm 3、及1 χ 1 ο” cm-3以下之值。 關於面内之平均移位 控制Ga與As之比率、及 制在2 X 1 04 c nr2以下、丨 1.08 Ω · cm 之值。
密度、EL2?農度、及比電阻，藉由 結晶固化後之加熱過程，可分別控
• 0〜10. 0 X 1015 cm-3、及 1. 〇 〜5. 0 X 進y對#於以光彈性所測定之平均殘留歪斜 1 〇'，以。1)信精由控制固化後之加熱過程’可抑制在1 · ° x 1 U 5以下之值。
O:\58\58157.PTD 第6頁 4/3^63
^ J申請專利範圍第2項之GaAs單結晶基板，在其發明 it fη中α，進一步特徵在於：以熱刺激電流法所檢測之深 / ('性化能量〇. 31 ±〇· 05 eV)為1 X 1〇15 cm'3 以上。 旦又，對於以熱刺激電流法所檢測出之深準位（活性化能 =0 · 3 1 — 〇 · 0 5 e V )，藉由控制Ga與A s之比率、及結晶固化 後之加熱過程，可控制在1 X 1 015 cm—3以上的值。 如此，藉由控制原料融液中之雜質濃度、及固化後之加 …過程，可製作一種滿足申請專利範圍第1項及第2項之發 明特性的GaAs單結晶基板。
申請專利範圍第3項之磊晶晶圓，其特徵在於：在申請 專利fe圍第1項或第2項之Ga As單結晶基板上，使厚為〇. i β m以上薄膜磊晶成長。 [實施例] 以VB法，使直徑1〇〇 mm、直筒部長1〇〇 mm之GaAs單結晶 成長。 除G a A s原料以外’使ί炭及硼之添加量以p p m級數做各種 變更而投入’與Ga As原料一起融解後，在溫度梯度2〜1 〇。〇 / c m的熱環境中進行結晶成長，結晶成長後，以1 〇〜1 〇 〇 / 時間速度冷卻。然後，以熱處理爐，結晶之熱處理在 1 0 0 ~ 1 0 0 0 °C 下實施。 如此所得到之結晶特性，表示於表卜表3中。 又，碳濃度與EL2濃度係以特定波長之光吸收計算濃 度。有關碳以外之雜質濃度乃以輝光放電質量分析（GDMS) 來評估’比電阻乃以電洞測定來評估，殘留歪斜乃使用紅
0:\58\58157*PTD 第7頁 473563 五、發明說明（5) 外光之光彈性來評估，深準位乃以熱刺激電流法來評估。 熱刺激電流法中，對黑暗中冷卻至8 Ο K之試料，照射波 長8 3 0 nm之單色光直至光電流達到不變狀態，然後，再於 黑暗中一面昇溫一面捕捉電氣訊號。使載體濃度、存活時 間之溫度依存性以光傳導利得係數之溫度依存性進行正規 化，求取活性化能量0 . 3 1 eV之準位濃度。 圖1為熱處理後之熱刺激電流光譜之圖。橫軸表示溫度 (K)，縱軸表示熱刺激電流（A)。參照圖1，此時，0. 3 1 e V 之準位濃度為3.8 X 1 Ο14 cm—3。 關於移動根數，係使用MBE爐，以昇溫溫度1 Ο 0 °C /小時 昇溫至600 °C，使厚l//m之GaAs層蟲晶成長。成長後，以 相同溫度降溫，測定所取出之基板表面的落差，測定每1 片基板之移動根數。 對於崩潰電壓（Vbd)，係以MBE法進行結晶成長後再進行 裝置加工而製作圖2所示之構造的FET，測定在閘極、汲極 間之逆偏壓狀態下電流流出的電壓。 Φ
第8頁 473563 發明說明（6)
Vbd [VJ. 7^3 辦 5 S 画 k_l 0.31eV準位蒗度[cnT3] 平均殘留歪斜 CV 辦 诨 (™—1 Ώ ο m TP 其他之雜質濃度[cm—3] Γ^Ί i. p—1 1 命 m 3 κ> 樣品 ro o CO 〇 2.Ox 1015 1 3.0X10'5 CO X 00 X q^ cn A 〇 X mmk a> 5.8X1016 — <JJ X U1 4050 一 r〇 CO -* 1.0X1015 ! 2, 8 x|〇"6 2. 6 ΧΙΟ8 8. 1 x 1015 <1.〇x1〇'6 7. 5X1016 5. 6x 1015 3500 Ν3 22. 8 o CO X 〇 Γ° <J1 X ο 1 <Λ 1. 9Χ 10® pa W X o <1.〇x 1016 4. 9x 1016 4. 8x 1〇'5 5100 CO M o ,7.ΟΧΙΟ15 OJ ο X 气 3. 7 ΧΙΟ8 ; •05 CD X CJ1 <l.〇x1〇'6 1.4X 1017 6. 5X1015 2500 私 23. 8 ro 1.2X1015 CO CD X ο X» X 5« 5.9X1015 <1.0 x 1016 1 6. 2X1016 7.3X1015 3300 CJi PO CO <Si 一 CO X o^ 〇> 3. 0 x 10'6 3. 3 X 108 •—1 ro X o cji <1.0 X 1〇'6 么 o X o -fv -J X o 二 5500 Ο) ΓΟ cn - ro σ X o ! 3. 5 X ΙΟ*6 1. 5χ 10β CO r〇 X o cn <1.〇x 1〇'6 5.3 x 1016 ro 03 X tn 1200 【ΐ】 ♦ #
I 第9頁 473563 五、發明說明（7)
Vbd [V] 3^ Η a® w - * 〇.31eV準位港度[CnT3] 平均殘留歪斜 ! 比電阻[Ω· cm] EL2 滾度[cm—3] 雜 m r—1 I 棚濃度[cm-3] m r—i 3, u* • 移位密度[cm-2] 樣品 20.8 CO 2.5x 10,5 3.5X10"® 2. 0X10S 8. 5x 1〇'5 <t.〇xl〇'8 2. 5χ10,β 〇 X c/t 5800 00 r〇 σ 4.0X 1〇'5 rv3 各 X 气 4.5X108 9. 5x1015 C1.OX1O10 — o X o 1.5x1016 4600 CD Ν3 ro ο CO 〇 CO X ό 4. ox 108 i <1.〇x to16 CJ ca X 〇 Ol 6.5X1015 1800 3 Ν) Νί ΟΊ CJ cn 〇 2. 5x1〇'6 5. OX 108 \ <1.〇x 1016 2.0X10'7 1.0X 10te 4900 ΓΌ ΓΌ οο ο 3. 0X1014 2.9x10*® 4.7 x10s ! 8.5X1015 <1.0X 1016 1.0X10'7 to o X o 7000 r〇 CJ1 -> ΓΜ 〇 X cn cn X 气 1. 2X 1〇7 (ΰ cn X tn <1.〇x 1016 1.2X1016 1.5X1015 5100 CO <〇 σ> 3. 4x10m 5. 5x10'® 1.5x 106 X a <1.〇x 1016 5. 5x1016 I- CO o X Q ui 3600 【4 2】 第 473563 五、發明說明（8)
Vbd [V] 滑動根數[根/晶圓] 0.3 lev準位澹度[Cm_3] 平均殘智歪斜 比電阻[Ωχγπ] EL2 濂度[cirf3] |其他之雜質濃度[cm·3] ' 硼濃度[cm—3] 碳濃度[cm-3] 移位密度[cmf2] 樣品 r° CO CO 广 03 X o 5X10'8 ο X X οι o X o 3x 1016 X o cn 3800 cn ro ro 今 ο X 1.4χ I0'5 1.4Χ ΙΟ7 I 1.4Χ1016 八 o X o os I.Ox 1015 X o u\ 80000 r cn Μ 00 /\ *-4 cn 22.0 cn 5x 1〇'6 o X \ ο X 03 ΟΧ 10,5 〇 X o 〇 X o ox 1〇'5 7200 广 CJ CO /N <〇 r iV3 ro ·&· X X ΡΟ X Β X 1015 o X X X g CO cr> °» o cn tn o CO ro <〇 A CO CO no ro 〇 X Cn cn X —λ o Λ .3x 10β 5x 1015 o X o 5x1017 5 x 1015 5010 CD ro ΓΟ c〇 A 03 CO 2T.8 ! X cn X 气 ο X cn X 〇_ U1 〇 X o 5: X o tn CJ1 X o 3700 g CaJ cn —4 CO y\ CJ CO ro p CJ1 c〇 X o CA σ> X 3λ 5 X 10* 5x 1〇'5 o X o cn X 〇 o X o 8200
1IBI1II 第11頁 473563 五、發明說明（9) 參照表卜表3，而樣品1〜1 2係滿足本案申請專利範圍第1 項之發明特性的GaAs單結晶基板，在其，樣品卜9係滿足 申請專利範圍第2項之發明特徵的Ga As單結晶基板。此等 與樣品1 0〜1 2比較，已知一般vbd之值很高，裝置製作時之 耐壓特性會更提高。 另外’樣品1 3〜2 1為比較例之g a A s單結晶基板。亦即， 樣品1 3其破濃度、硼濃度、比電阻之值乃偏離本發明所規 疋之範圍。樣品14其EL2濃度、及0.31 eV準位濃度乃離本
發明所規定之範圍。又，樣品丨5其硼濃度之值乃偏離本發 明所規定之範圍。樣品1 6其移位密度、碳濃度、硼濃度、 EL2濃度、比電阻、平均殘留歪斜、及〇. 31 eV準位濃度之 值乃偏離本發明所規定之範圍。又，樣品丨7其硼濃度、及 比電阻之值乃偏離本發明所規定之範圍。又，樣品18〜21 其硼濃度之值乃偏離本發明所規定之範圍。 比等比較例之Ga As單結晶基板已知一般移動根數很多， Vbd之值變小。 [發明之效果] 如以上說明般，若使用申請專利範圍第i項之GaAs單結 晶基板作為磊晶晶圓用的基板，藉由碳及硼之雜質濃度影 響、以及控制加熱過程，移位密度及殘留歪斜會變少之特 性，可抑制昇溫時之滑動發生。其結果，更明顯提昇裝 之良率。 又，藉由抑制EL2濃度至报低，提高硼濃度’可實現高 電阻。結果’裝置製作時之耐壓特性會提昇。 门
473563 五、發明說明（ίο) 進而，若使用本案申請專利範圍第2項之GaAs單結晶基 板作為遙晶晶圓用之基板，以熱刺激電流法所檢測出之深 準位（活性化能量0 . 3 1 ± 0 . 0 5 eV)很高的特性，高電阻可 更進一步實現。結果，裝置製作時之耐壓特性更進一步提 南。 [圖面之簡單說明] 圖1為熱處理後之熱刺激電流光譜圖。 圖2為實施例中製作之FET構造的斷面圖。
第13頁

Claims (1)

  1. ί 丨公告 六、—範® 1. 一種GaAs單結晶基板，其特徵在於： 面内之平均移位密度為2 X 1 O4 cm—2以下， 碳濃度為2. 5〜20. OxlO15 cm-3， 领濃度為2. 0〜20. 〇 xl〇i6 cm-3， 碳及蝴以外之雜質濃度為1 X 1 017 cnr3以下， EL2 濃度為 5. 〇 ] 〇. 〇 x i 〇i5 cm-3， 比電阻為1. 〇〜5 . 〇 X 1 〇8 Ω · cm， 以光彈性所測定之平均殘留歪斜為丨.〇 χ丨〇_5以下。 2. 根據申請專利範圍第1項之GaAs單結晶基板，其中， 以熱刺激電流法所檢測出之深準位（活性化能量〇. 3丨± 〇. 05 eV)為1 X 1 〇i5 cm-3 以上。 3. 一種磊晶晶圓，係於申請專利範圍第1或2項之r A m 結晶基板上使厚為〇 ·丨# m以上之薄膜磊晶成長。a s單
TW088116112A 1998-09-28 1999-09-17 GaAs single crystal substrate and epitaxial wafer using the same TW473563B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10273097A JP2967780B1 (ja) 1998-09-28 1998-09-28 ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ

Publications (1)

Publication Number Publication Date
TW473563B true TW473563B (en) 2002-01-21

Family

ID=17523106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116112A TW473563B (en) 1998-09-28 1999-09-17 GaAs single crystal substrate and epitaxial wafer using the same

Country Status (7)

Country Link
US (1) US6180269B1 (zh)
EP (1) EP0990717B1 (zh)
JP (1) JP2967780B1 (zh)
CN (2) CN101451265B (zh)
CA (1) CA2275088C (zh)
DE (1) DE69906209T2 (zh)
TW (1) TW473563B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562415B (zh) * 2014-06-17 2016-12-11 Asahi Kasei Microdevices Corp

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060177A (ja) * 2004-08-24 2006-03-02 Sumitomo Chemical Co Ltd ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法
JP4843929B2 (ja) * 2004-10-21 2011-12-21 住友電気工業株式会社 ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板
DE102005030851A1 (de) * 2005-07-01 2007-01-04 Freiberger Compound Materials Gmbh Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
US8736003B2 (en) * 2009-12-18 2014-05-27 Allegro Microsystems, Llc Integrated hybrid hall effect transducer
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd ＧａＡｓ結晶基板
CN107195772B (zh) * 2014-06-17 2019-06-25 旭化成微电子株式会社 霍尔传感器
EP3508621A4 (en) * 2017-07-04 2020-04-22 Sumitomo Electric Industries, Ltd. GALLIUM ARSENIDE CRYSTAL BODY AND GALLIUM ARSENIDE CRYSTAL SUBSTRATE
JPWO2019053856A1 (ja) * 2017-09-14 2019-11-07 住友電気工業株式会社 ヒ化ガリウム系化合物半導体結晶およびウエハ群
EP3604633B1 (en) 2017-09-21 2024-02-21 Sumitomo Electric Industries, Ltd. Semi-insulating gallium arsenide crystal substrate
JP6900967B2 (ja) * 2017-09-21 2021-07-14 住友電気工業株式会社 半絶縁性ヒ化ガリウム結晶基板
US11456363B2 (en) 2018-02-23 2022-09-27 Sumitomo Electric Industries, Ltd. Indium phosphide crystal substrate
EP3757261A4 (en) * 2018-02-23 2021-11-03 Sumitomo Electric Industries, Ltd. GALLIUM ARSENIDE CRYSTAL SUBSTRATE
US20210079556A1 (en) * 2018-08-07 2021-03-18 Sumitomo Electric Industries, Ltd. Gallium arsenide single crystal and gallium arsenide single crystal substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137899A (ja) * 1983-12-23 1985-07-22 Sumitomo Electric Ind Ltd 砒化ガリウム単結晶とその製造方法
JPS6454724A (en) 1987-08-26 1989-03-02 Hitachi Cable Semi-insulating gaas single crystal wafer
US5229637A (en) 1988-03-14 1993-07-20 Kabushiki Kaisha Toshiba Semiconductor device
WO1990000314A2 (en) * 1988-07-02 1990-01-11 The University Of Liverpool Method of activation of superconductors and devices produced thereby
JPH0238400A (ja) 1988-07-28 1990-02-07 Sumitomo Metal Mining Co Ltd 半絶縁性ＧａＡｓ単結晶およびその製造方法
JPH08102563A (ja) * 1994-08-02 1996-04-16 Toshiba Corp 半導体ホール素子
JP3201305B2 (ja) 1996-04-26 2001-08-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の製造方法
JP4135239B2 (ja) 1997-12-26 2008-08-20 住友電気工業株式会社 半導体結晶およびその製造方法ならびに製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562415B (zh) * 2014-06-17 2016-12-11 Asahi Kasei Microdevices Corp

Also Published As

Publication number Publication date
CA2275088A1 (en) 2000-03-28
CN101451265A (zh) 2009-06-10
US6180269B1 (en) 2001-01-30
CN101451265B (zh) 2013-03-27
JP2000103699A (ja) 2000-04-11
DE69906209D1 (de) 2003-04-30
EP0990717A1 (en) 2000-04-05
JP2967780B1 (ja) 1999-10-25
EP0990717B1 (en) 2003-03-26
CN1249368A (zh) 2000-04-05
CA2275088C (en) 2002-08-27
DE69906209T2 (de) 2003-09-25
CN1249368B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
TW473563B (en) GaAs single crystal substrate and epitaxial wafer using the same
JP5653598B2 (ja) 低底面転位バルク成長ＳｉＣウェハ
KR101341471B1 (ko) 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼
JP5410572B2 (ja) 低１ｃらせん転位の３インチ炭化珪素ウェハ
JP5680269B2 (ja) 低マイクロパイプの１００ｍｍ炭化ケイ素ウェハ
JP2010189235A (ja) ｎ型ＳｉＣ単結晶の製造方法、それによって得られるｎ型ＳｉＣ単結晶およびその用途
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
JPH02253622A (ja) 炭化珪素半導体装置の製造方法
Ohtani et al. Reduction of stacking fault density during SiC bulk crystal growth in the [1120] direction
JP4843929B2 (ja) ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板
JPH0380199A (ja) ｐ型ＧａＡｓ単結晶基板およびその製造方法並びにそれを用いた半導体装置
JPH085759B2 (ja) 半絶縁性ＧａＡｓ基板の製造方法
JPS6270300A (ja) 半絶縁性ＧａＡｓ単結晶
JPS61240628A (ja) 半導体薄膜の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent