TW469651B - Field-effect transistor and method of fabricating the same - Google Patents

Field-effect transistor and method of fabricating the same Download PDF

Info

Publication number
TW469651B
TW469651B TW089120124A TW89120124A TW469651B TW 469651 B TW469651 B TW 469651B TW 089120124 A TW089120124 A TW 089120124A TW 89120124 A TW89120124 A TW 89120124A TW 469651 B TW469651 B TW 469651B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
gate
gate insulating
oxide film
Prior art date
Application number
TW089120124A
Other languages
English (en)
Inventor
Mizuki Ono
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW469651B publication Critical patent/TW469651B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

經濟部智慧財產局員工消費合作社印製 4 69 65 1 Α7 _ Β7 五、發明説明< ) 相關申請案之參考 本發明係根據以及主張前案日本專利案第1 1 - 276259號（申請曰：1999年九月29曰）之優 先權，而其整體內容係附於此而作爲參考^ 發明背景 本發明係相關於Μ 0 S結構（包括Μ I S結構）之場 效電晶體，而特別是關於具有經改進之閘極絕緣膜之場效 電晶體，以及其製造方法。 圖1係展示習知Μ 0 S場效電晶體之裝置結構之剖面 圖。圖1展示η通道場效電晶體，而作爲例子。在圖1中 ’參考號1係爲Ρ型矽基底；參考號2係爲絕緣區：參考 號3係爲ρ井區；參考號4係爲特別ΐ參入由雜質之η通道 ，以控制場效電晶體之初始電壓；參考號5係爲S 1 0 2之 閘極絕緣膜；參考號6係爲多晶矽膜所形成之閘極；參考 號7係爲源極/汲極區；參考號8係爲接線：而參考號9 係爲交互層絕緣膜。 在具有上述結構之場效電晶體中，閘極絕緣膜5係以 均勻材質，而形成在覆蓋閘極6上之整個區域。以此裝置 之電流驅動電源之觀點來看，其最好是設定閘極絕緣膜5 之界定常數在一高値。然而，此將增加在閘極6覆蓋該源 極/汲極區7之重疊部份之電容。在重疊區域之電容的增 加，將使該裝置之寄生電容增加，而增加裝置之延遲時間 。即，裝置之運算速度減少。該問題係嚴重，特別在在當 ---：----.--^---1--、訂------^ (請先閱讀背面之注意事項再填i 4頁) < 本紙張尺度適用中國國家梯準（CNS) A4規格（210 X297公釐） -4- 469 65 1 Α7 Β7 五、發明説明X ) 鏡子電容係出現在相對於電源之Ρ Μ ◦ S部份，以及相對 於接地之η Μ 0 S部份中時。 (請先閱讀背面之注意事項再填ί (頁) 介於閘極6與源極/汲極區7之間之重疊部份之電容 ，可被減少，假如閘極絕緣膜，係以具有低介電常數之材 質所製時。當閘極絕緣膜係以此低介電常數材質而形成時 ，該裝置之電流驅動電源將減少，而此時，裝置之運算速 度減少。然而，該閘極絕緣膜係由低介電常數材質所形成 ，係指閘極6之可控性之減少，而使閘極6控制通道區之 中之電荷。此產生一短通道效應增加之問題。 經濟部智慧財產局員工消費合作社印製 如上述，以介於閘極以及源極/汲極區之間之間的電 容減少之觀點來看，最好是該閘極絕緣膜之介電常數係低 的。然而，以壓制該裝置之電流驅動電源之加強以及短通 道效應之觀點來看，其最好係使介於値及以及通道區之間 之電容，係大的，於是，該閘極絕緣膜之介電常數係高的 。在該情況下，在習知裝置中，不可有效壓制短通道效應 ，而得到適當之電流驅動電源、而在相同之時間’而有效 減少該裝置之寄生電容。此可避免該裝置之較高速度運算 之實施。 發明之簡要敘述 本發明之目的在提供一種場效電晶體，其具有高電流 驅動電源以及有效壓制短通道效應之功能，而壓制寄生電 容，並實施高速運算。 爲了達成該目的，根據本發明之第一個觀點，其提供 本紙張尺度適用中國國家標率（CNS ) Α4规格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 4 69 65 1 A7 B7 五、發明説明3() 一種場效電晶體，包含： 一半導體基底； 一閘極絕緣膜，選擇性的形成在半導體基底； 一閘極，形成在閘極絕緣膜； 源極/汲極區，形成在半導體基底之表面部份’沿著 閘極之相互相對側表面，該源極/汲極區具有相對端部份 ，立即位於該閘極之下，每個該相對端部份具有重疊閘極 之重疊區：以及 一通道區，形成在半導體基底之表面部份’而夾置於 相對源極/汲極區之間， 其中該閘極絕緣膜之部分（其係位於至少源極/汲極 區中之一個重疊閘極之重疊區，係具有較位於通道區上之 閘極絕緣膜部份之較低介電常數。 根據本發明之第二個觀點’係提供一種場效電晶體’ 包含： 一半導體基底； —閘極形成在半導體基底之上： 一閘極絕緣膜，形成在閘極以及半導體基底之間，該 閘極絕緣膜係自該閘極之相互相對端之至少一個處而重處 理； 一交互層絕緣膜，形成在該閘極之相互相對側表面中 之一個之上，該設置於閘極絕緣膜重新處理之側上之交互 層絕緣膜之部分，係與該半導體基底相接觸1而有一孔洞 藉由閘極、閘極絕緣膜以及基底而產生；以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ g
. 姑衣 I 訂 線 {請先閱讀背面之注意事項再^{午頁) A 469651 A7 B7 五、發明説明4 ) (請先閱讀背面之注意事項再填{ 源極/汲極區’形成在半導體基底之表面部份，沿著 閘極之相互相對側表面，該源極/汲極區具有相對端部份 ，立即位於該閘極之下’每個該相對端部份具有重疊閘極 之重疊區。 根據本發明之第三個觀點，係提供一種製造場效電晶 體之方法，該方法包含以下步驟： 形成一閘極於一半導體基底之上，而有一閘極絕緣膜 形成在其之間； 以自行對齊之方式，而以一閘極而形成源極/汲極區 於半導體基底之表面部份； 自該閘極絕緣膜之至少一表面側而移除閘極絕緣膜之 一部份；以及 形成一閘極絕緣區，其在移除閘極絕緣膜之部分之區 域，具有較閘極絕緣膜較低之介電常數。 根據本發明之第四個觀點，係提供一種製造場效電晶 體之方法*該方法包含以下步驟： 經濟部智慧財產局員工消費合作社印製 形成一閘極於一半導體基底之上，而有一閘極絕緣膜 夾置其間； 選擇性的形成一導電膜於該閘極之側表面上； 以自行對準之方式在半導體基底之表面部份而形成源 極/汲極區，而有包括導電膜之閘極：以及 形成具有較閘極絕緣膜爲小之介電係數之閘極絕緣膜 於導電膜以及基底之間的區域。 在本發明中，最好是，在通道區域上之閘極絕緣膜之 本紙張尺度適用中國固家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局w工消費合作社印製 469 65 1 A7 B7 五、發明説明4 ) 介電常數係被設定爲較一般使用氧化矽膜之介電常數爲大 。此閘極絕緣膜之例子，係爲氧化鈦膜，氮化矽膜，氧化 氮矽膜，五氧化鉅膜，氧化锆膜，氧化給膜，氧化鑭膜， 氧化鋁膜，氧化釔膜，氧化銃膜以及上述之交疊/混合膜 。假如具有此高介電常數之閘極絕緣膜被使用時，可有效 壓制短通道效應，而可實施高電流驅動性。此外，在本發 明中，在源極區以及汲極區上之閘極絕緣膜之介電常數， 係設定爲較通道區上之閘極絕緣膜之介電常數爲低。因此 ，可減少寄生電容。且，短通道效應可被有效的減少，而 可實施高速運算。 此外，藉由產生一孔洞於位在源極區或汲極區上之閘 極絕緣膜，可進一步減少在源極/汲極區以及閘極之間之 電容。結果，該短通道效應可被有效壓制而可更有效的實 施局速運算。 現在解釋藉由解釋本發明之高介電常數膜而壓制寄生 電容之增加之本發明之優點。 圖2係展示本發明結構以及習知技藝結構之閘極絕緣 膜之介電常數下，在每單位寬度（藉由將閘極電容（產生 在閘極以及通道之間）減去總負載電容所得之値）之寄生 電容之相依性。 ◦所標示之曲線，係指當閘極下之絕緣轉換器變壓器 均勻（圖3A)時之介電常數，而△所標示之曲線，係指 閘極下之絕緣膜之介電常數只在通道上爲高，且在源極/ 汲極上之介電常數爲3 . 9 (圖3 B )情形。在任一情形 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） ^ 裝 . 訂 線 (請先閱讀背面之注意事項再填I ,頁) · f -8- 經濟部智慧財產局員工消費合作社印製 469 65 1 A? B7 五、發明説明d:) 中，橫軸表示通道上之閘極絕緣膜之介電常數，而縱軸係 指在每單位閘極寬度中之寄生電容。 在圖3 A與3 B中，該裝置之參數係設定如下： 閘極長度等於5 0 n m介於閘極以及源極/汲極之間 之重疊部份之長度係爲7 n m閘極絕緣膜之後度爲1 . 5 nm乘以高介電常數膜之介電常數/3.9井之雜質濃度 係爲lxl018cm 3〇 圖2係展示以△所標示之寄生電容相較於〇所表示者 係以3 0 %至4 0 %而減少。根據此些例子之裝置等，該 閘極電容係約爲1 f F m，且以△所標示之總負載電 容係相較於◦者係減少約1 0 %至2 0 %。考慮該延遲時 間係正比於負載電容，圖3 B所示之結構之延遲時間係相 較於圖3 A所示結構者係減少約1 〇 %至2 0 %。換句話 說，較高速度之運算可以△所標示情況之結構而實施。 本發明之額外目的以及優點，將如下而描述。本發明 之優點可藉由此之後所述之設備而實現並獲得。 圖形之簡要敘述 作爲構成本說明書之部分之附圖，係展示本發明之較 佳實施例，而並附有本發明之一般描述，以解釋本發明之 原理。 圖1係習知MOS場效電晶體（fEt)之裝置結構 之剖面圖； 圖2係展示比較本發明以及習知技術之間，在閘極絕 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -9- ^ | 裝 訂 線 (請先閱讀背面之注意事項再填ί 「頁) ‘ f 469 65 1 A7 B7 五、發明説明X ) 綠膜之介電常數下，每單位寬度之寄生電容之間之相依性 } 圖3A係展示圖2習知技藝之裝置結構圖； 圖3 B係展不圖2本發明之裝置結構之圖； 圖4係展示根據本發明之第一實施例之M〇 S F E 丁 之裝置結構之剖面圖；
圖5 A至5 G係展示根據第一實施例而建構該F E T 之製程步驟之分解圖； 圖6至1 〇係展示本發明第一實施例之F E T之閘極 絕緣膜之各種模式之包括閘極之剖面圖： 圖11A至11E係展示本發明第二實施例之場效電 晶體製程步驟之剖面圖： 圖1 2 A與1 2 B係本發明第三實施例之場效電晶體 製程步驟之剖面圖； 圖1 3係本發明第四實施例之場效電晶體製程步驟之 剖面圖： 圖1 4係本發明第五實施例之場效電晶體製程步驟之 剖面圖； 圖1 5係本發明第六實施例之場效電晶體製程步驟之 剖面圖： 圖1 6係本發明第七實施例之場效電晶體製程步驟之 剖面圖： 元件對照表 本紙張尺度適用中國國家榡率（CNS ) A4規格（2丨0X 297公釐）_ _ (請先閱讀背面之注意事項再填Γ|頁) 裝1 線 經濟部智慧財產局員工消費合作杜印製 469651 五、發明説明《 ) 102 隔離區 101 ρ型矽基底 103 P井區 104 場效電晶體 106 鬧極 111 閘極絕緣膜 107 源極/汲極區 109 交互層絕緣膜 109， 第二閛極絕緣膜 108 接線 本發明 之詳細描述 (第一 實施例） A7 B7 ~~ --------_——裝-- 請先閱請背面之注項再本頁) *•17 圖4係本發明第一實施例之場效電晶體製程步驟之剖 面圖； 在第一實施例中’ η通道M〇 S F E T將描述而作爲 例子。假如雜質之導電類型反向，所有該η通道MOSFET 之描述可應用至Ρ通道Μ 0 S F Ε Τ。此外，假如只將雜 質，使用像是石板印刷之製程而植入在基底之特定區域中 時，可以互補之場效電晶體而得到相同之優點效應。 隔離區1 0 2，係藉由溝道隔離方法而在ρ通道矽基 底1 0 1上形成。ρ井區1 0 3係經形成而由隔離區 1 0 2而環繞。η通道（雜質植入區以控制F Ε Τ之初始 電壓），係形成在ρ井區1 0 3之表面部份》T i 0 2之第 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS )八4说格（210X297公釐） -11 - 經濟部智慧財產局員工消费合作社印製 4 69 65 t A? B7 五、發明説明s() 一閘極絕緣膜1 1 1 ，係形成在通道區1 〇 4之上。多晶 砂之閘極1 0 6係形成在第一閘極絕緣膜1 1 1之上.源 極/汲極區1 0 7係形成在p井區1 〇 3之表面部份，而 夾置該通道區1 0 4。該閘極係經形成，使得其部份重疊 源極/汲極區1 0 7。該閘極絕緣膜1 1 1係在閘極絕緣 膜1 0 7以及閘極1 〇 6之間之位置而被部份移除。 交互絕緣膜1 0 9係形成在所得之結構中。該交互絕 緣膜1 0 9係甚至在介於閘極1 〇 6與源極/汲極區 1 0 7之間之閘極絕緣膜1 1 1之部分移除區時，而被塡 滿。塡入在閘極絕緣膜1 1 1之部分移除部份的交互層絕 緣膜1 0 9 ，係構成第二閘極絕緣膜1 0 9 ’。作爲一邊連 接源極/汲極1 0 7與閘耀1 0 6，而另一編連接接線之 接觸孔，係位在交互層絕緣膜1 0 9中，接線係形成在交 互層絕緣膜1 0 9之上，以塡入每個接觸孔。 根據第一實施例之F E T之特徵在於，該閘極絕緣膜 之介電常數，係介於在通道區1 0 4上之部分以及在源極 /汲極區1 0 7之部分之間而變異。特別是，閘極絕緣膜 之介電常數（第一閘極絕緣膜1 1 1 )，在通道區1 0 4 上之部分係高的1而作爲使閘極1 0 6控制在通道區 1 0 4中之電荷之閘極1 0 6之高控制性，可被維持。 於是，該短通道效應，可被足夠的壓制。另一方面， 閫極絕緣膜（第二閘極絕緣膜1 0 9 ’）之介電常數，係在 源極/汲極區上之部分爲低，而產生在源極/汲極區 1 0 7與閘極1 0 6之間的電容，被限制至一低的位準， 本紙張尺度適用中國固家標準（CNS ) A4規格（210X297公董）.12 . ---；------^------iT----- (#先閱讀背面之注$項再填+ |頁) ， ， ( 4 6 9 6 5 t A7 B7 經濟部智慧財產局8工消費合作社印製 五 、 發明説明i(〇 ) 1 1 而 減 少 寄 生 電容 〇 1 ! 以 下 描 述第 一實施例之場效電晶體之製造方法。 1 ] 如 圖 5 A所 示，隔離區1 ◦ 2 ，係藉由溝道隔 離 方 法 請 1 I 而 在 P 型 矽 基底 上而形成。例如 B離子係在1 ◦ 0 先 閱 1 k e V m 2 .0 X 1 0 1 3 c m 2 ，且之後在1 0 5 0 r 之 背 1 | 之 1 下 執 行 3 0 秒之 熱處理之條件下 而植入在P井形成 ί品 域 中 1 1 事 1 0 因 此 而 形成 P井區1 0 3。 項 再 1 I 之 後 如圖 5 B所示，例如 ，B離子係在3 0 k e V 裝 中 頁 1 與 1 0 X 10 1 3 c ΠΊ _ 2之條件 下而植入P井區1 0 3 1 > 以 得 到 理 想之 初始電壓。因此 ，而控制通道區1 0 4 之 1 I 接 近 表 面 部 份之 雜質濃度。 * 1 I 在 圖 5 C所 不之接續步驟中 ，藉由像是c V D ( 化 學 - 訂 I 蒸 氣 沈 積 ) 之製 程，而形成將變 成第一閘極絕緣膜 之 厚 度 1 1 I 爲 1 5 η m 之T 1 0 2 膜 1 1 1。 1 1 在 圖 5 D中 ，多晶矽膜2 0 0 n m厚度，係藉由 1 1 L P C V D (低 壓化學蒸氣沈積， )而沈積在T 1 0 2 膜 之 上 ^1· 線 [ 〇 該 沈 積 膜 係藉 由像是R I E ( 反應離子蝕刻）之 各 向 異 1 I 性 ( a η i S 0 tropic) 蝕刻製程而予以鈾 刻 如 1 I 此 而 形 成 閘 極1 0 6。該 T i 0 2 膜1 1 1 ，亦受到 各 向 異 1 j 性 蝕 刻 0 1 ! 在 圖 5 E所 示之下一步驟中 ，例如，A s離子 J 係 在 1 1 5 0 k e V 與5 .0 X 1 0 1 5 c m _ 2 z之條件下而 植 入 j 1 I 而 所 得 之 結 果結 構係受到熱處理 。因此，而形成源 極 / 汲 1 1 極 區 1 0 7 〇 1 ί 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2?7公釐） 經濟部智慧財產局員工消費合作社印製 4 6 9 6 5 1 Α7 Β7 五、發明説明) 圖5 F中，T i〇2膜1 1 1係受到像是C D E化學乾 倉虫刻之各向異性蝕刻處理’使得移除位於源極/汲極區 107上之ID膜111之部分。 接著，如圖5 G所示’具有5 0 0 n m厚度而作爲交 互絕緣膜之氧化矽膜1 〇 9係藉由c V D而沈積，而接觸 孔1 1 2，藉由R I E而在源極/汲極區1 〇 7與閘極 1 0 6上形成。在此步驟中，氧化矽膜1 0 9係塡入藉由 移除T i 〇2膜1 1 1之部分而產生之空間中。 接著，包含1%之像是S i之300nm厚度之A 1 膜，係藉由像是濺射（s p u t t n g )之製程，而形 成在矽基底1 Ο 1之整個表面上。因此，製造出具有如4 所示結構之場效電晶體。 本發明亦可應用於將場效電晶體形成作爲包括像是雙 載子電源電路或單電子電晶體之主動元件或像是除了場效 電晶體之電子、二極體、電感器或電容器之被動元件之半 導體裝置之部分。然而，本發明亦可應用於S I 0 (在絕 緣體上之矽）中。 在第一實施例中，A S係使用作爲形成η型半導體層 之雜質，而Β (硼）係使用作爲形成ρ型半導體層之雜質 。然而可能使用其他族群V元素作爲形成η型半導體層之 雜質’以及另一族群I I I元素而作爲形成ρ型半導體層 之雜質。此外，族群III雜質以及族群V雜質可以包含 該些元素之化合物之形成而導入。 在第一實施例中，係藉由離子植入而導入雜質。然而 本紙張尺度適用中國國家橾準（CNS ) A4規格（210 X297公釐） -14- — I ^ Τ —裝 I I I I I 訂 I I I I 線 (讀先閱讀背面之注意事項再t V頁) 一 469 65 1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明仑) ，雜質可藉由像是固態相位擴散或蒸氣相位擴散之其他程 序而導入。此外，包含雜質之半導體可被沈積或增長。 在第一實施例中，該裝置具有單一汲極結構。然而， 該裝置可具有像是LDD (微量滲入汲極）或GDD (階 層擴散汲極）結構之某些其他結構。然而，該裝置可具有 口袋結構或是一上昇源極結構。 在第一實施例中，雜質係在形成閘極1 0 6或閘極絕 緣膜1 0 9’之前，而導入至源極/汲極區7。然而，此些 步驟之順序並非必須，而可反向。 在第一實施例中，未提到矽合物結構。其可採用矽化 物結構於源極/汲極區1 0 7或閘極1 0 6。此外，其可 採用沈積或增長金屬層之源極/汲極區1 0 7上之方法。 在第一實施例中，接線之金屬層可藉由濺射而形成。 然而該金屬層可藉由像是沈積方法之另一方法而形成。進 一步，可採用像是金屬選擇增長之方法。 在第一實施例中，在閘極1 0 6中導入雜質，係在與 形成源極/汲極而植入雜質之相同時間中而執行。然而， 雜質可在不同於導入形成源極/汲極雜質之步驟而導入至 閘極。導入雜質於閘極1 0 6之方法並不限制於第一實施 例所採用之離子植入。而可藉由固態擴散或蒸氣擴散而導 入雜質，或是以形成包含雜質之矽膜。 在第一實施例中，多晶矽係使用作爲閘極1 0 6。然 而’閘極1 0 6係以單晶矽、非晶矽、金屬、包含金屬之 化合物或疊層而形成。雖然閘極1 〇 6之上部份具有暴露 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -15- * 裝 訂 線 (請先閱讀背面之注意事項再填i r頁) 我 經濟部智慧財產局員工消費合作社印製 469651 A7 B7 五、發明説明ife ) 多晶矽之結構，像是氧化矽或氮化矽之絕緣體可位於該上 部份。 在第一實施例中，該閘極1 0 6係在沈積該閘極材質 之後，而藉由各向異性蝕刻而形成。然而，閛極1 0 6可 藉_由使用像是波紋（damascene )處理之埋入處理而形成。 在第一實施例中，該以沈積而形成之T 1 〇2，係使用 作爲第一閘極絕緣膜1 1 1。然而，可使用像是氮化物膜 、氧化氮膜或疊層膜之其他絕緣膜。然而，一些其他高介 電常數膜（像是T a 2 0 5 )可使用作爲閘極絕緣膜1 1 1 。應注意，爲何本發明之方法之效果可以得到之原因，在 於該閘極絕緣膜具有隨著位置而變異之介電常數。因此， 本發明之優點無法實施在如該應具有高介電常數之閘極絕 緣膜之區域中以非爲習知閘極絕緣膜所使用之氧化矽之高 介電常數之材質所形成。因此，本發明之優點之效果在以 下狀況係顯著的，即，在具有高介電常數之閘極絕緣膜之 區域係由具有較氧化矽爲介電常數爲高之材質所形成時係 爲顯著。 形成該閘極絕緣膜之方法，係不限制於沈積。該閘極 絕緣膜可以像是濺射之方法而形成。且，當閘極絕緣膜係 以某些材料（substance )之氧化物而形成時，材料之膜可 先被形成，而之後氧化該膜。之後，而製造出使用鐵電體 C ferroelectric film )而作爲閘極絕緣膜之裝置。 在第一實施例中，在閘極絕緣膜上蝕刻之各向異1¾係 藉由蒸汽相位反應而執行《然而，各向異性蝕刻可藉由以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 16- I ^ I I I [ 私衣—— I I I 訂—— n 線 (請先閱讀背面之注意事項再I 十頁) 。 ( 經濟部智慧財產局員工消費合作社印製 469 65 1 Λ7 Α7 Β7 五、發明説明<4 ) 化學液體而浸入該閘極絕緣膜。 在第一實施例中，沒有側壁絕緣體形成在閘極之上。 然而，可將側壁絕緣膜形成在閘極上。在第一實施例中， 該裝置之隔離’係藉由溝道隔離方法而形成。然而，該隔 離可藉由像是區域氧化或台地隔離之一些其他方法而執行 〇 在第一實施例’後氧化被非在形成閘極之後而執行。 然而’可執行像是後氧化。此外，在第一實施例中，該氧 化矽膜係使用作爲交互層絕緣膜1 〇 9。然而，像是異於 氧化矽之低介電常數材質，可使用於交互層絕緣膜。當交 互層絕緣膜1 0 9以及閘極側壁絕緣體係以不同材質而形 成時，可形成自我對準之接觸。在第一實施例中，係描述 該具有單一層接線丨〇 8之半導體裝置。然而，可採用兩 個或更多層之元件或接線。 在第一實施例中’存在於閘極之下而介於T i 〇2膜（ 高介電常數膜）1 1 1以及S i 〇2膜（低介電常數膜） 1 0 9 ’之邊界’係實質與源極/汲極區1 0 7之端部位置 一致。然而此相對位置並非一定。例如，如圖6所示，將 較於圖4，該邊界A可朝向通道之中心移動。或者，如圖 7所示，相較於圖4，該邊界A可遠離該通道中心而移位 。然而，假如包括一低介電常數材質而在基極緊鄰上方至 閘極1 0 6之緊離下方之區域（圖6中以X標示），係出 現在迪道區1 0 4之閘極絕緣膜中時，在此區域增加之區 域起始電壓以及裝置之電流驅動性係將減少。最好是，因 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公楚） -17- ^ I I 裝 H ^ n II 線 (請先閱讀背面之注意事項再t ‘个頁) 一 經濟部智慧財產局工消費合作杜印製 ^69651 A7 B7 五、發明説明1(5 ) 此，在通道區1 〇 4上指定點之閘極絕緣膜係以高介電常 數材質，而在至少在緊離基底至緊離閘極1 〇 6之上之範 圍位置中形成。 特別是，當所未知高介電常數閘極絕緣裝置（其中該 閘極絕緣膜係以具有較氧化矽之介電常數爲高之材質所形 成）時，則該閘極絕緣膜之厚度係大的。假如’在源極/ 汲極區上之閘極絕緣膜係以低介電常數材質而形成時，其 係爲該實質未重疊係出現在閘極1 〇 6與源極/汲極區 1 0 7之間。應知，此時，裝置之電流驅動性係減少。因 此，最好以高介電常數材質所形成之區域（在圖7中係以 Y而標示），係出現在源極/7汲極區1 0 7上之鬧極絕緣 膜中。 在高介電常數閘極絕緣體裝置中，介於閘極與基底之 間距離係增加，以避免閘極電容之增加。 因此，電力線分佈係非始終垂直於基極之表面。結果 ，甚至當圖6所示之區域X (其中該閘極絕緣膜係以低電 晶體材質所形成）出現在通道區時，該電晶體之電流驅動 性係非常低。 最好是’因此，當採用本發明時，絕緣膜可以具有較 氧化矽之介電常數爲高之材質所形成。 在第一實施例中，該閘極絕緣膜係以一低介電常數而 在緊鄰基底之上至緊離閘極絕緣膜1 〇 6之下，而在源極 /汲極區1 0 7重疊閘極1 〇 6之至少一部份區域中而形 成。然而’此結構並非必須。當該高介電常數閘極絕緣膜 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -18- ---^------^------iT------0 (請先閱讀背面之注意事項再填ί 々頁〕 一 A7 B7 469651 五、發明説明命 ) 1 1 1係受到各向異性蝕刻時，該高介電常數閘極絕緣膜 I 1 1可保持在基底側部份或源極/汲極區之閘極側部份 0 特別是，如圖8所示，該高介電常數閘極絕緣膜 II 1可以尾部（t a i 1 i ng)方式而形成，使得基 底之最上方部份，係覆蓋有高介電常數材質。同樣的，如 圖9所示，該高介電常數閘極絕緣膜1 1 1可以尾部方式 而形成，使得閘極1 0 6之最低部可覆蓋有高介電常數材 質。然而，如圖1 0所示，該高介電常數閘極絕緣膜 1 1 1可能以尾部方式而形成，使得基底之最上部份以及 閘極1 0 6之最下部份係附蓋有高介電常數材質。爲了壓 制介於源極/汲極區1 0 7與閘極1 0 6之間之電容，然 而，最好該閘極絕緣膜可以低介電常數而在橫跨緊離於基 底之上至緊鄰於閘極1 0 6之下而在整個源極/汲極區 1 0 7上之至少一部份中形成。 每個圖6至圖1 0 ，係展示單一電晶體之結構。然而 ，不用說，上述閘極絕緣膜之結構，可經修改至包括形成 多數個電晶體之情形，而可得到相同之效果。 (第二實施例） 根據本發明之第二實施例之Μ 0 S場效電晶體*將參 考圖11Α至11D而描述。 在第二實施例中，如圖1 1 Α所示，基底之表面係在 第一實施例之圖5 B之步驟之後，而在7 0 Ot：之氧氣環 本紙張尺度適用中國國家標準（CNS ) A4规格（21〇><297公| ) — I I I H I H ^ I n ^ (請先閱讀背面之注意事項再填< 々ί 、 { 經濟部智慧財產局員工消費合作社印製 -19- A7 B7 469651 經濟部智慧財產局員工消費合作社印製 五 、 發明説明<7 ) 1 I 境 下 而 氧 化 0 因此， 而形成具有1 nm厚度之氧化 ，膜 1 ί I 1 1 3 0 之 後 ，使用 像是C v D之製程，而 形 成 具 有 1 5 1 1 j η m 厚 度 之 T 1 0 2 膜 1 1 1 C X--Ν 1 請 1 I 之 後 如 圖1 1 B所示 ，具有2 0 0 η m 厚 度 之 多 晶 先 閱 1 I itt I 矽 膜 係 藉 由 L P C V D而沈積於T 1 〇2膜1 1 1 上 〇 該 多 背 面 1 1 之 1 晶 矽 膜 係 藉 由 像是R I E之 各向異性而處理 9 而 形 成 閘 極 注 意 1 事 1 1 0 6 〇 進 -- 步，該 T i 0 Σ 膜1 1 1，係藉 由 各 向 異 性 蝕 項 再 1 1 刻 而 處 理 C 填 1 威 如 圖 1 1 C所示 ，使用 像是外延增長之 製 成 J 而 將 矽 頁 1 1 膜 1 1 4 形 成 在閘極 10 6 之周邊。此時^ 因 爲 氧 化 矽 膜 1 | 1 1 3 係 位 於 該基底 之表面 ，因此沒有砂層 增 長 在 基 底 之 1 I 表 面 而 該 矽 層1 1 4可選 擇性的只增長在 閘 極 1 0 6 之 - 1 訂 1 周 邊 處 0 1 1 如 圖 1 1 D所示 ，例如 ，A s離子，可在1 0 0 1 1 k e V 以 及 5 .Ox 1 0 1 5 c m ί之狀態下 而 植 入 〇 該 所 1 | 得 之 結 果 結 構 ，加予 以熱處ί 里，而形成源極/ /汲極區 一. 線 I 1 0 7 0 1 1 之 後 如 圖1 1 Ε所示 ，具有5 0 0 η m 厚 度 之 氧 化 1 1 矽 膜 1 0 9 可藉由 C V D 而沈積而作爲交 互 層 絕 緣 膜 9 1 ! 而 之 後 藉 由 R I E而 形成接 觸孔1 1 2之開 α 於 源 極 / 汲 1 I 極 1 0 7 以 及閘極 10 6 上。此時，氧化 矽 膜 1 0 9 係 1 1 I 在 矽 層 1 1 4 之下而 完全延 伸。接續之步驟 係 與 第 一 實 施 1 1 例 之 步 驟 —. 樣 〇 1 1 在 第 二 實 施例中 ，可以 有各種如第一實 施 例 之 修 改 ? 1 1 1 本紙張尺度通用宁國國豕揉準（CNS ) A4規格（210 X 297公廣）_ 20 - A7 B7 469651 五、發明説明吻) 而可得到相同之優點。在第二實施例中’結合閘極1 0 6 之矽層1 1 4，係在產生多面體（facet )之下狀態下而形 成，該介於源極/汲極區1 0 7與閘極1 〇 6之間之電容 ，係低於沒有多面體產生之情況。於是，可更有效的在產 生多面體之情況下而形成矽層1 1 4。 在第二實施例中，閘極1 0 6係以半導體而形成，而 在其處理之後，半導體層係經形成而接合於閘極1 〇 6。 然而，不需要形成該些半導體，而此些可將半導體、金屬 、金屬矽化物等之結合而形成。 在第二實施例中，當形成疊層結構之閘極絕緣膜時’ 緊鄰位於基底之上之絕緣膜1 1 3係以氧化矽膜而形成。 然而，絕緣膜1 1 3可以其他種類之膜而形成’例如’氮 化矽膜、氧化氮膜或其他疊層絕緣膜而形成。緊離形成於 基底之上之絕緣膜1 1 3之方法，係佈線置於熱氧化’而 可藉由像是沈積之程序而形成。 (第三實施例） 根據本發明之第三實施例之MO S場效電晶體，將參 考圖12A至12B而描述。 在如圖1 2 A所示之第三實施例中’電阻膜1 1 5係 在第一實施例之圖5 E之步驟之後，而形成於基底之上。 該電阻膜1 1 5之部分係選擇性的藉由像是石板印刷而移 除。 接著，如圖1 2 B所示，T i 0 2膜1 1 1係經由像是 ---------装------ΐτ------線· C婧先閱讀背命之注意事項真填 1 ri . . 《 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） -21 - 4 6 9 65 1 A / ____ B7 五、發明説明掩) C D E之各向異性鈾刻處理，而移除在源極/汲極區 1〇7之一的T i 0 2膜1 1 1之部分。因此，而移除電阻 膜1 1 5。該接續步驟係與第一實施例之圖5 G之步驟相 同。 . 在第三實施例中，該介於閘極與源極/汲極區之間的 閘極絕緣膜之介電常數可被降低。此外，可有與第一實施 例相關之各種修改，而可得到相同之結果。 (第四實施例） 根據本發明之第四實施例之Μ 0 S場效電晶體，將參 考圖1 3而描述。 在如圖1 3之第四實施例中，氧化矽膜（第二閘極絕 緣膜）116 ，係藉由像是CVD之處理，而在第一實施 例之圖5 F之步驟之後，而形成在半導體基底之整個表面 之上。該接續之步驟係與第一實施例之圖5 G者相同。 在第四實施例中，可有與第一實施例相關之各種修改 ，而可得到相同之結果。 在第四實施例中，可使用氧化矽而作爲塡入於將位於 閘極1 0 6之上之絕緣膜部份予以移除之區域之絕緣體 1 1 6。甚至當絕緣體1 1 6非爲氧化矽而係爲氮化矽、 氧化氮矽或包含F (氟）或碳（carbon )之絕緣體，時， 可在當其介電常數係低於形成在通道區之上之閘極絕綠膜 之介電常數時1而得到同樣之優勢效果。 形成絕緣層之方法係不限制於沈積，而可以是濺射、 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ---.------f — (請先閱讀背面之注意事項再填~ rI) 訂 經濟部智慧財產局員工消費合作社印製 -22- A7 B7 6 9 65 1, 五、發明説明光 ) 氧化或氮化。應注意，然而，假如採用像是氧化基底之方 法（其消耗基底之矽），該源極/汲極區係變薄而使電阻 (請先閱讀背面之注意事項再填^頁 增加。因此，最好是使用像是不消耗基底之矽的沈積方法 〇 在第四實施例中，在閘極1 0 6下之閘極絕緣膜 1 1 1之部分，被移除之後，該絕緣體1 1 6係經形成以 塡入於閘極絕緣膜之被移除部份，而之後形成絕緣轉換器 變壓器P I T 1 0 9。然而，在形成於位在閘極1 0 6之 下之源極/汲極區1 0 7中之絕緣體1 1 6部份被移除之 後，該交互層絕緣膜1 0 9可形成以塡入於絕緣轉換器變 壓器P I ΤΙ 1 6之被移除部份。 線 在第四實施例中，在移除位在閘極絕緣膜1 0 6之下 之絕緣膜部份之後而形成之絕緣轉換器變壓器PIT1 1 6，具 有與第一閘極絕緣膜1 1 1相同之厚度。然而，該厚度並 不需要，而絕緣體1 1 6之厚度可較閘極絕緣膜1 1 1爲 厚或爲薄。 經濟部智慧財產局員工消費合作社印製 (第五實施例） 根據本發明之第五實施例之Μ 0 S場效電晶體，將參 考圖1 4而描述。 在第五實施例中，如圖1 4所示，具有5 0 0 n m厚 度而作爲交互層絕緣膜之氧化矽膜1 〇 9 ，係在第一實施 例之圖5 F之步驟之後，而藉由CVD而沈積。此時，然 而’該氧化矽膜1 〇 9係在覆蓋體係與第一實施例不同之 本紙張尺度適用中國國家操準（CNS > A4规格（2丨0X297公釐） -23- 4 69 65» A7 B7 經濟部智慧財產局員工消費合作社印製 五 、 發明説明2(1 ) 1 1 條 件 下 而 形成，使得- 一孔洞 1 1 7形成在接近於將τ ] C 0 1 1 膜 1 1 1 部份予以移 除之區 域。之 後，接 觸孔1 12 係 藉 1 1 由 R I Ε 而在源極/ 汲極區 10 7 以及閘 極1 0 6之 上 而 1 請 1 形 成 0 該 接續之步驟係與第- -實施例之步驟相同。 先 閱 1 I 在 第 五實施例中 ，該孔 洞1 1 7係作 爲第二 鬧極 絕 緣 讀 背 丨 | 膜 0 因 爲 孔洞1 1 7 之介電 常數， 係低於 氧化矽 之介 電 常 之 注 意 1 I 數 可 有 效更加壓制 短通道 效應。 在第五 實施例 中， 可 有 事 項 1 I 再 1 I 與 第 一 施例相關之各種修改，而可得到相同之結果。 填 ★ 1 裝 1 ( 第 - 實 施例） 1 1 I 根 據 本發明之第 六實施 例之Μ 〇S場 效電晶 體， 將 參 . 1 1 | 考 圖 1 5 而描述。 .. 1 訂 在 弟 五實施例中 ，如圖 1 5所 示，具 有5 0 On m 厚 1 1 度 而 作 爲 交互層絕緣 膜之氧 化矽膜 10 9 ，係在 第二 實 施 1 1 例 之 圖 1 1 D之步驟 之後， 而藉由 C V D 而沈積 。此 時 > 1 I 然 而 ， 該 氧化矽膜1 0 9係 在與第 一實施 例不同 之覆 蓋 體 線 | 條 件 下 而 形成，使得- 一孔洞 117形成在接近於將Τ 0 2 I f 膜 1 1 1 部份。之後 *接觸 孔1 1 2係藉 由R I E而 在 源 1 極 / 汲 極 區1 0 7以 及閘極 1 0 6 之上而 形成。 該接 續 之 1 步 驟 係 與 第一實施例之步驟相同。 1 I 在 第 六實施例中 (與第五實施例相同） ，該孔洞 1 1 | 1 1 7 係 作爲第二閘 極絕緣 膜。因 爲孔洞 117 之介 電 常 1 1 數 > 係 低 於氧化矽之 介電常 數，可 有效更 加壓制 短通 道 效 1 1 應 〇 在 第 六實施例中 ，可有 與第一 實施例 相關之 各種 修 改 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 24 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明) ，而可得到相同之結果。 (第七實施例） 根據本發明之第七實施例之Μ 0 S場效電晶體，將參 考圖1 6而描述。 在第七實施例中，如圖1 6所示，具有5 0 0 度而作爲交互層絕緣膜之氧化矽膜1 0 9 ，係在第三實施 例之圖12B之步驟之後，而藉由CVD而沈積。此時， 然而，該氧化矽膜1 0 9係在與第一實施例不同之覆 條件下而形成，使得一孔洞1 1 7形成在接近於將T i 〇 2 膜1 1 1部份予以移除之區域。之後，接觸孔1 1 2係藉 由R I E而在源極/汲極區1 〇 7以及閘極1 0 6之上而 形成。該接續之步驟係與第一實施例之步驟相同。 在第七實施例中（與第五實施例相同），該孔洞 1 1 7係作爲第二閘極絕緣膜。因爲孔洞1 1 7之介電常 數，係低於氧化矽之介電常數，可有效更加壓制短通道效 應。在第七實施例中，可有與第一實施例相關之各種修改 ，而可得到相同之結果。 在第七實施例中，沒有孔洞產生在閘極絕緣膜之側邊 ，其中該電阻係應用於將T i ◦ 2 1 1 1予以各向異性蝕刻 之相同時間時。然而，其並不需要，而可在將孔洞形成在 閘極絕綠膜之兩側上之條件下，而形成交互層絕緣膜。 如上述，在本發明中，在將源極/汲極區重疊在閘極 之區域中之閘極絕緣膜之介電常數係低於位在通道區之介 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ I I I I I I I I 裝 ί 訂 I 線 (諳先閱讀背面之注意事項再填{ 「頁) - 為 469651 A7 B7 五、發明説明) 電常數。因此，可壓制該短通道效應，而得到高電流驅動 電源，而可減少寄生電容。結果’可穩定的得到將短通道 效應有效壓制以及可高速運算之高效能半導體裝置。 雖然本發明係以實施例以而說明，對於熟知此技藝者 可在不離開本發明之基本觀念以及範圍下而有許多之修改 請 先 閱 背 τέ 之 注 意 事 項 Λ 頁 .，裝 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家梯準（CNS ) Α4規格（210Χ297公釐）_ 26 -

Claims (1)

  1. 69 651 A8 B8 C8 D8 經濟部智葸財產局員工消費合作社印製 々、申請專利範圍 1 . 一種場效電晶體’包含： 一半導體基底： 一閘極絕緣膜，形成在半導體基底上： 一閘極，形成在閘極絕緣膜上； 多個源極/汲極區’沿著閘極之交互相對側表面，而 形成在該半導體基底之表面部份’該多個源極/汲極區.具 有緊鄰於閘極之下之相對端部，每個該相對端部係具有重 疊該閘極之重疊區；以及 一通道區，形成在半導體基底之表面部份，而係夾置 於介於該些相對源極/汲極區之間， 其中該位在將源極/汲極區中之至少一個重疊在閘極 之重疊區中之閘極絕緣膜部份之介電常數，係具有較位於 通道區之閘極絕緣膜之部分之介電常數爲低。 2 .如申請專利範圍第1項之場效電晶體，其中具有 較低介電常數之閘極絕緣膜，係具有較位於通道區上之鬧 轉絕緣膜之介電常數，而在閘極絕緣膜之膜厚度方向之整 個區域之上。 3 .如申請專利範圍第1項之場效電晶體，其中位於 通道區之上之閘極絕緣膜之部分，係以第一材質所形成， 且介於源極/汲極區之至少一個以及閘極之間的該重疊區 之至少一閘極端側部份，係以具有較第一材質爲低之介電 常數之第二材質所形成。 4 .如申請專利範圍第3項之場效電晶體，其中形成 位於通道區之上之閘極絕緣膜之部分的第一材質，係自通 本紙張尺度適用中國困家揉準（CNS ) A4規格（2〗0X297公釐）-27 - (請先閱讀背面之注意事項再填r~本頁 .裝' 訂 線 469 65 1 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 道區而部份延伸至數個源極/汲極區之上。 5 .如申請專利範圍第3項之場效電晶體，其中該第 一材質包含至少至少一選擇自氧化鈦膜、氮化矽膜，氧化 氮矽膜，五氧化鉅膜，氧化銷膜，氧化耠膜，氧化鑭膜， 氧化鋁膜，氧化釔膜，氧化銃膜所構成之群組。 6 如申請專利範圍第3項之場效電晶體，其中該第 一材質包含係由選擇自氧化鈦膜、氮化矽膜，氧化氮矽膜 ，五氧化鉬膜，氧化锆膜，氧化鉻膜，氧化鑭膜，氧化鋁 膜’氧化釔膜，氧化銃膜所構成之群組之至少兩個所形成 之混合膜。 7 . —種場效電晶體，包含： 一半導體基底； 一閘極，形成在半導體基底之上； 一閘極絕緣膜，形成在閘極以及半導體基底之間，該 閘極絕緣膜係藉由對於閘極之相互相對端部之至少之一個 而重處理而得； 一交互層絕緣膜，形成在該閘極之相互相對側表面之 至少一個之上，該位於重處理閘極絕緣膜之上之交互層絕 緣膜之部分，係經設置而與半導體基底相接觸，而一孔洞 係由閘極、閘極絕緣膜以及基底而產生；以及 源極/汲極區，係沿著閘極之相互相對側表面，而形 成在半導體基底之表面部份，而源極/汲極區具有緊鄰於 閘極之下之相對端部，每個該相對端部具有重疊該閘極之 重疊區。 (諳先閱讀背面之注$項再填一本頁) -裝 訂 線 本紙張尺度逋用中國國家榇準（CNS > A4規格（210X297公釐） -28 - 469 65 1 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範国 8 .如申請專利範圍第7項之場效電晶體，其中該該 孔洞係產生在介於閘極以及源極/汲極區之間之重疊區。 9 ·如申請專利範圍第7項之場效電晶體，其中該閛 極在其端部具有一多面體，而每個係面向該半導體基底。 1 0 .如申請專利範圍第7項之場效電晶體，其中該 閘極絕緣膜包含選自氧化鈦膜、氮化矽膜，氧化氮矽膜， 五氧化钽膜，氧化锆膜，氧化飴膜，氧化鑭膜，氧化鋁膜 ，氧化釔膜，氧化銃膜所組成之群組之至少一個。 1 1 .如申請專利範圍第7項之場效電晶體，其中該 閘極絕緣膜之介電常數係較氧化氮膜之介電常數爲高。 1 2 . —種製造場效電晶體之方法，該方法包含以下 步驟： 形成一閘極於半導體基底之上，而具有一閘極絕緣膜 夾置其間； 以自我對準之方式，在具有閘極之半導體之表面部份 ，形成源極/汲極區； 自該閘極絕緣膜之至少一側而移除閘極絕緣膜之部分 ;以及 將具有介電常數較閘極絕緣膜之介電常數爲低之閘極 絕緣膜，形成於將閘極絕緣膜部份予以移除之區域。 1 3 .如申請專利範圍第1 2項之方法，其中形成介 電常數較閘極絕緣膜之介電常數爲低之閘極絕緣膜之步驟 ，包括，在將閘極絕緣膜部份自閘極絕緣膜之至少一側移 除之步驟之後，而形成一交互層絕緣膜於半導體基底之上 f請先閱讀背面之注f項再填t本頁} -裳. -1T, 線 本紙張尺度適用中國®家揉準（CNS ) A4规格（210X297公釐） .29 - 469651 A8 B3 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 ’以覆蓋該閘極，而塡入作爲閘極絕緣膜之交互層絕緣膜 部份於自閘極絕緣膜部份移除之區域之步驟。 1 4 ·如申請專利範圍第1 2項之方法，其中形成具 有介電常數較閘極絕緣膜之介電常數爲低之閘極絕緣膜之 步驟’係包括在自閘極絕緣膜之至少一側移除閘極絕緣膜 之部分之步驟之後，而形成一交互層絕緣膜於半導體基底 ，以覆蓋該閘極，該交互層絕緣膜形成一作爲閘極絕緣膜 之孔洞於移除閘極絕緣膜之部分之區域中之步驟。 1 5 .如申請專利範圍第1 2項之方法，其中自閘極 絕緣膜之至少一側移除閘極絕緣膜之部分的部份，包括使 用各向異性蝕刻之步驟。 1 6 .如申請專利範圍第1 2項之方法，其中將閘極 形成於半導體基底之上而有閘極絕緣膜夾置其間之步驟， 包括使用選擇自氧化鈦膜、氮化矽膜，氧化氮矽膜，五氧 化鉅膜，氧化锆膜，氧化飴膜，氧化鑭膜，氧化鋁膜，氧 化釔膜，氧化銃膜所構成之群組之至少一個，而使用作爲 閘極絕緣膜之步驟。 1 7 .如申請專利範圍第1 6項之方法，其中第一材 質係包含以選擇自氧化鈦膜、氮化矽膜’氧化氮矽膜’五 氧化鉬膜，氧化錆膜，氧化鈴膜，氧化鑭膜，氧化鋁膜’ 氧化釔膜，氧化銃膜所構成群組之至少兩個所形成之混合 膜。 1 8 .—種製造場效電晶體之方法’ te方法包含以下 步驟： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） I E E J I I I I I I I I I -----III ·11111111 (請先閲讀背面之注意事項再t _本頁) 9 65 1 A8 B8 C8 D8 六、申請專利範圍 形成閘極於半導體基底之上，而有閘極絕緣膜夾置其 間； 選擇性的形成導電體膜於閘極之側表面上： 以自我對準之方式，而形成源極/汲極區於半導體基 底之表面部份，而有包括導電體膜之閘極；以及 形成具有介電常數較閘極絕緣膜之介電常數爲低之閘 極絕緣膜，於介於導電體膜以及基底之間的區域中。 1 9 _如申請專利範圍第1 8項之方法，其中形成介 電常數較閘極絕緣膜之介電常數爲低之閘極絕緣膜之步驟 ，包括，在選擇性形成導電體膜於閘極側表面上之步驟之 後，而形成一交互層絕緣膜於半導體基底之上，以覆蓋該 閘極，而塡入作爲閘極絕緣膜之交互層絕緣膜部份於導電 膜以及基底之間之區域中。 2 0 .如申請專利範圍第1 8項之方法，其中形成具 有介電常數較閘極絕緣膜之介電常數爲低之閘極絕緣膜之 步驟，係包括，在選擇性形成導電體膜於閘極側表面上之 步驟之後，而形成一交互層絕緣膜於半導體基底，以覆蓋 該閘極，該交互層絕緣膜形成一作爲閘極絕緣膜之孔洞於 介於閘極絕緣膜、導電體膜以及基底之間之區域中之步驟 〇 2 1 .如申請專利範圍第1 8項之方法，其中將導電 體膜選擇性的形成在閘極之側表面上之步驟，包括將矽層 增長在多晶矽所形成之閘極上之步驟。 2 2 ,如申請專利範圍第1 8項之方法，其中將閘極 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 --IJI----- — I-裝·! —訂-------線 (請先閱讀背面之注意事項再‘ 本頁) 經濟部智慧財產局員工消費合作社印製 469 65 1 b8 C8 ______ 六、申請專利範圍 形成在半導體基底之上，而有閘極絕緣膜夾置其間之步驟 ，係包括使用選擇自氧化鈦膜 '氮化矽膜，氧化氮矽膜， 五氧化鉅膜，氧化鉻膜，氧化給膜，氧化鑭膜，氧化鋁膜 ，氧化釔膜，氧化銃膜所構成之群組之至少一個，而使用 作爲閘極絕緣膜之步驟。 (請先聞讀背面之注意事項再填ί,本頁) -裝· -、ar 線 經濟部智葱財產局員工消費合作社印紫 本紙張尺度逋用中國國家橾率（CNS > A4規格（210X297公釐）
TW089120124A 1999-09-29 2000-09-28 Field-effect transistor and method of fabricating the same TW469651B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27625999A JP3450758B2 (ja) 1999-09-29 1999-09-29 電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW469651B true TW469651B (en) 2001-12-21

Family

ID=17566946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120124A TW469651B (en) 1999-09-29 2000-09-28 Field-effect transistor and method of fabricating the same

Country Status (6)

Country Link
US (1) US6495890B1 (zh)
EP (1) EP1089344A3 (zh)
JP (1) JP3450758B2 (zh)
KR (1) KR20010039928A (zh)
CN (2) CN1262017C (zh)
TW (1) TW469651B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
JP2002184973A (ja) * 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
US6541280B2 (en) * 2001-03-20 2003-04-01 Motorola, Inc. High K dielectric film
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
US6818952B2 (en) * 2002-10-01 2004-11-16 International Business Machines Corporation Damascene gate multi-mesa MOSFET
FR2849531A1 (fr) 2002-12-27 2004-07-02 St Microelectronics Sa Procede de formation d'une region localisee d'un materiau difficilement gravable
WO2004114390A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 半導体装置及びその製造方法
EP1524699B1 (en) * 2003-10-17 2012-12-26 Imec Method for forming CMOS semiconductor devices having a notched gate insulator and devices thus obtained
JP4073890B2 (ja) * 2004-04-22 2008-04-09 シャープ株式会社 薄膜回路基板、及びそれを備えた圧電式スピーカ装置及び表示装置並びに音源内蔵型表示装置
US20050242387A1 (en) * 2004-04-29 2005-11-03 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
US7081393B2 (en) * 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
JPWO2006006369A1 (ja) * 2004-07-12 2008-04-24 パイオニア株式会社 半導体装置
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
DE102004044667A1 (de) * 2004-09-15 2006-03-16 Infineon Technologies Ag Halbleiterbauelement sowie zugehöriges Herstellungsverfahren
US20060098373A1 (en) * 2004-11-09 2006-05-11 Fultec Semiconductors, Inc. Intelligent transient blocking unit
KR100592740B1 (ko) * 2004-12-03 2006-06-26 한국전자통신연구원 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
JP2007019177A (ja) * 2005-07-06 2007-01-25 Toshiba Corp 半導体装置
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) * 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US20070063277A1 (en) * 2005-09-22 2007-03-22 International Business Machines Corporation Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
JP5145688B2 (ja) * 2006-10-27 2013-02-20 セイコーエプソン株式会社 Ｍｅｍｓ・半導体複合回路の製造方法
US20080258225A1 (en) * 2007-04-20 2008-10-23 Advanced Micro Devices, Inc. Mos transistors having high-k offset spacers that reduce external resistance and methods for fabricating the same
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
EP2219210A4 (en) * 2007-12-05 2010-12-22 Unisantis Electronics Jp Ltd SEMICONDUCTOR COMPONENT
US8896056B2 (en) 2007-12-05 2014-11-25 Unisantis Electronics Singapore Pte Ltd. Surrounding gate transistor semiconductor device
WO2009107686A1 (en) * 2008-02-27 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof, and electronic device
RU2444090C1 (ru) * 2010-06-15 2012-02-27 Государственное образовательное учреждение высшего профессионального образования "Московский государственный институт электроники и математики (технический университет)" Полупроводниковая структура инвертора
JP5179611B2 (ja) * 2011-03-04 2013-04-10 シャープ株式会社 ノーマリオフ型ヘテロ接合電界効果トランジスタ
CN103000623B (zh) * 2011-09-16 2015-06-17 北大方正集团有限公司 一种铝栅半导体器件及其制造方法
US9905648B2 (en) * 2014-02-07 2018-02-27 Stmicroelectronics, Inc. Silicon on insulator device with partially recessed gate
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
FR3036002A1 (fr) * 2015-10-28 2016-11-11 Commissariat Energie Atomique Transistor a espaceurs differencies
KR20170080996A (ko) * 2015-12-31 2017-07-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN109585546A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP2021034584A (ja) * 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置及び半導体装置の製造方法
CN113571412A (zh) * 2020-04-28 2021-10-29 芯恩（青岛）集成电路有限公司 一种功率器件结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
JPS63177469A (ja) * 1987-01-16 1988-07-21 Mitsubishi Electric Corp 半導体装置
JPH02304935A (ja) * 1989-05-19 1990-12-18 Nec Corp 半導体集積回路の製造方法
JPH02307271A (ja) * 1989-05-23 1990-12-20 Mitsubishi Electric Corp 半導体装置
JPH0332030A (ja) * 1989-06-29 1991-02-12 Seiko Instr Inc 半導体装置の製造方法
DE69109366T2 (de) * 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
JPH0453272A (ja) * 1990-06-20 1992-02-20 Sumitomo Metal Ind Ltd 半導体装置
JPH04152534A (ja) * 1990-10-16 1992-05-26 Nippon Steel Corp Ｍｏｓ型半導体装置の製造方法
JPH05102482A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd Ｐｍｏｓｆｅｔの構造およびその製造方法
JPH113990A (ja) * 1996-04-22 1999-01-06 Sony Corp 半導体装置およびその製造方法
JPH11163323A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置とこの半導体装置の製造方法
KR100268933B1 (ko) * 1997-12-27 2000-10-16 김영환 반도체 소자의 구조 및 제조 방법
US6274477B1 (en) * 1999-06-19 2001-08-14 United Microelectronics Corp. Method of fabricating conductive line structure

Also Published As

Publication number Publication date
CN1332449C (zh) 2007-08-15
EP1089344A2 (en) 2001-04-04
JP3450758B2 (ja) 2003-09-29
CN1290040A (zh) 2001-04-04
EP1089344A3 (en) 2003-07-23
CN1262017C (zh) 2006-06-28
KR20010039928A (ko) 2001-05-15
US6495890B1 (en) 2002-12-17
JP2001102573A (ja) 2001-04-13
CN1560926A (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
TW469651B (en) Field-effect transistor and method of fabricating the same
US6964893B2 (en) Semiconductor device and method of fabricating the same
US6784101B1 (en) Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US10672881B2 (en) Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
TW579599B (en) SOI device with reduced junction capacitance
CN100524819C (zh) 半导体器件及其制造方法
TW543201B (en) Semiconductor device and its production process
Autran et al. Fabrication and characterization of Si-MOSFET's with PECVD amorphous Ta 2 O 5 gate insulator
US7816242B2 (en) Semiconductor device and method of manufacturing the same
JP2917922B2 (ja) 半導体装置及びその製造方法
TW200849483A (en) Semiconductor structure including gate electrode having laterally variable work function
US20040070036A1 (en) ULSI MOS with high dielectric constant gate insulator
KR20060112659A (ko) Ｆｅｔ 게이트 전극을 위한 ｃｖｄ 탄탈륨 화합물
US20060151787A1 (en) LOW CONCENTRATION SiGe BUFFER DURING STRAINED Si GROWTH OF SSGOI MATERIAL FOR DOPANT DIFFUSION CONTROL AND DEFECT REDUCTION
US20050051856A1 (en) Semiconductor device
US11721697B2 (en) Manufacturing method of semiconductor device
TW201133846A (en) Dual dielectric tri-gate field effect transistor
US9679963B2 (en) Semiconductor structure and a method for processing a carrier
US12080794B2 (en) Manufacturing method of high voltage semiconductor device
TW544844B (en) Method of producing SOI MOSFET
TW546834B (en) Insulated gate field effect transistor and manufacturing thereof
US20140264568A1 (en) Semiconductor device and methods of manufacturing the same
JP2008527743A (ja) Ｃｍｏｓデバイスの自己形成金属シリサイド化ゲート
JP3658564B2 (ja) 半導体装置
US11961895B2 (en) Gate stacks with multiple high-κ dielectric layers

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent