TW469624B - Mode setting determination signal generation circuit - Google Patents

Mode setting determination signal generation circuit Download PDF

Info

Publication number
TW469624B
TW469624B TW089105465A TW89105465A TW469624B TW 469624 B TW469624 B TW 469624B TW 089105465 A TW089105465 A TW 089105465A TW 89105465 A TW89105465 A TW 89105465A TW 469624 B TW469624 B TW 469624B
Authority
TW
Taiwan
Prior art keywords
signal
mode setting
output
transistor
power
Prior art date
Application number
TW089105465A
Other languages
English (en)
Inventor
Tsuyoshi Hirakawa
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW469624B publication Critical patent/TW469624B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Description

經濟部智慧財產局員工消费合作社印製 4 6 9 6 2 4: a? 啥年 7月# 曰 fe + ___ b?__補充 五、發明說明() 發明領域 本發明是關於模式設定決定信號產生電路,特別是指 在接上電源(Powe r up )產生模式設定產生信號的記憶體 電路以顯示作業模式之起始設定。 習知技術 記憶體裝置需要一起始設定以決定其接上電源 (Power up)的作業模式,因此,記憶體裝置需要—個產 生模式設定決定信號的電路以顯示作業模式之起始設定 〇 第8圖顯示一傳統模式設定決定信號產生電路,此電 路是由其中包括一反及(NAND)閘100,反相器(Not circuit)101、102’ 以及轉移閘(transfer-gates)103 及1 0 4所構成。 反及閘(NAND) 100的一輸入端送入一電源開啓信號的 負邏輯(來自於在供電時產生單擊(one shot)脈衝的電 路所產生的輸出信號,該輸出信號以下稱爲,,電源開啓 bar”),另一輸入端接受轉移閘1〇3與104之輸出。 反及閘(NAND) 100的輸出信號輸入反向器1〇丨,反相器 1 0 2的輸入端則輸入一模式設定控制信號。一模式設定 決定信號係用來選擇裝置的作業模式。反相器101的輸 出端耦接至轉移閘1 0 3的源極’該模式設定控制信號提 供至轉移閘丨03的第一電路’並且反相器1〇2的輸出端 耦接至其第二電路。一模式設定信號提供至轉移閘i 〇4 的源極’反相器102之輸出端耦接至轉移閘丨〇4的第一 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) I ^ — — — — — ^ — — — — — — 1— ^ - 111 — — — — * (請先閱讀背面之注意事項再填寫本頁) ^59 62 4 A7 B7
五、發明說明() 電路,該模式決定控制信號提供至其第二電路。 轉移閘1 0 3與1 0 4的汲極均連接至反及閘(N AND ) 1 〇 〇 之另一輸入端。 以這種結構來說,在接上電源(P〇 we r u p )其作業模式 係根據電源開啓ba r信號來設定(一模式設定信號被送 出)。首先,提供給轉移閘104的模式設定信號設定至高 位準,這個高位準的模式設定信號經過轉移閘1 04而施 加至反及閘(NAND) 100的另一輸入端。當電源開啓bar 信號(低位準)施加於反及閘(NAND )1〇〇的一輸入端時, 反及閘(NAND) 100的輸出信號設定至高位準,這個輸出 信號即作爲模式設定決定信號。 第9圖顯示另一個傳統的模式設定決定信號產生電路 ,這個半導體儲存器包括一個N0R閘1 1 0,反相器1 1 1 ,1 1 2與轉移閘Π 3,1 1 4。 如果將第8圖所示的反及(NAND)閘100置換成N0R 閘1 1 0,則第9圖所示之半導體儲存器與第8圖所示電 路的結構便完全相同,意即反相器1 1 1,i 1 2相應於反相 器101,102,轉移閘113,114相應於轉移閘1〇3,104 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 就桌9圖的電路結構而言,在接上電源(power up) — 電源開啓信號(高位準)設定電路的作業模式。首先,施 加於轉移閘1 1 4之一模式設定信號設定爲高位準,在此 半導體裝置中,此高位準(H level)之電源開啓(pQWer-on)信號,經由轉移閘U4,而被施加於NOR閘1 1 〇與反 本紙張尺度適用中國國家標準(CNS)A4規格(210^297公髮) 4 69 624 A7 B7 ,修正補充 五、發明說明() (請先間讀背面之注意事項再填寫本頁) 相器(I η V e r t e r )丨1 1之另一輸入端’此NOR閘1 1 0當其 兩個輸入端在低位準(L level)時’輸出高位準信號。因 此,在當模式設定信號是在高位準時,其輸出一低位準 之模式設定決定信號。 在第8圖或第9圖中,一旦反及(N AND)閘100或者NOR 閘1 1 0的輸出被設定爲低位準,相對應之資料便被鎖 (1 a t c h )在反及(NAND )閘1 00與反相器1 0 1之間的路徑 中,或者在NOR閘1 1 0與反相器1 1 1之間的路徑中。以 上所述,在接上電源(Powe r up ),作業模式被設定在單 一値。 此外,在第8圖與第9圖中,在接上電源(Power up) 之後改變作業模式的設定,一外部提供的模式設定控制 信號由高位準轉爲低位準。然後,轉移閘1 03,1 1 3關閉 ,轉移閘1 04,丨1 4開啓,以改變作業模式的設定。 經濟部智慧財產局負工消費合作社印*'衣 然而,根據上述傳統的電路,在接上電源(Power up) 作業模式的設定(模式設定決定信號)單由電源開啓信號 決定,因此作業模式只能設定在高位準或低位準。雖然 使用者近來在接上電源(Power up)要求各種不同的作業 模式之起始設定’但是傳統的模式設定決定信號產生電 路並無法處理此一要求。 發明的簡述 發明目的 本發明之主要目的在提出一模式設定決定信號產生 電路’能夠在接上電源(Power up)產生多個作業模式之 本紙張尺度適用中國國家標準(CMS)A4規格(2〗0 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 9 6 2 4 .修正 ___B7_ 補充 五、發明說明(〉 起始設定。 發明槪述 本發明是根據接上電源(Power up)所施加之電源開 啓信號產生模式設定決定信號,而提供一模式設定決定 信號產生電路,該電路包括: 信號產生裝置用以產生一固定在低位準或高位準的輸 出信號,一第一邏輯電路部份根據該信號產生裝置之輸 出信號與該電源開啓信號之間的NOR邏輯而輸出一信號 ,一第二邏輯電路部份根據一與上述電源開啓信號極性 相反的電源開啓信號與該信號產生裝置之輸出信號之間 的NAND邏輯而輸出一信號,一第三邏輯電路部份根據在 模式設定決定信號輸出端的信號與該第二邏輯電路部份 之輸出信號之間的NAND邏輯輸出一信號。—轉移閘電路 部份輸出該第三邏輯電路部份之輸出信號,或者根據一 模式設定控制信號而輸出一模式設定信號作爲輸出信號 ,以及一第四邏輯電路部份根據該轉移閘電路部份之輸 出信號與該第一邏輯電路部份之輸出信號之間的NAND 邏輯輸出一信號。 上述信號產生裝置於一第一電源供應與一第二電源 供應之間具有串聯之一第一電晶體與一第二電晶體,該 第一電晶體與該第二電晶體具有不同的電壓臨限 (threshold)。 離子被植入該第一或第二電晶體以改變此電晶體的 電壓臨限。 本紙張尺度適用中國國家標準(CNS)A4規輅(210 X 297公爱) I ---— — —— —— — — I - I — I I I I I !11111„. ^^ I \ (請先閱讀背面之注意事項再填寫本頁) 469624 經濟部智慧財產局員工消費合作杜印製 補充 五、發明說明() 圖式簡單說明 本發明之以上所提到的以及其他的目的,特點與優點 ’將藉由參考以下本發明之詳細說明以及隨附的圖式, 而成爲更加明顯。其中: 第1圖爲一電路圖’顯示根據本發明之模式設定決定 信號產生電路的第一實施例。 桌2圖爲一時序圖’顯不接上電源(Power up)內當該 模式設定決定信號被設定至低位準時所預先形成的作業 〇 第3圖爲一時序圖,顯示接上電源(P0wer up)當模式 設定決定信號被設定至高位準時所預先形成的作業》 第4圖爲一時序圖,顯示在接上電源(Power uP)後模 式設定決定信號改變成高位準時其預先形成的作業。 第5圖爲一時序圖’顯示在接上電源(P〇wer up)後模 式設定決定信號變成低位準時其預先形成的作業。 第6圖爲顯示根據本發明之半導體儲存器之第二實 施例之電路圖。 第7圖用以說明根據本發明之第二實施例之一信號 產生電路1 1於接上電源(Power up)以多種方式設定模式 設定決定信號。 第8圖顯示一傳統的模式設定決定信號產生電路之 電路圖。 第9圖顯示另-個傳統的模式設定決定信號產生電 路之電路圖。 -7^ 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公爱> -11 ----------广\--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) 6 9 624 A7 B7
五、發明說明() 元件符號說明 〈請先閱讀背面之注意事項再填寫本頁) 1 信號產生電路 2 NOR 閘 3 反相器 4 NAND 閘 5 NAND 閘 6 反相器 7 轉移閘 8 轉移閘 9 NAND 閘 100 NAND 閘 101 反相器 102 反相器 I 〇 3 轉移閘 104 轉移閘 II 信號產生電路 1 1 0 NOR 閘 經濟部智慧財產局員工消費合作社印製 111反相器 1 1 2 反相器 1 1 3 轉移閛 1 Μ 轉移閘 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 69 624 A7 月小修正j ______B7__充 i 五、發明說明() 發明之詳細說明 本發明之實施例將參考圖式說明。 第1圖顯示根據本發明一半導體儲存器之第一實施例。 根據本發明之半導體儲存器包括一信號產生電路1, —NOR閘2,一反相器3,一 NAND閘4,5,一反相器 6,轉移閘7,8,以及一 NAND閘9。 一具有負邏輯的電源開啓信號(電源開啓信號b a r )輸 入NOR閘2之一輸入端,信號產生電路1之一輸出信號 輸入NOR閘2之另一輸入端•反相器3之一輸入端連接 至NOR閘2之輸出端。NAND閘4之一輸入端連接至反相 器3之輸出端。 NAND閘4之輸出端輸出一模式設定決定信號。一具有 正負邏輯之電源開啓信號輸入NAND閘9之一輸入端,信 號產生電路1之輸出信號輸入NAND閘9之另一輸入端。 NAND閘5之一輸入端連接至NAND閘9之-輸出端,NAND 閘5的另一輸入端則連接至NAND閛4的輸出端。 轉移閘7的源極連接至NAND閘5之輸出端,轉移閘7 的汲極連接至NAMD閘4之另一輸入端。一模式設定控制 信號輸入至轉移閘7之一閘極,反相器6之輸出端連接 至轉移閘7之另一閘極。 此外,一模式設定信號輸入轉移閘8之一源極,轉移 閘8的汲極連接至N A N D閘4之另一輸入端。轉移閘8之 一閘極連接反相器6之輸出端,該模式設定控制信號則 輸入至8的另一閘極。 本紙張尺度適用中囤國家標準(CNSM4規格(2]〇x 297公Μ ) 裝*-- cir先閱讀背面之注意事項再填寫本頁) 訂· ;線_ 經濟部智慧財產局肩工湞費合作社印製
469 62 A A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 信號產生電路1由串聯之P通道電晶體pi,p2其設置 介於一電源供應V s與一接地電位之間而構成,一 N通道 電晶體η,以及一電阻器R連接於電源供應Vs與電晶體 pi之電路之間。電晶體pi之汲極與電晶體P2之源極連 接在一起’電晶體p I之閘極與電晶體η之閘極連接在一 起’使得電晶體ρ1之源極作爲一輸出端以輸出一輸出信 號Α。 接下來解釋第1圖所示之半導體儲存器的作業。離子 植入信號產生電路1之P通道電晶體Pl或P2而改變其 臨限電壓(Vt)’並且一旦輸出信號a到達高位準(或低位 準)的一期望値,該臨限電壓(Vt)便被固定。 因此’由NAND閘4輸出之模式設定決定信號被設定至 高位準(或低位準)。該電源開啓信號b a r是由此種電路 所提供,以致一發射的在接上電源(Power up)產生脈衝 。此外’模式設定決定信號設定爲高位準(或低位準), 藉它而可選擇裝置的作業模式。再者,如果在接上電源 (Power up)之後作業模式改變,模式設定控制信號便設 定至低位準。如果要將此改變實現,輸入一高位準模式 設定搶號,而將模式設定決定信號設定至低位準,反之 ’輸入一低位準模式設定信號,則將模式設定決定信號 設定至局位準。接下來描述在接上電源(P〇We r UP )之後 如果輸出信號A設定至高位準或低位準時,該裝置的運 作情形。 首先,假設由信號產生電路1輸出的輸出信號A爲高 '10- 本紙張尺度適用中國國家標準(CNS)A4規輅(210 X 297公楚') ------1------1*·"----- --- 訂·-------- (請先閱讀背面之注意事項再填寫本頁) 469624 A7 B7 修正補充 經濟部智慧財產局員工消費合作社印製 五、f明說明() 位準’也就是說砷或磷離子只植入電晶體p I。在這種情 況’電晶體p 1打開,電晶體p2關閉。因此設定輸出信 號A爲高位準。高位準的輸出信號a被輸入至n〇R閘2 ’然後NOR閘2輸出一低位準信號使得反相器3的輸出 設爲高位準。 正常地’高位準的輸出信號A與電源開啓信號輸入至 NAND閘9’它然後會輸出一高位準信號至NAND閘5,因 而打開轉移閘7 ’關閉轉移閘8。於是,當高位準信號由 NAND閘5與反相器3輸入至NAND閘4時,NAND閘4會 輸出一低位準的模式設定決定信號。此外,當低位準資 料被鎖在NAND閘4,5時,NAND閘4輸出一高位準的模 式設定決定信號。 其次,說明一種情況,由信號產生電路的輸出信號a 被設定至低位準’也就是說,砷或磷離子只植入電晶體 P 2。在這種情況’由於電晶體p 1關閉,電晶體p 2打開 ,輸出信號A設定至低位準,此低位準的輸出信號a與 電源開啓信號(低位準)被輸入至NOR閘2,然後它輸出 一高位準信號將反相器3的輸出設爲低位準。由於輸入 低位準的信號,NAND閘4輸出一高位準信號。 這個高位準的信號係作爲模式設定決定信號。然後, 該低位準的輸出信號A輸入至NAND閘9後,它然後輸出 一高位準的輸出信號。在收到該模式設定決定信號(高位 準)與來自NAND鬧9的輸出fe號(咼位準)時,NAND鬧5 輸出一低位準的信號。此外NAND閘4,5鎖住此高位準 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------- - -h 1^---— —--—訂--------- <請先閱讀背面之注意事項再填寫本頁) 4 69 62 4 A7 B7 *7^’“修止補充 經濟部智慧財產局員工消費合作社印製 五、篱鮮(> 如同以上所述,藉由植入離子至信號產生電路1的電 晶體P 1或P 2以改變臨限電壓V t,模式設定決定信號在 接上電源(Power up)(POWER UP)能夠被設定至高位準或 低位準。因此,在接上電源(Powe r up )離子植入能夠使 作業模式的設定自由地改變。 其次,描述作業模式在接上電源(Po we r u p )後改變的 情形。 在接上電源(Power up)之後改變作業模式,模式設定 控制信號被設定至低位準。此作業關閉轉移閘7,打開 轉移閘8 ’然後,藉由外部以設定此模式設定信號至高 位準(或低位準),而將模式設定決定信號改變。NOR閘2 接受電源開啓信號BAR輸出一低位準的信號,這個低位 準的信號被反相器3反轉之後,它然後輸出一高位準的 信號。在接受一低位準的電壓開啓信號時,NAND閘9輸 出一高位準的信號<=
爲設定模式設定決定信號在高位準,模式設定信號被 設定至低位準。然後,二高位準信號被輸入至NAND閘4 ’其然後輸出一高位準信號。另一方面,將模式設定決 定信號設定在低位準’模式設定信號被設定爲高位準, 此作業使得高位準信號由反相器3以及高位準模式設定 信號被輸入至NAND閘4,它然後輸出一低位準信號D 第2圖顯不在接上電源(power up)當模式設定決定信 號被設定至低位準時所進行的作業。在這個圖中,I N v -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------ ------^裝.----- - - 訂--------* 線 _ I {請先閱讀背面之注意事項再填寫本頁) L69 624 ΚΙ Β7 補充 五、發甩說明() (諳先閱讀背面之注意事項再填寫本頁) 表示反相器,NOR表示一 NOR閛,NAND表示一 NAND閘。 在第2圖中,爲了在接上電源(Power up)將模式設定決 定信號設定爲低位準,離子只植入電晶體p 1,而將由信 號產生電路1所輸出的輸出信號A設定至高位準,這個 高位準的輸出信號A被輸入至NOR閘2,其然後產生一 低位準的信號輸出,設定反相器3的輸出設定至高位準 此外,高位準的輸出信號A與高位準的電源開啓信號 輸入至NAND閘9 1它然後輸出低位準的信號。在接受該 低位準信號時,NAND閘5輸出一高位準信號。由於模式 設定控制信號正常地在高位準,轉移閘7打開,轉移閘 8則關閉。因此,NAND閘5輸出的高位準信號與反相器3 輸出的高位準信號輸入NAND電路4,它然後輸出一低位 準信號,NAND閘4的輸出信號係作爲模式設定決定信號 。此外,NAND閘4,5鎖住該低位準信號作爲資料。 第3圖顯示接上電源(Power up)當模式設定決定信號 設定至高位準時所進行的作業。 在這種情況,離子只植入電晶體P2使輸出信號A設 定至低位準。低位準的輸出信號A與低位準的電源開啓 經濟部智慧財產局員工消費合作社印製 信號被輸入至NOR閘2,其然後輸出一高位準信號,因 此,反相器3輸出一低位準信號,在接受反相器3輸出 之低位準信號時,NAND閘4輸出一高位準信號。此外, 當低位準的輸出信號A輸入至NAND閘9時,它輸出一高 位準信號。再者,在接受高位準的模式設定決定信號時 -1 3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 469 62 Λ A7 B7
五、發明說明() ’ NAND閘5輸出一低位準信號。 <請先開讀背面之注意事項再填寫本頁) 桌4圖顯不在接上電源(Power up)之後模式設定決定 信號改變成高位準時該裝置進行的作業。在此圖中’爲 了在接上電源(Power up)之後將模式設定決定電路設定 至高位準,模式設定控制信號被設定爲低位準,此作業 關閉轉移閘7,打開轉移閘8。然後,當外部提供之模式 設定信號被設定至低位準,NOR閘2收受電源開啓信號 BAR(高位準),以輸出一低位準信號。此輸出信號被輸入 至反相器3。此外,由於輸入低位準的電源開啓信號, NAND閘9輸出一高位準信號。當模式設定決定信號被設 定至低位準時,NAND閘4輸出一高位準信號。 經濟部智慧財產局負工消費合作社印製 此外,第5圖顯示模式設定決定信號變成低位準時此 裝置的進行的作業情形。爲於接上電源(Power up)之後 設定模式設定決定信號至低位準,一外部提供之模式設 定控制信號設定至低位準,此作業關閉轉移閘7,打開 轉移閘8,然後模式設定信號被設定至高位準。當在第3 圖所示之高位準的電源開啓信號BAR輸入NOR閘2,NOR 閘2輸出一低位準信號。這個低位準信號輸入反相器3 ,它然後輸出一高位準信號輸出。此外,在接受低位準 的電源開啓信號時,NAND閘9輸出一高位準信號送至 NAND 間 5 ° 然後,當模式設定信號被設定至高位準,此高位準信 號經過轉移閘8而輸入至NAND閘4,NAND閘4根據其二 輸輸入信號,即轉移閘8輸出之高位準信號與反相器3 -1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 3 6 2 4- Λ7 B7 ^補充 經濟部智慧財產局負工消費合作社印製 五、發明說明() 輸出之咼位準信號’輸出一邏輯低位準信號(模式設定決 定信號)。 第6圖顯示根據本發明一半導體儲存器之第二個實施 例’這個實施例與第一個實施例不同之處在於前者更包 括了一個第二信號產生電路Π,其配置與信號產生電路 1相同;以及第一圖所示之NAND閘9 ,以一串接之反相 器1 2與NOR閘1 3取代’信號產生電路1 1之輸出信號輸 入 NOR閘 1 3之一輸入端,至於其他的配置與第1圖相 同,因此省略相關的描述。在信號產生電路1 1的配置中 ,電晶體p 1的功態相應於電晶體p?,電晶體P2的功能 相應於電晶體p4,電晶體η功能相應於電晶體n2,以及 電阻R功能相對應於電阻器R2。 接下來,根據上述之第二實施例,其接上電源(Po w e r u p )之作業模式的起始設定將被描述。 爲設定模式設定決定信號至低位準,離子只植入信號. 產生電路丨的電晶體pi,與信號產生電路11的電晶體 p4,因此,信號產生電路1的電晶體P2關閉,信號產生 電路的輸出信號A被設定至高位準。此外,信號產生電 路1 1的電晶體P3關閉,電晶體P4打開,因而信號產生 電路1 1之輸出信號B變成低位準。 局位準的輸出信號A輸入NOR閘2產生一低位準的輸 出信號輸出。此輸出信號被反相器3反轉,因而反相器 3的輸出端輸出一高位準信號。 此外,在接受低位準的輸出信號B與低位準的電源開 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) I ^---------ih'i--ήΓΊ I I --HI--線」 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工湞費合作社印製 69 624 a? 明η 修正 ____Βζ__LiliiL™ —1 ^1*·『· H «_wvvrf.' 五、發明說明() 啓信號BAR時,NOR閘π輸出一高位準信號,此高位準 信號接著被反相器1 2反轉產生一低位準信號輸出。NAND 閘5根據反相器1 2輸出之高位準信號與NAND閘4輸出 之闻位準信號的邏輯運算輸出一低位準的信號作爲模式 設定決定信號(低位準)。此外,NAND閘4,5鎭住該低 位準信號作爲資料(d a t a )。 接下來,爲設定模式設定決定信號至高位準,離子僅 植入信號產生電路1的電晶體p2與信號產生電路1 1的 電晶體P 3,然後,電晶體p I關閉,電晶體p 2打開,因 此信號產生電路1之輸出信號A被設定至低位準。此外 ’在信號產生電路11中,電晶體p3打開,電晶體p4關 閉,因而信號產生電路1 1的輸出信號B變成高位準。 由於低位準的輸出信號A與低位準的電源開啓信號輸 入NOR閘2,NOR閘2的輸出信號變成高位準。NOR閘2 的輸出信號被反相器3反轉,因而輸出一低位準的輸出 信號被輸出。 並且,由於輸入高位準的輸出信號B與低位準的電源 開啓信號,NOR閘13輸出一低位準的信號。反相器12 反轉NOR閘1 3的高位準信號,然後輸出經過反轉的信號 至NAND閘5。NAND閘 4輸出一高位準信號作爲模式設 定決定信號除非反相器3的輸出信號或者轉移閘7,8 的輸出信號皆設定至高位準。此外,NAND閘4,5鎖住 該高位準信號作爲資料。 第7圖顯不在接上電源(p 〇 w e r u p )信號產生電路1 1能 -]6 - 本紙張尺度適用中國國家標準(CNS)A4規格(2]〇χ 297公釐) -------^---------^ (^•先閱讀背面之注意事項再填寫本頁) 6 9 6 2 4. Λ7 Μ 13修正 Β7 補充 五、當fl%W設定模式設定決定. 如同以上所述’根據本發明之半導體儲存器具有信號 產生裝置能夠藉由植入離子至內部的半導體元件改變臨 限電壓而改變其輸出電壓,因此允許在接上電源(p0Wer Up)作業模式的起始設定改變。此外在接上電源(P〇wer u P )之後,外部的信號能夠被用來改變不同的作業模式。 以上對於本發明之較佳實施例所作的敘述係爲闡明之 目的,而無意限定本發明精確地爲所揭露的形式,基於 以上的教導或從本發明的實施例學習而作修改或變化是 可能的,實施例係爲解說本發明的原理以及讓熟習該項 技術者以各種實施例利用本發明在實際應用上而選擇及 敘述,本發明的技術思想企圖由以下的申請專利範圍及 其均等來決定。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產居員工湞費合作社印製 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(2]〇χ 297公釐).

Claims (1)

  1. 4 69 624 和年㈣>/日衫正丨 /補充丨 t、申請專利範圍 第89 105465號「模式設定之決定信號產生用之電路」專利案 (90年10月29日修正) 六申請專利範圍: 1. 一種模式設定決定信號產生電路,於接上電源(power up) 根據一電源開啓信號產生一模式設定決定信號,其包括: 信號產生裝置,產生一輸出信號固定在低位準或高位 準; —第一邏輯電路部份,其根據該信號產生裝置與該電 源開啓信號之輸出信號之間的N 0 R或〇 R邏輯而輸出一 信號, 一第二邏輯電路部份,其根據一具有與前述電源開啓 信號相反極性的電源開啓信號與該信號產生裝置之輸出 信號之間的NAND或AND邏輯而輸出一信號; 一第三邏輯電路部份,其根據一模式設定決定信號輸 出端之信號與該第二邏輯電路部份之輸出信號之間的 NAND或AND邏輯而輸出一信號; 一轉移閘電路部份,輸出該第三邏輯電路部份之輸出 信號’或者根據一模式設定控制信號之一模式設定信號 作爲輸出信號;以及 一第四邏輯電路部份根據該轉移閘電路部份之輸出信 號與該第一邏輯電路部份的輸出信號之間的NAND或 AND邏輯而輸出一信號。 2 _如申請專利範圍第1項之模式設定決定信號產生電路, 4 69 624 ~~_____補充 六、申請專利範圍 其中該信號產生裝置具有一串聯之第一電晶體與第二電 晶體設置介於一第一電源供應與一第二電源供應之間, 並且該第一電晶體與該第二電晶體具有不同的電壓臨限 〇 3·如申請專利範圔第2項之模式設定決定信號產生電路, 其,中離子被植入該第一或第二電晶體以改變此電晶體的 電壓臨限。 4. 如申請專利範圍第1項之模式設定決定信號產生電路, 其中該信號產生裝置具有一輸出電壓之極性與欲獲得之 該模式設定決定信號之輸出信號位準相反。 5. 如申請專利範圍第1項之模式設定決定信號產生電路, 其中於接上電源(Power up)之後改變該模式設定決定信號 時,該模式設定信號之輸出信號位準與欲獲得之該模式 設定決定信號相反。 6. 如申請專利範圍第1項之模式設定決定信號產生電路, 其中該第二邏輯電路部份爲一 N AND閘》 7. 如申請專利範圍第1項之模式設定決定信號產生電路, 其中更包括: 一第二信號產生裝置產生一輸出信號固定在高位準或 低位準;以及 一第四邏輯電路部份,其根據該第二信號產生裝置之 輸出信號以及一與該電源開啓信號極性相反之電源開啓 信號以獲得NOR邏輯。 4 6 9 6 2 4 ㈣"个仏正 7 Myf, t、申請專利範圍 8,如申請專利範圍第7項之模式設定決定信號產生電路, 其中該信號產生裝置具有一串聯之第一電晶體與第二電 晶體介於一第一電源供應與第二電源供應之間,該第二 信號產生裝置具有一串聯之第三電晶體與第四電晶體介 於該第一電源供應與該第二電源供應之間,該第一電晶 體與該第二電晶體具有不同的電壓臨限,該第三電晶體 與該第四電晶體具有不同的電壓臨限。
TW089105465A 1999-03-26 2000-03-24 Mode setting determination signal generation circuit TW469624B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08408099A JP3371845B2 (ja) 1999-03-26 1999-03-26 モード設定確定信号生成回路及び半導体記憶装置

Publications (1)

Publication Number Publication Date
TW469624B true TW469624B (en) 2001-12-21

Family

ID=13820521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105465A TW469624B (en) 1999-03-26 2000-03-24 Mode setting determination signal generation circuit

Country Status (4)

Country Link
US (1) US6304114B1 (zh)
JP (1) JP3371845B2 (zh)
KR (1) KR100338337B1 (zh)
TW (1) TW469624B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557342B2 (ja) * 2000-01-13 2010-10-06 富士通セミコンダクター株式会社 半導体装置
US8312490B2 (en) * 2000-03-23 2012-11-13 The Directv Group, Inc. DVR with enhanced functionality
KR100426489B1 (ko) * 2002-07-09 2004-04-13 주식회사 하이닉스반도체 반도체 메모리 소자의 초기화 제어 회로
KR100434513B1 (ko) * 2002-09-11 2004-06-05 삼성전자주식회사 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치
JP4148421B2 (ja) * 2005-02-23 2008-09-10 シャープ株式会社 半導体集積回路およびそのテスト方法、電子情報機器
CN1848023A (zh) * 2005-04-15 2006-10-18 鸿富锦精密工业(深圳)有限公司 时钟发生器控制信号的控制电路
US8103805B2 (en) 2005-04-29 2012-01-24 Micron Technology, Inc. Configuration finalization on first valid NAND command
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
JP5900191B2 (ja) * 2012-06-29 2016-04-06 富士通セミコンダクター株式会社 データ生成回路、半導体装置及び判定方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003593B1 (ko) * 1987-12-30 1991-06-07 삼성전자 주식회사 고집적도 메모리용 모드 선택회로
JPH02122718A (ja) * 1988-10-31 1990-05-10 Mitsubishi Electric Corp 半導体回路装置
JPH056959A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 半導体装置
JP3229164B2 (ja) * 1994-07-28 2001-11-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ラッチ回路
JPH10302476A (ja) * 1997-02-26 1998-11-13 Toshiba Corp 半導体集積回路装置
KR100261875B1 (ko) * 1997-06-14 2000-07-15 다니구찌 이찌로오, 기타오카 다카시 안정한 테스트 모드 동작을 실현 가능한 반도체기억 장치
JPH1139894A (ja) * 1997-07-23 1999-02-12 Sharp Corp クロック同期式読み出し専用メモリ
JP3152174B2 (ja) * 1997-07-29 2001-04-03 日本電気株式会社 半導体記憶装置
JPH1153338A (ja) * 1997-08-08 1999-02-26 Mitsubishi Electric Corp 半導体集積回路およびその半導体集積回路における外部バスモード選択方法
JP3011152B2 (ja) * 1997-10-01 2000-02-21 日本電気株式会社 半導体記憶装置の製造方法および半導体記憶装置
KR100471139B1 (ko) * 1997-11-18 2005-06-07 삼성전자주식회사 모드 설정 회로를 갖는 반도체 메모리 장치
KR100546271B1 (ko) * 1998-03-11 2006-04-06 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
KR100338337B1 (ko) 2002-05-27
JP3371845B2 (ja) 2003-01-27
JP2000285670A (ja) 2000-10-13
US6304114B1 (en) 2001-10-16
KR20010006872A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
TW480823B (en) Dual-level voltage shifters for low leakage power
TW381265B (en) Semiconductor integrated circuit having triple-state logic gate circuits
JP3662326B2 (ja) レベル変換回路
JP4981816B2 (ja) 酸化物薄膜電界効果トランジスタを使用したデジタル出力ドライバおよび入力バッファー
TW469624B (en) Mode setting determination signal generation circuit
TW201203278A (en) Static random access memory with data controlled power supplying
JP2006318642A (ja) ダイナミックランダムアクセスメモリ
TW461184B (en) Tristate sensing circuit and signal generating circuit including the same
TW201835920A (zh) 用以減少負升壓之電荷洩漏之寫入資料路徑
TWI421664B (zh) Voltage switching circuit
JPH05144273A (ja) 半導体集積回路装置
JP2000180511A (ja) 半導体装置
US5973530A (en) Low power, high voltage-tolerant bus holder circuit in low voltage technology
TW490672B (en) Bi-directional shift register having bi-directional shift function without deteriorating data with a reduced number of elements
US11374567B2 (en) Circuit for low power, radiation hard logic cell
TW418400B (en) Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor
US6972601B2 (en) Sense amplifier having synchronous reset or asynchronous reset capability
TW308695B (en) Output buffer list
US5861763A (en) Threshold voltage scalable buffer with reference level
JP4731056B2 (ja) 半導体集積回路
TW317029B (zh)
US6188246B1 (en) Semiconductor circuit with sequential circuit which can prevent leakage current
TW529246B (en) Symmetric clock receiver for differential input signals
TW544935B (en) Semiconductor integrated circuit device with voltage interface circuit
JPH03206709A (ja) パワーオン・リセット回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees